專利名稱：處于深度關(guān)機(jī)模式的記憶體晶片的內(nèi)部功率管理架構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于記憶體晶片，且特別是有關(guān)于處于深度關(guān)機(jī)模式的記憶體晶片。
背景技術(shù)：
低功率計(jì)算元件(包括記憶體)的應(yīng)用已持續(xù)增加。當(dāng)記憶體元件的效能及大小增加時(shí)，這些元件所耗費(fèi)的功率會(huì)增加。這會(huì)使需提供記憶體及其它計(jì)算元件電力的電池的負(fù)擔(dān)加重。隨著功率及效能的增加，以及產(chǎn)生更多能量的需求，已產(chǎn)生深度關(guān)機(jī)模式的新需求。當(dāng)處于深度關(guān)機(jī)模式時(shí)，晶片只能準(zhǔn)許耗費(fèi)非常少量的待機(jī)功率，其要求晶片電流低于約3μA。此低電流目標(biāo)不易達(dá)成，并且需要內(nèi)部電源管理架構(gòu)。記憶元件的深度關(guān)機(jī)與停機(jī)不同，記憶元件在深度關(guān)機(jī)時(shí)，元件外部供應(yīng)電壓VDD仍然持續(xù)供應(yīng)電源，然而記憶元件在停機(jī)時(shí)，元件外部供應(yīng)電壓VDD則不再供應(yīng)電源(VDD＝0V)。
在美國(guó)專利6,243,315B1(Goodman)中，記憶體系統(tǒng)是針對(duì)當(dāng)未使用記憶體時(shí)，會(huì)喚醒低功率模式的控制架構(gòu)，其中控制裝置會(huì)將記憶元件隔離，并且使其處于自我更新模式。在美國(guó)專利5,197,034中，是針對(duì)具有控制電路的非揮發(fā)性記憶體，其當(dāng)處于第三控制狀態(tài)時(shí)，會(huì)將記憶體切換成實(shí)質(zhì)上的關(guān)機(jī)狀態(tài)。
故需提出一種未使用時(shí)的記憶元件的深度關(guān)機(jī)的方法。然后，當(dāng)記憶元件需執(zhí)行正常的讀寫運(yùn)作時(shí)，其需回到正常功率。在進(jìn)入深度關(guān)機(jī)運(yùn)作、深度關(guān)機(jī)模式時(shí)的停留及正常功率的重新建立期間，不需保持儲(chǔ)存資料的完整性。

發(fā)明內(nèi)容
本發(fā)明的一目的是提出記憶元件的內(nèi)部功率的電壓管理架構(gòu)，以節(jié)省功率。
本發(fā)明的又一目的是提出用于記憶元件的深度關(guān)機(jī)模式。
本發(fā)明的再一目的是藉由使通閘電路導(dǎo)通，來(lái)保持與預(yù)充記憶單元不相關(guān)的電路的電壓，該通閘電路是使外部晶片電壓連接至內(nèi)部電路，來(lái)取代電壓調(diào)整器及電荷幫浦電路。
本發(fā)明的更一目的是藉由使調(diào)整器及電荷幫浦電路關(guān)閉，而使預(yù)充記憶單元相關(guān)的電路浮接。
本發(fā)明的另一目的是當(dāng)記憶體晶片進(jìn)入深度關(guān)機(jī)模式時(shí)的功率消耗降低至極小值。
本發(fā)明的更另一目的是藉由以通過通閘電路的外部晶片電壓來(lái)取代電壓調(diào)整器及幫浦電路，而保持深度關(guān)機(jī)期間的記憶體支援電路的電壓。
本發(fā)明的又另一目的是在深度關(guān)機(jī)模式期間，使電荷幫浦電路及電壓調(diào)整器的輸出被箝位至接地。
本發(fā)明的又更另一目的是使所有電荷幫浦及電壓調(diào)整器的輸出浮接。
本發(fā)明的更進(jìn)一步目的是藉由在深度關(guān)機(jī)模式期間，關(guān)閉調(diào)整器及電荷幫浦，而使記憶單元浮接。
在本發(fā)明中，是敘述一種方法，藉由此方法，當(dāng)處于深度關(guān)機(jī)模式時(shí)，可降低晶片功率消耗，藉此可使晶片消耗電流降低。深度關(guān)機(jī)模式是用于低功率半導(dǎo)體記憶元件，如移動(dòng)式DRAM及虛擬SRAM，以節(jié)省運(yùn)用電池的設(shè)備(如膝上型電腦)的功率。
深度關(guān)機(jī)模式為某些特別記憶體RAM元件(如具有非常低的待機(jī)功率的移動(dòng)式)DRAM及虛擬SRAM)的獨(dú)特功能。深度關(guān)機(jī)模式與關(guān)機(jī)模式不同。在深度關(guān)機(jī)模式中，所有記憶體資料會(huì)遺失。在關(guān)機(jī)模式及深度關(guān)機(jī)模式期間，更新是不允許的。在關(guān)機(jī)模式中，必須保存所有記憶體資料；因此，記憶體晶片不允許處于關(guān)機(jī)模式中的時(shí)間比更新周期長(zhǎng)。然而在深度關(guān)機(jī)模式中，沒有時(shí)間限制。
在進(jìn)入深度關(guān)機(jī)模式之前，所有記憶單元首先會(huì)進(jìn)入預(yù)充狀態(tài)。在進(jìn)入深度關(guān)機(jī)模式之后，外部晶片電壓VDD會(huì)持續(xù)提供，所有電壓調(diào)整器及電荷幫浦電路會(huì)關(guān)閉，并且外部晶片電壓VDD會(huì)變成與預(yù)充記憶單元不相關(guān)的內(nèi)部周邊支援電路的功率來(lái)源，其中VCC(內(nèi)部支援電路電源供應(yīng)電壓)是以VDD或VCC＝VDD-Vt，或VCC＝VDD-nVt來(lái)取代，其中Vt為MOS電晶體的臨界電壓，而n為用來(lái)降低VCC電壓的MOS偏壓元件的數(shù)目。在深度關(guān)機(jī)模式期間，位線電壓VBL、單元屏極電壓VPL及單元基底電壓VBB會(huì)浮接且趨于0伏。預(yù)充記憶單元的位元線電壓VBL為低于VCCSA的電壓，其中VCCSA為感應(yīng)放大器的電源供應(yīng)電壓，并且當(dāng)施加深度關(guān)機(jī)訊號(hào)DPD時(shí)，位元線電壓VBL會(huì)浮接。當(dāng)施加DPD訊號(hào)至記憶體晶片時(shí)，記憶體單元屏極電壓VPL及單元基底電壓VBB也會(huì)浮接。當(dāng)移除DPD訊號(hào)時(shí)，電壓調(diào)整器及電荷幫浦電路會(huì)重新開啟，并且記憶單元及周邊電路的電壓會(huì)回到施加深度關(guān)機(jī)訊號(hào)先前的電壓準(zhǔn)位。
與預(yù)充記憶單元不相關(guān)的內(nèi)部電路功率可藉由使來(lái)自于晶片外部電源供應(yīng)電壓VDD藕接至記憶體支援電路，來(lái)取代使用正常運(yùn)作中所需的電荷幫浦及電壓調(diào)整器而保持該電路的電位。再者，在深度關(guān)機(jī)模式期間，與預(yù)充記憶單元有關(guān)的內(nèi)部功率會(huì)因?yàn)殛P(guān)閉對(duì)應(yīng)于預(yù)充單元的幫浦電路及電壓調(diào)整器而浮接。因?yàn)橛洃涹w晶片本身為一大電容器，因此當(dāng)系統(tǒng)頻繁地將進(jìn)入深度關(guān)機(jī)模式命令與跳出深度關(guān)機(jī)模式命令傳送到記憶體晶片時(shí)，保持內(nèi)部電壓準(zhǔn)位所需的功率消耗少于未保持內(nèi)部電壓準(zhǔn)位所需的功率消耗，可節(jié)省顯著的晶片功率。此外，使用此深度關(guān)機(jī)模式可降低，或防止缺陷記憶單元(如字元線于位元線短路，以及位元線與記憶單元儲(chǔ)存電容屏極電壓線短路)中的不可預(yù)期的漏電流。


圖1A是顯示本發(fā)明處于致能狀態(tài)時(shí)的記憶單元電壓；圖1B是顯示本發(fā)明處于預(yù)充狀態(tài)時(shí)的記憶單元電壓；圖2A至圖2E是顯示本發(fā)明用于深度關(guān)機(jī)模式中的通閘電路的概圖；圖3A是顯示本發(fā)明具有通閘、電壓調(diào)整器及電荷幫浦電路的互聯(lián)的低功率記憶體晶片的概圖；圖3B是顯示本發(fā)明使用通閘電路的處于深度關(guān)機(jī)模式中的低功率記憶體的外部及內(nèi)部電壓波形；圖4A是顯示本發(fā)明使用接地閘來(lái)取代通閘電路的低功率記憶體晶片的概圖；圖4B及圖4C是顯示圖4A中所顯示的本發(fā)明接地閘電路的概圖；圖4D是顯示本發(fā)明使用接地閘的處于深度關(guān)機(jī)模式中的低功率記憶體的外部及內(nèi)部電壓波形。
具體實(shí)施例方式
圖1A中所顯示的是本發(fā)明具有用于致能狀態(tài)中的電壓的DRAM記憶體單元的電路圖。位元線電壓VBL是連接至感應(yīng)放大器電壓，其是取決于位元線資料，而等于VCCSA或0伏。處于致能狀態(tài)中的記憶單元的字元線電壓VWL為VPP，而藕接至儲(chǔ)存電容10的屏極電壓VPL為低于位元線感應(yīng)放大器電源電壓VCCSA的電壓，并且一般為位元線感應(yīng)放大器電壓VCCSA的值的一半。致能單元11的基底電壓VBB為低于0伏。
圖1B中所顯示的是本發(fā)明具有用于預(yù)充狀態(tài)中的電壓的DRAM記憶體單元的電路圖。位元線電壓VBL是藕接至電壓VEQ(位元線感應(yīng)放大器相等電壓)，其低于位元線感應(yīng)放大器電源電壓VCCSA，并且一般為致能記憶單元的位元線感應(yīng)放大器電源電壓VCCSA的值的一半。處于預(yù)充狀態(tài)中的記憶單元11的字元線電壓VWL為0伏，并且藕接至儲(chǔ)存電容10的屏極電壓VPL是低于致能單元的位元線感應(yīng)放大器電源電壓VCCSA，并且一般為致能單元的位元線感應(yīng)放大器電源電壓VCCSA的值的一半。在預(yù)充狀態(tài)時(shí)，記憶體單元的基底電壓VBB是低于0伏。
圖2A是顯示本發(fā)明深度關(guān)機(jī)模式開啟時(shí)，用以使外部晶片電壓VDD傳送到VPP的通閘電路。電壓VPP為字元線譯碼器電路供應(yīng)電壓，并且是在正常運(yùn)作下，由電荷幫浦電路來(lái)產(chǎn)生，這是因?yàn)槠湟话阈杈哂懈哂谕獠烤妷篤DD之值。當(dāng)電荷幫浦電路處于深度關(guān)機(jī)模式中而關(guān)閉時(shí)，圖2A中所顯示的電路會(huì)經(jīng)由通閘晶體管30而使VDD連接至VPP。當(dāng)深度關(guān)機(jī)訊號(hào)VDPD施加于下拉電晶體31時(shí)，通閘電晶體30會(huì)導(dǎo)通，而使VDD能〔通過〕VPP電源線。一位準(zhǔn)移位器反向器電路被使用，以使低振幅VDD變成高電壓VPP，并且使PMOS電晶體能關(guān)閉，而在VDPD＝GND的正常運(yùn)作期間，會(huì)使VDD與VPP隔離。
在圖2B中，是顯示在供應(yīng)VCC的電壓調(diào)整器關(guān)閉之后的深度關(guān)機(jī)模式，并且VDD是用來(lái)提供適合的電壓，以滿足電路需求的期間，用以使VDD藕接至VCC的本發(fā)明通閘電路39的一例。VDPD訊號(hào)電壓是施加于反相器40的輸入，在深度關(guān)機(jī)模式期間，其會(huì)使通過電晶體41導(dǎo)通，并且能使VDD連接至內(nèi)部VCC電源線。
在圖2C及圖2D中，是顯示用以將VDD-Vt及VDD-2Vt傳送至內(nèi)部周邊電路電源電壓VCC的本發(fā)明通閘電路的額外例子。圖2C中的電路為與圖2B的通閘電路類似的通閘電路49，并且會(huì)使用偏壓電晶體元件52，而使VCC＝VDD-Vt，其中Vt為電晶體元件52的臨界電壓。在圖2D中，是具有額外電晶體元件53的通閘電路59，其會(huì)使VCC＝VDD-2Vt。一些額外電晶體元件53串聯(lián)可用來(lái)產(chǎn)生VCC＝VDD-nVt，其中n為電晶體元件52及53的數(shù)目。不同的通閘電路的需求的藉由制程參數(shù)所造成。記憶體晶片一次只使用一個(gè)用以使VDD傳送至VCC的特定通閘電路39、49、或59。深度關(guān)機(jī)訊號(hào)VDPD是施加于反相器50的輸入，其會(huì)使通閘電晶體51導(dǎo)通。電晶體52、53會(huì)因?yàn)榫w管臨界電壓Vt而降低VDD通過電壓，以致于VDD-nVt會(huì)〔傳送〕到內(nèi)部外圍電路電源電壓VCC。
在圖2E中，是顯示用以將VCC-Vt傳送至感應(yīng)放大器電源電壓VCCSA的本發(fā)明通閘電路的一例。深度關(guān)機(jī)訊號(hào)VDPD是施加于反相器60的輸入，其會(huì)使通閘電晶體61導(dǎo)通。電晶體62會(huì)因?yàn)殡娋w臨界電壓而降低VCC通過電壓，以致于VCC-Vt會(huì)〔傳送〕到感應(yīng)放大器電源電壓VCCSA。應(yīng)用類似VCC通過電路39、49或59的方法，電晶體偏壓元件52，或一些電晶體偏壓元件53串接至電晶體62，而造成VCCSA＝VCC-nVt。而藉由變量n所決定的所需的電晶體偏壓元件的數(shù)目是取決于感應(yīng)放大器的晶片制程參數(shù)及需求。
圖3A是顯示具有字元線譯碼器77、一行譯碼器79及位元線感應(yīng)放大器80的記憶體晶片69上的記憶體陣列78的本發(fā)明第一實(shí)施例的方塊圖。連接至此陣列的周邊電路為電壓調(diào)整器73、74、75及82、電荷幫浦70及81及通閘電路71、72及76的各種連接，其在深度關(guān)機(jī)模式期間，會(huì)受到控制，而由VDD提供所得到的電壓，其中電荷幫浦及晶片上的電壓調(diào)整器是藉由深度關(guān)機(jī)控制訊號(hào)VDPD而切斷控制。應(yīng)該要注意的是，圖3A中的方塊圖為電路及連接的一例，并且不意謂顯示完整的DPD電路。
在進(jìn)入DPD模式之前，此陣列中的所有記憶單元會(huì)藉由其它周邊電路68而進(jìn)入預(yù)充模式。在VDPD從0伏上升至VDD時(shí)的深度關(guān)機(jī)模式DPD的致能期間，位于記憶體晶片69內(nèi)部的電荷幫浦70及電壓調(diào)整器74及75會(huì)關(guān)閉，而同時(shí)，通閘電路71、72及76會(huì)導(dǎo)通，以提供電壓偏壓至各該支援電路。記憶體晶片69的外部供應(yīng)電壓VDD是用來(lái)在深度關(guān)機(jī)模式期間，提供偏壓至必要電路，或與圖2E中所顯示的類似，藉由多個(gè)Vt(電晶體元件的臨界電壓)，而提供低于VDD的電壓。取決于如圖2C中所顯示的通閘中所使用的串聯(lián)電晶體的數(shù)目，是如圖2E中所顯示VCC＝VDD-Vt或VCC＝VDD-2Vt。通過電路的方程式的一般形式為VCC＝VDD-nVt，其中為n為與P通道電晶體51及61串接的電晶體元件的數(shù)目。
繼續(xù)參考圖3A，在進(jìn)入深度關(guān)機(jī)模式之后，屏極電壓調(diào)整器73及位元線感應(yīng)放大器相等電壓VEQ調(diào)整器82會(huì)立即關(guān)閉，其能使屏極電壓VPL及位元線感應(yīng)放大器相等電壓VEQ浮接且趨于0伏，并且在進(jìn)入DPD模式之后，VBB電荷幫浦81也會(huì)立即關(guān)閉，而使記憶體基底電壓VBB浮接且趨于接地。當(dāng)深度關(guān)機(jī)模式結(jié)束時(shí)，VDPD會(huì)回到0伏通閘電路71、72及76會(huì)關(guān)閉，屏極電壓產(chǎn)生器73、位元線感應(yīng)放大器相等電壓產(chǎn)生器82、電荷幫浦電路70及電壓調(diào)整器74及75，與VBB電荷幫浦81全部均會(huì)開啟，而使低功率記憶體晶片回到正常運(yùn)作狀態(tài)。
若當(dāng)記憶體晶片處于致能模式時(shí)，記憶體晶片接收到從記憶體晶片外部的系統(tǒng)所發(fā)出的進(jìn)入深度關(guān)機(jī)模式命令，則記憶體晶片首先將會(huì)進(jìn)入預(yù)充模式，然后才進(jìn)入深度關(guān)機(jī)模式。若當(dāng)記憶體晶片處于預(yù)充模式時(shí)，記憶體晶片接收到進(jìn)入深度關(guān)機(jī)模式命令，則記憶體晶片將會(huì)直接進(jìn)入深度關(guān)機(jī)模式。若當(dāng)記憶體晶片處于深度關(guān)機(jī)模式時(shí)，記憶體晶片接收到離開深度關(guān)機(jī)模式命令，則記憶體晶片將會(huì)直接進(jìn)入預(yù)充模式。
圖3B是顯示在從預(yù)充狀態(tài)進(jìn)入深度關(guān)機(jī)模式20之后，直到離開DPD模式21的第一實(shí)施例的各種電壓的波形。DPD訊號(hào)VDPD會(huì)從0伏上升至VDD，而使記憶體晶片69進(jìn)入DPD模式，其可使記憶體晶片的功率消耗降低。當(dāng)VDPD訊號(hào)回到0伏時(shí)，記憶體晶片69會(huì)離開DPD模式。在深度關(guān)機(jī)模式之前、期間及之后，連接至記憶體晶片的外部電壓VDD會(huì)保持其值，并且為通閘的電源來(lái)源。在DPD模式期間，致能單元的內(nèi)部字元線電壓VPP會(huì)降低至VDD。在DPD模式期間，正常由電荷幫浦70所供應(yīng)的字元線電壓VPP是藉由通閘71的VDD來(lái)取代。
繼續(xù)參考圖3B，外圍電路的內(nèi)部電壓VCC是維持于VCC＝VDD的值或低于VDD的值(如VCC＝VDD-nVt)，并且其是在進(jìn)入DPD模式之后，立即產(chǎn)生。在DPD模式期間，感應(yīng)放大器內(nèi)部電源供應(yīng)電壓VCCSA會(huì)降低至低于VCC的電壓。預(yù)充單元(其耦接至VEQ)的內(nèi)部位元線電壓VBL是低于VCCSA，并且一般為VCCSA的一半。當(dāng)晶片進(jìn)入DPD模式時(shí)，VEQ會(huì)浮接，并且在DPD模式的結(jié)束之前，會(huì)趨于0伏。單元屏極電壓VPL是低于VCCSA，并且一般為VCCSA的一半。在DPD模式期間，屏極電壓VPL為浮接，并且在DPD模式的結(jié)束之前，能趨于0伏，以及單元基底電壓VBB(其是低于0伏)會(huì)浮接，并且在DPD模式的結(jié)束之前，能趨于0伏。在進(jìn)入DPD模式之前，所有記憶體單元必須處于預(yù)充狀態(tài)。在DPD模式期間，所有調(diào)整器及電荷幫浦(其會(huì)產(chǎn)生內(nèi)部晶片電壓)會(huì)關(guān)閉，以節(jié)省待機(jī)功率。在DPD模式的致能期間，與預(yù)充單元的功率有關(guān)的如VEQ、VPL及VBB的電壓為浮接，并且能趨于0伏，如圖3B中所顯示。如VPP、VCC及VCCSA的電壓(其未直接與預(yù)充記憶體單元有關(guān)，并且是從電壓調(diào)整器或電荷幫浦中得到)會(huì)以從記憶體晶片外部電壓VDD中所得到的電壓來(lái)取代。如同圖2A到圖2E中所顯示的那些通閘電路是用來(lái)使外部得到的電壓連接至支援電路內(nèi)部電源供應(yīng)線。當(dāng)記憶體晶片離開深度關(guān)機(jī)模式時(shí)，由于通閘電路是以用來(lái)保持電荷幫浦輸出線上的電壓還有電壓調(diào)整器輸出線上的電壓(其是連接至支援電路)會(huì)提供可防止電路栓鎖的偏壓。當(dāng)系統(tǒng)將離開深度關(guān)機(jī)模式命令傳送到其它周邊電路時(shí)，VDPD會(huì)回到接地(0伏)且所有通過電路71、72及76會(huì)關(guān)閉，以及電荷幫浦70及81，電壓調(diào)整器73、74、75及82會(huì)導(dǎo)通。偵測(cè)到VDPD的下降緣會(huì)使記憶體晶片返回正常運(yùn)作。
當(dāng)系統(tǒng)將進(jìn)入深度關(guān)機(jī)模式命令及離開深度關(guān)機(jī)模式命令頻繁地傳送至記憶體晶片69時(shí)，因?yàn)橛靡员３謨?nèi)部電路電壓準(zhǔn)位的記憶體晶片的切換電荷會(huì)小于未保持內(nèi)部電路電壓準(zhǔn)位的記憶體晶片的切換電荷，所以在這種情況下，本發(fā)明的第一實(shí)施例可節(jié)省較多的系統(tǒng)功率。這是因?yàn)橛洃涹w晶片本身為大電容器，以及若在深度關(guān)機(jī)模式期間，未能保持內(nèi)部電壓準(zhǔn)位，則記憶體的所有電荷將會(huì)放電至地。當(dāng)記憶體晶片離開深度關(guān)機(jī)模式而回到正常運(yùn)作時(shí)，外部電源電壓VDD然后將需要再次對(duì)大電容器充電。再者，本發(fā)明的深度關(guān)機(jī)模式可防止缺陷記憶單元(或修補(bǔ)單元)(如字元線與位元線短路，或位元線與屏極電壓線短路)中的不可預(yù)期的漏電流。
在本發(fā)明的第二實(shí)施例中，在進(jìn)入深度關(guān)機(jī)模式之后，所有電壓調(diào)整器及幫浦電路會(huì)立即關(guān)閉，并且電壓調(diào)整器及電荷幫浦的對(duì)應(yīng)的輸出線會(huì)藉由接地閘83及84而放電至地。圖4A是顯示第二實(shí)施例的方塊圖。接地閘83及84會(huì)致能，其會(huì)使連接至周邊電路的電壓VPP、VCC、以及VCCSA、連接至記憶單元屏極的VEQ及VPL、以及連接至記憶體基底的VBB接地。當(dāng)記憶體晶片接收到離開深度關(guān)機(jī)模式命令時(shí)，深度關(guān)機(jī)模式會(huì)停止，其中接地閘83及84是開路，并且電荷幫浦70及81，電壓調(diào)整器73、74、75及82會(huì)返回正常運(yùn)作。
對(duì)于第二實(shí)施例而言，若當(dāng)記憶體晶片處于致能模式時(shí)，記憶體晶片接收到進(jìn)入深度關(guān)機(jī)模式命令，則記憶體晶片將會(huì)直接進(jìn)入深度關(guān)機(jī)模式。若當(dāng)記憶體晶片處于預(yù)充模式時(shí)，記憶體晶片接收到進(jìn)入深度關(guān)機(jī)模式命令，則記憶體晶片也將會(huì)直接進(jìn)入深度關(guān)機(jī)模式。若當(dāng)處于深度關(guān)機(jī)模式時(shí)，記憶體晶片接收到離開深度關(guān)機(jī)模式命令，則記憶體晶片將會(huì)直接進(jìn)入預(yù)充模式。
圖4B是顯示圖4A中所使用的接地閘83的概圖。在進(jìn)入深度關(guān)機(jī)模式之后而使VDPD電壓從接地上升至VDD，會(huì)使附加接地閘的電路的輸出接地。圖4C是顯示圖4A中所顯示的VBB電荷幫浦81的輸出所使用的接地閘84。VSS(接地)至VBB(負(fù)電壓)準(zhǔn)位移位反相器85能使接地閘完全關(guān)閉。若VDPD電壓是直接連接至節(jié)點(diǎn)N1，則當(dāng)記憶體晶片69處于正常模式且VDPD等于如接地的低電壓時(shí)，VBB將會(huì)有流到地的漏電流。因?yàn)閂BB為負(fù)電壓。所以當(dāng)節(jié)點(diǎn)N1為接地時(shí)，接地閘86不能完全關(guān)閉。因此藉由插入VSS至VBB準(zhǔn)位移位反相器85，當(dāng)VDPD為低電壓時(shí)，節(jié)點(diǎn)N1是位于VBB，并且接地閘86可完全關(guān)閉。
圖4D是顯示對(duì)應(yīng)于本發(fā)明的第二實(shí)施例的波形。圖4B與圖3B相似，除了在進(jìn)入深度關(guān)機(jī)模式20之后，VPP、VCC、VCCSA、VBB、VEQ及VPL均會(huì)藉由接地閘83及84而立即降為0伏，而不是如圖3B中所顯示的第一實(shí)施例的情況，使VEQ、VPL及VBB能趨于接地，以及VPP、VCC及VCCSA能從外部晶片供應(yīng)電壓VDD中得到。當(dāng)VDPD從0伏上升至VDD時(shí)，晶片會(huì)進(jìn)入深度關(guān)機(jī)模式，并且接地閘83及84會(huì)使VPP、VCC、VCCSA、VEQ、VPL及VBB耦接至地。當(dāng)深度關(guān)機(jī)模式結(jié)束21時(shí)，VDPD會(huì)回到0伏、接地閘83及84會(huì)開路且電荷幫浦70及81、電壓調(diào)整器73、74、75及82會(huì)重新致能、以及記憶體晶片會(huì)回到正常運(yùn)作。應(yīng)該要注意的是，圖3A中所顯示的通閘電路71、72、76及圖4A中所顯示的接地閘83及84的選擇結(jié)合可用于深度關(guān)機(jī)模式。
在本發(fā)明的第三實(shí)施例中，在深度關(guān)機(jī)模式啟始20時(shí)，電荷幫浦70及81，電壓調(diào)整器73、74、75及82會(huì)關(guān)閉。接地閘83及84不會(huì)導(dǎo)通或不存在，并且所有內(nèi)部電源VPP、VCC、VCCSA、VEQ、VPL及VBB、或一子集合可浮接。在深度關(guān)機(jī)模式結(jié)束21時(shí)，所有內(nèi)部電源會(huì)回到正常運(yùn)作。
對(duì)于第三實(shí)施例而言，若當(dāng)記憶體晶片處于致能模式時(shí)，記憶體晶片接收到進(jìn)入深度關(guān)機(jī)模式命令，則記憶體晶片將會(huì)直接進(jìn)入深度關(guān)機(jī)模式。若當(dāng)記憶體晶片處于預(yù)充模式時(shí)，記憶體晶片接收到進(jìn)入深度關(guān)機(jī)模式命令，則記憶體晶片也將會(huì)直接進(jìn)入深度關(guān)機(jī)模式。若當(dāng)處于深度關(guān)機(jī)模式時(shí)，記憶體晶片接收到離開深度關(guān)機(jī)模式命令，則記憶體晶片將會(huì)直接進(jìn)入預(yù)充模式。
雖然本發(fā)明已配合其較佳實(shí)施例而特別地顯示及說(shuō)明，但是熟悉此項(xiàng)技術(shù)者要了解到的是，在不脫離本發(fā)明的精神及范圍之下，可進(jìn)行方式及細(xì)節(jié)的各種改變。
權(quán)利要求
1.一種深度關(guān)機(jī)電路，其特征在于用以節(jié)省一低功率記憶體晶片的功率，包括a)多個(gè)通閘電路，其各個(gè)是藕接至位于該低功率記憶體晶片內(nèi)部的電荷幫浦電路及電壓調(diào)整器的輸出；以及b)當(dāng)該些電荷幫浦、該些電壓調(diào)整器及電壓產(chǎn)生器處于一深度關(guān)機(jī)模式而關(guān)閉時(shí)，該些通閘電路會(huì)使該低功率記憶體晶片的一外部電壓藕接至記憶體支援電路。
2.如權(quán)利要求1所述的深度關(guān)機(jī)電路，其特征在于其中在執(zhí)行一記憶單元預(yù)充之后的該深度關(guān)機(jī)模式啟始時(shí)，該些電荷幫浦及該些電壓調(diào)整器會(huì)關(guān)閉，并且該些通閘電路會(huì)導(dǎo)通，以將電源提供給該些支援電路。
3.如權(quán)利要求1所述的深度關(guān)機(jī)電路，其特征在于其中在該深度關(guān)機(jī)模式結(jié)束時(shí)，該些通閘電路會(huì)關(guān)閉，而該些電荷幫浦、該些電壓調(diào)整器及該些電壓產(chǎn)生器會(huì)導(dǎo)通。
4.如權(quán)利要求1所述的深度關(guān)機(jī)電路，其特征在于其中該些通閘電路是由在該深度關(guān)機(jī)模式中會(huì)致能的接地閘所取代，以使位于該低功率記憶體晶片的內(nèi)部的該些電荷幫浦及該些電壓調(diào)整器的輸出接地。
5.如權(quán)利要求4所述的深度關(guān)機(jī)電路，其特征在于其中當(dāng)該低功率記憶體晶片進(jìn)入該深度關(guān)機(jī)模式時(shí)，該些接地閘及該些通閘電路的一選擇性組合是用來(lái)取代該些電荷幫浦電路及該些電壓調(diào)整器的輸出。
6.如權(quán)利要求4所述的深度關(guān)機(jī)電路，其特征在于其中在處于該深度關(guān)機(jī)模式而關(guān)閉之后，不再使用該些通閘電路及該些接地閘，并且使該些電荷幫浦電路及該些電壓調(diào)整器的輸出浮接。
7.如權(quán)利要求6所述的深度關(guān)機(jī)電路，其特征在于其中當(dāng)該低功率記憶體晶片進(jìn)入該深度關(guān)機(jī)模式時(shí)，該些接地閘、該些通閘電路及該些電荷幫浦電路與該些電壓調(diào)整器的輸出的浮接的一選擇性組合是用來(lái)取代該些電荷幫浦電路及該些電壓調(diào)整器的輸出。
8.一種降低深度關(guān)機(jī)模式期間的記憶體晶片功率的方法，其特征在于包括下列步驟a)在實(shí)施一深度關(guān)機(jī)模式之前，對(duì)記憶單元進(jìn)行預(yù)充電處理；以及b)進(jìn)入該深度關(guān)機(jī)模式及降低一記憶體晶片的功率，包括i)使對(duì)該些記憶單元進(jìn)行預(yù)充電處理中所使用的電壓浮接；以及ii)以從該記憶體晶片的一外部電壓所得到的電壓來(lái)取代與對(duì)該些記憶單元進(jìn)行預(yù)充電處理不相關(guān)的內(nèi)部記憶體晶片電壓。
9.如權(quán)利要求8所述的方法，其特征在于其中對(duì)該些記憶單元進(jìn)行預(yù)充電處理是使該些記憶單元進(jìn)入一預(yù)充電狀態(tài)。
10.如權(quán)利要求9所述的方法，其特征在于其中使對(duì)該些記憶單元電壓進(jìn)行預(yù)充電處理中所使用的電壓浮接的步驟，更包括a)使位元線電壓浮接；b)使記憶體儲(chǔ)存電容屏極電壓浮接以及c)使記憶單元基底電壓浮接。
11.如權(quán)利要求8所述的方法，其特征在于其中使對(duì)該些記憶單元電壓進(jìn)行預(yù)處理中未使用的電壓浮接包括使電壓調(diào)整器及電荷幫浦關(guān)閉。
12.如權(quán)利要求8所述的方法，其特征在于其中取代與對(duì)該些記憶單元進(jìn)行預(yù)處理不相關(guān)的內(nèi)部記憶體晶片電壓的步驟，更包括a)使電壓調(diào)整器及電荷幫浦關(guān)閉；以及b)使用與從一外部晶片電壓所得到的電壓連接的通閘電路，來(lái)取代來(lái)自于關(guān)閉的電壓調(diào)整器及電荷幫浦的輸出的該些內(nèi)部電壓。
13.如權(quán)利要求12所述的方法，其特征在于其中以外部所得到的電壓來(lái)取代與對(duì)該些記憶單元進(jìn)行預(yù)處理不相關(guān)的內(nèi)部記憶體晶片電壓是用以防止在從該深度關(guān)機(jī)模式離開之后的晶片栓鎖。
14.如權(quán)利要求12所述的方法，其特征在于其中取代內(nèi)部記憶體晶片電壓是藉由使用接地閘，以使關(guān)閉的電壓調(diào)整器及電荷幫浦的輸出接地。
15.如權(quán)利要求14所述的方法，其特征在于其中關(guān)閉的該些電壓調(diào)整器及該些電荷幫浦的輸出為浮接，并且不會(huì)以該些通閘電路及該些接地閘中的任一個(gè)來(lái)取代。
16.如權(quán)利要求15所述的方法，其特征在于其中關(guān)閉的該些電壓調(diào)整器及該些電荷幫浦的輸出是以通閘電路、接地閘及該些電壓調(diào)整器及該些電荷幫浦的浮接的一選擇性組合來(lái)取代。
17.一種節(jié)省深度關(guān)機(jī)模式期間的記憶體晶片功率的系統(tǒng)，其特征在于包括a)一用以使一記憶體晶片上的晶片上電壓調(diào)整器及電荷幫浦關(guān)閉的裝置；以及b)一用以在一深度關(guān)機(jī)模式期間取代該些電壓調(diào)整器及該些電荷幫浦的輸出電壓的裝置。
18.如權(quán)利要求17所述的系統(tǒng)，其特征在于其中用以使晶片上電壓調(diào)整器及電荷幫浦關(guān)閉的該裝置能使記憶單元電壓浮接。
19.如權(quán)利要求17所述的系統(tǒng)，其特征在于其中用以使晶片上電壓調(diào)整器及電荷幫浦關(guān)閉的該裝置可消除用以保持由該些電壓調(diào)整器及該些電荷幫浦所產(chǎn)生電壓所需的待機(jī)功率。
20.如權(quán)利要求17所述的系統(tǒng)，其特征在于其中用以從一外部記憶體晶片電壓中所得到的電壓來(lái)取代該深度關(guān)機(jī)模式期間的該些電壓調(diào)整器及該些電荷幫浦的輸出電壓的該裝置是使用通閘電路。
21.如權(quán)利要求20所述的系統(tǒng)，其特征在于其中當(dāng)該深度關(guān)機(jī)模式移除且該記憶體晶片回到正常運(yùn)作時(shí)，用以取代該些電壓調(diào)整器及該些電荷幫浦的輸出電壓的該裝置可防止電路栓鎖。
22.如權(quán)利要求20所述的系統(tǒng)，其特征在于其中用以在該深度關(guān)機(jī)模式期間，取代該些電壓調(diào)整器及該些電荷幫浦的輸出電壓的該裝置是使用使該些電壓調(diào)整器及該些電荷幫浦的輸出接地的一裝置。
23.如權(quán)利要求22所述的系統(tǒng)，其特征在于其中用以在該深度關(guān)機(jī)模式期間，取代該些電壓調(diào)整器及該些電荷幫浦的輸出電壓的該裝置會(huì)使該些電壓調(diào)整器及該些電荷幫浦的輸出浮接。
24.如權(quán)利要求23所述的系統(tǒng)，其特征在于其中用以在該深度關(guān)機(jī)模式期間，取代該些電壓調(diào)整器及該些電荷幫浦的輸出電壓的該裝置是使用通閘電路、接地閘及該些電壓調(diào)整器及該些電荷幫浦的浮接的一選擇性組合。
25.一種用于低功率記憶體晶片的深度關(guān)機(jī)模式，其特征在于包括a)一低功率記憶體晶片；b)內(nèi)部電壓電路，用以提供內(nèi)部電路功率給該記憶體晶片；c)一通閘電路，用以使一外部所得到電壓連接至該些內(nèi)部電壓電路；d)一深度關(guān)機(jī)訊號(hào)，用以控制該記憶體晶片的一降低功率；以及e)該深度關(guān)機(jī)訊號(hào)是用以在一深度關(guān)機(jī)期間，控制該些內(nèi)部電壓電路關(guān)閉及控制該些通閘電路導(dǎo)通，以降低該記憶體晶片的功率。
26.如權(quán)利要求25所述的深度關(guān)機(jī)模式，其特征在于其中在該些內(nèi)部電壓電路是為多個(gè)電壓調(diào)整器及多個(gè)電荷幫浦電路。
27.如權(quán)利要求25所述的深度關(guān)機(jī)模式，其特征在于其中在該深度關(guān)機(jī)模式期間，該些通閘電路是使該外部所得到電壓藕接至該些內(nèi)部電壓電路的輸出。
28.如權(quán)利要求25所述的深度關(guān)機(jī)模式，其特征在于其中在該深度關(guān)機(jī)模式期間，該些通閘電路是以使該些內(nèi)部電壓電路的輸出接地的接地閘來(lái)取代。
29.如權(quán)利要求28所述的深度關(guān)機(jī)模式，其特征在于其中在該深度關(guān)機(jī)模式期間，該些內(nèi)部電壓電路會(huì)關(guān)閉，并且允許使該些內(nèi)部電壓電路的輸出浮接。
30.如權(quán)利要求29所述的深度關(guān)機(jī)模式，其特征在于其中在該深度關(guān)機(jī)模式期間，該些通閘電路、該些接地閘及該些內(nèi)部電壓電路的浮接輸出的一選擇性組合是用來(lái)降低記憶體晶片功率。
全文摘要
本發(fā)明敘述一種用于記憶體晶片的深度關(guān)機(jī)模式的方法，其中電壓調(diào)整器及電荷幫浦電路會(huì)關(guān)閉、記憶單元電壓會(huì)浮接、以及支援電路內(nèi)部電源供應(yīng)電壓是由從外部晶片電壓所得到的電壓來(lái)取代。在進(jìn)入深度關(guān)機(jī)模式之前，所有記憶單元會(huì)進(jìn)入預(yù)充狀態(tài)，在進(jìn)入深度關(guān)機(jī)模式之后，記憶單元電壓會(huì)浮接?？墒雇獠克玫诫妷哼B接至支援電路電源供應(yīng)電壓線的通過電路是由深度關(guān)機(jī)訊號(hào)來(lái)控制。當(dāng)記憶體晶片離開深度關(guān)機(jī)模式時(shí)，保持支援電路上的電壓偏壓可防止栓鎖問題產(chǎn)生。
文檔編號(hào)G11C7/00GK1779852SQ20041009563
公開日2006年5月31日 申請(qǐng)日期2004年11月26日 優(yōu)先權(quán)日2004年11月26日
發(fā)明者丁達(dá)剛, 王明弘, 許人壽, 戎博斗 申請(qǐng)人:鈺創(chuàng)科技股份有限公司