記憶體裝置及其驅(qū)動方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是關(guān)于一種記憶體裝置。特別是關(guān)于一種抑制位線漏電流的記憶體裝置。
【背景技術(shù)】
[0002]近來，隨著現(xiàn)有的記憶體技術(shù)面臨到尺度上的物理極限，發(fā)展新的記憶體技術(shù)成為目前相關(guān)領(lǐng)域重要的研發(fā)課題。
[0003]然而，隨著記憶體陣列的結(jié)構(gòu)隨著尺寸增加，記憶體在陣列結(jié)構(gòu)中，會受到寄生漏電流干擾，不僅提高功耗，嚴(yán)重時更會導(dǎo)致記憶體裝置在透過位線進行數(shù)據(jù)讀取時發(fā)生誤判。因此，如何在節(jié)省記憶體裝置面積的條件下抑制現(xiàn)有記憶體裝置中位線的漏電流，以節(jié)省功耗并避免數(shù)據(jù)讀取錯誤，為當(dāng)前相關(guān)領(lǐng)域極需改進的目標(biāo)。

【發(fā)明內(nèi)容】

[0004]為了解決上述的問題，本發(fā)明的一方面為一種記憶體裝置。記憶體裝置包含記憶體陣列、字符線驅(qū)動器，以及η個源極驅(qū)動器。記憶體陣列包含配置于多列與至少一行的多個記憶單元，配置于同一行的記憶單元電性耦接至相應(yīng)的位線，配置于同一列的記憶單元電性耦接至相應(yīng)的字符線，配置于所述列的記憶單元分為η個群組，其中η大于等于2。字符線驅(qū)動器用以選擇性地致能字符線。η個源極驅(qū)動器分別耦接η個群組的記憶單元，用以輸出η個源極控制信號。當(dāng)η個群組中的第一群組的任一字符線被致能時，相應(yīng)于第一群組以及其讀寫次序相鄰的第二群組的源極控制信號被相應(yīng)的源極驅(qū)動器控制于選擇準(zhǔn)位。
[0005]在一實施例中，相應(yīng)于第一群組以及第二群組以外的群組的源極控制信號被源極驅(qū)動器控制于偏壓準(zhǔn)位。
[0006]在一實施例中，偏壓準(zhǔn)位與選擇準(zhǔn)位相異，選擇準(zhǔn)位是使記憶單元進行讀寫操作，偏壓準(zhǔn)位抑制未處于工作狀態(tài)下的記憶單元的漏電流。
[0007]在一實施例中，記憶單元中每一者各自包含控制端、位端及偏壓端。其中配置于同一列記憶單元的控制端共同電性耦接至相應(yīng)的字符線。配置于同一行記憶單元的位端共同電性耦接至相應(yīng)的位線。同一群組的記憶單元的偏壓端共同接收各群組相應(yīng)的源極控制信號。
[0008]在一實施例中，源極驅(qū)動器各自包含邏輯電路與輸出電路。邏輯電路控制輸出電路以選擇性輸出具偏壓準(zhǔn)位或選擇準(zhǔn)位的源極控制信號。
[0009]在一實施例中，輸出電路包含一反相器或一運算放大器。
[0010]在一實施例中，記憶體裝置還包含群組控制電路，用以控制源極驅(qū)動器的邏輯電路，使第一群組及第二群組中記憶單元的偏壓端被輸出電路控制在選擇準(zhǔn)位，第一群組及第二群組以外群組的記憶單元的偏壓端被輸出電路控制在偏壓準(zhǔn)位。
[0011]在一實施例中，記憶單元中每一者還包含晶體管以及記憶元件。晶體管的柵極端電性耦接于記憶單元的控制端，晶體管的源極端電性耦接至記憶單元的偏壓端。記憶元件的第一端電性耦接于記憶單元的位端，記憶元件的第二端電性耦接于晶體管的漏極端。
[0012]在一實施例中，記憶單元中每一者還包含晶體管以及記憶元件。晶體管的柵極端電性耦接于記憶單元的控制端，晶體管的漏極端電性耦接于記憶單元的位端。記憶元件的第一端電性耦接于晶體管的源極端，記憶元件的第二端電性耦接于偏壓端。
[0013]本發(fā)明的另一方面為一種記憶體裝置的驅(qū)動方法。驅(qū)動方法包含驅(qū)動并致能字符線中的特定字符線；提供具有選擇準(zhǔn)位的源極控制信號至特定字符線所對應(yīng)的記憶單元組；提供具有選擇準(zhǔn)位的源極控制信號至次一級的記憶單元組；以及提供具有偏壓準(zhǔn)位的源極控制信號至其余的記憶單元組。
[0014]綜上所述，本發(fā)明的技術(shù)方案與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。通過上述技術(shù)方案，可達到相當(dāng)?shù)募夹g(shù)進步，并具有產(chǎn)業(yè)上的廣泛利用價值，本發(fā)明透過將記憶單元分組，以同一條源極線輸出同一個源極控制信號控制多條字符線上的記憶單元，以節(jié)省源極驅(qū)動器的數(shù)量，并透過控制源極控制信號抑制位線上的漏電流。
【附圖說明】
[0015]圖1為根據(jù)本發(fā)明一實施例所繪示的記憶體裝置100的示意圖；
[0016]圖2A?圖2D分別為根據(jù)本發(fā)明一實施例所繪示的記憶單元與源極驅(qū)動器的示意圖；
[0017]圖3為根據(jù)本發(fā)明一實施例所繪示的記憶體裝置的操作示意圖；
[0018]圖4為根據(jù)本發(fā)明另一實施例所繪示的記憶體裝置的示意圖；以及
[0019]圖5為根據(jù)本發(fā)明一實施例所繪示的記憶體驅(qū)動方法的流程圖。
【具體實施方式】
[0020]下文是舉實施例配合所附附圖作詳細說明，以更好地理解本案的態(tài)樣，但所提供的實施例并非用以限制本揭露所涵蓋的范圍，而結(jié)構(gòu)操作的描述非用以限制其執(zhí)行的順序，任何由元件重新組合的結(jié)構(gòu)，所產(chǎn)生具有均等功效的裝置，皆為本揭露所涵蓋的范圍。此外，根據(jù)業(yè)界的標(biāo)準(zhǔn)及慣常做法，附圖僅以輔助說明為目的，并未依照原尺寸作圖，實際上各種特征的尺寸可任意地增加或減少以便于說明。下述說明中相同元件將以相同的符號標(biāo)示來進行說明以便于理解。
[0021]在全篇說明書與申請專利范圍所使用的用詞(terms)，除有特別注明外，通常具有每個用詞使用在此領(lǐng)域中、在此揭露的內(nèi)容中與特殊內(nèi)容中的平常意義。某些用以描述本揭露的用詞將于下或在此說明書的別處討論，以提供本領(lǐng)域技術(shù)人員在有關(guān)本揭露的描述上額外的引導(dǎo)。
[0022]此外，在本文中所使用的用詞“包含”、“包括”、“具有”、“含有”等等，均為開放性的用語，即意指“包含但不限于”。此外，本文中所使用的“及/或”，包含相關(guān)列舉項目中一或多個項目的任意一個以及其所有組合。
[0023]于本文中，當(dāng)一元件被稱為“連接”或“耦接”時，可指“電性連接”或“電性耦接”?！斑B接”或“耦接”亦可用以表示二或多個元件間相互搭配操作或互動。此外，雖然本文中使用“第一”、“第二”、…等用語描述不同元件，該用語僅是用以區(qū)別以相同技術(shù)用語描述的元件或操作。除非上下文清楚指明，否則該用語并非特別指稱或暗示次序或順位，亦非用以限定本發(fā)明。
[0024]為解決現(xiàn)有記憶體中，位線漏電流所導(dǎo)致數(shù)據(jù)讀取錯誤的問題，本發(fā)明提出一種記憶體裝置，可有效抑制記憶體位線上的漏電流。
[0025]圖1為根據(jù)本發(fā)明一實施例所繪示的記憶體裝置100的示意圖。如圖1所示，記憶體裝置100包含多條字符線WLl?WLx、多條位線BLl?Bly、多條源極線SLl?SL3，以及多個記憶單元M(l，I)?M(x，y)所形成的記憶體陣列，其中每一個記憶單元M(l，I)?M(x, y)分別對應(yīng)到耦接于相應(yīng)的字符線WLl?WLx中的一者和位線BLl?Bly中的一者。具體來說，配置于同一行的記憶單元M(l, I)?M(x，y)電性親接至相應(yīng)的位線BLl?Bly，配置于同一列的記憶單元M(1，I)?M(x, y)電性親接至相應(yīng)的字符線WLl?WLx。
[0026]舉例來說，如圖1所示，記憶單元中每一者各自包含控制端、位端及偏壓端。其中配置于同一列記憶單元的控制端共同電性耦接至相應(yīng)的字符線WLl?WLx。配置于同一行記憶單元的位端共同電性耦接至相應(yīng)的位線BLl?Bly。同一群組的記憶單元的偏壓端共同接收各群組相應(yīng)的源極控制信號SCSI?SCS3。
[0027]此外，記憶體裝置100包含字符線驅(qū)動器120以及多級源極驅(qū)動器142、144以及146。字符線驅(qū)動器120用以選擇性地致能字符線WLl?WLx。源極驅(qū)動器142、144以及146分別耦接于源極線SL1、SL2以及SL3并用以輸出源極控制信號SCSI?SCS3。
[0028]在本例中，配置于所述列的記憶單元M(l，I)?M(x，y)分為η個群組，其中η大于等于2。舉例來說，記憶單元M(l，I)?M(x，y)可分為多級的記憶單元組Gl?G3。記憶單元組Gl?G3依序串接于位線BLl?Bly，其中記憶單元組Gl包含所有耦接于第I條至第m條的字符線(即:字符線WLl?WLm)中任一者的記憶單元M(l，I)?M(m，y)，其中m為大于I的正整數(shù)。相似地，記憶單元組G2包含所有耦接于第(m+1)條至第n條的字符線(即:字符線WL[m+l]?WLn)中任一者的記憶單元M(m+1, I)?M(n, y)，其中η為大于m的正整數(shù)。記憶單元組G3則包含所有耦接于第(n+1)條至第x條的字符線(即:字符線WL[η+1]?WLx)中任一者的記憶單元Μ(η+1, I)?M(x，y)。
[0029]值得注意的是，記憶單元組的數(shù)量以及各級記憶單元組所對應(yīng)到的字符線數(shù)量、記憶單元數(shù)量皆可依實際需求進行調(diào)整，圖1中所繪示的僅為示例，并非用以限制本案。
[0030]在本例中，記憶單元組Gl中的記憶單元M(l, I)?M(m，y)的源極端彼此親接，并耦接至相應(yīng)的源極線SLl，用以根據(jù)相應(yīng)的源極控制信號SCSI