相變化記憶體結(jié)構(gòu)的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是關(guān)于一種相變化記憶體結(jié)構(gòu)的制造方法，特別是關(guān)于一種具有墻形加熱器的相變化記憶體的制造方法。
【背景技術(shù)】
[0002]電子產(chǎn)品(例如:手機、平板電腦以及數(shù)字相機)常具有儲存數(shù)據(jù)的記憶體元件。已知記憶體元件可透過記憶體單元上的儲存節(jié)點儲存信息。其中，相變化記憶體利用記憶體元件的電阻狀態(tài)(例如高阻值與低阻值)來儲存信息。記憶體元件可具有一可在不同相態(tài)(例如:晶相與非晶相)之間轉(zhuǎn)換的材料。不同相態(tài)使得記憶體單元具有不同電阻值的電阻狀態(tài)，以用于表示儲存數(shù)據(jù)的不同數(shù)值。
[0003]相變化記憶體單元在操作時，可施加電流使得記憶體元件的溫度提升以改變材料的相態(tài)。已知相變化記憶體元件的加熱器與其耦接的記憶體元件具有較大的接觸面積，此將增加表面孔洞的缺陷，且升溫及降溫的速度也較慢(高阻值與低阻值之間的轉(zhuǎn)換不夠迅速)，相對所需的電流量也較大。然而，傳統(tǒng)的技術(shù)在制造小接觸面積的加熱器的制程需具精確的對準機制，此將使制程繁復與難以控制，相對提升相變化記憶體的成本。因此，業(yè)界亟需一種新穎且有效率的制程以制備相變化記憶體。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的一方面在于提供一種相變化記憶體結(jié)構(gòu)的制造方法，包含下列步驟。先形成一加熱材料層覆蓋一下電極，接著形成一犧牲層至加熱材料層上，并圖案化犧牲層以形成一圖案覆蓋在加熱材料層上。形成一罩幕層共形地覆蓋犧牲層與圖案的側(cè)壁與未被此圖案覆蓋的部分加熱材料層，并非等向性地移除部分罩幕層，以自罩幕層形成一墻形罩幕層于圖案的側(cè)壁。之后移除犧牲層，并以墻形罩幕層作為遮罩，移除部分加熱材料層以形成一墻形加熱器于下電極上。
[0005]在本發(fā)明的一或多個實施方式中，圖案的側(cè)壁于垂直投影方向與下電極重疊。
[0006]在本發(fā)明的一或多個實施方式中，圖案為一開口。
[0007]在本發(fā)明的一或多個實施方式中，圖案為一犧牲件，且此犧牲件為一部分的犧牲層。
[0008]在本發(fā)明的一或多個實施方式中，墻形加熱器具有一頂部與一底部，且頂部沿著一第一方向的寬度小于底部沿著第一方向的寬度。
[0009]在本發(fā)明的一或多個實施方式中，墻形加熱器還具有一墻面，其具有一長度沿一第二方向延伸，且第一方向與第二方向彼此交錯。
[0010]在本發(fā)明的一或多個實施方式中，相變化記憶體結(jié)構(gòu)的制造方法，還包含圖案化墻形加熱器以令使墻形加熱器的長度小于或等于下電極的一截面寬度。
[0011]在本發(fā)明的一或多個實施方式中，相變化記憶體結(jié)構(gòu)的制造方法，還包含下列步驟。再形成一平坦化層覆蓋墻形加熱器，并形成一圖案化光阻層至平坦化層上。之后蝕刻部分平坦化層與墻形加熱器，并移除平坦化層與圖案化光阻層。
[0012]在本發(fā)明的一或多個實施方式中，平坦化層的材質(zhì)包含非晶碳，而犧牲層的材質(zhì)包含非晶硅。
[0013]在本發(fā)明的一或多個實施方式中，相變化記憶體結(jié)構(gòu)的制造方法，還包含下列步驟。形成一絕緣層覆蓋墻形加熱器，并平坦化絕緣層以暴露墻形加熱器。接著形成一相變化層與一上電極至墻形加熱器上，再圖案化相變化層與上電極。
[0014]上述的相變化記憶體結(jié)構(gòu)能夠提升加熱相變化層的效率，進而增進相變化記憶體的讀寫速度。
【附圖說明】
[0015]為讓本發(fā)明的上述和其他目的、特征、優(yōu)點與實施例能更明顯易懂，所附附圖的詳細說明如下:
[0016]圖1A、圖2A、圖3A、圖4A、圖5A、圖6A、圖7A、圖8A與圖9A繪示本發(fā)明部分實施方式中一種相變化記憶體結(jié)構(gòu)，在制程各個階段的上視圖；
[0017]圖1B、圖2B、圖3B、圖4B、圖5B、圖6B、圖7B、圖8B與圖9B分別繪示本發(fā)明部分實施方式中，圖1A、圖2A、圖3A、圖4A、圖5A、圖6A、圖7A、圖8A與圖9A的相變化記憶體結(jié)構(gòu)沿著線段AA的剖面圖；
[0018]圖1C、圖2C、圖3C、圖4C、圖5C、圖6C、圖7C、圖8C與圖9C分別繪示本發(fā)明部分實施方式中，圖1A、圖2A、圖3A、圖4A、圖5A、圖6A、圖7A、圖8A與圖9A的相變化記憶體結(jié)構(gòu)沿著線段BB的剖面圖；
[0019]圖9D繪示本發(fā)明部分實施方式中，圖9A至圖9C的相變化記憶體的爆炸圖；
[0020]圖10A、圖11A與圖12A繪示本發(fā)明其他部分實施方式中一種相變化記憶體結(jié)構(gòu)，在制程各個階段的上視圖；
[0021]圖10B、圖11B與圖12B分別繪示本發(fā)明部分實施方式中，圖10A、圖11A與圖12A的相變化記憶體結(jié)構(gòu)沿著線段AA的剖面圖；以及
[0022]圖10C、圖11C與圖12C分別繪示本發(fā)明部分實施方式中，圖10A、圖11A與圖12A的相變化記憶體結(jié)構(gòu)沿著線段BB的剖面圖。
【具體實施方式】
[0023]以下將以附圖揭露本發(fā)明的多個實施方式，為明確說明起見，許多實務上的細節(jié)將在以下敘述中一并說明。然而，應了解到，這些實務上的細節(jié)不應用以限制本發(fā)明。也就是說，在本發(fā)明部分實施方式中，這些實務上的細節(jié)是非必要的。此外，為簡化附圖起見，一些已知慣用的結(jié)構(gòu)與元件在附圖中將以簡單示意的方式繪示。
[0024]請先參考圖1A、圖1B與圖1C，圖1A繪示本發(fā)明部分實施方式中一種相變化記憶體結(jié)構(gòu)，在制程各個階段的上視圖；圖1B繪示本發(fā)明部分實施方式中，圖1A的相變化記憶體結(jié)構(gòu)沿著線段AA的剖面圖；而圖1C繪示本發(fā)明部分實施方式中，圖1A的相變化記憶體結(jié)構(gòu)沿著線段BB的剖面圖。在圖1A中，線段AA沿第一方向D1延伸，而線段BB沿第二方向D2延伸，且線段AA與線段BB實質(zhì)垂直(亦即第一方向D1與第二方向D2實質(zhì)垂直)。
[0025]圖1A至圖1C繪示形成一加熱材料層210覆蓋一下電極140的步驟。值得注意的是，此處所述的下電極140是位于一半導體基板中，其包含基板110、主動元件120、第一介電層130、導電接觸135與下電極140。主動元件120位于基板110中，且在本實施方式中，主動元件120為晶體管(transistor)，其包含源極122、漏極124與柵極126，源極122與漏極124是位于基板110的摻雜區(qū)中，而柵極126設(shè)置于基板110上并位于源極122與漏極124之間。在本發(fā)明的其他部分實施方式中，基板110中還具有淺溝渠隔離(shallowtrench isolat1n, STI)結(jié)構(gòu)112以電性分離相鄰的主動元件120。在本發(fā)明的其他部分實施方式中，基板110的材質(zhì)包含硅或其他半導體元素，如鍺或II1-V族元素，但不以此為限，而淺溝渠隔離結(jié)構(gòu)112的材質(zhì)包含氧化硅、氮化硅、氮氧化硅或其他合適的絕緣材料。
[0026]第一介電層130位于基板110上并覆蓋主動元件120，且第一介電層130中還具有多個導電接觸135，某些導電接觸135位于漏極124上方并接觸漏極124，而另外某些導電接觸135則位于源極122上方并接觸源極122，以連接至基板110中的主動元件120。具體而言，可使用任何合適的方式沉積氧化物或氮化物于基板110上，以形成覆蓋基板110與主動元件120的第一介電層130。之后可使用微影蝕刻方式圖案化第一介電層130，以形成一穿孔貫穿第一介電層130并暴露主動元件120。導電材料(例如:金屬)則填充至此穿孔中以形成連接至主動元件