專利名稱：用于閃存的升壓襯底/槽編程的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總地涉及一種存儲(chǔ)器件，更具體地，本發(fā)明具體地涉及一種閃存器件。
背景技術(shù)：
存儲(chǔ)器件一般被提供作為計(jì)算機(jī)中的內(nèi)部存儲(chǔ)區(qū)域。術(shù)語“存儲(chǔ)器”表示以集成電路芯片為的數(shù)據(jù)存儲(chǔ)器。多種類型的存儲(chǔ)器被用于現(xiàn)代電子技術(shù)中，一個(gè)普遍類型是RAM(隨機(jī)存取存儲(chǔ)器)。RAM典型地出現(xiàn)于計(jì)算機(jī)環(huán)境中的主存儲(chǔ)器中。RAM指讀/寫存儲(chǔ)器；即能將數(shù)據(jù)寫入RAM和從RAM中將數(shù)據(jù)讀出。這與ROM形成對比，ROM只允許你將數(shù)據(jù)讀出。多數(shù)RAM是易失性的，即意味著它需要穩(wěn)定的電流以保持其內(nèi)容。一旦電源被斷開，RAM中無論什么數(shù)據(jù)均被丟失。
計(jì)算機(jī)幾乎一直包含少量的只讀存儲(chǔ)器(ROM)，它保留用于啟動(dòng)計(jì)算機(jī)的指令。和RAM不同，ROM無法被寫入。那些在移去電源時(shí)不丟失它們的存儲(chǔ)單元中的數(shù)據(jù)內(nèi)容的存儲(chǔ)器件一般被稱為非易失性存儲(chǔ)器。EEPROM(電可擦除可編程只讀存儲(chǔ)器)是一種特殊類型的非易失性ROM，將其暴露在電荷下即刻對其進(jìn)行擦除。EEPROM包含具有電氣絕緣柵(浮柵)的多個(gè)存儲(chǔ)單元。數(shù)據(jù)以浮柵上的電荷的形式被存儲(chǔ)在存儲(chǔ)單元內(nèi)。典型的浮柵存儲(chǔ)單元被制造在集成電路襯底中并包括源區(qū)和漏區(qū)，所述漏區(qū)與源區(qū)隔開以形成中間溝道區(qū)。一般通過摻雜多晶硅制成的浮柵被設(shè)置在溝道區(qū)上并通過介電材料(一般為氧化物)與其它單元元件電氣隔離。例如，可將柵極氧化物形成在浮柵和溝道區(qū)之間。控制柵位于浮柵之上并一般也是由摻雜的多晶硅制成?？刂茤磐ㄟ^另一介電層與浮柵電氣隔離。因此，浮柵“浮空”于電介質(zhì)，由此它與溝道和控制柵兩者均絕緣。通過專門的編程和擦除操作，分別將電荷轉(zhuǎn)移到浮柵中或從浮柵中去除。其它類型的非易失性存儲(chǔ)器包括，但不局限于，聚合體存儲(chǔ)器、鐵電體隨機(jī)存取存儲(chǔ)器(FeRAM)、Ovionics統(tǒng)一存儲(chǔ)器(OUM)和磁阻性隨機(jī)存取存儲(chǔ)器(MRAM)。
非易失性存儲(chǔ)器的另一種類型是閃存。典型的閃存包括存儲(chǔ)陣列，存儲(chǔ)陣列包含大量的存儲(chǔ)單元。各存儲(chǔ)單元包括內(nèi)嵌在MOS晶體管中的浮柵。這些單元通常被編組成被稱為“擦除塊”的段?？赏ㄟ^將電荷隧穿到浮柵而有選擇地對擦除塊中的各個(gè)單元進(jìn)行電編程。一般通過塊擦除操作將負(fù)電荷從浮柵中移去，其中擦除塊中的所有浮柵存儲(chǔ)單元都在一次操作中被擦除。
兩種普遍類型的閃存陣列架構(gòu)為“NAND(與非)”和“NOR(或非)”架構(gòu)，之所以這樣命名是因?yàn)槊糠N架構(gòu)的基本存儲(chǔ)單元配置分別與基本的與非或者或非門電路有相似的地方。在或非陣列架構(gòu)中，存儲(chǔ)陣列的浮柵存儲(chǔ)單元被布置在一矩陣中。陣列矩陣的每個(gè)浮柵存儲(chǔ)單元的柵極逐行地連接于字選擇線(字線)，而它們的漏極連接于列位線。每個(gè)浮柵存儲(chǔ)單元的源極一般連接于共源極線。通過選擇連接于它們的柵極的字線，或非架構(gòu)浮柵存儲(chǔ)陣列由激活一行浮柵存儲(chǔ)單元的行譯碼器訪問。所選擇的存儲(chǔ)單元的行隨后通過使不同的電流(由處于編程狀態(tài)或不處于編程狀態(tài)而定)從所連接的源極線流向所連接的列位線，從而將它們所存儲(chǔ)的數(shù)據(jù)值置于列位線上。
與非陣列架構(gòu)還將其浮柵存儲(chǔ)單元的陣列布置在一矩陣中，使得陣列的各浮柵存儲(chǔ)單元的柵極逐行地連接于字線。然而，每個(gè)存儲(chǔ)單元不直接地連接于源極線和列位線。而是，陣列的存儲(chǔ)單元被成串地配置在一起，一般每串為8、16、32或更多的存儲(chǔ)單元，其中成串的存儲(chǔ)單元在共源極線和列位線之間從源極到漏極地串聯(lián)在一起。與非架構(gòu)浮柵存儲(chǔ)陣列隨后通過選擇連接于其柵極的字選擇線而由激活一行浮柵存儲(chǔ)單元的行譯碼器訪問。另外，連接于各串的未選擇的存儲(chǔ)單元的柵極的字線也被驅(qū)動(dòng)。然而，各串的未選擇的存儲(chǔ)單元一般由較高的柵極電壓驅(qū)動(dòng)以將它們用作傳遞晶體管并允許它們以不受到它們所存儲(chǔ)數(shù)據(jù)值的限制的方式傳遞電流。然后電流通過串聯(lián)的串的每個(gè)浮柵存儲(chǔ)單元從源極線流向列位線，它們僅受到被選為讀的各串的存儲(chǔ)單元的限制。由此將所選擇的存儲(chǔ)單元的行的電流編碼的存儲(chǔ)數(shù)據(jù)值置于列位線上。
對與非架構(gòu)閃存的兩種普遍編程技術(shù)是“升壓位線”和“升壓源極線”。在這兩種技術(shù)中，高電壓被施加到串的所選浮柵晶體管的柵極，而剩余的晶體管在傳遞模式中被導(dǎo)通，或從所連接的位線或從連接于浮柵晶體管鏈的相反端的源極線開始。
編程與非架構(gòu)閃存的問題在于程序一般涉及將高電壓施加到存儲(chǔ)陣列的元件中；取決于使用的是“升壓位線”還是“升壓源極線”編程，所述元件一般是位線或源極線和/或它們相關(guān)的元件。這需要在這些存儲(chǔ)陣列部分中用到較大的特征電路元件或不同的電路設(shè)計(jì)以使其能承受較高的編程電壓。使用較大的特征電路元件和/或較復(fù)雜設(shè)計(jì)會(huì)造成設(shè)計(jì)問題和/或迫使制造商利用較大的集成電路片，對給定工序和加工襯底晶片尺寸增加了制造成本并減少了最終的集成電流芯片的產(chǎn)量，進(jìn)一步增加了成本。此外，位線、源極線和/或與它們相關(guān)的電路元件的各種電路元件中的細(xì)小變化將導(dǎo)致施加于單獨(dú)浮柵存儲(chǔ)單元的編程電壓的改變。這會(huì)導(dǎo)致與所選存儲(chǔ)單元的過編程/欠編程和/或?qū)懫谟嘘P(guān)的問題，并且增加了陣列的未經(jīng)選擇的存儲(chǔ)單元中的干擾問題的可能性。
為了上述原因以及對本領(lǐng)域技術(shù)人員而言、通過閱讀和理解本說明書將變得更為明顯的其它原因，在業(yè)內(nèi)需要一種可選擇的對與非架構(gòu)閃存陣列進(jìn)行編程的電路和方法。

發(fā)明內(nèi)容
通過閱讀和研究后面的說明，上面提到的與編程與非架構(gòu)閃存有關(guān)的問題和其它本發(fā)明所論及的問題將變得更明顯。
這些實(shí)施例涉及使用“升壓槽(boosted tub)”編程方法，在與非架構(gòu)的閃存和/或存儲(chǔ)陣列中編程浮柵存儲(chǔ)單元。本發(fā)明的存儲(chǔ)器件的實(shí)施例利用升壓槽編程方法而將電壓施加到與非閃存陣列的襯底或襯底“槽”(集成電路中的絕緣區(qū)域，一般為包含在正摻雜襯底或絕緣體上的硅片(SOI)中的深度負(fù)摻雜阱中的正摻雜區(qū))，以便在將高電壓施加到所選浮柵存儲(chǔ)單元柵極以及將編程或編程禁止電壓根據(jù)需要施加于所連接的位線以對其編程之前，對浮柵存儲(chǔ)單元內(nèi)的載流子溝道進(jìn)行預(yù)充電。使用升壓槽編程方法避免了在對浮柵存儲(chǔ)單元編程期間，與非快閃陣列的位線和/或電源線電路設(shè)計(jì)要承受或承載高電壓的要求并允許重新使用連接于襯底槽的塊擦除高電壓電路。這允許與非閃存陣列的更小型化的電路設(shè)計(jì)和/或更小型化的電路特征元件。升壓槽編程方法還允許產(chǎn)生便于調(diào)整并具有更統(tǒng)一性質(zhì)的預(yù)充電溝道。
在一個(gè)實(shí)施例中，本發(fā)明提供一種運(yùn)作非易失性存儲(chǔ)器件的方法，包括將預(yù)充電壓耦合到多個(gè)浮柵存儲(chǔ)單元的與非架構(gòu)存儲(chǔ)陣列的襯底槽上，其中多個(gè)浮柵存儲(chǔ)單元以多個(gè)串的形式耦合在一起；將柵編程電壓耦合到所選數(shù)量串中的每串的所選浮柵存儲(chǔ)單元的柵極；以及有選擇地將編程電壓或編程禁止電壓耦合到所選數(shù)量串中的每串的溝道。
在另一實(shí)施例中，本發(fā)明提供一種運(yùn)作非易失性存儲(chǔ)器件的方法，包括在存儲(chǔ)陣列的所選擇的多個(gè)浮柵存儲(chǔ)單元中產(chǎn)生載流子溝道，其中存儲(chǔ)單元通過將預(yù)充電壓施加到耦合于存儲(chǔ)陣列的襯底槽而耦合成多個(gè)串；以及通過將預(yù)充電壓從襯底槽移去，將柵編程電壓置于所選數(shù)量串的所選浮柵存儲(chǔ)單元的控制柵上，并選擇地將編程電壓或編程禁止電壓施加到耦合于所選數(shù)量串的每串的溝道的位線，從而對所選數(shù)量串的所選浮柵存儲(chǔ)單元進(jìn)行編程。
在又一實(shí)施例中，本發(fā)明提供一種存儲(chǔ)器件，包括襯底槽；與形成在襯底槽上的至少一個(gè)額外浮柵存儲(chǔ)單元串聯(lián)的浮柵存儲(chǔ)單元；耦合于浮柵存儲(chǔ)單元柵極的字線；耦合于浮柵存儲(chǔ)單元漏極的位線；以及耦合于浮柵存儲(chǔ)單元的源極的源極線，其中存儲(chǔ)器件適于對襯底槽上的浮柵存儲(chǔ)單元中的溝道預(yù)充以預(yù)充電壓、并且用柵極上的浮柵編程電壓以及有選擇地耦合到漏極的編程電壓或編程禁止電壓對浮柵存儲(chǔ)單元進(jìn)行編程。
在又一實(shí)施例中，本發(fā)明提供一種與非架構(gòu)浮柵存儲(chǔ)單元串，包括在具有在串聯(lián)的串中從源極耦合到漏極的多個(gè)浮柵存儲(chǔ)單元的襯底槽上形成的與非架構(gòu)浮柵存儲(chǔ)單元存儲(chǔ)串，其中襯底槽適于施加預(yù)充電壓以便對串的浮柵存儲(chǔ)單元的溝道中的載流子進(jìn)行預(yù)充電，并且與非架構(gòu)浮柵存儲(chǔ)單元存儲(chǔ)串適于通過將柵編程電壓置于所選浮柵存儲(chǔ)單元的柵極以及耦合于浮柵存儲(chǔ)單元存儲(chǔ)串的溝道的編程電壓或編程禁止電壓而對串的所選浮柵存儲(chǔ)單元進(jìn)行編程。
本發(fā)明的其它實(shí)施例包括很大范圍內(nèi)的方法和裝置。


圖1是包含閃存件的簡化框圖。
圖2A、2B和2C是根據(jù)本發(fā)明一個(gè)實(shí)施例的與非架構(gòu)閃存陣列的浮柵存儲(chǔ)單元的串聯(lián)串的簡化框圖；圖3是現(xiàn)有技術(shù)的與非閃存器件的升壓位線編程操作的詳細(xì)波形圖。
圖4是現(xiàn)有技術(shù)的與非閃存器件的升壓源極線編程操作的詳細(xì)波形圖。
圖5是根據(jù)本發(fā)明一個(gè)實(shí)施例的與非閃存器件的升壓位線編程操作的詳細(xì)波形圖。
具體實(shí)施例方式
在下面對本發(fā)明的詳細(xì)說明中，將參照作為內(nèi)容的一部分的附圖，圖中示例性地示出可實(shí)現(xiàn)本發(fā)明的特定實(shí)施例。在這些圖中，相同的標(biāo)號在各圖中基本表示相同的部件。以足夠詳細(xì)的程度對這些實(shí)施例進(jìn)行說明以使本領(lǐng)域內(nèi)技術(shù)人員能實(shí)施本發(fā)明。還可采用其它實(shí)施例并在不脫離本發(fā)明范圍的情況下對結(jié)構(gòu)、邏輯和電氣作出變化。后面的說明中所使用的術(shù)語“晶片”或“襯底”包括任何半導(dǎo)體底部結(jié)構(gòu)?？蓪⑺鼈兝斫鉃榘ㄋ{(lán)寶石上硅片(SOS)技術(shù)、絕緣體上硅片(SOI)技術(shù)、薄膜晶體管(TFT)技術(shù)、摻雜和未摻雜的半導(dǎo)體、由半導(dǎo)體底部結(jié)構(gòu)制成的硅片外延層以及本領(lǐng)域內(nèi)技術(shù)人員所熟知的其它半導(dǎo)體結(jié)構(gòu)。此外，當(dāng)后面的說明論及晶片或襯底時(shí)，可使用前述加工步驟以形成半導(dǎo)體底部結(jié)構(gòu)中的區(qū)/結(jié)，術(shù)語“晶片”或“襯底”包括含有這些區(qū)/結(jié)的底層。下文的詳細(xì)說明不旨在構(gòu)成限定，本發(fā)明的范圍僅由所附權(quán)利要求及其等效物限定。
本發(fā)明的實(shí)施例包括使用升壓槽編程對與非架構(gòu)浮柵存儲(chǔ)陣列中的浮柵存儲(chǔ)單元進(jìn)行編程的器件。本發(fā)明的實(shí)施例還包括閃存器件，它使用升壓槽編程方法以將電壓施加于與非閃存陣列的襯底或襯底槽，以便在將高柵編程電壓施加于所選浮柵存儲(chǔ)單元的柵極并耦合編程或編程禁止電壓以根據(jù)需要編程所選浮柵存儲(chǔ)單元之前，對浮柵存儲(chǔ)單元中的載流子溝道進(jìn)行預(yù)充電。使用升壓槽編程方法避免了在對浮柵存儲(chǔ)單元編程期間，與非快擦寫陣列的位線和/或源極線電路設(shè)計(jì)必須承受或承載高電壓的要求，并允許重新使用連接于襯底槽的塊擦寫高電壓電路。這允許與非閃存陣列的較小型化的電路設(shè)計(jì)和/或較小型的電路特征元件。
圖1示出系統(tǒng)128的簡圖，該系統(tǒng)128包括作為本發(fā)明實(shí)施例的、連接于主機(jī)102的閃存100，主機(jī)102一般為處理裝置或存儲(chǔ)器控制器。閃存100具有控制接口106和地址/數(shù)據(jù)接口108，它們各自連接于處理裝置102以允許存儲(chǔ)器的讀/寫訪問。要注意在另一實(shí)施例中，可將地址/數(shù)據(jù)接口108分成分開的接口。在閃存器件內(nèi)，控制狀態(tài)機(jī)110指導(dǎo)內(nèi)部運(yùn)作、管理閃存陣列112并更新RAM控制寄存器和非易失性擦除塊管理寄存器114。在閃存110工作期間，控制狀態(tài)機(jī)110利用RAM控制寄存器和表114。閃存陣列112包括存儲(chǔ)區(qū)/段116序列，各存儲(chǔ)區(qū)116在邏輯上被組織在一系列擦除塊中(未圖示)。存儲(chǔ)器訪問地址在閃存100的地址/數(shù)據(jù)接口108上被接收并被分成行和列地址部分。在讀訪問中，行地址被鎖存并由行譯碼電路120譯碼，行譯碼電路120選擇和激活存儲(chǔ)單元和所選存儲(chǔ)區(qū)之間其關(guān)聯(lián)串的其它存儲(chǔ)單元的行頁面(未圖示)。在存儲(chǔ)單元的所選行的輸出中編碼的位值從本地位線/串(未圖示)連接至全局位線(未圖示)并由關(guān)聯(lián)于存儲(chǔ)區(qū)的檢測放大器122檢測。訪問的列地址被鎖存并由列譯碼電路124譯碼。列譯碼電路的輸出從檢測放大器的輸出中選擇所希望的列數(shù)據(jù)并連接于數(shù)據(jù)緩存器126以從存儲(chǔ)器件開始通過地址/數(shù)據(jù)接口108傳送。在寫訪問中，行譯碼電路120選擇行頁面而列譯碼電路選擇寫檢測放大器122。將要被寫入的數(shù)據(jù)值從數(shù)據(jù)緩存器126連接到由列譯碼電路124選擇并寫入到存儲(chǔ)陣列112的所選浮柵存儲(chǔ)單元(未圖示)的寫檢測放大器122。寫入單元隨后由行/列譯碼電路120、124和檢測放大器122重新選擇，由此可讀取寫入單元以核實(shí)已將正確的值編程到所選的存儲(chǔ)單元中。
如上所述，與非陣列結(jié)構(gòu)將其浮柵存儲(chǔ)單元的陣列配置成矩陣，由此陣列的各浮柵存儲(chǔ)單元的柵極被逐行地連接于字選擇線。陣列的存儲(chǔ)單元成串地配置在一起，一般為每串8、16、32個(gè)或更多個(gè)存儲(chǔ)單元，其中存儲(chǔ)單元在源極線和列位線之間從源極到漏極串聯(lián)在一起。與非架構(gòu)浮柵存儲(chǔ)陣列隨后由行譯碼器訪問，行譯碼器通過選擇連接于其柵極的字選擇線而激活浮柵存儲(chǔ)單元的行。此外，連接于各串的未選存儲(chǔ)單元的柵極的字線被驅(qū)動(dòng)以使各串的未選存儲(chǔ)單元作為傳遞晶體管而工作，由此它們以不受到其存儲(chǔ)的數(shù)據(jù)值限制的方式傳遞電流。電流隨后通過各串聯(lián)的串從源極線流至列位線，僅受每串中被選為讀的存儲(chǔ)單元所限制。由此將所選存儲(chǔ)單元的行的經(jīng)電流編碼的所存儲(chǔ)數(shù)據(jù)值置于存儲(chǔ)列位線上。
圖2A示出與非快閃架構(gòu)浮柵存儲(chǔ)陣列200的簡圖。在圖2A中，與非快閃陣列由浮柵單元串聯(lián)串204的序列組成。每個(gè)浮柵單元串聯(lián)串204包含以級聯(lián)方式將漏極連接于源極的16個(gè)NMOS浮柵存儲(chǔ)單元202。橫跨多個(gè)串聯(lián)串204的字線(WL1-WL16)210被連接于每個(gè)浮柵單元202的控制柵以控制它們的運(yùn)作。在工作時(shí)，字線210選擇串聯(lián)串204中將被寫入和讀出的各個(gè)浮柵存儲(chǔ)單元202并使串聯(lián)串204中的其余浮柵存儲(chǔ)單元202工作在導(dǎo)通模式。浮柵存儲(chǔ)單元202的各串聯(lián)串204通過源極選擇柵216連接于源極線206并通過漏極選擇柵212連接于各位線(BL1-BLN1)208。源極選擇柵216受到連接于其控制柵的源極選擇柵控制線(SG(S))218所控制。漏極選擇柵212受到漏極選擇柵控制線(SG(D))214所控制。
圖2B示出一種與非快閃架構(gòu)陣列250的簡化示意圖，其中示出浮柵存儲(chǔ)器串204以及其浮柵存儲(chǔ)單元202到襯底/襯底槽252的耦合。在圖2B中，與非浮柵單元串聯(lián)串204包括以級聯(lián)方式將漏極-源極相連的NMOS浮柵存儲(chǔ)單元202。字線(WL1-WL3)210被連接于浮柵存儲(chǔ)單元202的控制柵以控制它們的運(yùn)作。在操作中，字線210選擇串聯(lián)串204中將被寫入和讀出的各個(gè)浮柵存儲(chǔ)單元202并使串聯(lián)串204中的其余浮柵存儲(chǔ)單元202工作在導(dǎo)通模式。串聯(lián)串204通過源極選擇柵216連接于源極線206并通過漏極選擇柵212連接于位線(BL0)208。源極選擇柵216受到連接于控制柵的源極選擇柵控制線(SG(S))218所控制。漏極選擇柵212受到漏極選擇柵控制線(SG(D))214所控制。控制柵、浮柵、源極和漏極容性地連接于襯底槽252。此外，源極和漏極由形成在源結(jié)和漏結(jié)(以及任何感生的載流子溝道)以及襯底/襯底槽252之間的本征PN結(jié)二極管電氣地和容性地耦合。一般，與非閃存陣列以區(qū)或擦除塊段的形式形成。在許多情況下，區(qū)或段被形成在一個(gè)或多個(gè)電絕緣的襯底槽上。例如，NMOS浮柵單元區(qū)或段可通過形成有P摻雜槽的襯底槽彼此分開，所述P摻雜槽由P襯底中的深度N阱絕緣。襯底槽允許各區(qū)或擦除塊的電絕緣并實(shí)現(xiàn)各區(qū)或擦除塊的段操作，諸如藉由襯底槽和字線的批量擦除或擦除塊。
圖2C示出與非快閃架構(gòu)陣列270的簡圖，其中示出物理浮柵晶體管存儲(chǔ)單元202的串聯(lián)串204以及它與襯底272、阱288、襯底槽252的關(guān)系的截面圖。在圖2C中，NMPS浮柵晶體管存儲(chǔ)單元202被形成在P摻雜的襯底槽252上，又在形成于P摻雜襯底272中的N摻雜阱288中被擦除。NMOS浮柵晶體管存儲(chǔ)單元202各自具有源極阱284、漏極阱282和溝道區(qū)域286，其中少數(shù)載流子(電子)有選擇地形成以在其工作時(shí)將每個(gè)NMOS浮柵晶體管202的源極區(qū)284和漏極區(qū)282耦合起來。每個(gè)NMOS浮柵晶體管存儲(chǔ)單元202具有形成在源極284、漏極282和溝道區(qū)域286上并由絕緣體(典型為氧化硅)絕緣的浮柵278和控制柵178。
要注意，所存在的其它形式的快擦寫與非架構(gòu)存儲(chǔ)陣列具有不同的配置和不同數(shù)量和類型的存儲(chǔ)單元，諸如PMOS浮柵存儲(chǔ)單元。
如上所述，在閃存編程中，存儲(chǔ)單元一般通過橫跨所選浮柵晶體管/存儲(chǔ)單元的控制柵和源極、漏極和/或溝道施加高電壓以使載流子隧穿到存儲(chǔ)單元內(nèi)的電絕緣的“浮柵”而進(jìn)行編程。在浮柵中缺乏載流子(電子空乏)的擦除狀態(tài)下，浮柵存儲(chǔ)單元一般表示為邏輯位“1”。在浮柵上具有額外載流子的“經(jīng)編程的”浮柵存儲(chǔ)單元狀態(tài)下，一般表示為邏輯位“0”。一般來說，對存儲(chǔ)單元的一行、各存儲(chǔ)單元的漏極、源極和/或溝道的編程根據(jù)需要被提供以“編程”電壓或“編程禁止”電壓。隨后柵編程電壓被建立在被連接到并形成所選存儲(chǔ)單元行的控制柵的字線上，以將行的各浮柵存儲(chǔ)單元編程為編程狀態(tài)或通過施加位線電壓(邏輯“0”或“1”)禁止編程而使它們保持在被擦除狀態(tài)。換句話說，為了改變被擦除單元的狀態(tài)，所選存儲(chǔ)單元的控制柵上的高柵編程電壓和施加于所連接的位線的編程電壓之間的電位差要足以將電子隧穿到所選存儲(chǔ)單元的浮柵并使其改變?yōu)榫幊痰臓顟B(tài)。反之，如果所選存儲(chǔ)單元控制柵極上的高柵編程電壓和施加于位線上的編程禁止電壓之間的電位差不足以將電子隧穿到所選存儲(chǔ)單元的浮柵中，它不改變或“被禁止”。
在與非架構(gòu)閃存中，通過根據(jù)需要將“編程”電壓或“編程禁止”電壓施加到連接于包含待編程的浮柵存儲(chǔ)單元的串聯(lián)串的位線而完成升壓位線編程過程。漏極選擇柵也被導(dǎo)通，從而使來自位線的電壓被連接以對串聯(lián)串的溝道進(jìn)行“預(yù)充電”。隨后在字線上建立高柵編程電壓并將該電壓連接于存儲(chǔ)單元的所選行的控制柵。同時(shí)在所選串聯(lián)串的其余浮柵存儲(chǔ)單元的字線上建立高電平但非編程的電壓(傳遞電壓)。這種高的傳遞電壓具有下列效果即，使其余存儲(chǔ)單元變?yōu)椤皩?dǎo)通”狀態(tài)而不考慮其內(nèi)部浮柵的已編程狀態(tài)，允許這些存儲(chǔ)單元傳遞“編程”或“編程禁止”電壓，這些電壓被施加于正被編程的各串聯(lián)串的所選存儲(chǔ)單元的各相連的位線上。存儲(chǔ)單元所選行上的柵編程電壓隨后對它們編程以編程狀態(tài)或使其在禁止?fàn)顟B(tài)保持不變(邏輯“0”或邏輯“1”)，這取決于施加在所連接位線上的連接的編程/編程禁止電壓。
圖3示出現(xiàn)有技術(shù)的被施加以編程和編程禁止電壓的升壓位線編程操作300中的與非快閃架構(gòu)浮柵存儲(chǔ)串的波形300。在圖3中，0V(編程邏輯0)編程電壓304或4.5V(編程邏輯1)的編程禁止電壓306被施加于位線302、208上。4.5V電壓310被施加于漏極選擇柵控制線214上的漏極選擇柵212的柵極，將其使能并將位線302、208上的電壓(4.5V的編程禁止電壓306或0V的編程電壓304)預(yù)充至浮柵存儲(chǔ)單元204的串聯(lián)串中。Vss電壓312被施加到源極選擇柵控制線218上的源極選擇柵216的柵極，使其截止并使源極線206(被拉至Vcc電壓308)與存儲(chǔ)單元204的串聯(lián)串絕緣。在所選時(shí)間段314后，18V的高柵編程電壓318被施加于其字線320、210上的所選浮柵單元202的控制柵，同時(shí)10V的傳遞電壓316被施加于串聯(lián)串204的未選浮柵存儲(chǔ)單元202的控制柵。所選存儲(chǔ)單元202的控制柵上的18V柵編程電壓318和位線302、208的0V編程電壓304/4.5V編程禁止電壓306之間的電位差對所選存儲(chǔ)單元202的浮柵進(jìn)行編程/禁止編程。在編程中，4.5V位線電壓對浮柵存儲(chǔ)單元204的串聯(lián)串的溝道中的載流子進(jìn)行預(yù)充電，并隨后18V柵編程電壓318被施加于所選存儲(chǔ)單元202的控制柵時(shí)，使漏極選擇柵212截止并使電荷陷于溝道內(nèi)。陷入的電荷通過所選存儲(chǔ)單元202的控制柵上的18V柵編程電壓318容性地向上耦合，從而減少溝道內(nèi)的載流子和18V柵編程電壓318之間的編程電位差。0V位線電壓允許漏極選擇柵212保持在導(dǎo)通狀態(tài)，將浮柵存儲(chǔ)單元204的串聯(lián)串的溝道連接至施加于位線的0V。這將溝道箝位在0V以保持浮柵存儲(chǔ)單元204的串聯(lián)串的溝道和18V柵編程電壓318之間的編程電位差以將載流子隧穿到絕緣的浮柵中。
在與非架構(gòu)的閃存中，另一種方法是升壓的源極線編程過程，這是通過將預(yù)充電壓施加到連接于串聯(lián)串的源極線上而完成的。該源極控制柵也被導(dǎo)通以將電壓連接于串聯(lián)串。另外，根據(jù)需要將“編程”電壓或“編程禁止”電壓建立在連接于包含將被編程的浮柵存儲(chǔ)單元的串聯(lián)串，而不是連接于所選的串聯(lián)串。當(dāng)所連接的源極線上具有預(yù)充電壓時(shí)，將高的柵編程電壓建立在所選浮柵存儲(chǔ)單元的字線上并將高的傳遞電壓建立在串聯(lián)串的未選浮柵存儲(chǔ)單元的字線上。這使串的浮柵晶體管存儲(chǔ)單元導(dǎo)通并在其內(nèi)建立載流子(一般是NMOS浮柵晶體管中的電子)溝道并進(jìn)行預(yù)充電。一旦所選串聯(lián)串的溝道被預(yù)充電完成，源極控制柵被截止，斷開預(yù)充電壓與串聯(lián)串的連接。漏極選擇柵隨后導(dǎo)通，這使編程電壓或編程禁止電壓能從位線連接到所選的串聯(lián)串。所選存儲(chǔ)單元上的柵編程電壓隨后根據(jù)施加在連接位線上的所連接的編程/編程禁止電壓而將其編程為編程狀態(tài)或禁止?fàn)顟B(tài)(邏輯“0”或邏輯“1”)。
圖4示出現(xiàn)有技術(shù)的被施加以編程和編程禁止電壓的升壓位線編程操作中的與非快閃架構(gòu)浮柵存儲(chǔ)串的波形400。在圖4中，與非架構(gòu)浮柵串聯(lián)串204被預(yù)充以源極線206上的4.5V電壓402，源極線206通過由施加于源極選擇柵控制線404、218的4.5V電壓406導(dǎo)通的源極控制柵216連接于串聯(lián)串204。同時(shí)，0V“編程”電壓408或0.5V“編程禁止”電壓410根據(jù)需要被建立在位線208上，位線208連接到包含將被編程的浮柵存儲(chǔ)單元202的串聯(lián)串204。然而，編程電壓408或編程禁止電壓410通過漏極控制柵216與所選串聯(lián)串24絕緣，漏極控制柵216由施加于漏極選擇柵控制線412、214的0V電壓414截止。當(dāng)所連接的源極線206上具有4.5V預(yù)充電壓402時(shí)，18V的高的柵編程電壓420被建立在所選浮柵存儲(chǔ)單元202的字線416、210上而高的傳遞電壓418被建立在串聯(lián)串204的未選浮柵存儲(chǔ)單元202的字線416、210上。這使串204的NMOS浮柵晶體管存儲(chǔ)單元202導(dǎo)通并在其內(nèi)建立載流子溝道并對其預(yù)充電。一旦所選串聯(lián)串204的溝道被預(yù)充電完成，源極控制柵216通過將0V電壓422施加于源極選擇柵控制線404、218、斷開源極線206的4.5V預(yù)充電壓402與串聯(lián)串204的連接而截止。0.7V的接近門限電壓424(假設(shè)0.6V門限的漏極選擇柵晶體管)隨后被施加于漏極選擇柵控制線412、214。如果所施加的位線電壓208是0V的編程電壓，漏極選擇柵212導(dǎo)通并將浮柵存儲(chǔ)單元204的串聯(lián)串的溝道箝位在0V電壓408?；蛘?，如果所施加的位線電壓是0.5V的編程禁止電壓410，漏極選擇柵212保持截止并且溝道內(nèi)的載流子電荷陷入其中并通過所施加的柵編程電壓420、418容性地向上耦合。所選存儲(chǔ)單元202上的18V高柵編程電壓420根據(jù)施加于位線208的連接的編程電壓408/編程禁止電壓410而將存儲(chǔ)單元202編程為編程狀態(tài)或禁止裝置(邏輯“0”或邏輯“1”)。
要注意其它的編程電壓電平、序列和優(yōu)化對升壓位線和升壓源極線與非架構(gòu)的快閃編程方法而言都是可行的。
本發(fā)明諸實(shí)施例利用升壓襯底槽或升壓襯底編程(本文中稱之為升壓槽編程)以對浮柵存儲(chǔ)單元的所選串聯(lián)串的溝道預(yù)充電并用通過隧道載流子連接于所選存儲(chǔ)單元柵極的柵編程電壓對所選存儲(chǔ)單元進(jìn)行編程。在升壓槽編程中，襯底或襯底“槽”(本文中稱之為“槽”)被提高至升壓的電平以穩(wěn)定地和均勻地對各串聯(lián)串的浮柵晶體管存儲(chǔ)單元的溝道和源極/漏極節(jié)點(diǎn)預(yù)充以載流子。這些載流子通過形成于每個(gè)浮柵晶體管存儲(chǔ)單元的源極、漏極、溝道和襯底槽之間的本征二極管耦合于串聯(lián)串的溝道。隨后將高傳遞電壓施加于未選的浮柵存儲(chǔ)單元的柵極并將高柵編程電壓施加于所選的存儲(chǔ)單元，從而允許所選存儲(chǔ)單元根據(jù)置于位線上的編程或編程禁止電壓而被編程。
在襯底槽編程中通過襯底槽對溝道進(jìn)行預(yù)充電允許將較低的電壓用于浮柵存儲(chǔ)陣列的位線電路、源極線電路、譯碼器和檢測放大器/驅(qū)動(dòng)器中。這些電路的較低工作電壓允許在這些器件中使用較小的電路和器件特征尺寸，這也使較小的快閃/浮柵存儲(chǔ)陣列的設(shè)計(jì)變得可能。升壓槽編程還允許在襯底/襯底槽中再次使用高電壓電路，所述高電壓電路用于與非快閃架構(gòu)浮柵存儲(chǔ)陣列的擦除塊的大批量擦除。此外，相比升壓位線或升壓源極線編程方法而言，升壓槽編程由于具有較復(fù)雜的電路路徑和較多介于其間的電路節(jié)點(diǎn)而允許對預(yù)充電壓進(jìn)行更具體的控制。由于介入電路復(fù)雜性的減少，能更方便和均一地優(yōu)化槽電壓以編程并使干擾最小化。這種升壓槽編程方法還在浮柵存儲(chǔ)單元的串中建立更均一和穩(wěn)定的溝道而不考慮它們各自的編程狀態(tài)，這實(shí)現(xiàn)編程操作中更好的控制和精度。
在通過升壓槽編程方法對與非架構(gòu)的閃存進(jìn)行編程時(shí)，襯底槽252被升高至所選的預(yù)充電平。同時(shí)，相同電平的電壓被施加到連接于浮柵存儲(chǔ)單元204的所選串聯(lián)串的位線208和源極線206?；蛘?，位線208和源極線206被設(shè)置成高阻抗模式(HiZ)并允許浮空于襯底槽252的升高電壓，而不是由單獨(dú)電壓驅(qū)動(dòng)。施加于襯底槽252的所選擇電壓通過源極和漏極N+擴(kuò)散的結(jié)和P摻雜襯底槽252流過各浮柵晶體管202中形成的本征二極管(未圖示)。各浮柵晶體管202(襯底槽252預(yù)充電壓、小于二極管壓降)處可見的電壓對浮柵晶體管202中的載流子溝道預(yù)充電。在預(yù)充電壓從襯底槽252撤去后，由于本征二極管，該溝道電壓的一部分將繼續(xù)保持(由于本征二極管耗盡區(qū)、控制柵和源極和漏極結(jié)，小于二極管壓降的預(yù)充電壓受到容性耦合的影響并按溝道對總電容的耦合比而降低)。
在串聯(lián)串的浮柵晶體管存儲(chǔ)單元的溝道被預(yù)充電后，施加于襯底槽252上的電壓被降低。同時(shí)，高柵編程電壓被建立在所選浮柵存儲(chǔ)單元202的字線210上而高傳遞電壓被建立在串聯(lián)串204的未選浮柵存儲(chǔ)單元202的字線210上。此外，根據(jù)需要將“編程”電壓或“編程禁止”電壓建立在位線208上，該位線208連接于包含將被編程的浮柵存儲(chǔ)單元202的串聯(lián)串204。“編程”位線電壓導(dǎo)通漏極選擇柵212，對所選串聯(lián)串204的預(yù)充電溝道進(jìn)行放電并允許所選浮柵存儲(chǔ)單元202可被編程。“編程禁止”位線電壓將漏極選擇柵212置于截止?fàn)顟B(tài)并使預(yù)充電的載流子陷入浮柵存儲(chǔ)單元204的所選串聯(lián)串的溝道中，這允許載流子在電壓上容性地向上耦合并阻止所選串聯(lián)串204的浮柵存儲(chǔ)單元202的編程。所選存儲(chǔ)單元202上的柵編程電壓隨后將串聯(lián)串204的所選浮柵存儲(chǔ)單元202編程為編程狀態(tài)或禁止?fàn)顟B(tài)(邏輯“0”或邏輯“1”)，這取決于施加于所連接的位線208上的編程或編程禁止電壓。
圖5示出具有編程電壓和編程禁止電壓的升壓槽編程操作中的與非快閃架構(gòu)浮柵存儲(chǔ)陣列的波形圖500。在圖5中，與非架構(gòu)浮柵單元202串聯(lián)串204通過它們的源極/漏極阱本征二極管被預(yù)充電以襯底槽252上的5V電壓502。同時(shí)，連接于浮柵存儲(chǔ)單元202的所選串聯(lián)串204的位線208和源極線206被設(shè)置成高阻模式并允許其跟隨低于二極管壓降的P+襯底槽252預(yù)充電壓至大約4.5V的電壓504、506?；蛘?，可將4.5V電壓504、506施加到連接于浮柵存儲(chǔ)單元202的所選串聯(lián)串204的位線208和源極線206。不被驅(qū)動(dòng)或被最小程度驅(qū)動(dòng)的浮動(dòng)的或低電壓的位線208和源極線206允許在位線和源極線電路、譯碼電路和任何支持電路中使用具有較小器件特征尺寸的低電壓電路器件。
如圖5所示，在升壓槽編程操作中，漏極選擇柵212被施加于漏極選擇柵控制線214的1V電壓508導(dǎo)通，從而允許位線電壓504從位線208連接到所選串聯(lián)串204。源極選擇柵216被施加于源極選擇柵控制線218的0V電壓512截止，從而將源極線206的4.5V電壓506從所選的串聯(lián)串204絕緣?；蛘撸瑸榱藴p少源極選擇柵216擊穿損壞的可能性，源極選擇柵216被施加于源極選擇柵控制線218的1V電壓510導(dǎo)通，從而允許將4.5V電壓506從源極線206連接到所選的串聯(lián)串204。串聯(lián)串204的浮柵存儲(chǔ)單元202的字線210被保持在0V電壓522或設(shè)置在高阻模式并允許浮空520。施加于襯底槽252的5V預(yù)充電壓502流過形成于溝道、源極阱、漏極阱和襯底槽252之間的各浮柵晶體管202內(nèi)的本征二極管(未圖示)。在各浮柵晶體管202處觀察到的電壓(小于二極管壓降的襯底槽252預(yù)充電壓)對浮柵晶體管202中的載流子溝道進(jìn)行預(yù)充電。要注意溝道、源極、漏極中的本征二極管允許在撤去預(yù)充電壓后，使預(yù)充電壓和所產(chǎn)生的載流子溝道保持在溝道中。
當(dāng)5V的襯底槽252預(yù)充電壓502降低并且襯底槽252放電514時(shí)，20V的高柵編程電壓516被施加于所選浮柵存儲(chǔ)單元202的字線210上而10V高傳遞電壓518被施加于串聯(lián)串204的未選浮柵存儲(chǔ)單元202的字線210上，將它們導(dǎo)通。在這之后或與此同時(shí)，所希望的0V“編程”電壓或Vcc的“編程禁止”電壓524被建立在連接于串聯(lián)串204的位線208上。施加于所連接位線208上的電壓與20V的柵編程電壓516一起使預(yù)充電的載流子陷入所選串聯(lián)串204的溝道中，或?qū)⑤d流子放電以將所選浮柵存儲(chǔ)單元202編程為編程狀態(tài)或禁止?fàn)顟B(tài)(邏輯“0”或邏輯“1”)。
要注意，本發(fā)明的與非架構(gòu)閃存器件的實(shí)施例如圖5所示，當(dāng)施加高選擇10V字線電壓518和柵編程20V字線電壓516之后，升壓槽5V電壓502被少量撤去，以使字線電壓達(dá)到大約5V或6V。這能夠更好地使預(yù)充電溝道耦合到編程電壓。然而要注意在本發(fā)明其它實(shí)施例中，可改變字線電壓516、518、襯底槽電壓502和位線電壓524、526的相對定時(shí)，以允許對預(yù)充電值和禁止特性的不同優(yōu)化。
還應(yīng)當(dāng)注意，本領(lǐng)域內(nèi)技術(shù)人員通過利用這里公開的內(nèi)容則能夠理解，其它編程電平和序列也是可行的，并對于升壓襯底/襯底槽與非架構(gòu)閃存方法和本發(fā)明的陣列實(shí)施例來說是明顯的。
結(jié)論這里描述了升壓襯底槽/襯底浮柵存儲(chǔ)單元編程過程，它將電壓施加給與非閃存陣列的襯底或襯底“槽”以在將高柵編程電壓施加于所選浮柵存儲(chǔ)單元的柵極并根據(jù)需要耦合編程或編程禁止電壓以編程所選浮柵存儲(chǔ)單元之前，對浮柵存儲(chǔ)單元中的載流子溝道進(jìn)行充電。使用升壓槽編程方法避免了在對浮柵存儲(chǔ)單元編程期間能夠承受或承載高電壓的與非快閃陣列的位線和/或源極線電路設(shè)計(jì)的需要并允許再次使用連接于襯底槽的塊擦除高電壓電路。這使得與非閃存陣列被設(shè)計(jì)以較小型電路設(shè)計(jì)和/或較小型電路特征元件。該升壓槽編程方法還允許產(chǎn)生易于調(diào)整并具有更均一性質(zhì)的預(yù)充電溝道。
盡管在本文中已對特定實(shí)施例進(jìn)行了示出和說明，本領(lǐng)域內(nèi)技術(shù)人員能夠理解任何被分析認(rèn)為能實(shí)現(xiàn)相同目的的配置可代替所示出的特定實(shí)施例。對本發(fā)明的多種更改對本領(lǐng)域內(nèi)技術(shù)人員而言是明顯的。因此，本申請旨在覆蓋本發(fā)明的任何更改和變化。本發(fā)明很明顯地僅受下面的權(quán)利要求及其等效物的限制。
權(quán)利要求
1.一種運(yùn)作非易失性存儲(chǔ)器件的方法，包括將預(yù)充電壓耦合于多個(gè)浮柵存儲(chǔ)單元的與非架構(gòu)存儲(chǔ)陣列的襯底槽上，其中多個(gè)浮柵存儲(chǔ)單元被耦合成多個(gè)串；將柵編程電壓耦合到所選數(shù)量串的每串的所選浮柵存儲(chǔ)單元的柵極；選擇地將編程電壓或編程禁止電壓耦合于各串所選數(shù)量串的溝道中。
2.如權(quán)利要求1所述的方法，其特征在于，所述非易失性存儲(chǔ)器件是閃存器件和EEPROM存儲(chǔ)器件的一種。
3.如權(quán)利要求1所述的方法，其特征在于，所述柵極編程電壓接近20V。
4.如權(quán)利要求1所述的方法，其特征在于，所述預(yù)充電壓接近5V。
5.如權(quán)利要求1所述的方法，其特征在于，所述編程電壓接近接地電壓而所述編程禁止電壓接近Vcc。
6.如權(quán)利要求1所述的方法，其特征在于，還包括將傳遞電壓耦合于所選數(shù)量串的每串的一個(gè)或多個(gè)未選浮柵存儲(chǔ)單元的柵極。
7.如權(quán)利要求6所述的方法，其特征在于，所述傳遞電平接近10V。
8.如權(quán)利要求1所述的方法，其特征在于，將預(yù)充電壓耦合于襯底槽和將柵編程電壓耦合于所選數(shù)量串的每串的所選浮柵存儲(chǔ)單元的柵極，還包括將預(yù)充電電壓耦合于襯底槽并在不耦合預(yù)充電壓之后將柵編程電壓耦合于所選數(shù)量串的每串的所選浮柵存儲(chǔ)單元的柵極。
9.如權(quán)利要求1所述的方法，其特征在于，將預(yù)充電壓耦合于襯底槽和將柵編程電壓耦合于所選數(shù)量串的每串的所選浮柵存儲(chǔ)單元的柵極，還包括將預(yù)充電電壓耦合于襯底槽并在不耦合預(yù)充電壓之前將柵編程電壓耦合于所選數(shù)量串的每串的所選浮柵存儲(chǔ)單元的柵極。
10.如權(quán)利要求1所述的方法，其特征在于，將預(yù)充電壓耦合于襯底槽和將柵編程電壓耦合于所選數(shù)量串的每串的所選浮柵存儲(chǔ)單元的柵極，還包括將預(yù)充電電壓耦合于襯底槽并將柵編程電壓耦合于所選數(shù)量串的每串的所選浮柵存儲(chǔ)單元的柵極并在柵編程電壓已達(dá)到所選電平后接觸對預(yù)充電壓的耦合。
11.如權(quán)利要求10所述的方法，其特征在于，所選電平為接近5V的柵編程電平。
12.如權(quán)利要求1所述的方法，其特征在于，將編程電壓或編程禁止電壓選擇地耦合于所選數(shù)量串的每串的溝道還包括通過漏極選擇柵晶體管將編程電壓或編程禁止電壓選擇地耦合于所選數(shù)量串的每串的溝道。
13.如權(quán)利要求1所述的方法，其特征在于，將編程電壓或編程禁止電壓選擇地耦合于所選數(shù)量串的每串的溝道還包括當(dāng)將柵編程電壓耦合于所選數(shù)量串的每串的所選浮柵存儲(chǔ)單元的柵極時(shí)，將編程電壓或編程禁止電壓選擇地耦合于所選數(shù)量串的每串的溝道。
14.如權(quán)利要求1所述的方法，其特征在于，將編程電壓或編程禁止電壓選擇地耦合于所選數(shù)量串的每串的溝道還包括將編程電壓或編程禁止電壓選擇地耦合于所選數(shù)量串的每串的第一個(gè)浮柵存儲(chǔ)單元的漏極。
15.如權(quán)利要求1所述的方法，其特征在于，小特征低電壓電路元件被用于耦合的位線電路和耦合的源極線電路。
16.如權(quán)利要求15所述的方法，其特征在于，耦合的位線電路具有譯碼器或多路復(fù)用器。
17.一種運(yùn)作非易失性存儲(chǔ)器件的方法，包括在存儲(chǔ)陣列的所選多個(gè)浮柵存儲(chǔ)單元中產(chǎn)生載流子溝道，其中存儲(chǔ)單元通過下列方法耦合于多個(gè)串將預(yù)充電壓施加到耦合于存儲(chǔ)陣列的襯底槽上；以及通過下列方法對所選數(shù)量串的所選浮柵存儲(chǔ)單元編程將預(yù)充電壓從襯底槽中撤去；將柵編程電壓施加于所選數(shù)量串的所選浮柵存儲(chǔ)單元的控制柵。選擇地將編程電壓或編程禁止電壓施加耦合于所選數(shù)量串的每串的溝道的位線。
18.如權(quán)利要求17所述的方法，其特征在于，非易失性存儲(chǔ)器件是閃存器件和EEPROM存儲(chǔ)器件的一種。
19.如權(quán)利要求17所述的方法，其特征在于，還包括將耦合于所選多個(gè)存儲(chǔ)單元的多個(gè)控制柵的多個(gè)字線置于高阻狀態(tài)。
20.如權(quán)利要求17所述的方法，其特征在于，還包括將耦合于多個(gè)串的多個(gè)位線置于高阻狀態(tài)。
21.如權(quán)利要求17所述的方法，其特征在于，還包括將耦合于多個(gè)串的至少一個(gè)源極線置于高阻狀態(tài)。
22.如權(quán)利要求17所述的方法，其特征在于，還包括將接近4.5V的電壓施加到耦合于多個(gè)串的至少一個(gè)源極線上。
23.如權(quán)利要求22所述的方法，其特征在于，將接近4.5V的電壓施加到耦合于多個(gè)串的至少一個(gè)源極線還包括通過耦合于多個(gè)串的每串的最后的浮柵存儲(chǔ)單元的源極的多個(gè)源極線柵晶體管而將接近4.5V的電壓施加到耦合于多個(gè)串的至少一個(gè)源極線。
24.如權(quán)利要求17所述的方法，其特征在于，還包括將接近Vcc的電壓施加到耦合于多個(gè)串的至少一個(gè)源極線上。
25.如權(quán)利要求24所述的方法，其特征在于，Vcc是3.3V和1.8V中的一個(gè)。
26.如權(quán)利要求17所述的方法，其特征在于，對所選數(shù)量串的所選浮柵存儲(chǔ)單元編程還包括將傳遞電壓施加于所選數(shù)量串的未選浮柵存儲(chǔ)單元上。
27.如權(quán)利要求26所述的方法，其特征在于，將傳遞電壓施加于未選浮柵存儲(chǔ)單元還包括將接近10V的傳遞電壓置于未選浮柵存儲(chǔ)單元。
28.如權(quán)利要求17所述的方法，其特征在于，通過將柵編程電壓置于所選浮柵存儲(chǔ)單元的控制柵而對所選數(shù)量串的所選浮柵存儲(chǔ)單元進(jìn)行編程還包括通過將接近20V柵編程電壓施加于所選浮柵存儲(chǔ)單元的控制柵而對所選數(shù)量串的所選浮柵存儲(chǔ)單元編程。
29.如權(quán)利要求17所述的方法，其特征在于，通過將預(yù)充電壓施加于襯底槽而在所選的多個(gè)浮柵存儲(chǔ)單元中產(chǎn)生載流子溝道還包括通過將接近5V的預(yù)充電壓施加于襯底槽而在所選多個(gè)浮柵存儲(chǔ)單元中產(chǎn)生載流子溝道。
30.如權(quán)利要求17所述的方法，其特征在于，通過從襯底槽撤去預(yù)充電壓而對所選數(shù)量串的所選浮柵存儲(chǔ)單元編程還包括撤去預(yù)充電壓并使襯底槽處于所選的正常襯底槽電壓下。
31.如權(quán)利要求17所述的方法，其特征在于，通過從襯底槽撤去預(yù)充電壓而對所選數(shù)量串的所選浮柵存儲(chǔ)單元編程還包括撤去預(yù)充電壓并將襯底槽接地。
32.如權(quán)利要求17所述的方法，其特征在于，通過從襯底槽撤去預(yù)充電壓而對所選數(shù)量串的所選浮柵存儲(chǔ)單元編程還包括將柵編程電壓置于所選浮柵單元的控制柵之后，將預(yù)充電壓從襯底槽撤去。
33.如權(quán)利要求32所述的方法，其特征在于，將柵編程電壓置于所選浮柵單元的控制柵之后將預(yù)充電壓從襯底槽撤去還包括在柵編程電壓達(dá)到所選電平后，將預(yù)充電壓從基板槽撤去。
34.如權(quán)利要求33所述的方法，其特征在于，所選柵編程電壓的電平接近5V。
35.如權(quán)利要求17所述的方法，其特征在于，通過將預(yù)充電壓從基板槽撤去而對所選數(shù)量串的所選浮柵存儲(chǔ)單元編程還包括在將柵編程電壓置于所選浮柵單元的控制柵之前，將預(yù)充電壓從襯底槽撤去。
36.如權(quán)利要求17所述的方法，其特征在于，耦合于襯底槽的擦除電路產(chǎn)生預(yù)充電壓。
37.如權(quán)利要求17所述的方法，其特征在于，低電壓電路元件被用于耦合的位線電路和耦合的源極線電路。
38.一種對與非架構(gòu)浮柵存儲(chǔ)單元串編程的方法，包括對與非架構(gòu)浮柵存儲(chǔ)單元串中的載流子溝道進(jìn)行預(yù)充電；將柵編程電壓耦合于串的所選浮柵存儲(chǔ)單元的柵極；將高傳遞電壓耦合于串的一個(gè)或多個(gè)未選浮柵存儲(chǔ)單元的柵極；以及選擇地將編程電壓或編程禁止電壓耦合于串的溝道。
39.權(quán)利要求38所述的方法，其特征在于，對與非架構(gòu)的浮柵存儲(chǔ)單元串中的載流子溝道預(yù)充電還包括通過將預(yù)充電壓耦合至/離襯底槽而對與非架構(gòu)浮柵存儲(chǔ)單元串中的載流子溝道預(yù)充電。
40.如權(quán)利要求38所述的方法，其特征在于，對與非架構(gòu)浮柵存儲(chǔ)單元串中的載流子溝道預(yù)充電并將柵編程電壓耦合于串的所選浮柵存儲(chǔ)單元的柵極還包括將與非架構(gòu)浮柵存儲(chǔ)單元串中的載流子溝道預(yù)充電并在解除預(yù)充電壓的耦合后，將柵編程電壓耦合于串的所選浮柵存儲(chǔ)單元的柵極。
41.如權(quán)利要求38所述的方法，其特征在于，對與非架構(gòu)浮柵存儲(chǔ)單元串中的載流子溝道預(yù)充電并將柵編程電壓耦合于串的所選浮柵存儲(chǔ)單元的柵極還包括將與非架構(gòu)浮柵存儲(chǔ)單元串中的載流子溝道預(yù)充電并在解除預(yù)充電壓的耦合前，將柵編程電壓耦合于串的所選浮柵存儲(chǔ)單元的柵極。
42.如權(quán)利要求38所述的方法，其特征在于，對與非架構(gòu)浮柵存儲(chǔ)單元串中的載流子溝道預(yù)充電并將柵編程電壓耦合于串的所選浮柵存儲(chǔ)單元的柵極還包括將與非架構(gòu)浮柵存儲(chǔ)單元串中的載流子溝道預(yù)充電并將柵編程電壓耦合于串的所選浮柵存儲(chǔ)單元的柵極，并在柵編程電壓到達(dá)所選電平后，解除預(yù)充電壓的耦合。
43.如權(quán)利要求38所述的方法，其特征在于，選擇地將編程電壓或編程禁止電壓耦合于串溝道還包括當(dāng)將柵編程電壓耦合于串的所選浮柵存儲(chǔ)單元的柵極時(shí)，選擇地將編程電壓或編程禁止電壓耦合于串的溝道。
44.一種對與非架構(gòu)浮柵存儲(chǔ)陣列編程的方法，包括將預(yù)充電壓施加于與非架構(gòu)存儲(chǔ)陣列的襯底槽，其中與非架構(gòu)存儲(chǔ)陣列包括以多個(gè)串出現(xiàn)的將源極串聯(lián)于漏極的多個(gè)浮柵存儲(chǔ)單元；將編程電壓施加于所選數(shù)量串的每串的所選浮柵存儲(chǔ)單元；將傳遞電壓施加于所選數(shù)量串的每串的一個(gè)或多個(gè)未選浮柵存儲(chǔ)單元；以及選擇地將編程電壓施加于所選數(shù)量串的每串的溝道的漏極。
45.如權(quán)利要求44所述的方法，其特征在于，選擇地將編程電壓施加于所選數(shù)量串的每串的溝道的漏極還包括選擇地將編程電壓或編程禁止電壓施加于所選數(shù)量串的每串的溝道的漏極。
46.一種對浮柵半導(dǎo)體存儲(chǔ)單元編程的方法，包括通過將預(yù)充電壓耦合于上面形成有浮柵半導(dǎo)體存儲(chǔ)單元的襯底槽而在浮柵晶體管存儲(chǔ)單元中產(chǎn)生載流子溝道；將柵編程電壓耦合于所選數(shù)量串的每串的浮柵晶體管存儲(chǔ)單元；以及將編程電壓或編程禁止電壓耦合于浮柵晶體管存儲(chǔ)單元的溝道。
47.如權(quán)利要求46所述的方法，其特征在于，浮柵晶體管串聯(lián)于至少一個(gè)額外的浮柵存儲(chǔ)單元。
48.一種存儲(chǔ)器件，包括襯底槽；串聯(lián)于形成在襯底槽中的至少一個(gè)額外浮柵存儲(chǔ)單元的浮柵存儲(chǔ)單元；耦合于浮柵存儲(chǔ)單元的柵極的字線；耦合于浮柵存儲(chǔ)單元的漏極的位線；以及耦合于浮柵存儲(chǔ)單元的源極的源極線，其中存儲(chǔ)器件適于用襯底槽上的預(yù)充電壓對浮柵存儲(chǔ)單元中的溝道預(yù)充電并用柵極上的浮柵編程電壓和選擇地耦合于漏極的編程電壓或編程禁止電壓而對浮柵存儲(chǔ)單元編程。
49.如權(quán)利要求48所述的存儲(chǔ)器件，其特征在于，所述浮柵存儲(chǔ)單元是配置在存儲(chǔ)陣列中的多個(gè)浮柵存儲(chǔ)單元中的一個(gè)，在那里多個(gè)存儲(chǔ)單元耦合于多個(gè)存儲(chǔ)單元串，其中源極串聯(lián)于漏極的每個(gè)串中的浮柵存儲(chǔ)單元而使多個(gè)存儲(chǔ)單元，在那里每串的第一個(gè)浮柵存儲(chǔ)單元的漏極耦合于位線而每串的最后一個(gè)浮柵存儲(chǔ)單元的源極耦合于源極線。
50.如權(quán)利要求49所述的存儲(chǔ)器件，其特征在于，浮柵存儲(chǔ)單元的每串的第一個(gè)浮柵存儲(chǔ)單元的漏極耦合于漏極選擇柵晶體管而最后一個(gè)浮柵存儲(chǔ)單元的源極耦合于源極選擇柵晶體管。
51.如權(quán)利要求49所述的存儲(chǔ)器件，其特征在于，所述存儲(chǔ)器件適于用襯底槽上的預(yù)充電壓對浮柵存儲(chǔ)單元的所選串的溝道預(yù)充電，適于用所選浮柵存儲(chǔ)單元的柵極上的柵編程電壓和選擇地耦合于所選串的第一個(gè)浮柵存儲(chǔ)單元的漏極的編程電壓或編程禁止電壓對串的所選浮柵存儲(chǔ)單元編程。
52.如權(quán)利要求49所述的存儲(chǔ)器件，其特征在于，存儲(chǔ)器件適于將傳遞電壓耦合于浮柵存儲(chǔ)單元的所選串的未選浮柵存儲(chǔ)單元。
53.如權(quán)利要求48所述的存儲(chǔ)器件，其特征在于，存儲(chǔ)單元適于通過將柵編程電壓施加于柵極和將編程電壓或編程禁止電壓施加于漏極而在對浮柵存儲(chǔ)單元編程前，撤去襯底槽的預(yù)充電壓。
54.如權(quán)利要求48所述的存儲(chǔ)器件，其特征在于，存儲(chǔ)器件適于在將柵編程電壓施加于柵極和將編程電壓或編程禁止電壓施加于漏極以對浮柵存儲(chǔ)單元編程前，將襯底槽的預(yù)充電壓撤去。
55.如權(quán)利要求54所述的存儲(chǔ)器件，其特征在于，存儲(chǔ)器件適于在編程電壓已被施加于柵極并達(dá)到所選電平后，撤去襯底槽的預(yù)充電壓。
56.如權(quán)利要求48所述的存儲(chǔ)器件，其特征在于，存儲(chǔ)器件是非易失性存儲(chǔ)器件。
57.一種閃存器件，包括形成在至少一個(gè)襯底槽上的與非架構(gòu)存儲(chǔ)陣列，所述襯底槽具有多個(gè)以行和列的形式配置并耦合成多個(gè)串的多個(gè)浮柵存儲(chǔ)單元；多個(gè)字線，其中各字線耦合于浮柵存儲(chǔ)單元行的一個(gè)或多個(gè)柵極；多個(gè)位線，其中各位線耦合于一個(gè)或多個(gè)串的第一個(gè)浮柵存儲(chǔ)單元的漏極；至少一個(gè)源極線，其中至少一個(gè)源極線耦合于一個(gè)或多個(gè)串的最后一個(gè)浮柵存儲(chǔ)單元的源極；其中閃存器件適于耦合至少一個(gè)襯底槽上的預(yù)充電壓以對浮柵存儲(chǔ)單元的多個(gè)串中的溝道進(jìn)行預(yù)充電；以及其中，閃存器件適于通過所耦合的字線將柵編程電壓施加于所選浮柵存儲(chǔ)單元的柵極并通過所耦合的位線施加所選編程電壓或編程禁止電壓而對浮柵存儲(chǔ)單元的所選數(shù)量串的每串的所選浮柵存儲(chǔ)單元進(jìn)行編程。
58.如權(quán)利要求57所述的閃存器件，其特征在于，閃存器件適于在通過所耦合的字線將柵編程電壓施加于所選浮柵存儲(chǔ)單元的柵極并通過所耦合的位線施加所選編程電壓或編程禁止電壓而對浮柵存儲(chǔ)單元的所選數(shù)量串的每串的所選浮柵存儲(chǔ)單元進(jìn)行編程前，將所耦合的襯底槽的預(yù)充電壓撤去。
59.如權(quán)利要求57所述的閃存器件，其特征在于，閃存器件適于在將柵編程電壓施加于所選浮柵存儲(chǔ)單元的柵極后，將所耦合的襯底槽預(yù)充電壓撤去。
60.如權(quán)利要求59所述的閃存器件，其特征在于，所述閃存器件適于在柵極編程電壓已被施加于所選浮柵存儲(chǔ)單元的柵極并達(dá)到預(yù)設(shè)電平后，將襯底槽的預(yù)設(shè)電壓撤去。
61.如權(quán)利要求57所述的閃存器件，其特征在于，閃存器件適于選擇地調(diào)整襯底槽的預(yù)充電壓。
62.如權(quán)利要求57所述的閃存器件，其特征在于，所述閃存器件適于選擇地調(diào)整襯底槽的預(yù)設(shè)電壓以改變陣列的浮柵存儲(chǔ)單元的編程干擾特性。
63.如權(quán)利要求57所述的閃存器件，其特征在于，所述襯底槽是P摻雜阱區(qū)域。
64.如權(quán)利要求57所述的閃存器件，其特征在于，所述襯底槽是在絕緣體區(qū)域上的硅(SOI)。
65.如權(quán)利要求57所述的閃存器件，其特征在于，所述閃存器件適于當(dāng)預(yù)充電壓被施加于襯底槽時(shí)，將多個(gè)字線置于高阻狀態(tài)。
66.如權(quán)利要求57所述的閃存器件，其特征在于，所述閃存器件適于當(dāng)預(yù)充電壓被施加于襯底槽時(shí)，用所選的電壓驅(qū)動(dòng)多個(gè)字線。
67.如權(quán)利要求57所述的閃存器件，其特征在于，所述閃存器件適于當(dāng)預(yù)充電壓被施加于襯底槽時(shí)，將多個(gè)字線置于高阻狀態(tài)。
68.如權(quán)利要求57所述的閃存器件，其特征在于，所述閃存器件適于當(dāng)預(yù)充電壓被施加于襯底槽時(shí)，用所選電壓驅(qū)動(dòng)多個(gè)位線。
69.如權(quán)利要求57所述的閃存器件，其特征在于，所述閃存器件適于當(dāng)預(yù)充電壓被施加于襯底槽時(shí)，將一個(gè)或多個(gè)源極線置于高阻狀態(tài)。
70.如權(quán)利要求57所述的閃存器件，其特征在于，所述閃存器件適于當(dāng)預(yù)充電壓被施加于襯底槽時(shí)，用所選電壓驅(qū)動(dòng)一個(gè)或多個(gè)源極線。
71.一種與非架構(gòu)的浮柵存儲(chǔ)單元串，包括形成在襯底槽上的與非架構(gòu)浮柵存儲(chǔ)單元存儲(chǔ)串，所述襯底槽具有以串聯(lián)串的形式源極耦合于漏極的多個(gè)浮柵存儲(chǔ)單元；其中襯底槽適于施加預(yù)充電壓以對串的浮柵存儲(chǔ)單元溝道中的載流子預(yù)充電；以及其中，與非架構(gòu)浮柵存儲(chǔ)單元存儲(chǔ)串適于通過將柵編程電壓置于所選浮柵存儲(chǔ)單元的柵極和將編程電壓或編程禁止耦合于浮柵存儲(chǔ)單元存儲(chǔ)串而對串的所選浮柵存儲(chǔ)單元編程。
72.如權(quán)利要求71所述的與非架構(gòu)浮柵存儲(chǔ)單元串，其特征在于，還包括多個(gè)字線，其中各字線耦合于串的浮柵存儲(chǔ)單元的柵極；多個(gè)位線，其中各位線耦合于串的第一個(gè)浮柵存儲(chǔ)單元的漏極；以及至少一個(gè)源極線，其中至少一個(gè)源極線耦合于串的最后一個(gè)存儲(chǔ)器件的源極。
73.如權(quán)利要求71所述的與非架構(gòu)浮柵存儲(chǔ)單元串，其特征在于，與非架構(gòu)浮柵存儲(chǔ)單元存儲(chǔ)串適于將編程禁止電壓耦合于浮柵存儲(chǔ)單元存儲(chǔ)串的溝道。
74.如權(quán)利要求71所述的與非架構(gòu)浮柵存儲(chǔ)單元串，其特征在于，浮柵存儲(chǔ)單元是NMOS浮柵晶體管。
75.如權(quán)利要求71所述的與非架構(gòu)浮柵存儲(chǔ)單元串，其特征在于，浮柵存儲(chǔ)單元是PMOS浮柵晶體管。
76.如權(quán)利要求71所述的與非架構(gòu)浮柵存儲(chǔ)單元串，其特征在于，與非架構(gòu)浮柵存儲(chǔ)單元存儲(chǔ)串適于在撤去所施加的預(yù)充電壓后，有源地對襯底槽放電。
77.一種與非架構(gòu)閃存器件，包括形成在襯底槽上的與非架構(gòu)存儲(chǔ)陣列，所述襯底槽具有以行和列配置成多個(gè)擦除塊的多個(gè)浮柵存儲(chǔ)單元，其中多個(gè)浮柵存儲(chǔ)單元源極串聯(lián)于漏極地形成多個(gè)串聯(lián)串；控制電路；耦合于多個(gè)字線的行譯碼器，其中各字線耦合于浮柵存儲(chǔ)單元的行的一個(gè)或多個(gè)柵極；多個(gè)位線，其中各位線通過漏極控制柵晶體管耦合于一個(gè)或多個(gè)串的第一個(gè)浮柵存儲(chǔ)單元；至少一個(gè)源極線，其中所述至少一個(gè)源極線通過源極控制柵晶體管而耦合于一個(gè)或多個(gè)串的最后一個(gè)存儲(chǔ)單元；其中所述控制電路適于將預(yù)充電壓耦合于襯底槽以對浮柵存儲(chǔ)單元的多個(gè)串中的載流子溝道進(jìn)行預(yù)充電；以及其中，與非架構(gòu)閃存器件適于當(dāng)高電壓被置于未選的浮柵存儲(chǔ)單元的柵極時(shí)，通過所耦合的字線將柵編程電壓置于所選浮柵存儲(chǔ)單元的柵極和將所選編程電壓或編程禁止電壓施加于所耦合的位線，從而對浮柵存儲(chǔ)單元的所選數(shù)量串的每串的所選浮柵存儲(chǔ)單元編程。
78.如權(quán)利要求77所述的與非架構(gòu)浮柵存儲(chǔ)器件，其特征在于，與非架構(gòu)閃存器件適于在對所選浮柵存儲(chǔ)單元編程期間，導(dǎo)通漏極控制柵晶體管并耦合置于所耦合位線上的所選編程電壓或編程禁止電壓。
79.如權(quán)利要求77所述的與非架構(gòu)浮柵存儲(chǔ)器件，其特征在于，與非架構(gòu)閃存器件適于當(dāng)預(yù)充電壓和編程電壓被施加于所選數(shù)量串時(shí)，導(dǎo)通源極控制柵晶體管。
80.如權(quán)利要求77所述的與非架構(gòu)浮柵存儲(chǔ)器件，其特征在于，與非架構(gòu)閃存器件適于當(dāng)預(yù)充電壓和編程電壓被施加于所選數(shù)量串時(shí)，截止源極控制柵晶體管。
81.一種系統(tǒng)，包括耦合于閃存器件的主機(jī)，其中閃存器件包括形成在至少一個(gè)襯底槽上的與非架構(gòu)存儲(chǔ)陣列，所述襯底槽具有以行和列配置并耦合成多個(gè)串的多個(gè)浮柵存儲(chǔ)單元；多個(gè)字線，其中各字線耦合于浮柵存儲(chǔ)單元的行的一個(gè)或多個(gè)柵極；多個(gè)位線，其中各位線耦合于一個(gè)或多個(gè)串的第一個(gè)浮柵存儲(chǔ)單元的漏極；至少一個(gè)源極線，其中至少一個(gè)源極線耦合于一個(gè)或多個(gè)串的最后一個(gè)浮柵存儲(chǔ)單元的源極；一個(gè)或多個(gè)串的最后一個(gè)浮柵存儲(chǔ)單元的源極；其中閃存器件適于耦合至少一個(gè)襯底槽上的預(yù)充電壓以對浮柵存儲(chǔ)單元的多個(gè)串中的溝道進(jìn)行預(yù)充電；以及其中閃存器件適于通過所耦合的字線將柵編程電壓置于所選浮柵存儲(chǔ)單元的柵極和通過所耦合的位線施加所選編程電壓或編程禁止電壓，從而對浮柵存儲(chǔ)單元的所選數(shù)量串的每串的所選浮柵存儲(chǔ)單元編程。
82.如權(quán)利要求81所述的系統(tǒng)，其特征在于，所述主機(jī)是處理器。
83.如權(quán)利要求81所述的系統(tǒng)，其特征在于，所述主機(jī)是計(jì)算機(jī)系統(tǒng)。
84.一種閃存器件，包括形成在襯底槽上的與非架構(gòu)存儲(chǔ)陣列，所述襯底槽具有以行和列配置并耦合成多個(gè)串的多個(gè)浮柵存儲(chǔ)單元；多個(gè)字線，其中各字線耦合于浮柵存儲(chǔ)單元的行的一個(gè)或多個(gè)柵極；多個(gè)位線，其中各位線耦合于一個(gè)或多個(gè)串的第一個(gè)浮柵存儲(chǔ)單元的漏極；至少一個(gè)源極線，其中至少一個(gè)源極線耦合于一個(gè)或多個(gè)串的最后一個(gè)浮柵存儲(chǔ)單元的源極；將預(yù)充電壓施加于襯底槽的裝置；用于對浮柵存儲(chǔ)單元的所選數(shù)量串的每串的所選浮柵存儲(chǔ)單元編程的裝置；用于將浮柵存儲(chǔ)單元的串的所選數(shù)量串的每串的所選浮柵存儲(chǔ)單元編程禁止的裝置。
全文摘要
要求一種升壓的襯底槽/襯底浮柵存儲(chǔ)單元編程方法，它將電壓施加于與非閃存陣列的襯底或襯底“槽”以便在將高柵編程電壓施加于所選浮柵存儲(chǔ)單元的柵極、并耦合編程或編程禁止電壓以根據(jù)需要對所選浮柵存儲(chǔ)單元編程之前，對浮柵存儲(chǔ)單元中的載流子溝道充電。使用升壓槽編程方法避免了在對浮柵存儲(chǔ)單元編程期間，與非快閃陣列的位線和/或源極線電路設(shè)計(jì)必須承受或承載高電壓的要求，并允許重新使用連接于襯底槽的塊擦寫高電壓電路。這允許與非閃存陣列的較小型化的電路設(shè)計(jì)和/或較小型的電路特征元件。
文檔編號G11C16/12GK1849670SQ200480026225
公開日2006年10月18日 申請日期2004年9月14日 優(yōu)先權(quán)日2003年9月16日
發(fā)明者H·A·納扎瑞安 申請人:微米技術(shù)股份有限公司