專利名稱：具有磁場(chǎng)傳感器的mram芯片的非均勻屏蔽的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種方法和器件，用于定性檢測(cè)或定量測(cè)量存在于磁阻存儲(chǔ)器陣列，比如MRAM陣列上的外部磁場(chǎng)。當(dāng)外部磁場(chǎng)超過某一門限值時(shí)，這種檢測(cè)或測(cè)量可以用于在磁阻存儲(chǔ)器元件編程期間采取防范措施。
背景技術(shù)：
目前，磁性或磁阻隨機(jī)存取存儲(chǔ)器(MRAM)被許多公司看作快閃存儲(chǔ)器的替代品。除最快的靜態(tài)RAM(SRAM)以外，它具有替代所有存儲(chǔ)器的潛力。這使得MRAM非常適合作為片上系統(tǒng)(SoC)的嵌入式存儲(chǔ)器。它是一種非易失性的存儲(chǔ)器(NVM)器件，這意味著保持存儲(chǔ)的信息不需要任何電力。相對(duì)于大多數(shù)其它類型的存儲(chǔ)器來說，這一點(diǎn)被看作是一個(gè)優(yōu)點(diǎn)。MRAM存儲(chǔ)器尤其是能夠用于“移動(dòng)”應(yīng)用上，例如智能卡、移動(dòng)電話、PDA等。
MRAM概念最初是在美國的Honeywell公司發(fā)展起來的，它將磁性多層器件中的磁化方向用作信息存儲(chǔ)器，而將得到的電阻差用于讀出信息。與所有的存儲(chǔ)器器件一樣，MRAM陣列中的每個(gè)存儲(chǔ)器元件都必須能夠保存代表“1”或“0”的至少兩個(gè)二進(jìn)制狀態(tài)。
存在不同種類的磁阻(MR)效應(yīng)，其中巨型磁阻(GMR)和隧道磁阻(TMR)是目前最重要的。GMR效應(yīng)和TMR效應(yīng)提供了實(shí)現(xiàn)只添加(a.o.)非易失性磁存儲(chǔ)器的可能性。這些器件包括一疊薄膜，其中至少兩層是鐵磁性的或亞鐵磁性的，并且由一層非磁性中間層分隔開。GMR是具有導(dǎo)體中間層結(jié)構(gòu)的磁阻，TMR是具有電介質(zhì)中間層結(jié)構(gòu)的磁阻。如果在兩個(gè)鐵磁性或亞鐵磁性膜中間放上非常薄的導(dǎo)體，那么，這種復(fù)合多層結(jié)構(gòu)的有效平面電阻，在這些膜的磁化方向平行的時(shí)候最小，在這些膜的磁化方向反平行的時(shí)候最大。如果在兩個(gè)鐵磁性或亞鐵磁性膜中間放上薄電介質(zhì)中間層，那么，當(dāng)這些膜的磁化方向平行的時(shí)候，將觀測(cè)到膜之間的隧道電流最大(或者因此電阻最小)，當(dāng)這些膜的磁化方向反平行的時(shí)候，膜之間的隧道電流最小(或者因此電阻最大)。
通常用上述結(jié)構(gòu)從平行變到反平行磁化狀態(tài)時(shí)電阻的百分比增量來測(cè)量磁阻。TMR器件能夠比GMR結(jié)構(gòu)提供更高百分比的磁阻，因此，具有更強(qiáng)信號(hào)和更高速度的潛力。與好的GMR存儲(chǔ)器元件中10～14％的磁阻相比，新近的結(jié)果表明隧道效應(yīng)給出了超過40％的磁阻。
典型的MRAM器件包括排列成陣列的多個(gè)磁阻存儲(chǔ)器元件10，例如磁隧道結(jié)(MTJ)元件，圖1A和1B示出了其中的一個(gè)。圖2示出了磁阻存儲(chǔ)器元件10陣列20。MTJ存儲(chǔ)器元件10一般包括一個(gè)分層結(jié)構(gòu)，這種結(jié)構(gòu)包括定位或固定的(pinned)難磁化層11、自由層12和它們之間的電介質(zhì)隔層13。磁性材料的固定層11具有總是指向同一方向的磁矢量。自由層12用于信息存儲(chǔ)。自由層12的磁矢量是自由的，但是被限制在自由層12的易磁化軸之內(nèi)，這個(gè)易磁化軸主要是由存儲(chǔ)器元件10的物理尺寸決定的。自由層12的磁矢量指向兩個(gè)方向之一與固定層11的磁化強(qiáng)度方向平行或反平行，該磁化強(qiáng)度方向和所述易磁化軸一致。MRAM的基本原理是以磁化強(qiáng)度方向?yàn)榛A(chǔ)，將信息作為二進(jìn)制數(shù)據(jù)例如“0”和“1”來存儲(chǔ)。這就是為什么磁數(shù)據(jù)是非易失性的，不會(huì)改變，直到受到外部磁場(chǎng)的影響。
向磁阻存儲(chǔ)器元件10中存儲(chǔ)或?qū)懭霐?shù)據(jù)是通過施加磁場(chǎng)，從而導(dǎo)致自由層12中的磁性材料磁化成兩種可能的存儲(chǔ)態(tài)之一完成的。當(dāng)MRAM元件10分層結(jié)構(gòu)的兩個(gè)磁性膜11、12被磁化為具有相同的取向(平行)時(shí)，數(shù)據(jù)是兩個(gè)二進(jìn)制數(shù)值中的一個(gè)，例如“0”，另外，如果MRAM元件10分層結(jié)構(gòu)的兩個(gè)磁性膜11、12被磁化為具有相反的取向(反平行)，那么這個(gè)數(shù)據(jù)是另一個(gè)二進(jìn)制數(shù)值，例如“1”。這些磁場(chǎng)是通過使電流流過在這些磁結(jié)構(gòu)外部的電流線(字線14、14a、14b、14c和位線15、15a、15b、15c)而產(chǎn)生的。要注意，兩個(gè)磁場(chǎng)分量是用來區(qū)分選中的存儲(chǔ)器元件10s和其它未被選中的存儲(chǔ)器元件10的。
數(shù)據(jù)的讀出是在施加磁場(chǎng)時(shí)，通過感測(cè)磁存儲(chǔ)器元件10中的電阻變化來實(shí)現(xiàn)的。利用分層結(jié)構(gòu)11、12、13的電阻隨著取向是否平行而改變這一事實(shí)，該系統(tǒng)能夠區(qū)分?jǐn)?shù)據(jù)的兩個(gè)二進(jìn)制值，例如“0”或者“1”。用于讀出所必需的磁場(chǎng)是通過使電流流過在這些磁結(jié)構(gòu)外部的電流線(字線)，或者流過這些磁結(jié)構(gòu)本身(通過位線15和感測(cè)線16)而產(chǎn)生的。對(duì)選中存儲(chǔ)器元件10s的讀出是通過一個(gè)連接到過孔21的串聯(lián)晶體管17，以避免寄生電流流過其它存儲(chǔ)器元件10實(shí)現(xiàn)的。
最常見的MRAM設(shè)計(jì)是1T1MTJ(每1個(gè)MTJ存儲(chǔ)器元件10配1個(gè)晶體管17)類型的，如圖1A和1B所示。包括多個(gè)存儲(chǔ)器元件10的存儲(chǔ)器陣列20包括正交的位線15a、15b、15c和字線14a、14b、14c，位線和字線分別在磁隧道結(jié)(MTJ)存儲(chǔ)器元件10的上、下各自構(gòu)圖成兩個(gè)金屬層。位線15a、15b、15c與存儲(chǔ)器元件10的難磁化軸平行，在易磁化軸方向產(chǎn)生磁場(chǎng)，而字線14a、14b、14c則在難磁化軸方向產(chǎn)生磁場(chǎng)。在某些設(shè)計(jì)中這種關(guān)系可以相反，即位線15可以產(chǎn)生難磁化軸磁場(chǎng)，而字線14可以產(chǎn)生易磁化軸磁場(chǎng)。對(duì)選中存儲(chǔ)器元件10s的寫入是通過同時(shí)施加電流脈沖通過相應(yīng)位線15b和字線14a來完成的，這些位線和字線在這個(gè)選中存儲(chǔ)器元件10s處交叉。得到的場(chǎng)的方向與存儲(chǔ)器元件10s的自由層12的易磁化軸成45°角。在這個(gè)角度上，自由層12的切換場(chǎng)最小，因而可以用最小的電流完成寫入。
有意或無意地暴露在強(qiáng)外磁場(chǎng)下會(huì)使得MRAM元件容易受損是它們的缺點(diǎn)。很高密度的MRAM陣列20對(duì)磁場(chǎng)特別敏感，主要是因?yàn)闃O小的MRAM元件10只需要相對(duì)弱的磁場(chǎng)進(jìn)行讀出/編程操作，這些讀出/編程操作要依靠自由層12中磁矢量的切換或感測(cè)。這些磁矢量則容易因?yàn)檫@種外部磁場(chǎng)而受到影響，并改變它們的磁取向。
在編程操作期間如果存在一個(gè)額外的外部磁場(chǎng)，這會(huì)引起未選中磁阻存儲(chǔ)器元件10有不需要的切換，因?yàn)榱鬟^電流線的電流的磁場(chǎng)與外部磁場(chǎng)的合成磁場(chǎng)，本身就可能大到足以切換未選中存儲(chǔ)器元件10的狀態(tài)。此外，如果外部磁場(chǎng)指向不同的方向，從而與流過電流線的電流產(chǎn)生的磁場(chǎng)相對(duì)抗，也會(huì)導(dǎo)致編程操作對(duì)選中存儲(chǔ)器元件10s沒有進(jìn)行切換。這意味著電流流過電流線產(chǎn)生的磁場(chǎng)因?yàn)榇嬖谕獠看艌?chǎng)，可以大到足以不需要地切換未選中的存儲(chǔ)器元件10，而在沒有外部磁場(chǎng)存在時(shí)這是不可能發(fā)生的。反過來，如果外部磁場(chǎng)具有不同的方向，磁場(chǎng)也可能太小以致不能切換選中的存儲(chǔ)器元件10s，而在沒有這個(gè)外部磁場(chǎng)時(shí)這是不可能發(fā)生的。
一種解決方案是將存儲(chǔ)器元件與外部磁場(chǎng)屏蔽開。磁場(chǎng)屏蔽以例如1∶5或1∶10的場(chǎng)減弱比減弱局部磁場(chǎng)。因此在屏蔽下有效磁場(chǎng)明顯減弱，在給定因子為1∶10的第二個(gè)實(shí)例中，也就是在屏蔽下加在MRAM陣列上的外部磁場(chǎng)是實(shí)際存在的外部磁場(chǎng)的十分之一。但是，屏蔽也有其局限性，因此總是可以施加更強(qiáng)的磁場(chǎng)，這個(gè)磁場(chǎng)會(huì)在磁阻存儲(chǔ)器元件10的數(shù)據(jù)層附近產(chǎn)生具有干擾作用的外部磁場(chǎng)。
已經(jīng)在本發(fā)明的申請(qǐng)人提交的其它專利申請(qǐng)中提出了一些解決方案，在這里將它們引入作為參考，例如“Data retention indicator forMRAM”，“Write-disable option for MRAM operation”以及“Active fieldcompensation during MRAM-write”。這些解決方案全都包括將磁場(chǎng)傳感器結(jié)合進(jìn)磁阻元件10陣列，或者將磁場(chǎng)傳感器結(jié)合在磁阻元件10陣列附近，以便測(cè)量外部磁場(chǎng)值，并根據(jù)測(cè)量結(jié)果采取一些行動(dòng)，例如禁止磁阻元件的編程，或者改變流過導(dǎo)體線的電流使其適合編程。
對(duì)于進(jìn)行了屏蔽的MRAM芯片，這樣做將問題簡(jiǎn)化為如何實(shí)現(xiàn)敏感的磁場(chǎng)傳感器，因?yàn)楸仨殰y(cè)量弱場(chǎng)，即低于10奧斯特的場(chǎng)。實(shí)現(xiàn)這樣的傳感器，在測(cè)量弱磁場(chǎng)的時(shí)候，它們能夠給出良好并且可靠的輸出信號(hào)，被證明是困難的。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種方法和器件，用于檢測(cè)或測(cè)量磁阻存儲(chǔ)器元件陣列附近的外部磁場(chǎng)，而不必使用非常敏感的磁場(chǎng)傳感器。
上述目的是通過本發(fā)明的方法和器件實(shí)現(xiàn)的。
第一方面，本發(fā)明提供一種磁阻存儲(chǔ)器器件，它包括磁阻存儲(chǔ)器元件陣列和至少一個(gè)磁場(chǎng)傳感器元件。該磁阻存儲(chǔ)器器件包括部分或非均勻屏蔽裝置，以至于與所述至少一個(gè)磁場(chǎng)傳感器元件相比，有差別地將所述磁阻存儲(chǔ)器元件陣列從外部磁場(chǎng)屏蔽開。陣列和磁場(chǎng)傳感器元件在屏蔽上的差別超過了工藝變化，即屏蔽的差別至少有5％，屏蔽差別優(yōu)選為至少10％，因此所述陣列可以比所述至少一個(gè)磁場(chǎng)傳感器元件屏蔽得更多或更少。
所述至少一個(gè)磁場(chǎng)傳感器元件可以用具有第一磁場(chǎng)減弱比的第一屏蔽裝置來屏蔽，可以為磁阻存儲(chǔ)器元件陣列提供具有第二磁場(chǎng)減弱比的第二屏蔽裝置，所述第二磁場(chǎng)減弱比小于所述第一磁場(chǎng)減弱比。第二磁場(chǎng)減弱比可以比第一磁場(chǎng)減弱比小?；蛘叩谝淮艌?chǎng)減弱比也可以是1∶1，這意味著對(duì)所述至少一個(gè)磁場(chǎng)傳感器元件沒有屏蔽。
所述磁阻存儲(chǔ)器元件陣列和所述至少一個(gè)磁場(chǎng)傳感器元件可以在單獨(dú)一個(gè)芯片上單片集成。所述磁阻存儲(chǔ)器元件陣列和所述至少一個(gè)磁場(chǎng)傳感器元件也可以位于單獨(dú)一個(gè)封裝中分開的芯片上。或者所述磁阻存儲(chǔ)器元件陣列和所述至少一個(gè)磁場(chǎng)傳感器元件可以位于分開的封裝中分開的芯片上。
第二方面，本發(fā)明提供一種方法，用于測(cè)量磁阻存儲(chǔ)器元件陣列上存在的外部磁場(chǎng)。該方法包括用具有第一磁場(chǎng)減弱比的第一屏蔽裝置屏蔽磁場(chǎng)傳感器元件，用具有第二磁場(chǎng)減弱比的第二屏蔽裝置屏蔽所述磁阻存儲(chǔ)器元件陣列，其中所述第一和第二磁場(chǎng)減弱比互不相同，也就是有至少5％的屏蔽差別，以及根據(jù)所述第一和所述第二磁場(chǎng)減弱比的知識(shí)，確定所述磁阻存儲(chǔ)器元件陣列上的所述外部磁場(chǎng)值。
所述第二磁場(chǎng)減弱比可以小于所述第一磁場(chǎng)減弱比。所述(局部)減弱了的磁場(chǎng)與外部磁場(chǎng)之間的關(guān)系可以是線性的，或者換句話說，對(duì)于一個(gè)特定的外部磁場(chǎng)范圍，所述第一和第二磁場(chǎng)減弱比可以是常數(shù)。所述第一磁場(chǎng)減弱比可以是1∶1。
通過以下詳細(xì)說明，同時(shí)結(jié)合附圖，本發(fā)明的這些和其它特征、功能和優(yōu)點(diǎn)將顯而易見，這些附圖用舉例的方法說明本發(fā)明的原理。這里的描述只是用作實(shí)例，并不是要限制本發(fā)明的范圍。以下引用的標(biāo)號(hào)涉及附圖。


圖1A說明MRAM編程原理，圖1B說明MRAM讀出原理。
圖2是已知1T1MTJ MRAM設(shè)計(jì)的透視圖，這種設(shè)計(jì)包括多個(gè)存儲(chǔ)器元件和正交的位線與字線。磁隧道結(jié)(MTJ)位于位線和字線的交叉區(qū)域。這些MTJ的底部電極用過孔連接到選擇晶體管上，讀取存儲(chǔ)器元件時(shí)使用它們。
圖3說明本發(fā)明第一個(gè)實(shí)施例中在非屏蔽區(qū)域具有單片集成磁場(chǎng)傳感器的部分MRAM屏蔽。
圖4示出了本發(fā)明另一個(gè)實(shí)施例中具有非均勻屏蔽，也就是場(chǎng)傳感器區(qū)域和存儲(chǔ)器陣列區(qū)域具有不同場(chǎng)減弱比的MRAM芯片。
在不同的圖中，相同的標(biāo)號(hào)指的是相同或類似的元件。
具體實(shí)施例方式
現(xiàn)在結(jié)合具體實(shí)施例并參考特定的附圖來描述本發(fā)明，但是本發(fā)明不受它們的限制，而是僅僅由權(quán)利要求來限定。這些附圖僅僅是示意性的，而不是限制性的。在這些附圖中，為了進(jìn)行說明，可能把有些元件的尺寸放大了，沒有按比例畫出。在本說明書和權(quán)利要求中用到了術(shù)語“包括”，它并不排除其它的元件或步驟。當(dāng)涉及單數(shù)名詞時(shí)所用的不定冠詞或定冠詞，例如“一”或“一個(gè)”，“這個(gè)”，也包括多個(gè)該名詞，除非有其它具體說明。
另外，在本說明書和權(quán)利要求中的術(shù)語第一、第二等，是用來區(qū)別相似元件的，而不是描述次序或時(shí)間順序。要明白，這樣使用的這些術(shù)語在適當(dāng)?shù)那闆r下是可以互換的，在這里描述的本發(fā)明的實(shí)施例可以按其它次序工作，不只是按這里的描述或圖示工作。
此外，在本說明書和權(quán)利要求中的術(shù)語頂部、底部、上面、下面等等，只是用于描述，未必是描述相對(duì)位置。要明白，這樣使用的這些術(shù)語在適當(dāng)?shù)那闆r下是可以互換的，這里描述的本發(fā)明的實(shí)施例可以按其它的取向工作，不只是按這里的描述或圖示工作。
本發(fā)明提供一種方法，用于檢測(cè)或測(cè)量磁阻存儲(chǔ)器元件陣列附近的外部磁場(chǎng)，可以將這種檢測(cè)或測(cè)量用來在存在外部磁場(chǎng)時(shí)，減小對(duì)磁阻存儲(chǔ)器元件錯(cuò)誤編程的可能性，或者防止對(duì)磁阻存儲(chǔ)器元件錯(cuò)誤編程。還提供相應(yīng)的磁阻存儲(chǔ)器器件。
本發(fā)明的實(shí)施例中磁阻存儲(chǔ)器器件30包括磁阻存儲(chǔ)器元件10陣列20和磁場(chǎng)傳感器單元31，如圖3所示。
磁阻存儲(chǔ)器元件10陣列20是以行、列按邏輯組織的。在這里的所有描述中，術(shù)語“水平”和“垂直”用來提供一種坐標(biāo)系統(tǒng)，僅僅用于進(jìn)行說明。它們不必但可以涉及器件的實(shí)際物理方向。另外，術(shù)語“行”和“列”是用來說明聯(lián)系在一起的陣列元件集合的。這種聯(lián)系可以是行和列的笛卡爾陣列形式；但是，本發(fā)明并不限于這種形式。如同本領(lǐng)域技術(shù)人員明白的一樣，列和行能夠很容易地相互交換，因此本說明中這些術(shù)語也能相互交換。也可以構(gòu)造非笛卡爾陣列，并且這種陣列包括在本發(fā)明的范圍以內(nèi)。因此，術(shù)語“行”和“列”應(yīng)當(dāng)作廣義解釋。為了方便這種廣義解釋，采用了術(shù)語“以行、列按邏輯組織”。這意味著存儲(chǔ)器元件集合是以一種地形(topographical)線性交叉方式聯(lián)系在一起的；但是，其物理或拓?fù)洳季植槐厝绱?。例如，行可以是圓，列可以是這些圓的半徑，在本發(fā)明中將這些圓和半徑描述為按行和列“進(jìn)行邏輯組織”。同樣，各種線的具體名稱，例如位線和字線，或者行線和列線，都是為了方便說明以及涉及特定功能的通用名稱，具體選擇這些詞不管怎樣都不是為了限制本發(fā)明。應(yīng)該明白，所有這些術(shù)語只是用于幫助更好地理解所描述的具體結(jié)構(gòu)，而決不是要限制本發(fā)明。
提供磁場(chǎng)傳感器單元31以檢測(cè)或測(cè)量存儲(chǔ)器陣列20附近的外部磁場(chǎng)。被檢測(cè)或測(cè)量的外部磁場(chǎng)優(yōu)選是鄰近或靠近存儲(chǔ)器陣列20的外部磁場(chǎng)，也就是會(huì)影響陣列操作的磁場(chǎng)。磁場(chǎng)傳感器單元31可以包括至少一個(gè)模擬或數(shù)字的磁場(chǎng)傳感器元件32。存儲(chǔ)器陣列20附近的磁場(chǎng)可以直接或間接地用各種方法測(cè)量。
磁場(chǎng)傳感器單元31可以包括任何類型的磁場(chǎng)傳感器元件32，可以將它添加到包括磁阻存儲(chǔ)器元件10的電路上，例如加在MRAM IC上。優(yōu)選將磁場(chǎng)傳感器單元31集成在磁阻存儲(chǔ)器陣列20中。磁場(chǎng)傳感器單元31可以包括，例如，作為傳感器元件32的霍爾傳感器，霍爾傳感器是固態(tài)半導(dǎo)體傳感器，它感測(cè)磁場(chǎng)強(qiáng)度并產(chǎn)生隨著這個(gè)強(qiáng)度而改變的電壓作為輸出。
但是，在包括MRAM元件10的磁阻存儲(chǔ)器陣列20的情況下，使用與陣列20中MRAM元件10具有相同疊層組成的磁隧道結(jié)作為磁場(chǎng)傳感器元件32是有優(yōu)勢(shì)的。此外，MRAM元件10本身，或者不是用作存儲(chǔ)器元件的附加MRAM元件，也可以充當(dāng)磁場(chǎng)傳感器元件32來監(jiān)視局部的外部干擾場(chǎng)。
因?yàn)樽鳛榇艌?chǎng)傳感器元件32的MRAM元件的雙穩(wěn)磁化結(jié)構(gòu)，它們對(duì)弱磁場(chǎng)不是特別敏感。一旦它們明顯地受到了場(chǎng)影響，產(chǎn)生能夠感測(cè)到的輸出信號(hào)，就存在包含數(shù)據(jù)的MRAM元件10也已經(jīng)受到該干擾場(chǎng)影響的風(fēng)險(xiǎn)。因此，根據(jù)本發(fā)明的一個(gè)方面，不同程度地屏蔽磁阻存儲(chǔ)器元件10和磁場(chǎng)傳感器單元31，與磁場(chǎng)傳感器單元31相比，更多地將磁阻存儲(chǔ)器元件10從外部磁場(chǎng)中屏蔽開。屏蔽的差別可以表示為至少5％到10％。最小的屏蔽差別要有效就必須克服芯片上局部屏蔽因素可能的變化，例如作為以層厚、材料組成、磁疇結(jié)構(gòu)等等表示的工藝變化的結(jié)果。這樣做導(dǎo)致測(cè)量到的外部磁場(chǎng)值比磁阻存儲(chǔ)器元件10陣列20上實(shí)際存在的外部磁場(chǎng)值要大。但是，因?yàn)槠帘伟凑請(qǐng)鰷p弱比減弱了局部的干擾外部磁場(chǎng)，因此根據(jù)磁屏蔽的場(chǎng)減弱比知識(shí)，能夠從磁場(chǎng)傳感器單元31測(cè)量得到的磁場(chǎng)值來確定在屏蔽之下MRAM陣列20上的有效磁場(chǎng)。
將陣列20和磁場(chǎng)傳感器單元31屏蔽到不同程度可以根據(jù)本發(fā)明的第一個(gè)實(shí)施例，對(duì)包括磁阻存儲(chǔ)器元件10陣列20和磁場(chǎng)傳感器單元31的磁阻存儲(chǔ)器器件30例如MRAM芯片進(jìn)行部分屏蔽來實(shí)現(xiàn)。舉例來說，在圖3中提供了部分磁屏蔽裝置33，它是這樣一種磁屏蔽，它使得磁阻存儲(chǔ)器器件30中的一部分，例如角落之一不受屏蔽。在這個(gè)不受屏蔽的位置上，實(shí)現(xiàn)例如包括多個(gè)磁場(chǎng)傳感器元件32的磁場(chǎng)傳感器單元31。通過這種方式，磁場(chǎng)傳感器元件32測(cè)量磁阻存儲(chǔ)器元件10陣列20附近存在的外部磁場(chǎng)的實(shí)際值，而取決于屏蔽的場(chǎng)減弱比，陣列20感受到的外部磁場(chǎng)更弱。例如，如果外部磁場(chǎng)具有磁場(chǎng)值H，屏蔽的場(chǎng)減弱比是1∶x，這樣，磁場(chǎng)減弱比的數(shù)值介于0(無限屏蔽)和1(無屏蔽)之間，存儲(chǔ)器元件10感受的外部磁場(chǎng)等于H/x。從測(cè)量到的磁場(chǎng)H，以及對(duì)于本發(fā)明的給定磁阻器件而言已知的場(chǎng)減弱比1∶x，能夠確定陣列20上的外部磁場(chǎng)。
在附圖中沒有表示出來的第二個(gè)實(shí)施例中，只將磁阻存儲(chǔ)器陣列20作了屏蔽，也就是在磁阻存儲(chǔ)器元件10所在的位置作了屏蔽，象驅(qū)動(dòng)電路(包括磁場(chǎng)傳感器單元31)這種其它電路不進(jìn)行屏蔽。
在第三個(gè)實(shí)施例中，如圖4所示，本發(fā)明的磁阻存儲(chǔ)器器件30可以是非均勻屏蔽的。這意味著包括至少一個(gè)磁場(chǎng)傳感器元件32的磁場(chǎng)傳感器單元31由具有第一場(chǎng)減弱比例如1∶2的第一屏蔽裝置40屏蔽，而存儲(chǔ)器陣列20由具有第二場(chǎng)減弱比例如1∶10的第二屏蔽裝置41屏蔽。根據(jù)本發(fā)明，第二場(chǎng)減弱比比第一場(chǎng)減弱比小。
這個(gè)實(shí)施例具有從磁場(chǎng)傳感器元件32的磁場(chǎng)值到受屏蔽的磁阻存儲(chǔ)器陣列20的磁場(chǎng)值的轉(zhuǎn)換具有更多靈活性的優(yōu)點(diǎn)。在上文給出的實(shí)例中，能夠得到1∶5的轉(zhuǎn)換因子。這個(gè)選擇可以例如通過針對(duì)特定的場(chǎng)范圍精細(xì)調(diào)整磁場(chǎng)傳感器單元31的傳感器特性，而不考慮存儲(chǔ)器陣列20的場(chǎng)減弱比來實(shí)現(xiàn)。
在另一個(gè)實(shí)施例中，采用與磁阻存儲(chǔ)器陣列20的存儲(chǔ)器單元10相同的基本單元的數(shù)據(jù)保持指示器(參見與本專利申請(qǐng)同一天提交，標(biāo)題是“Data retention indicator for MRAM”的本申請(qǐng)人的專利申請(qǐng)，在這里將該專利申請(qǐng)引入作為參考)，可以通過使用不同的轉(zhuǎn)換因子來實(shí)現(xiàn)，或者換句話說，通過對(duì)該基本單元和磁阻存儲(chǔ)器陣列20的非均勻屏蔽來實(shí)現(xiàn)。因?yàn)榕c存儲(chǔ)器陣列20相比，數(shù)據(jù)保持指示器能夠暴露在更強(qiáng)外部磁場(chǎng)下這樣一個(gè)事實(shí)，能夠獲得存儲(chǔ)器陣列20中數(shù)據(jù)的數(shù)據(jù)保持狀態(tài)。舉例來說，屏蔽因子上小的差別，例如10％，就允許用足夠的統(tǒng)計(jì)精度指示存儲(chǔ)器陣列的數(shù)據(jù)保持狀態(tài)，該統(tǒng)計(jì)精度例如為存儲(chǔ)器陣列20中存儲(chǔ)器元件10的標(biāo)準(zhǔn)偏差為σ情況下的切換場(chǎng)分布的6σ值。
將磁場(chǎng)傳感器單元31與磁阻存儲(chǔ)器器件30集成起來的不同方法包括在本發(fā)明的范圍內(nèi)，下面描述一些實(shí)例(1)第一種方法是將磁傳感器單元31集成在磁阻芯片上——也叫作單片集成。因此，傳感器單元31會(huì)非?？拷鎯?chǔ)器陣列20，并且可能以某種方式包含在存儲(chǔ)器陣列20本身里。也可以將該傳感器單元31放置在芯片的一個(gè)角上，如圖3所示。對(duì)傳感器單元30和存儲(chǔ)器陣列20的屏蔽是不同的，因而在磁阻存儲(chǔ)器器件30上屏蔽是非均勻的。對(duì)傳感器單元31的屏蔽不是必須有的，這樣就實(shí)現(xiàn)了部分屏蔽。
(2)第二種方法是一種混合方法。磁場(chǎng)傳感器單元31不再在上面放置磁阻存儲(chǔ)器陣列20的基底例如硅的一部分上，例如在更大系統(tǒng)中的嵌入式MRAM(e-MRAM)，或SoC(片上系統(tǒng))。由于實(shí)現(xiàn)不同功能的高成本，特別是在傳感器領(lǐng)域，有一種‘水平’集成或系統(tǒng)級(jí)封裝(system-in-package)的趨勢(shì)，其中不同的芯片合成在單獨(dú)一個(gè)封裝里。這里的建議是將兩個(gè)芯片合成在單獨(dú)一個(gè)封裝中，這兩個(gè)芯片也就是包括磁阻陣列20的第一芯片和上面有至少一個(gè)磁場(chǎng)傳感器元件32的第二芯片。這樣做的一個(gè)原因可能是磁阻存儲(chǔ)器芯片可能需要高級(jí)別的屏蔽，而磁傳感器單元31則不需要高級(jí)別屏蔽這樣一個(gè)事實(shí)。換句話說，用混合方式合成需要不同級(jí)別屏蔽的功能會(huì)節(jié)省成本。
(3)還有一種方法是簡(jiǎn)單地使用也是各自封裝的兩個(gè)不同的芯片。這樣做的一個(gè)原因可能是磁阻存儲(chǔ)器芯片需要更高級(jí)別屏蔽的事實(shí)，這種更高級(jí)別的屏蔽可以至少部分地集成在封裝中，而不是芯片本身上。
要注意，所述至少一個(gè)磁場(chǎng)傳感器元件32優(yōu)選提供磁阻陣列20附近磁場(chǎng)的2D表示。所述至少一個(gè)磁場(chǎng)傳感器元件32和陣列20之間的距離優(yōu)選為使得存在于磁阻存儲(chǔ)器陣列20中的場(chǎng)得到測(cè)量。因?yàn)橹饕紤]的是遠(yuǎn)磁場(chǎng)，因此長(zhǎng)度標(biāo)尺是適度的。根據(jù)集成的程度，如上所述，可以使用不同的距離。在片上實(shí)現(xiàn)中，所述至少一個(gè)磁場(chǎng)傳感器元件32優(yōu)選盡可能地接近磁阻存儲(chǔ)器陣列20，或者在無屏蔽時(shí)到它的距離長(zhǎng)達(dá)1cm。對(duì)于在單個(gè)封裝中的混合實(shí)現(xiàn)，距離是1cm的量級(jí)，對(duì)于不同的封裝，優(yōu)選將所述至少一個(gè)傳感器元件32和磁阻存儲(chǔ)器陣列20緊靠在一起放置，比如一個(gè)接著一個(gè)，或者將所述至少一個(gè)傳感器元件32放在磁阻存儲(chǔ)器陣列20的頂部。
在所有上述集成類型中，可以將磁場(chǎng)傳感器32的輸出用作磁阻存儲(chǔ)器陣列20所在位置局部的外部磁場(chǎng)的信號(hào)表示。根據(jù)磁場(chǎng)屏蔽40、41的場(chǎng)減弱比的知識(shí)和它們的關(guān)系，例如在它們之間存在線性或固定關(guān)系，能夠確定在屏蔽41之下磁阻存儲(chǔ)器陣列20上的有效磁場(chǎng)。
應(yīng)該明白，盡管在這里針對(duì)本發(fā)明的器件描述了優(yōu)選實(shí)施例、具體結(jié)構(gòu)和配置以及材料，但是在不背離本發(fā)明的范圍和精神的基礎(chǔ)上，可以對(duì)形式和細(xì)節(jié)進(jìn)行各種改變和修改。
權(quán)利要求
1.一種磁阻存儲(chǔ)器器件(30)，包括磁阻存儲(chǔ)器元件(10)陣列(20)和至少一個(gè)磁場(chǎng)傳感器元件(32)，其中所述磁阻存儲(chǔ)器器件(30)包括部分或非均勻屏蔽裝置(33；40，41)，以至于與所述至少一個(gè)磁場(chǎng)傳感器元件(32)相比，有差別地將所述磁阻存儲(chǔ)器元件(10)陣列(20)從外部磁場(chǎng)屏蔽開，有至少5％的屏蔽差別。
2.如權(quán)利要求1所述的磁阻存儲(chǔ)器器件(30)，其中所述至少一個(gè)磁場(chǎng)傳感器元件(32)是用具有第一磁場(chǎng)減弱比的第一屏蔽裝置(40)來屏蔽的，為所述磁阻存儲(chǔ)器元件(10)陣列(20)提供具有第二磁場(chǎng)減弱比的第二屏蔽裝置(41)，所述第二磁場(chǎng)減弱比小于所述第一磁場(chǎng)減弱比。
3.如權(quán)利要求2所述的磁阻存儲(chǔ)器器件(30)，其中所述第一磁場(chǎng)減弱比是1∶1。
4.如權(quán)利要求1所述的磁阻存儲(chǔ)器器件(30)，其中所述磁阻存儲(chǔ)器元件(10)陣列(20)和所述至少一個(gè)磁場(chǎng)傳感器元件(32)是在單獨(dú)一個(gè)芯片上單片集成的。
5.如權(quán)利要求1所述的磁阻存儲(chǔ)器器件(30)，其中所述磁阻存儲(chǔ)器元件(10)陣列(20)和所述至少一個(gè)磁場(chǎng)傳感器元件(32)位于單獨(dú)一個(gè)封裝中分開的芯片上。
6.如權(quán)利要求1所述的磁阻存儲(chǔ)器器件(30)，其中所述磁阻存儲(chǔ)器元件(10)陣列(20)和所述至少一個(gè)磁場(chǎng)傳感器元件(32)位于分開的封裝中分開的芯片上。
7.用于測(cè)量磁阻存儲(chǔ)器元件(10)陣列(20)上存在的外部磁場(chǎng)的一種方法，包括-用具有第一磁場(chǎng)減弱比的第一屏蔽裝置(40)屏蔽磁場(chǎng)傳感器元件(32)，-用具有第二磁場(chǎng)減弱比的第二屏蔽裝置(41)屏蔽所述磁阻存儲(chǔ)器元件(10)陣列(20)，-在所述第一和所述第二磁場(chǎng)減弱比之間有至少5％的屏蔽差別，以及-根據(jù)所述第一和第二磁場(chǎng)減弱比的知識(shí)，確定所述磁阻存儲(chǔ)器元件(10)陣列(20)上的所述外部磁場(chǎng)值。
8.如權(quán)利要求7所述的方法，其中所述第二磁場(chǎng)減弱比小于所述第一磁場(chǎng)減弱比。
9.如權(quán)利要求7所述的方法，其中對(duì)于一個(gè)外部磁場(chǎng)范圍，所述第一和第二磁場(chǎng)減弱比之間的關(guān)系是恒定的。
全文摘要
本發(fā)明提供一種磁阻存儲(chǔ)器器件(30)，包括磁阻存儲(chǔ)器元件(10)陣列(20)和至少一個(gè)磁場(chǎng)傳感器元件(32)，其中磁阻存儲(chǔ)器器件(30)包括部分或非均勻屏蔽裝置(40，41)，以至于與所述至少一個(gè)磁場(chǎng)傳感器元件(32)相比，有差別地將所述磁阻存儲(chǔ)器元件(10)陣列(20)從外部磁場(chǎng)屏蔽開。“有差別地”表示有5％的最小屏蔽差別，優(yōu)選是10％的最小屏蔽差別。本發(fā)明還提供相應(yīng)的屏蔽方法。
文檔編號(hào)G11C11/15GK1886800SQ200480034657
公開日2006年12月27日 申請(qǐng)日期2004年11月9日 優(yōu)先權(quán)日2003年11月24日
發(fā)明者漢斯·M·B·貝維 申請(qǐng)人:皇家飛利浦電子股份有限公司