專利名稱：非易失性半導體存儲器件及其擦除方法和測試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性半導體存儲器件，尤其涉及測試非易失性半導體存儲器件的技術(shù)。
背景技術(shù)：
圖1示出了傳統(tǒng)的非易失性半導體存儲器件。傳統(tǒng)的非易失性半導體存儲器件MEM具有命令譯碼器CMDEC、內(nèi)部電壓發(fā)生器IVG、地址譯碼器ADDEC、存儲單元陣列MCA、行譯碼器RDEC、源選擇器SSEL、列譯碼器CDEC、Y門YGT、靈敏放大器SA、數(shù)據(jù)鎖存器DLAT和數(shù)據(jù)輸入/輸出電路DIO。
基于經(jīng)由脈沖輸入引腳PLS、復位引腳RST和模式設定引腳MD供應的外部控制信號，命令譯碼器CMDEC轉(zhuǎn)到希望的操作模式(讀操作模式、寫操作模式、擦除操作模式等)以產(chǎn)生用于控制內(nèi)部電壓發(fā)生器IVG、地址譯碼器ADDEC、靈敏放大器SA、數(shù)據(jù)鎖存器DLAT和數(shù)據(jù)輸入/輸出電路DIO的內(nèi)部控制信號(包括讀命令、寫命令、擦除命令等)。
響應于從命令譯碼器CMDEC供應的內(nèi)部控制信號，內(nèi)部電壓發(fā)生器IVG通過使用經(jīng)由電源引腳VDD、VSS供應的外部電壓，產(chǎn)生將被用于行譯碼器RDEC的內(nèi)部電壓和將被用于源選擇器SSEL的內(nèi)部電壓。地址譯碼器ADDEC基于經(jīng)由地址輸入引腳ADD供應的地址和從命令譯碼器CMDEC供應的內(nèi)部控制信號，產(chǎn)生用于控制行譯碼器RDEC、源選擇器SSEL和列譯碼器CDEC的內(nèi)部控制信號。
存儲單元陣列MCA包括多個以矩陣形式排列的非易失性存儲單元MC。每個存儲單元MC包括具有控制柵和浮柵的晶體管。存儲單元MC的控制柵連接到字線WL，存儲單元MC的漏極連接到位線BL，并且存儲單元MC的源極連接到源線SL。
行譯碼器RDEC基于從地址譯碼器ADDEC供應的內(nèi)部控制信號在存儲單元陣列MCA中選擇希望的字線WL，并通過使用從內(nèi)部電壓發(fā)生器IVG供應的內(nèi)部電壓將選中的字線WL設定為預定電壓。源選擇器SSEL基于從地址譯碼器ADDEC供應的內(nèi)部控制信號在存儲單元陣列MCA中選擇希望的源線SL，并通過使用從內(nèi)部電壓發(fā)生器IVG供應的內(nèi)部電壓將選中的源線SL設定為預定電壓。
列譯碼器CDEC基于從地址譯碼器ADDEC供應的內(nèi)部控制信號產(chǎn)生用于控制Y門YGT的內(nèi)部控制信號。Y門YGT基于從列譯碼器CDEC供應的內(nèi)部控制信號在存儲單元陣列MCA中選擇希望的字線BL，并將選中的字線BL連接到靈敏放大器SA或數(shù)據(jù)鎖存器DLAT。靈敏放大器SA、數(shù)據(jù)鎖存器DLAT和數(shù)據(jù)輸入/輸出電路DIO是為了在存儲單元陣列MCA和外部之間數(shù)據(jù)交換等操作之類的目的，響應于從命令譯碼器CMDEC供應的內(nèi)部控制信號而操作的一般公知電路。
在以上述方式構(gòu)成的非易失性半導體存儲器件MEM中，擦除操作是通過從由行譯碼器RDEC和源選擇器SSEL選中的存儲單元MC的柵極施加用于放電的電場而執(zhí)行的。存儲單元MC的擦除是否完成由擦除驗證操作確定。擦除驗證操作是以這樣的方式執(zhí)行的由行譯碼器RDEC和源選擇器SSEL選中的存儲單元MC的電流流過位線BL，靈敏放大器SA經(jīng)由Y門YGT確定擦除的完成。靈敏放大器SA的確定結(jié)果被經(jīng)由數(shù)據(jù)輸入/輸出電路DIO供應到輸入/輸出引腳IO。
當擦除電壓(用于擦除操作的字線WL的電壓)被過度地施加到存儲單元MC時，存儲單元MC的閾值電壓變?yōu)樨撝?存儲單元MC進入到過擦除狀態(tài))。如果存在處于過擦除狀態(tài)的存儲單元MC，則處于過擦除狀態(tài)的存儲單元MC的電流在讀操作等過程中流過位線BL。結(jié)果，靈敏放大器SA不能區(qū)分處于被編程狀態(tài)的存儲單元MC的電流和處于過擦除狀態(tài)的存儲單元MC的電流，其中這兩個存儲單元MC連接到相同的位線BL，這可能導致錯誤的數(shù)據(jù)讀取。因此，必須避免將過度的擦除電壓施加到存儲單元MC上。
圖2示出了用于圖1中的非易失性半導體存儲器件的擦除測試方法。在圖2所示的擦除測試流程中，步驟S501～S508是在外部測試裝置中執(zhí)行的操作。
在步驟S501中，代表擦除次數(shù)(產(chǎn)生擦除脈沖的次數(shù))的變量N的值被設為0。隨后，擦除測試轉(zhuǎn)到步驟S502。
在步驟S502中，供應到地址輸入引腳ADD的地址被設為存儲單元陣列MCA的開始地址。隨后，擦除測試轉(zhuǎn)到步驟S503。
在步驟S503中，執(zhí)行擦除驗證。如果擦除驗證的結(jié)果是確定為通過，則擦除測試轉(zhuǎn)到步驟S504。如果擦除驗證的結(jié)果是確定為未通過，則擦除測試轉(zhuǎn)到步驟S506。
在步驟S504中，供應到地址輸入引腳ADD的地址被增加。隨后，擦除測試轉(zhuǎn)到步驟S505。
在步驟S505中，確定供應到地址輸入引腳ADD的地址是否與測試終止地址(存儲單元陣列MCA的結(jié)束地址被增加之后得到的地址)匹配。如果供應到地址輸入引腳ADD的地址與測試終止地址匹配，則擦除測試被正常地完成。如果供應到地址輸入引腳ADD的地址與測試終止地址不匹配，則擦除測試轉(zhuǎn)到步驟S503。
在步驟S506中，產(chǎn)生將要被供應到脈沖輸入引腳PLS的擦除脈沖。因此，執(zhí)行非易失性半導體存儲器件MEM的擦除操作。隨后，擦除測試轉(zhuǎn)到步驟S507。
在步驟S507中，變量N的值加1。隨后，擦除測試轉(zhuǎn)到步驟S508。
在步驟S508中，確定變量N的值是否超過擦除次數(shù)的最大值Nmax。如果變量N的值超過擦除次數(shù)的最大值Nmax，則擦除測試被不正常地完成。如果變量N的值未超過擦除次數(shù)的最大值Nmax，則擦除測試轉(zhuǎn)到步驟S503。
此外，例如日本未審查專利申請公開平8-31189和日本未審查專利申請公開2004-241045公開了在多個非易失性半導體存儲器件上同時進行擦除測試的技術(shù)。
在諸如閃存之類的非易失性半導體存儲器件的擦除測試中，通常地，多個非易失性半導體存儲器件同時進行擦除測試以縮短測試時間。在通過使用具有相同電源的簡單的外部測試裝置，在擦除次數(shù)(完成所有存儲單元的擦除而消耗的時間)不同的多個非易失性半導體存儲器件上進行擦除測試的過程中，促使非易失性半導體存儲器件執(zhí)行擦除操作的外部控制信號一般被供應到所有的多個非易失性半導體存儲器件。由此，只要存在任何所有存儲單元的擦除未完成的非易失性半導體存儲器件，外部控制信號就被連續(xù)地供應到所有的非易失性半導體存儲器件。因此，即使在所有存儲單元的擦除完成的非易失性半導體存儲器件上，擦除操作也被執(zhí)行得多于必需的次數(shù)。
在非易失性半導體存儲器件中完成所有存儲單元的擦除而需要的擦除次數(shù)(執(zhí)行擦除操作的次數(shù))受非易失性半導體存儲器件的生產(chǎn)條件等影響很大。因此，在根據(jù)圖2所示的擦除測試流程，在多個非易失性半導體存儲器件上同時進行擦除測試的情況中，當為需要最大擦除次數(shù)的非易失性存儲器件設定擦除測試流程的不正常終止條件(擦除次數(shù)最大值Nmax)時，不必要的擦除脈沖被供應到其他非易失性半導體存儲器件，致使超過必需的擦除操作的執(zhí)行。
此外，日本未審查專利申請公開平8-31189公開了一種方法，其中在每個非易失性半導體存儲器件中通過外部測試裝置的硬件和軟件來為每個存儲單元執(zhí)行條件分支處理。然而，這使得外部測試裝置的配置變復雜了。日本未審查專利申請公開2004-241045公開了另一種方法，其中擦除脈沖被連續(xù)地供應，直到指定的擦除次數(shù)最大值，這使得測試時間固定并因此使得其縮短變得困難。

發(fā)明內(nèi)容
本發(fā)明的目的在于當在多個非易失性半導體存儲器件上同時進行擦除測試時，防止在每個非易失性半導體存儲器件中執(zhí)行不必要的擦除操作。
根據(jù)本發(fā)明的一個技術(shù)方案，非易失性半導體存儲器件具有存儲單元陣列和操作控制電路。存儲單元陣列包括多個電可重寫的非易失性存儲單元。操作控制電路根據(jù)外部指令控制存儲單元陣列的操作。操作控制電路包括標記電路和擦除禁止電路。當由存儲單元陣列的擦除驗證操作從任何存儲單元檢測到擦除未完成時，設定標記電路。例如，在存儲單元陣列的擦除驗證操作開始前，復位標記電路。當標記電路處于復位狀態(tài)時，不管外部指令如何，擦除禁止電路都禁止對存儲單元陣列的擦除操作。也就是說，在由存儲單元陣列的擦除驗證操作從所有存儲單元檢測到擦除完成之后，不管外部指令如何，都禁止對存儲單元陣列的擦除操作。
優(yōu)選地，操作控制電路包括用作擦除禁止電路的命令輸出電路。僅當標記電路處于設定狀態(tài)時，命令輸出電路輸出擦除命令以指示對存儲單元陣列的擦除操作。也就是說，僅當由存儲單元陣列的擦除驗證操作從任何存儲單元檢測到擦除未完成時，輸出擦除命令。
或者，操作控制電路包括用作擦除禁止電路的電壓發(fā)生電路。僅當標記電路處于設定狀態(tài)時，電壓發(fā)生電路產(chǎn)生將被用于存儲單元陣列的擦除操作的擦除電壓。也就是說，僅當由存儲單元陣列的擦除驗證操作從任何存儲單元檢測到擦除未完成時，產(chǎn)生擦除電壓。
或者，操作控制電路包括用作擦除禁止電路的電壓施加電路。僅當標記電路處于設定狀態(tài)時，電壓施加電路將擦除電壓施加到存儲單元的控制柵。也就是說，僅當由存儲單元陣列的擦除驗證操作從任何存儲單元檢測到擦除未完成時，將擦除電壓施加到存儲單元的控制柵。
如上所述的非易失性半導體存儲器件設有標記電路，當擦除驗證操作的結(jié)果是確定為未通過時，設定所述標記電路；如上所述的非易失性半導體存儲器件還設有擦除禁止電路，當標記電路不處于設定狀態(tài)時，禁止擦除操作，所以在多個非易失性半導體器件上同時進行擦除測試的情況中，在每個非易失性半導體存儲器件中，在由存儲單元陣列的擦除驗證操作從所有存儲單元檢測到擦除完成之后，不管外部指令如何，都禁止存儲單元陣列的擦除操作。因此，即使在多個非易失性半導體存儲器件上的同時擦除測試中，也不在所有存儲單元的擦除完成的非易失性半導體存儲器件上執(zhí)行擦除操作。因此，可以防止在多個非易失性半導體存儲器件上的同時擦除測試中，在每個非易失性半導體存儲器件中的不必要擦除操作的執(zhí)行。


當結(jié)合附圖閱讀下列詳細描述時，本發(fā)明的特征、原理和功用將從中變得清楚，在附圖中用同樣的標號表示相似的部分，其中圖1是示出了傳統(tǒng)非易失性半導體存儲器件的框圖；圖2是示出了用于圖1中的非易失性半導體存儲器件的擦除測試方法的流程圖；圖3是示出了本發(fā)明第一實施例的非易失性半導體存儲器件的框圖；圖4是示出了用于圖3所示的非易失性半導體存儲器件的擦除測試方法(在多個器件上同時測試)的流程圖；圖5是示出了本發(fā)明第二實施例的非易失性半導體存儲器件的框圖；圖6是示出了用于圖5中的非易失性半導體存儲器件的擦除測試方法(在多個器件上同時測試)的流程圖；圖7是示出了本發(fā)明第三實施例的非易失性半導體存儲器件的框圖；以及圖8是示出了用于圖7中的非易失性半導體存儲器件的擦除測試方法(在多個器件上同時測試)的流程圖。
具體實施例方式
在下文中，將通過使用附圖來描述本發(fā)明的實施例。圖3示出了本發(fā)明第一實施例的非易失性半導體存儲器件。在圖3的描述中，相同的標號用來表示與圖1中描述的元件相同的元件，并將省略其詳細描述。圖3中的非易失性半導體存儲器件MEMa被這樣構(gòu)造在圖1中的非易失性半導體存儲器件MEM中加入標記電路FLG，并用命令譯碼器CMDECa和靈敏放大器SAa分別替換命令譯碼器CMDEC和靈敏放大器SA。
圖3中的命令譯碼器CMDECa除了其僅當標記電路FLG處于設定狀態(tài)時轉(zhuǎn)到擦除操作模式以輸出擦除命令(用于指示存儲單元陣列MCA的擦除操作的執(zhí)行的命令)，并產(chǎn)生用于在執(zhí)行存儲單元陣列MCA的擦除驗證操作之前復位標記電路FLG的內(nèi)部控制信號之外，與圖1中的命令譯碼器CMDEC是相同的。
圖3中的靈敏放大器SAa除了其將存儲單元陣列MCA的擦除驗證操作中的通過/未通過確定結(jié)果也供應到標記電路FLG之外，與圖1中的靈敏放大器SA是相同的。當從靈敏放大器SAa供應的確定結(jié)果指示未通過時，設定標記電路FLG。此外，標記電路FLG響應于從命令譯碼器CMDECa供應的內(nèi)部控制信號而復位。
圖4示出了用于圖3中的非易失性半導體存儲器件的擦除測試方法(在多個器件上同時測試)。在圖4所示的擦除測試流程中，步驟S103、S104和S109～S111是在每個非易失性半導體存儲器件MEMa中執(zhí)行的操作，并且除了步驟S103、S104和S109～S111之外的步驟是在外部測試裝置中執(zhí)行的操作。
在步驟S101中，代表擦除次數(shù)(產(chǎn)生擦除脈沖的次數(shù))的變量N的值被設為0。隨后，擦除測試轉(zhuǎn)到步驟S102。
在步驟S102中，供應到地址輸入引腳ADD的地址被設為存儲單元陣列MCA的開始地址。隨后，擦除測試轉(zhuǎn)到步驟S103。
在步驟S103中，執(zhí)行擦除驗證。如果擦除驗證的結(jié)果是確定為通過，則擦除測試跳過步驟S104而轉(zhuǎn)到步驟S105。如果擦除驗證的結(jié)果是確定為未通過，則擦除測試轉(zhuǎn)到步驟S104。
在步驟S104中，設定標記電路FLG。隨后，擦除測試轉(zhuǎn)到步驟S105。
在步驟S105中，供應到地址輸入引腳ADD的地址被增加。隨后，擦除測試轉(zhuǎn)到步驟S106。
在步驟S106中，確定供應到地址輸入引腳ADD的地址是否與測試終止地址(存儲單元陣列MCA的結(jié)束地址被增加之后得到的地址)匹配。如果供應到地址輸入引腳ADD的地址與測試終止地址匹配，則擦除測試轉(zhuǎn)到步驟S107。如果供應到地址輸入引腳ADD的地址與測試終止地址不匹配，則擦除測試轉(zhuǎn)到步驟S103。
在步驟S107中，確定對所有芯片(非易失性半導體存儲器件MEMa)中的所有地址的擦除驗證的結(jié)果是否是確定為通過。如果對所有芯片中的所有地址的擦除驗證的結(jié)果都是確定為通過，則擦除測試被正常地完成。如果對至少一個芯片中的至少一個地址的擦除驗證的結(jié)果是確定為未通過，則擦除測試轉(zhuǎn)到步驟S108。
在步驟S108中，產(chǎn)生將要被供應到脈沖輸入引腳PLS的擦除脈沖。隨后，擦除測試轉(zhuǎn)到步驟S109。
在步驟S109中，確定標記電路FLG是否處于設定狀態(tài)。如果標記電路FLG處于設定狀態(tài)，則擦除測試轉(zhuǎn)到步驟S110。如果標記電路FLG不是處于設定狀態(tài)(如果標記電路FLG處于復位狀態(tài))，則擦除測試跳過步驟S110而轉(zhuǎn)到步驟S111。
在步驟S110中，因為標記電路FLG處于設定狀態(tài)，所以命令譯碼器CMDECa輸出擦除命令，以使存儲單元陣列MCA的擦除操作被執(zhí)行。隨后，擦除測試轉(zhuǎn)到步驟S111。
在步驟S111中，復位標記電路FLG。隨后，擦除測試轉(zhuǎn)到步驟S112。
在步驟S112中，變量N的值加1。隨后，擦除測試轉(zhuǎn)到步驟S113。
在步驟S113中，確定變量N的值是否超過擦除次數(shù)的最大值Nmax。如果變量N的值超過擦除次數(shù)的最大值Nmax，則擦除測試被不正常地完成。如果變量N的值未超過擦除次數(shù)的最大值Nmax，則擦除測試轉(zhuǎn)到步驟S102。
在上述第一實施例中，根據(jù)擦除驗證操作中的未通過的確定結(jié)果來設定標記電路FLG，命令譯碼器CMDECa僅當標記電路FLG處于設定狀態(tài)時輸出擦除命令，因此，即使在同時進行多個非易失性半導體存儲器件MEMa的擦除測試的情況中，也不在所有存儲單元MC的擦除被完成的非易失性半導體存儲器件MEMa中執(zhí)行擦除操作。因此，在同時進行多個非易失性半導體存儲器件MEMa的擦除測試的情況中，在每個非易失性半導體存儲器件MEMa中可以防止超過必需的擦除操作的執(zhí)行。
此外，在同時進行n個非易失性半導體存儲器件MEMa的擦除測試的情況中，測試時間T被表達為T＝(T1+T2)×N，其中T1是對所有地址的擦除驗證操作消耗的時間，T2是一次擦除操作消耗的時間，N是直到所有非易失性半導體存儲器件MEMa中都完成擦除之前產(chǎn)生的擦除脈沖的次數(shù)，時間T等于一個非易失性半導體存儲器件MEMa的擦除測試消耗的時間。因此，在同時進行多個非易失性半導體存儲器件MEMa的擦除測試的情況中，可以縮短測試時間。
圖5示出了本發(fā)明第二實施例的非易失性半導體存儲器件。在圖5的描述中，相同的標號用來表示與圖1和圖3中描述的元件相同的元件，并將省略其詳細描述。圖5中的非易失性半導體存儲器件MEMb被這樣構(gòu)造在圖3中的非易失性半導體存儲器件MEMa中，用命令譯碼器CMDECb和內(nèi)部電壓發(fā)生器IVGa分別替換命令譯碼器CMDECa和內(nèi)部電壓發(fā)生器IVG。
圖5中的命令譯碼器CMDECb除了其不管標記電路FLG的設定/復位狀態(tài)如何都輸出擦除命令之外，與圖3中的命令譯碼器CMDECa是相同的。圖5中的內(nèi)部電壓發(fā)生器IVGa除了其僅當標記電路FLG處于設定狀態(tài)時產(chǎn)生將被用于行譯碼器RDEC的內(nèi)部電壓之外，與圖3(圖1)中的內(nèi)部電壓發(fā)生器IVG是相同的。
圖6示出了用于圖5中的非易失性半導體存儲器件的擦除測試方法(在多個器件上同時測試)。在圖6所示的擦除測試流程中，步驟S203、S204和S209～S211是在每個非易失性半導體存儲器件MEMb中執(zhí)行的操作，并且除了步驟S203、S204和S209～S211之外的步驟是在外部測試裝置中執(zhí)行的操作。
在步驟S201中，代表擦除次數(shù)(產(chǎn)生擦除脈沖的次數(shù))的變量N的值被設為0。隨后，擦除測試轉(zhuǎn)到步驟S202。
在步驟S202中，供應到地址輸入引腳ADD的地址被設為存儲單元陣列MCA的開始地址。隨后，擦除測試轉(zhuǎn)到步驟S203。
在步驟S203中，執(zhí)行擦除驗證。如果擦除驗證的結(jié)果是確定為通過，則擦除測試跳過步驟S204而轉(zhuǎn)到步驟S205。如果擦除驗證的結(jié)果是確定為未通過，則擦除測試轉(zhuǎn)到步驟S204。
在步驟S204中，設定標記電路FLG。隨后，擦除測試轉(zhuǎn)到步驟S205。
在步驟S205中，供應到地址輸入引腳ADD的地址被增加。隨后，擦除測試轉(zhuǎn)到步驟S206。
在步驟S206中，確定供應到地址輸入引腳ADD的地址是否與測試終止地址(存儲單元陣列MCA的結(jié)束地址被增加之后得到的地址)匹配。如果供應到地址輸入引腳ADD的地址與測試終止地址匹配，則擦除測試轉(zhuǎn)到步驟S207。如果供應到地址輸入引腳ADD的地址與測試終止地址不匹配，則擦除測試轉(zhuǎn)到步驟S203。
在步驟S207中，確定對所有芯片(非易失性半導體存儲器件MEMb)中的所有地址的擦除驗證的結(jié)果是否是確定為通過。如果對所有芯片中的所有地址的擦除驗證的結(jié)果是確定為通過，則擦除測試被正常地完成。如果對至少一個芯片中的至少一個地址的擦除驗證的結(jié)果是確定為未通過，則擦除測試轉(zhuǎn)到步驟S208。
在步驟S208中，產(chǎn)生將要被供應到脈沖輸入引腳PLS的擦除脈沖。隨后，擦除測試轉(zhuǎn)到步驟S209。
在步驟S209中，確定標記電路FLG是否處于設定狀態(tài)。如果標記電路FLG處于設定狀態(tài)，則擦除測試轉(zhuǎn)到步驟S210。如果標記電路FLG不是處于設定狀態(tài)(如果標記電路FLG處于復位狀態(tài))，則擦除測試跳過步驟S210而轉(zhuǎn)到步驟S211。
在步驟S210中，因為標記電路FLG處于設定狀態(tài)，所以內(nèi)部電壓發(fā)生器IVGa產(chǎn)生擦除電壓(將被用于行譯碼器RDEC的內(nèi)部電壓)，以使存儲單元陣列MCA的擦除操作被執(zhí)行。隨后，擦除測試轉(zhuǎn)到步驟S211。
在步驟S211中，復位標記電路FLG。隨后，擦除測試轉(zhuǎn)到步驟S212。
在步驟S212中，變量N的值加1。隨后，擦除測試轉(zhuǎn)到步驟S213。
在步驟S213中，確定變量N的值是否超過擦除次數(shù)的最大值Nmax。如果變量N的值超過擦除次數(shù)的最大值Nmax，則擦除測試被不正常地完成。如果變量N的值未超過擦除次數(shù)的最大值Nmax，則擦除測試轉(zhuǎn)到步驟S202。
上述第二實施例也可以提供與第一實施例相同的效果。
圖7示出了本發(fā)明第三實施例的非易失性半導體存儲器件。在圖7的描述中，相同的標號用來表示與圖1、圖3和圖5中描述的元件相同的元件，并將省略其詳細描述。圖7中的非易失性半導體存儲器件MEMc被這樣構(gòu)造在圖3中的非易失性半導體存儲器件MEMa中，用命令譯碼器CMDECb(圖5)和行譯碼器RDECa分別替換命令譯碼器CMDECa和行譯碼器RDEC。
圖7中的行譯碼器RDECa除了其僅當標記電路FLG處于設定狀態(tài)時通過使用從內(nèi)部電壓發(fā)生器IVG供應的內(nèi)部電壓將字線WL設定為預定電壓之外，與圖3(圖1)中的行譯碼器RDEC是相同的。
圖8示出了用于圖7中的非易失性半導體存儲器件的擦除測試方法(在多個器件上同時測試)。在圖8所示的擦除測試流程中，步驟S303、S304和S309～S311是在每個非易失性半導體存儲器件MEMc中執(zhí)行的操作，并且除了步驟S303、S304和S309～S311之外的步驟是在外部測試裝置中執(zhí)行的操作。
在步驟S301中，代表擦除次數(shù)(產(chǎn)生擦除脈沖的次數(shù))的變量N的值被設為0。隨后，擦除測試轉(zhuǎn)到步驟S302。
在步驟S302中，供應到地址輸入引腳ADD的地址被設為存儲單元陣列MCA的開始地址。隨后，擦除測試轉(zhuǎn)到步驟S303。
在步驟S303中，執(zhí)行擦除驗證。如果擦除驗證的結(jié)果是確定為通過，則擦除測試跳過步驟S304而轉(zhuǎn)到步驟S305。如果擦除驗證的結(jié)果是確定為未通過，則擦除測試轉(zhuǎn)到步驟S304。
在步驟S304中，設定標記電路FLG。隨后，擦除測試轉(zhuǎn)到步驟S305。
在步驟S305中，供應到地址輸入引腳ADD的地址被增加。隨后，擦除測試轉(zhuǎn)到步驟S306。
在步驟S306中，確定供應到地址輸入引腳ADD的地址是否與測試終止地址(存儲單元陣列MCA的結(jié)束地址被增加之后得到的地址)匹配。如果供應到地址輸入引腳ADD的地址與測試終止地址匹配，則擦除測試轉(zhuǎn)到步驟S307。如果供應到地址輸入引腳ADD的地址與測試終止地址不匹配，則擦除測試轉(zhuǎn)到步驟S303。
在步驟S307中，確定對所有芯片(非易失性半導體存儲器件MEMc)中的所有地址的擦除驗證的結(jié)果是否是確定為通過。如果對所有芯片中的所有地址的擦除驗證的結(jié)果是確定為通過，則擦除測試被正常地完成。如果對至少一個芯片中的至少一個地址的擦除驗證的結(jié)果是確定為未通過，則擦除測試轉(zhuǎn)到步驟S308。
在步驟S308中，產(chǎn)生將要被供應到脈沖輸入引腳PLS的擦除脈沖。隨后，擦除測試轉(zhuǎn)到步驟S309。
在步驟S309中，確定標記電路FLG是否處于設定狀態(tài)。如果標記電路FLG處于設定狀態(tài)，則擦除測試轉(zhuǎn)到步驟S310。如果標記電路FLG不是處于設定狀態(tài)(如果標記電路FLG處于復位狀態(tài))，則擦除測試跳過步驟S310而轉(zhuǎn)到步驟S311。
在步驟S310中，因為標記電路FLG處于設定狀態(tài)，所以行譯碼器RDECa將擦除電壓(從內(nèi)部電壓發(fā)生器IVG供應的內(nèi)部電壓)施加到存儲單元MC的控制柵，以使得存儲單元陣列MCA的擦除操作被執(zhí)行。隨后，擦除測試轉(zhuǎn)到步驟S311。
在步驟S311中，復位標記電路FLG。隨后，擦除測試轉(zhuǎn)到步驟S312。
在步驟S312中，變量N的值加1。隨后，擦除測試轉(zhuǎn)到步驟S313。
在步驟S313中，確定變量N的值是否超過擦除次數(shù)的最大值Nmax。如果變量N的值超過擦除次數(shù)的最大值Nmax，則擦除測試被不正常地完成。如果變量N的值未超過擦除次數(shù)的最大值Nmax，則擦除測試轉(zhuǎn)到步驟S302。
上述第三實施例也可以提供與第一實施例相同的效果。
權(quán)利要求
1.一種非易失性半導體存儲器件，包括存儲單元陣列，具有多個電可重寫的非易失性存儲單元；以及操作控制電路，根據(jù)外部指令控制所述存儲單元陣列的操作，其中所述操作控制電路包括標記電路，當由所述存儲單元陣列的擦除驗證操作從任何所述存儲單元檢測到擦除未完成時，設定所述標記電路；以及擦除禁止電路，當所述標記電路處于復位狀態(tài)時，不管所述外部指令如何，都禁止對所述存儲單元陣列的擦除操作。
2.如權(quán)利要求1所述的非易失性半導體存儲器件，其中所述操作控制電路還包括命令輸出電路，所述命令輸出電路用作所述擦除禁止電路并僅當所述標記電路處于設定狀態(tài)時輸出擦除命令，所述擦除命令將指示對所述存儲單元陣列的擦除操作。
3.如權(quán)利要求1所述的非易失性半導體存儲器件，其中所述操作控制電路還包括電壓發(fā)生電路，所述電壓發(fā)生電路用作所述擦除禁止電路并僅當所述標記電路處于設定狀態(tài)時產(chǎn)生擦除電壓，所述擦除電壓將被用于所述存儲單元陣列的擦除操作。
4.如權(quán)利要求1所述的非易失性半導體存儲器件，其中所述操作控制電路還包括電壓施加電路，所述電壓施加電路用作所述擦除禁止電路并僅當所述標記電路處于設定狀態(tài)時將擦除電壓施加到所述存儲單元的控制柵。
5.如權(quán)利要求1所述的非易失性半導體存儲器件，其中所述標記電路在所述存儲單元陣列的所述擦除驗證操作開始前被復位。
6.一種用于非易失性半導體存儲器件的擦除方法，所述非易失性半導體存儲器件包括具有多個電可重寫的非易失性存儲單元的存儲單元陣列，所述方法包括下列步驟在由所述存儲單元陣列的擦除驗證操作從所有所述存儲單元檢測到擦除完成后，不管外部指令如何，都禁止對所述存儲單元陣列的擦除擦作。
7.如權(quán)利要求6所述的用于非易失性半導體存儲器件的擦除方法，其中僅當由所述存儲單元陣列的擦除驗證操作從任何所述存儲單元檢測到擦除未完成時，輸出指示對所述存儲單元陣列的擦除操作的擦除命令。
8.如權(quán)利要求6所述的用于非易失性半導體存儲器件的擦除方法，其中僅當由所述存儲單元陣列的擦除驗證操作從任何所述存儲單元檢測到擦除未完成時，產(chǎn)生將被用于所述存儲單元陣列的擦除操作的擦除電壓。
9.如權(quán)利要求6所述的用于非易失性半導體存儲器件的擦除方法，其中僅當由所述存儲單元陣列的擦除驗證操作從任何所述存儲單元檢測到擦除未完成時，將擦除電壓施加到所述存儲單元的控制柵。
10.一種用于同時擦除多個非易失性半導體存儲器件的測試方法，所述非易失性半導體存儲器件中的每個都包括具有多個電可重寫的非易失性存儲單元的存儲單元陣列，所述方法包括下列步驟在每個所述非易失性半導體存儲器件中，在由所述存儲單元陣列的擦除驗證操作從所有所述存儲單元檢測到擦除完成之后，不管外部指令如何，都禁止對所述存儲單元陣列的擦除操作。
全文摘要
本發(fā)明提供了一種非易失性半導體存儲器件，其包括存儲單元陣列和操作控制電路。存儲單元陣列包括多個電可重寫的非易失性存儲單元。操作控制電路根據(jù)外部指令控制存儲單元陣列的操作。操作控制電路包括標記電路和擦除禁止電路。當由存儲單元陣列的擦除驗證操作從任何存儲單元檢測到擦除未完成時，設定標記電路。當標記電路處于復位狀態(tài)時，不管外部指令如何，擦除禁止電路都禁止對存儲單元陣列的擦除操作。
文檔編號G11C16/06GK101079320SQ200610127880
公開日2007年11月28日 申請日期2006年9月27日 優(yōu)先權(quán)日2006年5月24日
發(fā)明者大河原順子, 榊原光晴, 江見直人, 相馬智晴 申請人:富士通株式會社