專利名稱：半導體存儲裝置的制作方法
技術領域：
本發(fā)明涉及一種半導體存儲裝置，且更明確地說，本發(fā)明涉及一種用于讀出(sense)且放大I/O線之數(shù)據(jù)的I/O線讀出放大器。
背景技術：
通常，半導體存儲裝置使用輸入/輸出(I/O)線來傳遞數(shù)據(jù)。用于數(shù)據(jù)I/O墊與單元區(qū)域或核心區(qū)域之間之數(shù)據(jù)傳遞的I/O數(shù)據(jù)線被稱為全局數(shù)據(jù)線(GIO)。全局數(shù)據(jù)線(GIO)全局地排列遍及多個組。一位線讀出放大器之一輸出經(jīng)由一局域數(shù)據(jù)線(LIO)而傳遞至全局數(shù)據(jù)線。
需要一種用于在全局數(shù)據(jù)線與局域數(shù)據(jù)線之間傳遞數(shù)據(jù)的電路。在DRAM之情況下，在一讀取操作中，一I/O讀出放大器(IOSA)用以將局域數(shù)據(jù)線之數(shù)據(jù)傳遞至全局數(shù)據(jù)線。在一寫入操作中，一寫入驅動器用以將全局數(shù)據(jù)線之數(shù)據(jù)傳遞至局域數(shù)據(jù)總線。
讀取操作將數(shù)據(jù)自一芯片輸出。讀取操作對芯片之操作速率具有很大影響。為了增大讀取操作之速率，已提議一種兩階式放大機制。
圖1為一傳統(tǒng)兩階式I/O讀出放大器之方塊圖。
參看圖1，一位線讀出放大器10讀出且放大位線BL及BLB之數(shù)據(jù)并將經(jīng)放大之數(shù)據(jù)傳遞至局域I/O線LIO及LIOB。一列(column)譯碼器(Y DEC)20譯碼一列地址及一列脈沖并將一列地址脈沖YI PULSE輸出至位線讀出放大器10。首先一第一階讀出放大器30讀出且放大局域I/O線LIO及LIOB之數(shù)據(jù)。其次一第二階讀出放大器40讀出且放大第一階讀出放大器30之輸出信號D0及D0B。一GIO驅動器50響應于第二階讀出放大器40之輸出信號D1及D1B而將數(shù)據(jù)輸出至全局I/O線。一第一控制信號產(chǎn)生器60接收列脈沖信號Y PULSE以將一控制信號IOSTB1輸出至第一階讀出放大器30。一第二控制信號產(chǎn)生器70接收列脈沖信號Y PULSE以將一控制信號IOSTB2輸出至第二階讀出放大器40。
在圖1中，一虛線區(qū)塊100表示兩階式讀出放大器。
圖2為圖1之兩階式讀出放大器之時序圖。
參看圖2，在一讀取操作中，列譯碼器20接收列地址及列脈沖并將列地址脈沖YI輸出至對應位線讀出放大器10。位線讀出放大器10讀出且放大位線BL及BLB之數(shù)據(jù)并將經(jīng)放大之數(shù)據(jù)輸出至局域I/O線LIO及LIOB。因為局域I/O線LIO及LIOB之線負載與位線讀出放大器10之驅動性能相比相對較大，所以局域I/O線LIO與LIOB之間之電平差非常微小。第一階讀出放大器30將局域I/O線LIO與LIOB之間的電平差放大一預定增益。通常以差動型讀出放大器來配置第一階讀出放大器30。隨后，藉由第二階讀出放大器40將經(jīng)放大之信號放大至一全振幅或全邏輯電平。通常以交叉耦合型讀出放大器來配置第二階讀出放大器。此經(jīng)放大之信號最終經(jīng)由全局I/O驅動器50而傳遞至全局I/O線GIO。
在圖1中，第一階讀出放大器30及第二階讀出放大器40分別藉由第一控制信號IOSTB1及第二控制信號IOSTB2來控制。第一控制信號產(chǎn)生器60將列脈沖延遲一預定時間并產(chǎn)生第一控制信號IOSTB1。延遲時間確保第一階讀出放大器在列地址脈沖YI輸出之后可操作的時間，且局域I/O線LIO與LIOB之間的電平差相對較大。第二控制信號產(chǎn)生器70產(chǎn)生第二控制信號IOSTB2，同時調(diào)節(jié)輸出定時以使得第二階讀出放大器40在第一階讀出放大器執(zhí)行放大操作之后可操作。
然而，傳統(tǒng)I/O線讀出放大器具有以下問題。
參看圖1及圖2，當驅動第二階讀出放大器40時，第一階讀出放大器30不必操作。然而，兩個讀出放大器可同時操作。由于第二階讀出放大器40為交叉耦合型放大器，故正反饋僅在放大操作開始時發(fā)生。在此點上，第一階讀出放大器可不必操作。具體言之，因為第一控制信號IOSTB1及第二控制信號IOSTB2之脈沖寬度為固定的，所以在此等脈沖寬度期間，第一階讀出放大器30及第二階讀出放大器40操作。此自圖2之時序圖可見。因為第二階讀出放大器40為一交叉耦合型放大器，所以一旦其執(zhí)行讀出操作，其便不會繼續(xù)耗用功率。然而，因為第一階讀出放大器為一差動型放大器，所以在第一階讀出放大器之操作期間繼續(xù)耗用功率。因此，在正反饋發(fā)生于第二階讀出放大器40中之后，在第一控制信號IOSTB1之脈沖寬度的剩余周期期間不必耗用功率。
因此，此對功率消耗具有一不良影響，其對移動存儲裝置呈現(xiàn)一巨大負擔。

發(fā)明內(nèi)容
因此，本發(fā)明之一目的為提供一種半導體存儲裝置，其具有低功率消耗。
本發(fā)明之另一目的為提供一種半導體存儲裝置，其通過在一讀取操作期間停止一不必要之操作而抑制功率消耗。
本發(fā)明之又一目的為提供一種半導體存儲裝置，其可通過在一讀取操作中有效控制I/O線讀出放大器之操作而顯著減小功率消耗。
本發(fā)明之又一目的為提供一種半導體存儲裝置，其可最低限度地減小一重迭周期，其中讀出放大器一起被驅動。
根據(jù)本發(fā)明之一實施例，提供一種半導體存儲裝置，其包括一第一輸入/輸出(I/O)線；一第一讀出放大器，其連接至第一I/O線以放大一施加于第一I/O線上之信號；一第二讀出放大器，其用于放大第一讀出放大器之一輸出信號；及一控制器，其用于通過反饋第二讀出放大器之一輸出信號來控制第一讀出放大器。
控制器響應于第二讀出放大器之輸出信號而停止第一讀出放大器之一操作。
半導體存儲裝置進一步包括一位于第一讀出放大器與第二放大器之間之偏置電路，偏置電路被配置成當停止第一讀出放大器之操作時持續(xù)驅動第二讀出放大器?？刂破鞑⒎侵苯佣墙?jīng)由一驅動器來接收第二讀出放大器之輸出信號。第一I/O線為一局域I/O線。
在本發(fā)明之另一方面中，提供一種半導體存儲裝置，其包括一第一I/O線；一第一讀出放大器，其連接至第一I/O線以放大一施加于第一I/O線上之信號；一第二讀出放大器，其用于放大第一讀出放大器之一輸出信號；及一啟用定時控制器，其用于響應于第二讀出放大器之一輸出信號而控制第一讀出放大器之驅動。啟用定時控制器響應于第二讀出放大器之輸出信號而停止第一讀出放大器之一操作。半導體存儲裝置進一步包括一位于第一讀出放大器與第二放大器之間之偏置電路，該偏置電路被配置成當停止第一讀出放大器之操作時持續(xù)驅動第二讀出放大器。啟用定時控制器并非直接而是經(jīng)由一驅動器來接收第二讀出放大器之輸出信號。第一I/O線為一局域I/O線。
根據(jù)本發(fā)明之又一實施例，提供一種半導體存儲裝置，其包括一第一輸入/輸出(I/O)線；一第一讀出放大器，其連接至第一I/O線以響應于一第一控制信號而放大一施加于第一I/O線上之信號；一第二讀出放大器，其用于響應一第二控制信號而放大第一讀出放大器之一輸出信號；及一停用單元，其用于響應于第二讀出放大器之一輸出信號而停用第一控制信號。停用單元響應于第二讀出放大器之輸出信號而停止第一讀出放大器之一操作。半導體存儲裝置進一步包括一位于第一讀出放大器與第二放大器之間之偏置電路，該偏置電路被配置成當停止第一讀出放大器之操作時持續(xù)驅動第二讀出放大器。停用單元并非直接而是經(jīng)由一驅動器來接收第二讀出放大器之輸出信號。第一I/O線為一局域I/O線。


從后面結合附圖給出的優(yōu)選實施例的描述中，本發(fā)明的以上和其它目的和特征將變得清楚明白。
圖1為一傳統(tǒng)兩階式I/O線讀出放大器之方塊圖；圖2為圖1之I/O線讀出放大器的時序圖；圖3為一根據(jù)本發(fā)明之一實施例之I/O線讀出放大器的方塊圖；圖4為圖3之I/O線讀出放大器的電路圖；及圖5為圖3及圖4之I/O線讀出放大器的時序圖。
具體實施例方式
將參看附圖詳細描述一根據(jù)本發(fā)明之示范性實施例的半導體存儲裝置。
圖3為一根據(jù)本發(fā)明之一實施例的半導體存儲裝置之I/O線讀出放大器的方塊圖。
參看圖3，首先一第一階讀出放大器130讀出且放大局域I/O線LIO及LIOB之數(shù)據(jù)，且其次一第二階讀出放大器140讀出且放大第一階讀出放大器130之輸出信號D0及D0B。一全局I/O驅動器150響應于第二階讀出放大器140之輸出信號D1及D1B，而將數(shù)據(jù)輸出至全局I/O線。一第一控制信號產(chǎn)生器160接收一列脈沖信號Y，并將一第一控制信號IOSTB1輸出至第一階讀出放大器130。一第二控制信號產(chǎn)生器170響應于列脈沖信號Y，而將一第二控制信號IOSTB2輸出至第二階讀出放大器140。一驅動控制器180響應于第二階讀出放大器140之輸出信號D1及D1B，而控制第一階讀出放大器130之驅動。
在圖3中，一虛線區(qū)塊200表示兩階式讀出放大器。
參看圖3，應注意，反饋第二階讀出放大器之輸出信號D1及D1B，且藉由反饋信號來控制第一階讀出放大器130之一啟用周期。并且，當控制第一階讀出放大器130之啟用周期時，僅控制用于第一階讀出放大器130之控制信號IOSTB1C的脈沖寬度。因此，可易于將本發(fā)明應用于現(xiàn)有技術中。
較佳地，驅動控制180響應于第二階讀出放大器140之輸出信號D1及D1B，而停止第一階讀出放大器130之操作。
驅動控制器180通過響應于第二階讀出放大器140之輸出信號D1及D1B而控制控制信號IOSTB1C的脈沖寬度，來控制第一階讀出放大器之一啟用定時。
在第一階讀出放大器130與第二階讀出放大器140之間提供一偏置電路，以使得當停止第一階讀出放大器之操作時，可持續(xù)驅動第二階讀出放大器。
驅動控制器180較佳經(jīng)由一諸如一反轉器(convter)之驅動器而非直接接收第二階讀出放大器140之輸出信號。下文將詳細描述此情況。
將參看圖3描述一根據(jù)本發(fā)明之I/O讀出放大器的操作。
參看圖3，本發(fā)明不同于現(xiàn)有技術之處在于其進一步包括驅動控制器180。一用于接收第二階讀出放大器之輸出信號D1及D1B之額外電路的設計可以各種方式改變。
驅動控制器180接收第二階讀出放大器140之輸出信號D1及D1B并判定第二階讀出放大器140是否充分執(zhí)行讀出操作。當未充分執(zhí)行讀出操作時，驅動控制器180將第一控制信號IOSTB1作為最終控制信號IOSTB1C而傳遞。隨后，當充分執(zhí)行讀出操作時，驅動控制器180中斷第一控制信號IOSTB1以使得第一階讀出放大器130之操作停止。
通過使用第二階讀出放大器140之輸出信號來停止第一階讀出放大器130之操作，可將第一階讀出放大器130及第二階讀出放大器140一起被驅動之時間周期減小至一容許范圍內(nèi)之最小值。
圖4為圖3之I/O線讀出放大器的電路圖。
參看圖3，以兩個差動放大型電路來配置第一階讀出放大器130。所述差動放大型電路通過接收驅動控制器180之輸出信號IOSTB1C的NMOS晶體管(圖4中之四個NMOS晶體管)來驅動，且輸出信號D0及D1B。盡管可用單個差動放大電路來配置第一階讀出放大器130，但最好用兩個差動放大電路來配置第一階讀出放大器130。在此情況下，改良了輸出信號D1及D1B之可靠性。
用由第二控制信號IOSTB2驅動之交叉耦合型放大電路來配置第二階讀出放大器140。
在第二階讀出放大器140之輸出端D1及D1B處，提供一第一輸出路徑及一第二輸出路徑。用反轉器141及142來配置第一輸出路徑，且用反轉器143來配置第二輸出路徑。
在第二階讀出放大器140與第一階讀出放大器130之間提供一用于重設第一階讀出放大器130之輸出信號D0及D0B的重設電路140A。重設電路140A包括被配置成共同接收驅動控制器180之輸出信號IOSTB1C的三個PMOS晶體管。即，一第一PMOS晶體管將一電源電壓VDD供應至D0線，一第二PMOS晶體管連接于D0線與D0B線之間，且一第三PMOS晶體管將電源電壓VDD供應至D0B線。下文將描述重設電路140A之一操作。
全局I/O驅動器150連接于一傳遞第二階讀出放大器140之輸出信號D1及D1B的路徑上，且將數(shù)據(jù)輸出至全局I/O線GIO。全局I/O驅動器150包括一上拉PMOS晶體管及一下拉NMOS晶體管。上拉PMOS晶體管連接至一通過第二階讀出放大器140之第一輸出路徑的D2B信號，且下拉NMOS晶體管連接至一通過第二階讀出放大器140之第二輸出路徑的D2信號。
盡管圖4中未展示，但可用與現(xiàn)有技術相同之結構來實現(xiàn)第一控制信號產(chǎn)生器160。自圖4可見，來自第一控制信號產(chǎn)生器160之第一控制信號IOSTB1經(jīng)由一反轉器160A而輸入至驅動控制器180。
盡管圖4中未展示，但可用與現(xiàn)有技術相同之結構來實現(xiàn)第二控制信號產(chǎn)生器170。自圖4可見，第二控制信號IOSTB2經(jīng)由反轉器170A及170B而輸入至第二階讀出放大器。來自第二控制信號產(chǎn)生器170之第二控制信號IOSTB2可直接輸入至第二階讀出放大器140，或可經(jīng)由兩個反轉器170A及170B而輸入。兩個反轉器170A及170B可用作一用于調(diào)節(jié)信號定時之延遲電路或一用于放大信號之驅動器。
驅動控制器180包括一第一反轉器181、一第二反轉器182、一與非(NAND)門183及一或非(NOR)門184。第一反轉器181接收第二階讀出放大器140之輸出信號D2，且第二反轉器182接收第二階讀出放大器140之輸出信號D1DB。與非門183接收第一反轉器181及第二反轉器182之輸出信號，且或非門184接收與非門183之一輸出及第一控制信號IOSTB1。
為了不影響第二階讀出放大器140之操作特性，驅動控制器180并不直接接收第二階讀出放大器140之輸出信號D1及D1B，而是接收通過反轉器141及143之信號D2及D2DB。即，輸出信號D1及D1B并不直接反饋至驅動控制器180，而是將通過至少一階之信號輸入至驅動控制器180。在圖4中，輸入通過一階之信號D2及D2DB。
在第二階讀出放大器140執(zhí)行讀出操作之前，驅動控制器180之輸出信號維持相同電平，但當完成讀出操作時，輸出信號具有不同電平。即，驅動控制器180經(jīng)設計以在判定第二階讀出放大器140是否充分執(zhí)行讀出操作之后控制第一階讀出放大器130。
更具體言之，當?shù)诙A讀出放大器140之輸出信號D2及D1DB皆處于邏輯電平“低”(LOW)時，其意謂第二階讀出放大器140未完成讀出操作。在此情況下，第一控制信號IOSTB1通過反轉器160A及或非門184，且隨后作為用于第一階讀出放大器130之控制信號IOSTB1C而傳遞。反之，當?shù)诙A讀出放大器140之輸出信號D2及D1DB之一者變?yōu)檫壿嬰娖健案摺?HIGH)時，其意謂第二階讀出放大器140完成讀出操作。因此，驅動控制器180改變控制信號IOSTB1C之電平，以使得第一階讀出放大器130將停止操作。在圖4中，當驅動控制器180之與非門183的輸出信號變?yōu)檫壿嬰娖健案摺睍r，停用或非門184之輸出信號。即，不管第一控制信號IOSTB1之脈沖電平為何，皆將或非門184停用為邏輯電平“低”。隨后，驅動控制器180關斷第一階讀出放大器130之四個NMOS晶體管，從而停止第一階讀出放大器130之操作。
當停止第一階讀出放大器130之操作時，重設電路140A允許第二階讀出放大器140正常操作。即，重設電路140A使得第二階讀出放大器之輸入端子D0及D0B具有VDD電平。自圖4可見，當驅動控制器180輸出邏輯電平“低”之控制信號IOSTB1C時，重設電路140A之三個NMOS晶體管皆開啟。
圖5為圖3及圖4中所說明之I/O線讀出放大器的時序圖。與圖2之時序圖相比較，盡管第一控制信號IOSTB1及第二控制信號IOSTB2似乎彼此相同，但用于控制第一階讀出放大器130之控制信號IOSTB1C的脈沖寬度較短，且第一階讀出放大器130之操作周期較短。第二階讀出放大器140之操作特性與圖2之波形相同。
當僅使用具有固定脈沖寬度之第一控制信號IOSTB1及第二控制信號IOSTB2來控制兩階式I/O線讀出放大器時，因為必須給出讀出操作之裕度(margin)以對過程/電壓/溫度(PVT)改變作好預備措施，所以功率在讀出放大器之操作期間被浪費。因為本發(fā)明中使用第二讀出放大器之反饋輸出信號來控制第一讀出放大器，所以可確保讀出放大器之操作而無不必要之功率消耗。
并且，可藉由在讀取操作中有效控制I/O線讀出放大器之操作而防止讀出放大器的不必要之操作，藉此顯著減小不必要之功率消耗。此外，可將兩階式讀出放大器一起被驅動之時間周期減小至一容許范圍內(nèi)之最小值。
本申請案含有關于分別于2005年9月28日及2005年12月7日在韓國專利局申請之韓國專利申請案第2005-90863號及第2005-118918號的主題，該等專利申請案全文以引用的方式并入本文中。
盡管已關于某些優(yōu)選實施例描述了本發(fā)明，但本領域技術人員將了解在不偏離如下文之權利要求中所界定的本發(fā)明之范疇的情況下可作出各種變化及修改。
權利要求
1.一種半導體存儲裝置，其包含一輸入/輸出I/O線；一第一讀出放大器，其連接至該I/O線以放大一施加于該I/O線上之信號；一第二讀出放大器，其用于放大該第一讀出放大器之一輸出信號；及一控制器，其用于通過將該第二讀出放大器之一輸出信號反饋至該第一讀出放大器中來控制該第一讀出放大器。
2.如權利要求1的半導體存儲裝置，其中該控制器響應于該第二讀出放大器之該輸出信號而停止該第一讀出放大器之操作。
3.如權利要求2的半導體存儲裝置，其進一步包含一位于該第一讀出放大器與該第二放大器之間之偏置電路，該偏置電路被配置成當停止該第一讀出放大器之該操作時持續(xù)驅動該第二讀出放大器。
4.如權利要求1的半導體存儲裝置，其中該控制器并非直接而是經(jīng)由一驅動器來接收該第二讀出放大器之該輸出信號。
5.如權利要求1的半導體存儲裝置，其中該I/O線為一局域I/O線。
6.一種半導體存儲裝置，其包含一I/O線；一第一讀出放大器，其連接至該I/O線以放大一施加于該I/O線上之信號；一第二讀出放大器，其用于放大該第一讀出放大器之一輸出信號；及一啟用定時控制器，其用于響應于該第二讀出放大器之一輸出信號而控制該第一讀出放大器之一驅動。
7.如權利要求6的半導體存儲裝置，其中該啟用定時控制器響應于該第二讀出放大器之該輸出信號而停止該第一讀出放大器之一操作。
8.如權利要求7的半導體存儲裝置，其進一步包含一位于該第一讀出放大器與該第二放大器之間之偏置電路，該偏置電路被配置成當停止該第一讀出放大器之該操作時持續(xù)驅動該第二讀出放大器。
9.如權利要求6的半導體存儲裝置，其中該啟用定時控制器并非直接而是經(jīng)由一驅動器來接收該第二讀出放大器之該輸出信號。
10.如權利要求6的半導體存儲裝置，其中該I/O線為一局域I/O線。
11.一種半導體存儲裝置，其包含一輸入/輸出I/O線；一第一讀出放大器，其連接至該I/O線以響應于一第一控制信號而放大一施加于該I/O線上之信號；一第二讀出放大器，其用于響應于一第二控制信號而放大該第一讀出放大器之一輸出信號；及一停用單元，其用于響應于該第二讀出放大器之一輸出信號而停用該第一控制信號。
12.如權利要求11的半導體存儲裝置，其中該停用單元響應于該第二讀出放大器之該輸出信號而停止該第一讀出放大器之一操作。
13.如權利要求12的半導體存儲裝置，其進一步包含一位于該第一讀出放大器與該第二放大器之間之偏置電路，該偏置電路被配置成當停止該第一讀出放大器之該操作時持續(xù)驅動該第二讀出放大器。
14.如權利要求11的半導體存儲裝置，其中該停用單元并非直接而是經(jīng)由一驅動器來接收該第二讀出放大器之該輸出信號。
15.如權利要求11的半導體存儲裝置，其中該I/O線為一局域I/O線。
16.一種半導體存儲裝置，其包含一第一讀出放大器，其用于首先讀出且放大施加于一I/O線上之數(shù)據(jù)；一第二讀出放大器，其用于其次讀出且放大該第一讀出放大器之一輸出信號；一第一控制信號產(chǎn)生器，其用于接收一列脈沖信號并產(chǎn)生一到該第一讀出放大器之第一控制信號；一第二控制信號產(chǎn)生器，其用于接收該列脈沖信號并產(chǎn)生一到該第二讀出放大器之第二控制信號；及一驅動控制器，其用于響應于該第二讀出放大器之一輸出信號而控制該第一讀出放大器之一驅動。
17.如權利要求16的半導體存儲裝置，其中該I/O線為一局域I/O線。
18.如權利要求16的半導體存儲裝置，其進一步包含一用于響應于該第二讀出放大器之該輸出信號而將數(shù)據(jù)輸出至一全局I/O線的全局I/O線驅動器。
19.如權利要求16的半導體存儲裝置，其中用根據(jù)該驅動控制器之該輸出信號而驅動的差動放大器來配置該第一讀出放大器。
20.如權利要求16的半導體存儲裝置，其中該第二讀出放大器被配置為具有一根據(jù)該第二控制信號產(chǎn)生器之該輸出信號而驅動的交叉耦合電路。
21.如權利要求16的半導體存儲裝置，其進一步包含一安置于該第二讀出放大器與該第一讀出放大器之間的重設電路，用以重設該第一讀出放大器之該輸出信號。
22.如權利要求16的半導體存儲裝置，其中該第二讀出放大器包括用于驅動該第二讀出放大器之一輸出信號的一第一輸出路徑及一第二輸出路徑。
23.如權利要求22的半導體存儲裝置，其中該驅動控制器直接接收通過該第二讀出放大器之該第一及該第二輸出路徑的信號。
24.如權利要求23的半導體存儲裝置，其中該等信號在通過至少一反轉器階之后輸入至該驅動控制器。
25.如權利要求16的半導體存儲裝置，其中該驅動控制器通過使用該第二讀出放大器之兩個輸出信號來判定該第二讀出放大器是否充分執(zhí)行一讀出操作，且控制該第一讀出放大器之該驅動。
26.如權利要求25的半導體存儲裝置，其中當該第二讀出放大器之該兩個輸出信號具有不同電平時，該驅動控制器停止該第二讀出放大器之一操作。
27.如權利要求16的半導體存儲裝置，其中該第二控制信號產(chǎn)生器之該輸出信號通過兩個反轉器且經(jīng)放大并傳遞至該第二讀出放大器。
28.如權利要求16的半導體存儲裝置，其中用根據(jù)該驅動控制器之該輸出信號而驅動的兩個差動電路來配置該第一讀出放大器，該兩個差動電路之該等輸出信號為該第一讀出放大器之兩個輸出信號。
全文摘要
本發(fā)明提供一種半導體存儲裝置，其包括一I/O線；一第一讀出放大器，其連接至該第一I/O線，以響應于一第一控制信號而放大一施加于該第一I/O線上之信號；一第二讀出放大器，其用于響應于一第二控制信號而放大該第一讀出放大器之一輸出信號；及一停用單元，其用于響應于該第二讀出放大器之一輸出信號而停用該第一控制信號。
文檔編號G11C7/06GK1967710SQ20061012859
公開日2007年5月23日 申請日期2006年9月5日 優(yōu)先權日2005年9月28日
發(fā)明者河成周 申請人:海力士半導體有限公司