半導(dǎo)體存儲(chǔ)器裝置的制造方法
【專利摘要】本發(fā)明公開(kāi)一種半導(dǎo)體存儲(chǔ)器裝置，半導(dǎo)體存儲(chǔ)器裝置包含2個(gè)TFT MOS晶體管、2個(gè)主體MOS晶體管、第一及第二存取MOS晶體管以及第一及第二電容器。TFT MOS晶體管及主體MOS晶體管形成用于保持在第一與第二節(jié)點(diǎn)之間反相的數(shù)據(jù)的閂鎖。第一主體存取MOS晶體管根據(jù)字符線的電壓切換第一節(jié)點(diǎn)以連接至第一位線。第二主體存取MOS晶體管根據(jù)字符線的電壓切換第二節(jié)點(diǎn)以連接至第二位線。第一電容器設(shè)置于第一節(jié)點(diǎn)與電源電壓之間。第二電容器設(shè)置于第二節(jié)點(diǎn)與電源電壓之間。主體MOS晶體管及存取MOS晶體管通過(guò)嵌入式柵極型MOS晶體管形成。
【專利說(shuō)明】
半導(dǎo)體存儲(chǔ)器裝置
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導(dǎo)體存儲(chǔ)器裝置，且尤其涉及揮發(fā)性半導(dǎo)體存儲(chǔ)器裝置，諸如靜態(tài)隨機(jī)存取存儲(chǔ)器(Static Random Access Memory ；SRAM)。
[0002]相關(guān)申請(qǐng)案的交叉
[0003]引用本申請(qǐng)案主張2015年3月26日申請(qǐng)的日本申請(qǐng)案第2015-064413號(hào)的優(yōu)先權(quán)。上述專利申請(qǐng)案的全文據(jù)此以引用的方式并入本文中，且構(gòu)成本說(shuō)明書的一部分。
【背景技術(shù)】
[0004]SRAM是揮發(fā)性半導(dǎo)體存儲(chǔ)器裝置，且可界定為不需要啟動(dòng)用于保持?jǐn)?shù)據(jù)的內(nèi)部電路的揮發(fā)性RAM。通常，正反器作用于保持?jǐn)?shù)據(jù)的構(gòu)件且其為RAM的基本結(jié)構(gòu)。歸因于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(Dynamic Random Access Memory ；DRAM)的引入，所述DRAM是為了保持?jǐn)?shù)據(jù)而需要再新的RAM，新增修飾語(yǔ)“靜態(tài)”以供區(qū)分。除了晶體管之外，用于達(dá)成正反器的電路元件包含電阻性元件(包含可變電阻性元件)及諸如電容器的被動(dòng)元件。然而，按照定義，即使不需要正反器動(dòng)作，只要為由包含晶體管及被動(dòng)元件的電路構(gòu)件進(jìn)行存儲(chǔ)，而不需要再新的元件即可被視為SRAM。
[0005][專利文獻(xiàn)]
[0006][專利文獻(xiàn)I]日本特許公開(kāi)專利2013-016581
[0007][專利文獻(xiàn)2]日本特許公開(kāi)專利2013-172090
[0008][專利文獻(xiàn)3]日本特許公開(kāi)專利2014-138141
[0009][專利文獻(xiàn)4]日本特許公開(kāi)專利2014-175647
[0010][專利文獻(xiàn)5]PCT 公開(kāi)案 2011/024%6
[0011][專利文獻(xiàn)6] PCT 公開(kāi)案 2011/108768
[0012][專利文獻(xiàn)7]日本特許公開(kāi)專利2004-153037(圖44)
[0013][專利文獻(xiàn)8]日本特許公開(kāi)專利2005-012109(圖12)
[0014][非專利文獻(xiàn)]
[0015][非專利文獻(xiàn)I]Kihara Yuji等人的「使用DRAM技術(shù)之新SRAM」(電子通訊協(xié)會(huì)雜志文章，C，電子學(xué)，J89-C (10)，725至734頁(yè)，2006年10月I日)
[0016][非專利文獻(xiàn)2]KiharaYuji等人的「用于軟性誤差反制之超SRAM技術(shù)」(電子通訊協(xié)會(huì)雜志文章，C，電子學(xué)，J90-C(4)，378至389頁(yè)，2007年4月I日)
[0017][非專利文獻(xiàn)3]M.Yamaoka等人的「使用薄盒式FD-SOI電晶體之具有經(jīng)擴(kuò)展之操作裕度及經(jīng)減少之待用泄漏的SRAM電路」(IEEE固態(tài)電路期刊，第41卷，編號(hào)11，2366至2372 頁(yè)，2006 年 11 月)
[0018][非專利文獻(xiàn)4]MYamada等人的「具有H1-C結(jié)構(gòu)之動(dòng)態(tài)RAM之軟性誤差改良」(1980年國(guó)際電子元件會(huì)議技術(shù)摘要，578至581頁(yè)，1980年)
[0019]圖1a至圖1c是說(shuō)明關(guān)于SRAM的存儲(chǔ)器單元的3個(gè)類型的現(xiàn)有技術(shù)構(gòu)造實(shí)例的電路圖。如圖1a至圖1c中所展示，SRAM可經(jīng)分類為如圖1a中所展示的CMOS型SRAM、圖Ib中所展示的TFT負(fù)載型SRAM以及圖1c中所展示的高電阻型SRAM(例如，參考專利文獻(xiàn)I至4，非專利文獻(xiàn)I至2)。下文提供描述。
[0020](I)CMOS 型 SRAM (圖1a)
[0021]使用CMOS型存儲(chǔ)器單元的SRAM包含4個(gè)MOS晶體管QlOl至Q104，其形成用于保持在節(jié)點(diǎn)P1、P2之間反相的數(shù)據(jù)的I個(gè)位的閂鎖，及2個(gè)存取MOS晶體管Q105、Q106，其中所述晶體管均位于位線BL、BL’與字符線WL之間。所述SRAM是更有效使用CMOS制作工藝的存儲(chǔ)器裝置。由于存儲(chǔ)器單元通過(guò)與周邊電路相同的CMOS形成且存儲(chǔ)器單元也具有優(yōu)良特性，故不需要存儲(chǔ)器單元的特殊構(gòu)造。因此，其是在CMOS制作工藝登場(chǎng)的時(shí)代以來(lái)所使用的傳統(tǒng)技術(shù)。然而，隔離所包含的主體晶體管是總數(shù)為6的2個(gè)P-通道晶體管及4個(gè)N-通道晶體管，需要隔離2類晶體管會(huì)導(dǎo)致大存儲(chǔ)器單元尺寸及成本增加的問(wèn)題。CMOS型存儲(chǔ)器單元的特性的優(yōu)點(diǎn)在于低啟動(dòng)電壓特性及低待用電流特性。
[0022](2)高電阻負(fù)載型SRAM(圖1c)
[0023]在高電阻負(fù)載型SRAM中，負(fù)載通過(guò)高電阻元件HRl、HR2形成，且高電阻由具有受抑制的雜質(zhì)濃度的多晶硅構(gòu)成。所包含的主體晶體管的數(shù)目為4個(gè)N-通道晶體管且因此不需要隔離區(qū)域。因此，可將存儲(chǔ)器單元制得較小且可減少成本。然而，為達(dá)成穩(wěn)定的正反器特性，需要將用作反相器的N-通道晶體管的尺寸設(shè)定為比用作存取柵極的N-通道晶體管大約3倍。取決于所述結(jié)構(gòu)，事實(shí)上，與CMOS SRAM相比的面積差大約為20%。
[0024]TFT 負(fù)載型 SRAM (圖1b)
[0025]TFT負(fù)載型SRAM使用通過(guò)作為負(fù)載的稱為薄膜晶體管(Thin Film Transistor ；TFT)的多晶硅達(dá)成晶體管動(dòng)作的TFT型MOS晶體管Q101T、Q102T，且所述SRAM經(jīng)開(kāi)發(fā)以用于相對(duì)高電阻抑制待用電流。因?yàn)榫w管通過(guò)多晶硅形成，故開(kāi)/關(guān)比率并不與主體晶體管相當(dāng)。然而，經(jīng)由與高電阻多晶硅技術(shù)組合，待用電流可經(jīng)抑制至與CMOS類型相當(dāng)?shù)某潭取?br>[0026]在單一單元低功率(Low Power ;LP) SRAM中，隨著技術(shù)變化使用以上提及的3類存儲(chǔ)器單元。對(duì)CMOS型SRAM有利的特性是其低啟動(dòng)電壓特性及低待用電流特性。然而，不能夠在電源電壓高時(shí)證實(shí)所述優(yōu)勢(shì)。由于除CMOS型SRAM外的存儲(chǔ)器單元也將針對(duì)5V或3V的電源電壓充分起作用，故不存在問(wèn)題。與高電阻負(fù)載類型相比，CMOS型SRAM的待用電流特性確實(shí)優(yōu)良，但通過(guò)增加高電阻的電阻值，適當(dāng)抑制是可能的。因此，所述兩種類型在價(jià)格與特性之間的平衡下共存。歸因于市場(chǎng)價(jià)格問(wèn)題，高電阻負(fù)載類型具有優(yōu)勢(shì)。此情況持續(xù)一段時(shí)間，但隨著小型化的發(fā)展，低電壓應(yīng)用相應(yīng)地發(fā)展且為SRAM技術(shù)帶來(lái)變化。在低于1.8V的低電壓中，其中動(dòng)作特性僅通過(guò)N-通道晶體管判定的高電阻負(fù)載型及TFT負(fù)載型SRAM，低電壓動(dòng)作是困難的。以此方式，其中低電壓動(dòng)作特性優(yōu)良的CMOS類型作為存儲(chǔ)器單元而盛行。目前，存在以小容量在單一單元SRAM中制造的TFT負(fù)載型SRAM。
[0027]高速SRAM基本上是存儲(chǔ)器單元的類型，所述高速SRAM類似于LPSRAM，但用于決定存儲(chǔ)器單元的觀點(diǎn)略有不同。自高速性的觀點(diǎn)來(lái)看，具有較小存儲(chǔ)器尺寸的高電阻負(fù)載型SRAM具有優(yōu)勢(shì)。原因在于，可減少存儲(chǔ)器單元陣列及周邊部件中的布線長(zhǎng)度。另外，因?yàn)橥ǔ２恍枰痛秒娏鳎訡MOS SRAM的特性也無(wú)法發(fā)揮。以此方式，曾經(jīng)典型的是在高速SRAM中采用高電阻負(fù)載型SRAM。然而，低電壓動(dòng)作特性類似地變得對(duì)于高速SRAM而言是重要的。所述情況是由于針對(duì)高速性及降低動(dòng)作電流而使用最先進(jìn)的小型化技術(shù)所導(dǎo)致的。為了小型化，需要抑制施加至存儲(chǔ)器單元的電源電壓。因此，已采用低電壓動(dòng)作優(yōu)良的CMOS型SRAM。在內(nèi)建式SRAM中，廣泛使用CMOS型SRAM，是因?yàn)槭聦?shí)上，其是采用邏輯電路中所使用的CMOS的原理。
[0028]以此方式，關(guān)于現(xiàn)有技術(shù)領(lǐng)域的SRAM的問(wèn)題如下。
[0029](I)存儲(chǔ)器單元尺寸相對(duì)大，存儲(chǔ)器成本也增加。
[0030](2)因放射線發(fā)生軟性誤差及閉鎖。
[0031](3)待用電流相對(duì)大。
[0032](4)希望較低低電壓動(dòng)作。
[0033]與現(xiàn)有技術(shù)領(lǐng)域相比，本發(fā)明的目的在于提供揮發(fā)性半導(dǎo)體存儲(chǔ)器裝置以解決以上問(wèn)題，使存儲(chǔ)器大小較小及存儲(chǔ)器成本較低，防止軟性誤差及閉鎖，降低待用電流以及達(dá)成較低低電壓動(dòng)作。

【發(fā)明內(nèi)容】

[0034]第一發(fā)明的半導(dǎo)體存儲(chǔ)器裝置，其為電容器存儲(chǔ)器類型，此半導(dǎo)體存儲(chǔ)器裝置包含2個(gè)TFT型P-通道MOS晶體管及2個(gè)主體N-通道MOS晶體管，所述晶體管形成用于保持在第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間反相的數(shù)據(jù)的閂鎖；第一主體存取MOS晶體管，其根據(jù)字符線的電壓切換第一節(jié)點(diǎn)以連接至或不連接至第一位線；第二主體存取MOS晶體管，其根據(jù)字符線的電壓切換第二節(jié)點(diǎn)以連接至或不連接至第二位線；第一電容器，其設(shè)置于第一節(jié)點(diǎn)與所定的電源電壓之間；以及第二電容器，其設(shè)置于第二節(jié)點(diǎn)與上述電源電壓之間，其中2個(gè)主體N-通道MOS晶體管、第一存取MOS晶體管及第二存取MOS晶體管通過(guò)嵌入式柵極型MOS晶體管形成。
[0035]第二發(fā)明的半導(dǎo)體存儲(chǔ)器裝置，其為電容器存儲(chǔ)器類型，所述半導(dǎo)體存儲(chǔ)器裝置包含2個(gè)TFT型P-通道MOS晶體管及2個(gè)TFT型N-通道MOS晶體管，所述晶體管形成用于保持在第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間反相的數(shù)據(jù)的閂鎖；第一主體存取MOS晶體管，其根據(jù)字符線的電壓切換第一節(jié)點(diǎn)以連接至或不連接至第一位線；第二主體存取MOS晶體管，其根據(jù)字符線的電壓切換第二節(jié)點(diǎn)以連接至或不連接至第二位線；第一電容器，其設(shè)置于第一節(jié)點(diǎn)與所定的電源電壓之間；以及第二電容器，其設(shè)置于第二節(jié)點(diǎn)與上述電源電壓之間，其中4個(gè)TFT型MOS晶體管分別是垂直型的TFT型MOS晶體管，且包含第一 P-通道MOS晶體管、第二 P-通道MOS晶體管、第一 N-通道MOS晶體管以及第二 N-通道MOS晶體管，其中第一 P-通道MOS晶體管與第一 N-通道MOS晶體管具有同一柵極并形成第一反相器，且第二 P-通道MOS晶體管與第二 N-通道MOS晶體管具有同一柵極并形成第二反相器。
[0036]第三發(fā)明的半導(dǎo)體存儲(chǔ)器裝置，其為電容器存儲(chǔ)器類型，所述半導(dǎo)體存儲(chǔ)器裝置包含用于保持在第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間反相的數(shù)據(jù)的2個(gè)TFT型P-通道MOS晶體管；第一主體存取MOS晶體管，其根據(jù)字符線的電壓切換第一節(jié)點(diǎn)以連接至或不連接至第一位線；第二主體存取MOS晶體管，其根據(jù)字符線的電壓切換第二節(jié)點(diǎn)以連接至或不連接至第二位線；第一電容器，其設(shè)置于第一節(jié)點(diǎn)與所定的電源電壓之間；以及第二電容器，其設(shè)置于第二節(jié)點(diǎn)與電源電壓之間，其中第一存取MOS晶體管及第二存取MOS晶體管具有泄漏功能，其中根據(jù)第二節(jié)點(diǎn)的電壓通過(guò)泄漏功能控制第一存取MOS晶體管且根據(jù)第一節(jié)點(diǎn)的電壓通過(guò)泄漏功能控制第二存取MOS晶體管。
[0037]在本發(fā)明的實(shí)施例中，第一存取MOS晶體管及第二存取MOS晶體管具有SOI結(jié)構(gòu)并分別具有背柵極控制端子，且還包含第三電容器，其設(shè)置于第二節(jié)點(diǎn)與第一存取MOS晶體管的背柵極控制端子之間；及第四電容器，其設(shè)置于第一節(jié)點(diǎn)與第二存取MOS晶體管的背柵極控制端子之間。
[0038]在本發(fā)明的實(shí)施例中，第一存取MOS晶體管及第二存取MOS晶體管具有金屬-氧化物-氮化物-氧化物-半導(dǎo)體結(jié)構(gòu)或所定的柵極結(jié)構(gòu)；第一存取MOS晶體管及第二存取MOS晶體管分別具有子?xùn)艠O；第二節(jié)點(diǎn)連接至第一存取MOS晶體管的子?xùn)艠O；且第一節(jié)點(diǎn)連接至第二存取MOS晶體管的子?xùn)艠O。
[0039]在本發(fā)明的實(shí)施例中，第一電容器及第二電容器通過(guò)在一對(duì)金屬膜之間包夾氧化鉿膜或氧化鋯膜而形成。
[0040]第四發(fā)明的半導(dǎo)體存儲(chǔ)器裝置，其為電容器存儲(chǔ)器類型，所述半導(dǎo)體存儲(chǔ)器裝置包含用于保持在第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間反相的數(shù)據(jù)的第一 TFT型P-通道MOS晶體管及第二 TFT型P-通道MOS晶體管；第一主體存取MOS晶體管，其根據(jù)字符線的電壓切換第一節(jié)點(diǎn)以連接至或不連接至第一位線；第二主體存取MOS晶體管，其根據(jù)字符線的電壓切換第二節(jié)點(diǎn)以連接至或不連接至第二位線，其中第一 TFT型P-通道MOS晶體管包含設(shè)置于第一節(jié)點(diǎn)與所定的電源電壓之間的一體形成的第一電容器，且第二 TFT型P-通道MOS晶體管包含設(shè)置于第二節(jié)點(diǎn)與所述電源電壓之間的一體形成的第二電容器。
[0041]在本發(fā)明的實(shí)施例中，第一存取MOS晶體管及第二存取MOS晶體管具有泄漏功能，根據(jù)第二節(jié)點(diǎn)的電壓通過(guò)泄漏功能控制第一存取MOS晶體管且根據(jù)第一節(jié)點(diǎn)的電壓通過(guò)泄漏功能控制第二存取MOS晶體管。
[0042]在本發(fā)明的實(shí)施例中，第一存取MOS晶體管及第二存取MOS晶體管具有SOI結(jié)構(gòu)并分別具有背柵極控制端子，且還包含第三電容器，其設(shè)置于第一存取MOS晶體管的第二節(jié)點(diǎn)與背柵極控制端子之間；及第四電容器，其設(shè)置于第二存取MOS晶體管的第一節(jié)點(diǎn)與背柵極控制端子之間。
[0043]在本發(fā)明的實(shí)施例中，第一存取MOS晶體管及第二存取MOS晶體管具有金屬-氧化物-氮化物-氧化物-半導(dǎo)體結(jié)構(gòu)或所定的柵極結(jié)構(gòu)；第一存取MOS晶體管及第二存取MOS晶體管分別具有子?xùn)艠O；第二節(jié)點(diǎn)連接至第一存取MOS晶體管的子?xùn)艠O；且第一節(jié)點(diǎn)連接至第二存取MOS晶體管的子?xùn)艠O。
[0044]本發(fā)明提供具有較小存儲(chǔ)器尺寸及較低存儲(chǔ)器成本的半導(dǎo)體存儲(chǔ)器裝置，且防止軟性誤差及閉鎖，降低待用電流并達(dá)成與現(xiàn)有技術(shù)領(lǐng)域相比較低的電壓動(dòng)作。
【附圖說(shuō)明】
[0045]圖1a至圖1c為說(shuō)明關(guān)于SRAM的存儲(chǔ)器單元的3個(gè)類型的現(xiàn)有技術(shù)構(gòu)造實(shí)例的電路圖；
[0046]圖2為說(shuō)明關(guān)于本發(fā)明的實(shí)施例1的存儲(chǔ)電容器類型的SRAM的構(gòu)造實(shí)例的電路圖；
[0047]圖3為說(shuō)明圖2的存儲(chǔ)電容器類型的SRAM的一部分的構(gòu)造的縱向剖面視圖；
[0048]圖4為說(shuō)明關(guān)于本發(fā)明的實(shí)施例2的存儲(chǔ)電容器類型的SRAM的構(gòu)造實(shí)例的電路圖；
[0049]圖5為說(shuō)明圖4的存儲(chǔ)電容器類型的SRAM的構(gòu)造的一部分的縱向剖面視圖；
[0050]圖6為說(shuō)明關(guān)于本發(fā)明的實(shí)施例3的存儲(chǔ)電容器類型的SRAM的構(gòu)造實(shí)例的電路圖；
[0051]圖7為說(shuō)明用于圖6的存儲(chǔ)電容器類型的SRAM中的絕緣體上硅(silicon oninsulator ；S0I)類型的存取MOS晶體管Q5L、Q6L的構(gòu)造的縱向剖面視圖；。
[0052]圖8為說(shuō)明關(guān)于本發(fā)明的實(shí)施例4的存儲(chǔ)電容器類型的SRAM的構(gòu)造實(shí)例的電路圖；
[0053]圖9A為沿著圖9B的線A-A’說(shuō)明用于圖8的存儲(chǔ)電容器類型的SRAM中的存取MOS晶體管Q5M、Q6M的構(gòu)造實(shí)例I的縱向剖面視圖；
[0054]圖9B為圖9A的存取MOS晶體管Q5M、Q6M的俯視圖；
[0055]圖1OA為沿著圖1OB的線B_B’說(shuō)明用于圖8的存儲(chǔ)電容器類型的SRAM中的存取MOS晶體管Q5M、Q6M的構(gòu)造實(shí)例2的縱向剖面視圖；
[0056]圖1OB為圖1OA的存取MOS晶體管Q5M、Q6M的俯視圖；
[0057]圖1lA為沿著圖1lB的線C_C’說(shuō)明用于圖8的存儲(chǔ)電容器類型的SRAM中的存取MOS晶體管Q5M、Q6M的構(gòu)造實(shí)例3的縱向剖面視圖；
[0058]圖1lB為圖1lA的存取MOS晶體管Q5M、Q6M的俯視圖；
[0059]圖12A為沿著圖1OB的線D_D’說(shuō)明用于圖8的存儲(chǔ)電容器類型的SRAM中的存取MOS晶體管Q5M、Q6M的構(gòu)造實(shí)例4的縱向剖面視圖；
[0060]圖12B為圖12A的存取MOS晶體管Q5M、Q6M的俯視圖；
[0061]圖13為說(shuō)明關(guān)于本發(fā)明的實(shí)施例5的存儲(chǔ)電容器類型的SRAM的構(gòu)造實(shí)例的電路圖；
[0062]圖14為說(shuō)明TFT型MOS晶體管Q1C、Q2C的構(gòu)造實(shí)例I的縱向剖面視圖，所述晶體管具有適合用于圖13的存儲(chǔ)電容器類型的SRAM的大容量電容器；
[0063]圖15A為說(shuō)明TFT型MOS晶體管QIC、Q2C的構(gòu)造實(shí)例2的縱向剖面視圖，所述晶體管具有適合用于圖13的存儲(chǔ)電容器類型的SRAM的大容量電容器；
[0064]圖15B為說(shuō)明具有圖15A的大電容式電容器的TFT型MOS晶體管Q1C、Q2C的基本構(gòu)造的縱向剖面視圖；
[0065]圖16為說(shuō)明圖13的存儲(chǔ)電容器類型的SRAM的一部分的構(gòu)造實(shí)例I的縱向剖面視圖；
[0066]圖17為說(shuō)明圖13的存儲(chǔ)電容器類型的SRAM的一部分的構(gòu)造實(shí)例2的縱向剖面視圖；
[0067]圖18為說(shuō)明關(guān)于本發(fā)明的實(shí)施例6的存儲(chǔ)電容器類型的SRAM的構(gòu)造實(shí)例的電路圖；
[0068]圖19為說(shuō)明關(guān)于本發(fā)明的實(shí)施例7的存儲(chǔ)電容器類型的SRAM的構(gòu)造實(shí)例的電路圖；
[0069]圖20為說(shuō)明關(guān)于本發(fā)明的實(shí)施例8的存儲(chǔ)電容器類型的SRAM的構(gòu)造實(shí)例的電路圖。
[0070]符號(hào)說(shuō)明
[0071]1:半導(dǎo)體基板
[0072]IP:p-阱區(qū)
[0073]2、3、4、4，、5、6、7、8、10、20、B1、BIB:絕緣膜
[0074]11、12、21、22:電極膜
[0075]70:高介電膜
[0076]71、72:導(dǎo)電膜
[0077]81、82、83、84、85、86、87:導(dǎo)電通孔
[0078]91、92、93、94、TD:導(dǎo)電接點(diǎn)
[0079]BD、LD、TD:漏極區(qū)
[0080]BG、HG1、HG2、LG:柵極
[0081]BL、BL’:位線
[0082]BLG:泄漏柵極
[0083]BS、LS、RS、TS、TS1、TS3::源極區(qū)
[0084]C1、C2:電容器
[0085]HC、LC:通道區(qū)
[0086]HD、LDD:漏極
[0087]HG、TG:柵極區(qū)
[0088]HH:高介電區(qū)
[0089]HR1、HR2:高電阻元件
[0090]HS、LSS:源極
[0091]LB:子?xùn)艠O
[0092]LBB:導(dǎo)電接點(diǎn)
[0093]LBO:薄埋入氧化物層
[0094]LP:P+雜質(zhì)區(qū)
[0095]LT:背柵極控制端子
[0096]LW:講接點(diǎn)
[0097]P1、P2:節(jié)點(diǎn)
[0098]Ql、Q101、Q102、Q103、Q104、Q1T、Q2、Q2T、Q3、Q3T、Q4、Q4T、Q5、Q6:M0S 晶體管
[0099]Q101T、Q102T:TFT 型 MOS 晶體管
[0100]Q105、Q106:存取 MOS 晶體管
[0101]Q1C、Q2C:電容器TFT型MOS晶體管
[0102]Q5、Q6:N-通道存取MOS晶體管
[0103]Q5L、Q6L:埋入柵極型MOS晶體管
[0104]Q5M、Q6M:主體泄漏型MOS晶體管
[0105]RG:嵌入式型柵極區(qū)
[0106]TC: TFT 型 P-通道區(qū)
[0107]TCN:N-通道區(qū)
[0108]TCP:P-通道區(qū)
[0109]WL:字符線
【具體實(shí)施方式】
[0110]現(xiàn)將詳細(xì)參考本發(fā)明的優(yōu)選實(shí)施例，其實(shí)例說(shuō)明于隨附的附圖中。在任何有可能之處，在附圖及描述中使用相同參考數(shù)字來(lái)指代相同或類似部分。
[0111]實(shí)施例1
[0112]圖2是說(shuō)明關(guān)于本發(fā)明的實(shí)施例1的存儲(chǔ)電容器類型的SRAM的構(gòu)造實(shí)例的電路圖。圖3是說(shuō)明圖2的存儲(chǔ)電容器類型的SRAM的一部分的構(gòu)造的縱向剖面視圖。
[0113]參看圖2，關(guān)于實(shí)施例1的存儲(chǔ)電容器類型的SRAM包含形成閂鎖的4個(gè)MOS晶體管Q1T、Q2T、Q3、Q4及均位于位線BL、BL’與字符線WL之間的2個(gè)N-通道存取MOS晶體管Q5、Q6。此處，MOS晶體管Q1T、Q2T是TFT型P-通道MOS晶體管且其他4個(gè)MOS晶體管Q3至Q6是嵌入式柵極型N-通道主體晶體管(例如，參考專利文獻(xiàn)I)。在MOS晶體管的半導(dǎo)體層結(jié)構(gòu)中，電流存儲(chǔ)電容器類型的SRAM的特征在于:嵌入式柵極通過(guò)形成用于收納柵電極的嵌入式及接著在其內(nèi)部中形成柵電極而構(gòu)成。
[0114]另外，參看圖3，(例如)通過(guò)在電極膜11、12之間包夾由氧化鉿(或氧化鋯)構(gòu)成的絕緣膜10而形成電容器Cl。(例如)通過(guò)在電極膜21、22之間包夾由氧化鉿(或氧化鋯)構(gòu)成的絕緣膜20而形成電容器C2。
[0115]在圖2中，位線BL經(jīng)由存取MOS晶體管Q5的源極及漏極而連接至節(jié)點(diǎn)Pl。另外，位線BL’經(jīng)由存取MOS晶體管Q6的源極及漏極而連接至節(jié)點(diǎn)P2。此外，字符線WL經(jīng)連接至存取MOS晶體管Q5、Q6的每一柵極。節(jié)點(diǎn)Pl經(jīng)由電容器Cl而連接至電源電壓Vdd/2，且經(jīng)連接至MOS晶體管Q1T、Q3的每一漏極及MOS晶體管Q2T、Q4的每一柵極。節(jié)點(diǎn)P2經(jīng)由電容器C2而連接至電源電壓Vdd/2，且經(jīng)連接至MOS晶體管Q2T、Q4的每一漏極及MOS晶體管Q1T、Q3的每一柵極。MOS晶體管Q1T、Q2T的每一源極與電源電壓Vdd連接且晶體管Q3、Q4的每一源極連接至接地。
[0116]在上文經(jīng)構(gòu)造的存儲(chǔ)電容器類型的SRAM中，MOS晶體管Q1T、Q3形成第一反相器且MOS晶體管Q2T、Q4形成第二反相器。通過(guò)以環(huán)路形狀在彼此相對(duì)的方向上并列連接第一反相器及第二反相器來(lái)形成用于保持在節(jié)點(diǎn)P1、P2之間反相的數(shù)據(jù)的I個(gè)位的閂鎖。此處，例如，當(dāng)MOS晶體管Q1T、Q4接通且MOS晶體管Q2T、Q3關(guān)閉時(shí)，高電平電壓在節(jié)點(diǎn)Pl處引入且通過(guò)電容器Cl存儲(chǔ)及保持，且低電平電壓在節(jié)點(diǎn)P2處引入。存取MOS晶體管Q5根據(jù)字符線WL的電壓選擇性地在是否將節(jié)點(diǎn)Pl連接至位線BL之間切換。另外，存取MOS晶體管Q6根據(jù)字符線WL的電壓選擇性地在是否將節(jié)點(diǎn)P2連接至位線BL’之間切換。
[0117]位線BL通過(guò)電源電壓Vdd預(yù)充電且通過(guò)電容器Cl及MOS晶體管Q1T、Q3或通過(guò)電容器C2以及MOS晶體管Q2T、Q4驅(qū)動(dòng)并在O至Vdd(例如，IV)之間變化。字符線WL通過(guò)高電壓Vpp驅(qū)動(dòng)且在Vkk (例如，-0.5V)與Vpp (例如，2V)之間變化。以此方式，可達(dá)成在低電源電壓下的高速操作。
[0118]在圖3中，圖2的存儲(chǔ)電容器類型的SRAM形成于半導(dǎo)體基板I上層合的多個(gè)絕緣膜2至絕緣膜8上。分別通過(guò)半導(dǎo)體基板I中的漏極區(qū)RD、嵌入式型柵極區(qū)RG以及源極區(qū)RS來(lái)形成存取MOS晶體管Q5、Q6。MOS晶體管Q5的漏極區(qū)RD經(jīng)由導(dǎo)電通孔83而連接至位線BL。MOS晶體管Q6的漏極區(qū)RD經(jīng)由導(dǎo)電通孔86而連接至位線BL’。另外，MOS晶體管Q5的嵌入式型柵極區(qū)RG經(jīng)連接至形成柵電極的導(dǎo)電接點(diǎn)93。MOS晶體管Q6的嵌入式型柵極區(qū)RG經(jīng)連接至形成的導(dǎo)電接點(diǎn)94。此外，MOS晶體管Q5的源極區(qū)RS經(jīng)由導(dǎo)電通孔84與MOS晶體管Ql的導(dǎo)電接點(diǎn)DB連接。MOS晶體管Q6的源極區(qū)RS經(jīng)由導(dǎo)電通孔85與MOS晶體管Q2的導(dǎo)電接點(diǎn)DB連接。
[0119]MOS晶體管Ql包含在絕緣膜4’的層中形成的導(dǎo)電接點(diǎn)DB、源極區(qū)TS、TFT型P-通道區(qū)TC，及在絕緣膜4的層中鄰接形成的漏極區(qū)TD，以及在絕緣膜5的層中形成的柵極區(qū)TG,以便形成垂直類型的TFT型MOS晶體管Ql。MOS晶體管Ql的柵極區(qū)TG經(jīng)由絕緣膜6的層中形成的導(dǎo)電通孔81而連接至導(dǎo)電接點(diǎn)91，且導(dǎo)電節(jié)點(diǎn)91與電容器Cl的電極膜11連接。另外，MOS晶體管Q2包含在絕緣膜4’的層中形成的導(dǎo)電接點(diǎn)DB、源極區(qū)TS、TFT型P-通道區(qū)TC，及在絕緣膜4的層中鄰接形成的漏極區(qū)TD，以及在絕緣膜5的層中形成的柵極區(qū)TG，以便形成垂直類型的TFT型MOS晶體管Q2。MOS晶體管Q2的柵極區(qū)TG經(jīng)由絕緣膜6的層中形成的導(dǎo)電通孔82而連接至導(dǎo)電接點(diǎn)92，且導(dǎo)電節(jié)點(diǎn)92與電容器C2的電極膜21連接。
[0120]圖2中的MOS晶體管Ql、Q2通過(guò)垂直類型的TFT型MOS晶體管形成，但其不應(yīng)理解為對(duì)本發(fā)明的限制。柵極區(qū)TG、源極區(qū)TS以及漏極區(qū)TD可在水平方向上鄰接形成以便形成普通水平類型的TFT型P-通道MOS晶體管。
[0121]與實(shí)施例1相關(guān)的以上構(gòu)造的存儲(chǔ)電容器類型的SRAM包含2個(gè)TFT型P-通道MOS晶體管Q1T、Q2T、4個(gè)嵌入式柵極型MOS晶體管Q3至Q6以及2個(gè)電容器C1、C2，以使得存儲(chǔ)電容器類型的SRAM可使用先進(jìn)制作工藝形成，且與現(xiàn)有技術(shù)領(lǐng)域相比，可達(dá)成在低電源電壓下的高速操作。
[0122]實(shí)施例2
[0123]圖4是說(shuō)明關(guān)于本發(fā)明的實(shí)施例2的存儲(chǔ)電容器類型的SRAM的構(gòu)造實(shí)例的電路圖。圖5是說(shuō)明圖4的存儲(chǔ)電容器類型的SRAM的構(gòu)造的一部分的縱向剖面視圖。
[0124]比較關(guān)于圖4中的實(shí)施例2的存儲(chǔ)電容器類型的SRAM與關(guān)于圖2中的實(shí)施例1的存儲(chǔ)電容器類型的SRAM，差異描述如下。
[0125](I)包含TFT型N-通道MOS晶體管Q3T、Q4T以分別代替圖2的主體MOS晶體管Q3、Q40
[0126](2)通過(guò)具有圖5的同一柵極區(qū)TG的垂直類型的整合式TFT型MOS晶體管Q1T、Q3T來(lái)形成TFT型MOS晶體管Q1T、Q3T。
[0127](3)通過(guò)具有圖5的同一柵極區(qū)TG的垂直類型的整合式TFT型MOS晶體管Q2T、Q4T來(lái)形成TFT型MOS晶體管Q2T、Q4T。
[0128]在圖5中，MOS晶體管Q1T、Q3T形成第一反相器，且MOS晶體管Q2T、Q4T形成第二反相器。存取MOS晶體管Q5、Q6包含分別在半導(dǎo)體基板I處鄰接形成的漏極區(qū)BD、埋入型柵極區(qū)BG及源極區(qū)BS，以便形成埋入柵極型MOS晶體管(例如，參考專利文獻(xiàn)6)。另外，用于埋入的絕緣膜BI形成于每一柵極區(qū)BG上。MOS晶體管Q5的源極區(qū)BS經(jīng)由絕緣層2、3處形成的導(dǎo)電通孔84而連接至MOS晶體管Q1T、Q3T的導(dǎo)電接點(diǎn)TD。此外，MOS晶體管Q6的源極區(qū)BS經(jīng)由絕緣層2、3處形成的導(dǎo)電通孔85而連接至MOS晶體管Q2T、Q4T的導(dǎo)電接點(diǎn)TD0
[0129]MOS 晶體管 Q1T、Q3T 包含
[0130](I)在絕緣膜5的層中鄰接形成的N-通道區(qū)TCN、柵極區(qū)TG以及P-通道區(qū)TCP，
[0131](2)在絕緣膜6的層中鄰接形成的MOS晶體管QlT的源極區(qū)TSUMOS晶體管Q1T、Q3T的同一柵極區(qū)TG以及MOS晶體管Q3T的源極區(qū)TS3，
[0132]以便形成具有I個(gè)同一柵極區(qū)TG的垂直類型的整合TFT型MOS晶體管Q1T、Q3T。此處，MOS晶體管QlT是P-通道MOS晶體管且MOS晶體管Q3T是N-通道MOS晶體管。
[0133]MOS 晶體管 Q2T、Q4T 包含
[0134](I)在絕緣膜5的層中鄰接形成的N-通道區(qū)TCN、柵極區(qū)TG以及P-通道區(qū)TCP，
[0135](2)在絕緣膜6的層中鄰接形成的MOS晶體管Q2T的源極區(qū)TS2、M0S晶體管Q2T、Q4T的同一柵極區(qū)TG以及MOS晶體管Q4T的源極區(qū)TS4，
[0136]以便形成具有I個(gè)同一柵極區(qū)TG的垂直類型的整合TFT型MOS晶體管Q2T、Q4T。此處，MOS晶體管Q2T是P-通道MOS晶體管且MOS晶體管Q4T是N-通道MOS晶體管。
[0137]此外，MOS晶體管Q1T、Q3T的柵極區(qū)TG經(jīng)由導(dǎo)電通孔81而連接至電容器Cl的電極膜11。MOS晶體管Q1T、Q3T的柵極區(qū)TG經(jīng)由其導(dǎo)電接點(diǎn)TD、導(dǎo)電通孔87以及導(dǎo)電接點(diǎn)92而連接至MOS晶體管Q2T、Q4T的柵極區(qū)及電容器C2的電極膜21。
[0138]此外，在圖5中，類似于實(shí)施例1，(例如)通過(guò)在電極膜11、12之間包夾由氧化鉿(或氧化鋯)構(gòu)成的絕緣膜10而形成電容器Cl。類似于實(shí)施例1，(例如)通過(guò)在電極膜2U22之間包夾由氧化鉿(或氧化鋯)構(gòu)成的絕緣膜20而形成電容器C2。
[0139]在與實(shí)施例2相關(guān)的以上構(gòu)造的存儲(chǔ)電容器類型的SRAM中，每一對(duì)具有同一柵極區(qū)TG，且包含2對(duì)垂直類型的整合TFT型MOS晶體管Q1T、Q3T ;Q2T、Q4T ；2個(gè)埋入柵極型存取MOS晶體管Q5、Q6以及2個(gè)電容器Cl、C2，使得與現(xiàn)有技術(shù)領(lǐng)域相比，可達(dá)成具有高數(shù)據(jù)保持能力及顯著較小的存儲(chǔ)器大小的存儲(chǔ)電容器類型的SRAM。
[0140]實(shí)施例3
[0141]圖6是說(shuō)明關(guān)于本發(fā)明的實(shí)施例3的存儲(chǔ)電容器類型的SRAM的構(gòu)造實(shí)例的電路圖。圖7是說(shuō)明用于圖6的存儲(chǔ)電容器類型的SRAM中的絕緣體上硅(silicon oninsulator ；S0I)類型的存取MOS晶體管Q5L、Q6L的構(gòu)造的縱向剖面視圖。
[0142]比較關(guān)于圖6中的實(shí)施例3的存儲(chǔ)電容器類型的SRAM與關(guān)于圖2中的實(shí)施例1的存儲(chǔ)電容器類型的SRAM，如下描述差異。
[0143](I)包含具有背柵極控制端子LT的主體泄漏型MOS晶體管Q5L以代替存取MOS晶體管Q5。
[0144](2)包含電容器C3以代替MOS晶體管Q3，其中電容器C3的一端經(jīng)連接至節(jié)點(diǎn)P2且電容器C3的另一端經(jīng)連接至泄漏型MOS晶體管Q5L的背柵極控制端子LT。
[0145](3)包含具有背柵極控制端子LT的主體泄漏型MOS晶體管Q6L以代替存取MOS晶體管Q6。
[0146](4)包含電容器C4以代替MOS晶體管Q4，其中電容器C4的一端經(jīng)連接至節(jié)點(diǎn)Pl且電容器C4的另一端經(jīng)連接至泄漏型MOS晶體管Q6L的背柵極控制端子LT。
[0147]在圖7中，泄漏型MOS晶體管Q5L、Q6L包含
[0148](I)在半導(dǎo)體基板I處鄰接形成的源極區(qū)LS、通道區(qū)LC以及漏極區(qū)LD，
[0149](2)形成于通道區(qū)LC上的柵極LG，
[0150]以便形成具有淺溝槽隔離(Shallow Trench Isolat1n ；STI)結(jié)構(gòu)的絕緣體上娃(Silicon On Insulator ；S0I)型MOS晶體管(例如，參考非專利文獻(xiàn)3)。此處，穿過(guò)薄埋入氧化物層LBO在源極區(qū)LS、通道區(qū)LC以及漏極區(qū)LD的半導(dǎo)體基板I中的下側(cè)處形成P+雜質(zhì)區(qū)LP。P+雜質(zhì)區(qū)LP經(jīng)由阱接點(diǎn)LW連接至背柵極控制端子LT。
[0151]此處，SOI是一種增強(qiáng)CMOS LSI的高速特性及低功率消耗的技術(shù)?，F(xiàn)有集成電路上的M0SFETS使用PN接面的反向偏壓形成元件之間的隔離，但在寄生二極管與基板之間產(chǎn)生雜散電容，使得出現(xiàn)延遲信號(hào)及至基板的電流泄漏。為了減少雜散電容，絕緣層可形成在MOSFET的通道下方，以便減小雜散電容。此外，STI是一種用于隔離元件的方法，其中通過(guò)各向異性蝕刻在Si表面上形成凹槽，且在其中埋入諸如氧化物層的絕緣膜，且接著執(zhí)行平坦化以隔離元件。STI具有由于凹槽的側(cè)表面可變陡而使元件隔離區(qū)變窄的作用。
[0152]此外，類似于實(shí)施例1，TFT型MOS晶體管Q1T、Q2T可形成為垂直類型的TFT型MOS晶體管或可形成為普通水平類型的TFT型MOS晶體管。
[0153]在與實(shí)施例3相關(guān)的以上構(gòu)造的存儲(chǔ)電容器類型的SRAM中，(例如)在MOS晶體管QlT接通且MOS晶體管Q2T關(guān)閉時(shí)，節(jié)點(diǎn)Pl的高電平電壓可經(jīng)由電容器C4施加至具有SOI結(jié)構(gòu)的存取MOS晶體管Q6L的背柵極控制端子LT，且節(jié)點(diǎn)P2的低電平電壓可經(jīng)由電容器C3施加至具有SOI結(jié)構(gòu)的存取MOS晶體管Q5L的背柵極控制端子LT，且通過(guò)在待用期間保持位線BL在接地電壓下，與現(xiàn)有技術(shù)領(lǐng)域相比，可達(dá)成具有高數(shù)據(jù)保持能力及顯著較小的存儲(chǔ)器大小的存儲(chǔ)電容器類型的SRAM。
[0154]實(shí)施例4
[0155]圖8是說(shuō)明關(guān)于本發(fā)明的實(shí)施例4的存儲(chǔ)電容器類型的SRAM的構(gòu)造實(shí)例的電路圖。比較關(guān)于圖8中的實(shí)施例4的存儲(chǔ)電容器類型的SRAM與關(guān)于圖2中的實(shí)施例1的存儲(chǔ)電容器類型的SRAM，如下描述差異。
[0156](I)包含具有子?xùn)艠OLB的主體泄漏型MOS晶體管Q5M以代替存取MOS晶體管Q5。
[0157](2)節(jié)點(diǎn)P2連接至代替MOS晶體管Q3的泄漏型MOS晶體管Q5M的子?xùn)艠OLB。
[0158](3)包含具有子?xùn)艠OLB的主體泄漏型MOS晶體管Q6M以代替存取MOS晶體管Q6。
[0159](4)節(jié)點(diǎn)Pl連接至代替MOS晶體管Q4的泄漏型MOS晶體管Q6M的子?xùn)艠OLB。
[0160]此外，類似于實(shí)施例1，TFT型MOS晶體管Q1T、Q2T可形成為垂直類型的TFT型MOS晶體管或形成為普通水平類型的TFT型MOS晶體管。另外，在圖8中，(例如)通過(guò)在電極膜11、12之間包夾由氧化鉿(或氧化鋯)構(gòu)成的絕緣膜10而形成電容器Cl。(例如)通過(guò)在金屬膜21、22之間包夾由氧化鉿(或氧化鋯)構(gòu)成的絕緣膜20而形成電容器C2。
[0161]下文將描述圖8的存取MOS晶體管Q5M、Q6M的各種構(gòu)造實(shí)例。
[0162]圖9A是沿著圖9B的線A_A’說(shuō)明用于圖8的存儲(chǔ)電容器類型的SRAM中的存取MOS晶體管Q5M、Q6M的構(gòu)造實(shí)例I的縱向剖面視圖。圖9B是圖9A的存取MOS晶體管Q5M、Q6M的俯視圖。參看圖9A及圖9B，在存取MOS晶體管Q5M、Q6M中，N+漏極區(qū)LD及N+源極區(qū)LS形成在柵極LG的正下方，且分別在形成于半導(dǎo)體基板I中的P-阱區(qū)IP中在所述N+漏極區(qū)LD與所述N+源極區(qū)LS之間包夾通道區(qū)。漏極LDD形成于N+漏極區(qū)LD上并連接至位線BL，且源極LSS形成于N+源極區(qū)LS上。此外，子?xùn)艠OLB形成于柵極LG的側(cè)表面的漏極側(cè)處，以便包含且延伸越過(guò)源極區(qū)LS，以形成具有特殊柵極結(jié)構(gòu)(例如，參考專利文獻(xiàn)7)的泄漏型MOS晶體管Q5M、Q6M，所述特殊柵極結(jié)構(gòu)是所謂的金屬_氧化物_氮化物_氧化物-半導(dǎo)體(Metal-Oxide-Nitride-Oxide-Semiconductor ;F_M0N0S)結(jié)構(gòu)。另外，在圖9B且其后的附圖中，LBB是子?xùn)艠OLB的導(dǎo)電接點(diǎn)。
[0163]圖1OA是沿著圖1OB的線B_B’說(shuō)明用于圖8的存儲(chǔ)電容器類型的SRAM中的存取MOS晶體管Q5M、Q6M的構(gòu)造實(shí)例2的縱向剖面視圖。圖1OB是圖1OA的存取MOS晶體管Q5M、Q6M的俯視圖。比較圖1OA及圖1OB中的存取MOS晶體管Q5M、Q6M與圖9A及圖9B中的存取MOS晶體管Q5M、Q6M，子?xùn)艠OLB形成于柵極LG的側(cè)表面的漏極側(cè)處，以便包含但不延伸越過(guò)源極區(qū)LS，以形成具有特殊柵極結(jié)構(gòu)(例如，參考專利文獻(xiàn)7)的泄漏型MOS晶體管Q5M、Q6M，所述特殊柵極結(jié)構(gòu)是所謂的F-MONOS結(jié)構(gòu)。其他特征與圖9A及圖9B —樣。
[0164]圖1lA是沿著圖1lB的線C_C’說(shuō)明用于圖8的存儲(chǔ)電容器類型的SRAM中的存取MOS晶體管Q5M、Q6M的構(gòu)造實(shí)例3的縱向剖面視圖。圖1lB是圖1lA的存取MOS晶體管Q5M、Q6M的俯視圖。比較圖1lA及圖1lB中的存取MOS晶體管Q5M、Q6M與圖9A及圖9B中的存取MOS晶體管Q5M、Q6M，子?xùn)艠OLB形成于柵極LG的側(cè)表面的漏極側(cè)處，以形成具有特殊柵極結(jié)構(gòu)(例如，參考專利文獻(xiàn)4)的泄漏型MOS晶體管Q5M、Q6M，所述特殊柵極結(jié)構(gòu)是所謂的金屬_氧化物_氮化物_氧化物_半導(dǎo)體(Metal-Oxide-Nitride-Oxide-Semiconductor ；F-M0N0S)結(jié)構(gòu)。其他特征與圖9A及圖9B或圖1OA及圖1OB相同。
[0165]圖12A是沿著圖1OB的線D_D’說(shuō)明用于圖8的存儲(chǔ)電容器類型的SRAM中的存取MOS晶體管Q5M、Q6M的構(gòu)造實(shí)例4的縱向剖面視圖。圖12B是圖12A的存取MOS晶體管Q5M、Q6M的俯視圖。比較圖12A及圖12B中的存取MOS晶體管Q5M、Q6M與圖9A及圖9B中或圖1OA及圖1OB中的存取MOS晶體管Q5M、Q6M，子?xùn)艠OLB經(jīng)形成延伸，以使得寬度自柵極LG的上側(cè)變至柵極LG中變窄，以形成具有特殊柵極結(jié)構(gòu)(例如，參考專利文獻(xiàn)8)的泄漏型MOS晶體管Q5M、Q6M，所述特殊柵極結(jié)構(gòu)是在所謂超SRAM中使用的結(jié)構(gòu)。其他特征與圖9A及圖9B或圖1OA及圖1OB相同。
[0166]在與實(shí)施例4相關(guān)的以上構(gòu)造的存儲(chǔ)電容器類型的SRAM中，(例如)在MOS晶體管QlT接通且MOS晶體管Q2T關(guān)閉時(shí)，節(jié)點(diǎn)Pl的高電平電壓可經(jīng)施加至存取MOS晶體管Q6M的子?xùn)艠OLB，且節(jié)點(diǎn)P2的低電平電壓可經(jīng)施加至存取MOS晶體管Q5M的子?xùn)艠OLB，且在待用期間保持位線BL在接地電壓下。另外，存取MOS晶體管Q5M、Q6M包含MONOS結(jié)構(gòu)(圖9A至圖10B)，或使子?xùn)艠OLB自柵極LG的上側(cè)延伸至柵極LG中的特殊柵極結(jié)構(gòu)(圖1lA及圖11B)。以此方式，存取MOS晶體管Q5M、Q6M具有泄漏功能，且所述泄漏功能通過(guò)閂鎖的節(jié)點(diǎn)P1、P2保持的存儲(chǔ)器層級(jí)判定。因此，與現(xiàn)有技術(shù)領(lǐng)域相比，可達(dá)成具有高數(shù)據(jù)保持能力及顯著較小的存儲(chǔ)器大小的存儲(chǔ)電容器類型的SRAM。
[0167]實(shí)施例5
[0168]圖13是說(shuō)明關(guān)于本發(fā)明的實(shí)施例5的存儲(chǔ)電容器類型的SRAM的構(gòu)造實(shí)例的電路圖。比較關(guān)于圖13中的實(shí)施例5的存儲(chǔ)電容器類型的SRAM與關(guān)于圖6中的實(shí)施例3的存儲(chǔ)電容器類型的SRAM，如下描述差異。
[0169](I)包含使TFT型MOS晶體管QlT與電容器Cl 一體形成的電容器TFT型MOS晶體管QlC以代替TFT型MOS晶體管Q1T。此處，與TFT型MOS晶體管QlC —體形成的電容器對(duì)應(yīng)于以上提及的電容器Cl。
[0170](2)包含具有使TFT型MOS晶體管Q2T與電容器C2 —體形成的電容器TFT型MOS晶體管Q2C以代替TFT型MOS晶體管Q2T。此處，與TFT型MOS晶體管Q2C —體形成的電容器對(duì)應(yīng)于以上提及的電容器C2。
[0171]此外，存取MOS晶體管Q5L、Q6L包含SOI結(jié)構(gòu)且包含背柵極控制端子LT。
[0172]圖14是說(shuō)明TFT型MOS晶體管QIC、Q2C的構(gòu)造實(shí)例I的縱向剖面視圖，所述晶體管具有適合用于圖13的存儲(chǔ)電容器類型的SRAM的大容量電容器。應(yīng)注意，圖14是示意圖，且自說(shuō)明省去絕緣膜2的下側(cè)的半導(dǎo)體基板I等等。在圖14的絕緣膜2、3的層中，形成漏極HD，其由具有P+雜質(zhì)區(qū)的半導(dǎo)體材料形成。絕緣膜4的層包含:
[0173](I)由導(dǎo)電膜形成的柵極HG1，
[0174](2)由所定的半導(dǎo)體材料形成的通道區(qū)HC，
[0175](3)具有所定的寬度并由導(dǎo)電膜形成的柵極HG2，
[0176](4)由以上提及的半導(dǎo)體材料形成的通道區(qū)HC，
[0177](5)由導(dǎo)電膜形成的柵極HG1，
[0178]以上各者鄰接形成。此處，通道區(qū)HC包夾在源極HS與漏極HD之間以便形成垂直類型的TFT型MOS晶體管QIC、Q2C且一體形成以上提及的電容器。
[0179]圖15A是說(shuō)明TFT型MOS晶體管QIC、Q2C的構(gòu)造實(shí)例2的縱向剖面視圖，所述晶體管具有適合用于圖13的存儲(chǔ)電容器類型的SRAM的大容量電容器。圖15B是說(shuō)明具有圖15A的大電容式電容器的TFT型MOS晶體管Q1C、Q2C的基本構(gòu)造的縱向剖面視圖。應(yīng)注意，圖15A及圖15B是示意圖，且自圖15A中的說(shuō)明省去絕緣膜2的下側(cè)的半導(dǎo)體基板I等等。在圖15B的基本構(gòu)造中，高電容式電容器可通過(guò)在垂直方向上在設(shè)置于其外側(cè)上的導(dǎo)電膜72與設(shè)置于其內(nèi)側(cè)上的導(dǎo)電膜71之間包夾具有向后折迭形狀的高介電膜70而形成。
[0180]在圖15A的絕緣膜2、3的層中，形成漏極HD。另外，通道區(qū)HC、高介電區(qū)HH、柵極區(qū)HG、高介電區(qū)HH、柵極區(qū)HG、通道區(qū)HC在絕緣膜4、5的層中鄰接形成。此處，通過(guò)在通道區(qū)HC與柵極區(qū)HG之間包夾高介電區(qū)HH而達(dá)成高電容式電容器。此外，在絕緣膜7、8的層中，形成源極區(qū)HS。通過(guò)在源級(jí)區(qū)HS與漏極HD之間包夾柵極區(qū)HG的水平側(cè)的通道區(qū)HC而形成垂直類型的TFT型MOS晶體管Q1C、Q2C且所述晶體管一體形成以上提及的高電容式電容器。此處，可通過(guò)在垂直方向上增加通道區(qū)HC的長(zhǎng)度來(lái)增加電容器的電容。
[0181]圖16是說(shuō)明圖13的存儲(chǔ)電容器類型的SRAM的一部分的構(gòu)造實(shí)例I的縱向剖面視圖。圖16的半導(dǎo)體基板I包含源極區(qū)BS、柵極區(qū)BG以及漏極區(qū)BD以便形成具有泄漏功能的埋入柵極型MOS晶體管Q5L。此處，柵極BG形成在絕緣膜BI的正下方，所述絕緣膜BI位于半導(dǎo)體基板I的主表面正下方，且泄漏柵極BLG經(jīng)形成以在厚度方向上自半導(dǎo)體基板I的主表面的上側(cè)且穿過(guò)(例如)諸如ONO的絕緣膜BIB而穿透絕緣膜BI的中心部分及柵極BG。漏極區(qū)BD經(jīng)由導(dǎo)電通孔83連接至位線BL。源極區(qū)BS經(jīng)由導(dǎo)電通孔84連接至TFT型MOS晶體管QlC的漏極區(qū)HD。此外，具有圖14或圖15A的垂直類型的一體形成的電容器TFT型P-通道MOS晶體管QlC類似地形成于絕緣膜4至絕緣膜7的層中。另外，具有泄漏功能的埋入柵極型MOS晶體管Q6L與圖16的MOS晶體管Q5L類似地形成。此外，具有圖14或圖15A的垂直類型的一體形成的電容器TFT型P-通道MOS晶體管Q2C與圖16的MOS晶體管QlC類似地形成。
[0182]圖17是說(shuō)明圖13的存儲(chǔ)電容器類型的SRAM的一部分的構(gòu)造實(shí)例2的縱向剖面視圖。比較圖17的結(jié)構(gòu)與圖16的結(jié)構(gòu)，具有泄漏功能的埋入柵極型MOS晶體管Q5L的泄漏柵極BLG結(jié)構(gòu)僅是不同的。在圖17中，泄漏柵極BLG經(jīng)形成以在厚度方向上沿絕緣膜BI的側(cè)表面及柵極BG且穿過(guò)(例如)諸如ONO的絕緣膜BIB而自半導(dǎo)體基板I的主表面的上側(cè)延伸。另外，類似地形成具有泄漏功能的埋入柵極型MOS晶體管Q6L。
[0183]在與實(shí)施例5相關(guān)的以上構(gòu)造的存儲(chǔ)電容器類型的SRAM中，(例如)在MOS晶體管QIC接通且MOS晶體管Q2C關(guān)閉時(shí)，節(jié)點(diǎn)Pl的高電平電壓可經(jīng)施加至具有SOI結(jié)構(gòu)的存取MOS晶體管Q6L的背柵極控制端子LT，且節(jié)點(diǎn)P2的低電平電壓可經(jīng)施加至具有SOI結(jié)構(gòu)的存取MOS晶體管Q5L的子?xùn)艠OLB，且在待用期間保持位線BL在接地電壓下。此處，MOS晶體管QIC、Q2C是垂直類型的一體形成的電容器TFT型MOS晶體管，且與現(xiàn)有技術(shù)領(lǐng)域相比，可達(dá)成具有高數(shù)據(jù)保持能力及顯著較小存儲(chǔ)器大小的存儲(chǔ)電容器類型的SRAM。
[0184]實(shí)施例6
[0185]圖18是說(shuō)明關(guān)于本發(fā)明的實(shí)施例6的存儲(chǔ)電容器類型的SRAM的構(gòu)造實(shí)例的電路圖。比較關(guān)于圖18中的實(shí)施例6的存儲(chǔ)電容器類型的SRAM與關(guān)于圖4中的實(shí)施例2的存儲(chǔ)電容器類型的SRAM，如下描述差異。
[0186](I)包含關(guān)于實(shí)施例5的垂直類型的一體形成的電容器TFT型MOS晶體管QlC以代替MOS晶體管QlT及電容器Cl。
[0187](2)包含關(guān)于實(shí)施例5的垂直類型的一體形成的電容器TFT型MOS晶體管Q2C以代替MOS晶體管Q2T及電容器C2。
[0188]以上構(gòu)造的存儲(chǔ)電容器類型的SRAM通過(guò)2個(gè)主體存取MOS晶體管Q5、Q6形成，且閂鎖通過(guò)垂直類型的一體形成的電容器TFT型MOS晶體管QIC、Q2C形成。以此方式，與現(xiàn)有技術(shù)領(lǐng)域相比，可達(dá)成具有高數(shù)據(jù)保持能力及顯著較小的存儲(chǔ)器大小的存儲(chǔ)電容器類型的 SRAM0
[0189]實(shí)施例7
[0190]圖19是說(shuō)明關(guān)于本發(fā)明的實(shí)施例7的存儲(chǔ)電容器類型的SRAM的構(gòu)造實(shí)例的電路圖。比較關(guān)于圖19中的實(shí)施例7的存儲(chǔ)電容器類型的SRAM與關(guān)于圖8中的實(shí)施例4的存儲(chǔ)電容器類型的SRAM，如下描述差異。
[0191](I)包含關(guān)于實(shí)施例5的垂直類型的一體形成的電容器TFT型MOS晶體管QlC以代替MOS晶體管Q1T、Q3T及電容器Cl。
[0192](2)包含關(guān)于實(shí)施例5的垂直類型的一體形成的電容器TFT型MOS晶體管Q2C以代替MOS晶體管Q2T、Q4T及電容器C2。
[0193]以上構(gòu)造的存儲(chǔ)電容器類型的SRAM分別通過(guò)具有子?xùn)艠OLB的泄漏功能的2個(gè)主體存取MOS晶體管Q5M、Q6M形成，且閂鎖通過(guò)垂直類型的一體形成的電容器TFT型MOS晶體管Q1C、Q2C形成。在MOS晶體管QlC接通且MOS晶體管Q2C關(guān)閉時(shí)，節(jié)點(diǎn)Pl的高電平電壓可經(jīng)施加至具有泄漏功能的存取MOS晶體管Q6M的子?xùn)艠OLB，且節(jié)點(diǎn)P2的低電平電壓可經(jīng)施加至具有泄漏功能的存取MOS晶體管Q5M的子?xùn)艠OLB，且在待用期間保持位線BL在接地電壓下。以此方式，與現(xiàn)有技術(shù)領(lǐng)域相比，可達(dá)成具有高數(shù)據(jù)保持能力及顯著較小的存儲(chǔ)器大小的存儲(chǔ)電容器類型的SRAM。
[0194]實(shí)施例8
[0195]圖20是說(shuō)明關(guān)于本發(fā)明的實(shí)施例8的存儲(chǔ)電容器類型的SRAM的構(gòu)造實(shí)例的電路圖。比較關(guān)于圖20中的實(shí)施例8的存儲(chǔ)電容器類型的SRAM與關(guān)于圖4中的實(shí)施例2的存儲(chǔ)電容器類型的SRAM，如下描述差異。
[0196](I)包含關(guān)于實(shí)施例5的垂直類型的一體形成的電容器TFT型MOS晶體管QlC以代替MOS晶體管Q1T、Q3T及電容器Cl。
[0197](2)包含關(guān)于實(shí)施例5的垂直類型的一體形成的電容器TFT型MOS晶體管Q2C以代替MOS晶體管Q2T、Q4T及電容器C2。
[0198]在本實(shí)施例中，與實(shí)施例6及7相比，當(dāng)存取MOS晶體管、Q6的泄漏電流相較于TFT型MOS晶體管Q1T、Q2T較小時(shí)，可移除具有泄漏功能的MOS晶體管且可使用典型主體MOS晶體管Q5、Q6。
[0199]在以上構(gòu)造的存儲(chǔ)電容器類型的SRAM中，(例如)在MOS晶體管QlC接通且MOS晶體管Q2C關(guān)閉時(shí)，晶體管Q2C發(fā)送相對(duì)較少的截止電流，節(jié)點(diǎn)Pl的高電平電壓經(jīng)施加至存取MOS晶體管Q6的源極，且節(jié)點(diǎn)P2的低電平電壓經(jīng)施加至存取MOS晶體管Q5的源極，且在待用期間保持位線BL在接地電壓下。以此方式，閂鎖通過(guò)垂直類型的一體形成的電容器TFT型MOS Q1C、Q2C形成，且不使用具有泄漏功能的存取MOS晶體管。以此方式，與現(xiàn)有技術(shù)領(lǐng)域相比，可達(dá)成具有高數(shù)據(jù)保持能力及顯著較小的存儲(chǔ)器大小的存儲(chǔ)電容器類型的SRAM。
[0200]與現(xiàn)有技術(shù)領(lǐng)域相比，本發(fā)明提供具有較小存儲(chǔ)器大小及較低存儲(chǔ)器成本的半導(dǎo)體存儲(chǔ)器裝置，且防止軟性誤差及閉鎖，降低待用電流并達(dá)成較低電壓動(dòng)作。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體存儲(chǔ)器裝置，其為電容器存儲(chǔ)器類型，包括: 2個(gè)TFT型P-通道MOS晶體管及2個(gè)主體N-通道MOS晶體管，構(gòu)成用于保持在第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間反相的數(shù)據(jù)的閂鎖； 第一主體存取MOS晶體管，根據(jù)字符線的電壓切換所述第一節(jié)點(diǎn)以連接至或不連接至第一位線； 第二主體存取MOS晶體管，根據(jù)所述字符線的所述電壓切換所述第二節(jié)點(diǎn)以連接至或不連接至第二位線； 第一電容器，設(shè)置于所述第一節(jié)點(diǎn)與電源電壓之間；以及 第二電容器，設(shè)置于所述第二節(jié)點(diǎn)與所述電源電壓之間， 其中所述2個(gè)主體MOS晶體管、所述第一存取MOS晶體管以及所述第二存取MOS晶體管包括嵌入式柵極型MOS晶體管。2.一種半導(dǎo)體存儲(chǔ)器裝置，其為電容器存儲(chǔ)器類型，包括: 2個(gè)TFT型P-通道MOS晶體管及2個(gè)TFT型N-通道MOS晶體管，構(gòu)成用于保持在第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間反相的數(shù)據(jù)的閂鎖； 第一主體存取MOS晶體管，根據(jù)字符線的電壓切換所述第一節(jié)點(diǎn)以連接至或不連接至第一位線； 第二主體存取MOS晶體管，根據(jù)所述字符線的所述電壓切換所述第二節(jié)點(diǎn)以連接至或不連接至第二位線； 第一電容器，設(shè)置于所述第一節(jié)點(diǎn)與電源電壓之間；以及 第二電容器，設(shè)置于所述第二節(jié)點(diǎn)與所述電源電壓之間， 其中所述4個(gè)TFT型MOS晶體管分別是垂直型的TFT型MOS晶體管，且包含第一 P-通道MOS晶體管、第二 P-通道MOS晶體管、第一 N-通道MOS晶體管以及第二 N-通道MOS晶體管，其中所述第一 P-通道MOS晶體管與所述第一 N-通道MOS晶體管具有同一柵極并形成第一反相器，且所述第二 P-通道MOS晶體管與所述第二 N-通道MOS晶體管具有同一柵極并形成第二反相器。3.一種半導(dǎo)體存儲(chǔ)器裝置，其為電容器存儲(chǔ)器類型，包括: 2個(gè)TFT型P-通道MOS晶體管，用于保持在第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間反相的數(shù)據(jù)；第一主體存取MOS晶體管，根據(jù)字符線的電壓切換所述第一節(jié)點(diǎn)以連接至或不連接至第一位線； 第二主體存取MOS晶體管，根據(jù)所述字符線的所述電壓切換所述第二節(jié)點(diǎn)以連接至或不連接至第二位線； 第一電容器，設(shè)置于所述第一節(jié)點(diǎn)與電源電壓之間；以及 第二電容器，設(shè)置于所述第二節(jié)點(diǎn)與所述電源電壓之間， 其中所述第一存取MOS晶體管及所述第二存取MOS晶體管具有泄漏功能，其中根據(jù)所述第二節(jié)點(diǎn)的電壓通過(guò)所述泄漏功能控制所述第一存取MOS晶體管且根據(jù)所述第一節(jié)點(diǎn)的電壓通過(guò)所述泄漏功能控制所述第二存取MOS晶體管。4.如權(quán)利要求3所述的半導(dǎo)體存儲(chǔ)器裝置，其中所述第一存取MOS晶體管及所述第二存取MOS晶體管具有SOI結(jié)構(gòu)并分別具有背柵極控制端子，且還包含: 第三電容器，設(shè)置于所述第二節(jié)點(diǎn)與所述第一存取MOS晶體管的所述背柵極控制端子之間， 第四電容器，設(shè)置于所述第一節(jié)點(diǎn)與所述第二存取MOS晶體管的所述背柵極控制端子之間。5.如權(quán)利要求3所述的半導(dǎo)體存儲(chǔ)器裝置，其中 所述第一存取MOS晶體管及所述第二存取MOS晶體管具有金屬-氧化物-氮化物-氧化物-半導(dǎo)體結(jié)構(gòu)或柵極結(jié)構(gòu)， 所述第一存取MOS晶體管及所述第二存取MOS晶體管分別具有子?xùn)艠O， 所述第二節(jié)點(diǎn)連接至所述第一存取MOS晶體管的所述子?xùn)艠O，以及 所述第一節(jié)點(diǎn)連接至所述第二存取MOS晶體管的所述子?xùn)艠O。6.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器裝置，其中所述第一電容器及所述第二電容器通過(guò)在一對(duì)金屬膜之間包夾氧化鉿膜或氧化鋯膜而形成。7.如權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器裝置，其中所述第一電容器及所述第二電容器通過(guò)在一對(duì)金屬膜之間包夾氧化鉿膜或氧化鋯膜而形成。8.如權(quán)利要求3所述的半導(dǎo)體存儲(chǔ)器裝置，其中所述第一電容器及所述第二電容器通過(guò)在一對(duì)金屬膜之間包夾氧化鉿膜或氧化鋯膜而形成。9.如權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)器裝置，其中所述第一電容器及所述第二電容器通過(guò)在一對(duì)金屬膜之間包夾氧化鉿膜或氧化鋯膜而形成。10.如權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)器裝置，其中所述第一電容器及所述第二電容器通過(guò)在一對(duì)金屬膜之間包夾氧化鉿膜或氧化鋯膜而形成。11.一種半導(dǎo)體存儲(chǔ)器裝置，其為電容器存儲(chǔ)器類型，包括: 第一 TFT型P-通道MOS晶體管及第二 TFT型P-通道MOS晶體管，用于保持在第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間反相的數(shù)據(jù)； 第一主體存取MOS晶體管，根據(jù)字符線的電壓切換所述第一節(jié)點(diǎn)以連接至或不連接至第一位線； 第二主體存取MOS晶體管，根據(jù)所述字符線的所述電壓切換所述第二節(jié)點(diǎn)以連接至或不連接至第二位線； 其中所述第一 TFT型P-通道MOS晶體管包含設(shè)置于所述第一節(jié)點(diǎn)與電源電壓之間的一體形成的第一電容器；以及 所述第二 TFT型P-通道MOS晶體管包含設(shè)置于所述第二節(jié)點(diǎn)與所述電源電壓之間的一體形成的第二電容器。12.如權(quán)利要求11所述的半導(dǎo)體存儲(chǔ)器裝置，其中 所述第一存取MOS晶體管及第二存取MOS晶體管具有泄漏功能， 根據(jù)所述第二節(jié)點(diǎn)的電壓通過(guò)所述泄漏功能控制所述第一存取MOS晶體管且根據(jù)所述第一節(jié)點(diǎn)的電壓通過(guò)所述泄漏功能控制所述第二存取MOS晶體管。13.如權(quán)利要求12所述的半導(dǎo)體存儲(chǔ)器裝置，其中所述第一存取MOS晶體管及第二存取MOS晶體管具有SOI結(jié)構(gòu)并分別具有背柵極控制端子，且還包含: 第三電容器，設(shè)置于所述第二節(jié)點(diǎn)與所述第一存取MOS晶體管的所述背柵極控制端子之間， 第四電容器，設(shè)置于所述第一節(jié)點(diǎn)與所述第二存取MOS晶體管的所述背柵極控制端子之間。14.如權(quán)利要求12所述的半導(dǎo)體存儲(chǔ)器裝置，其中 所述第一存取MOS晶體管及所述第二存取MOS晶體管具有金屬-氧化物-氮化物-氧化物-半導(dǎo)體結(jié)構(gòu)或柵極結(jié)構(gòu)； 所述第一存取MOS晶體管及所述第二存取MOS晶體管分別具有子?xùn)艠O； 所述第二節(jié)點(diǎn)連接至所述第一存取MOS晶體管的所述子?xùn)艠O；以及 所述第一節(jié)點(diǎn)連接至所述第二存取MOS晶體管的所述子?xùn)艠O。
【文檔編號(hào)】H01L27/11GK106024789SQ201510869983
【公開(kāi)日】2016年10月12日
【申請(qǐng)日】2015年12月2日
【發(fā)明人】木原雄治
【申請(qǐng)人】力晶科技股份有限公司