以下所述的實(shí)施方式涉及電流檢測(cè)電路。

背景技術(shù)：

半導(dǎo)體存儲(chǔ)裝置等半導(dǎo)體裝置具有用于檢測(cè)流過(guò)其內(nèi)部的電流的電流檢測(cè)電路。而且，不僅要求將該電流與基準(zhǔn)值進(jìn)行比較而得到大小關(guān)系(“h”或“l(fā)”)，有時(shí)還要求準(zhǔn)確地讀出該電流來(lái)作為電流值。但是，在測(cè)定微小電流的電流值的情況下，需要檢測(cè)微小的電位差，需要抑制進(jìn)行檢測(cè)的各個(gè)放大器的偏差，因此，需要增大電流檢測(cè)電路中的放大器的尺寸。另一方面，放大器的尺寸變大，會(huì)使得芯片面積變大或功耗增大。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施方式提供能夠高精度地測(cè)定電流且專用面積小的電流檢測(cè)電路。

實(shí)施方式的電流檢測(cè)電路具有：感測(cè)節(jié)點(diǎn)，其流過(guò)與流過(guò)第1布線的第1電流對(duì)應(yīng)的第2電流；電荷蓄積元件，其使一端與感測(cè)節(jié)點(diǎn)連接并蓄積電荷；電位檢測(cè)部，其檢測(cè)感測(cè)節(jié)點(diǎn)的電位；放電電路，其根據(jù)電位檢測(cè)部的檢測(cè)結(jié)果，使所述感測(cè)節(jié)點(diǎn)放電；以及計(jì)數(shù)器，其對(duì)放電電路的放電工作的次數(shù)進(jìn)行計(jì)數(shù)。

附圖說(shuō)明

圖1是第1實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置(電阻變化存儲(chǔ)器)的框圖的一例。

圖2是存儲(chǔ)器單元陣列11的等效電路圖。

圖3是示出存儲(chǔ)器單元陣列11的層疊結(jié)構(gòu)的立體圖一例。

圖4是圖3的剖視圖的一例。

圖5是圖3的頂視圖的一例。

圖6a是示出感測(cè)放大器電路14的概略結(jié)構(gòu)的電路圖。

圖6b是說(shuō)明圖6a的感測(cè)放大器電路的工作的概略圖。

圖7是示出感測(cè)放大器電路14的詳細(xì)結(jié)構(gòu)例的電路圖。

圖8～圖11是示出計(jì)數(shù)器145的結(jié)構(gòu)例的框圖。

圖12是示出圖7的感測(cè)放大器電路14的工作的時(shí)序圖。

圖13是說(shuō)明第2實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的結(jié)構(gòu)的電路圖。

圖14～圖17是說(shuō)明第3實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的結(jié)構(gòu)的圖。

圖18是說(shuō)明第3實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的工作的概略圖。

具體實(shí)施方式

以下，參照附圖，對(duì)實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置進(jìn)行說(shuō)明。

[第1實(shí)施方式]

[結(jié)構(gòu)]

首先，對(duì)第1實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的整體結(jié)構(gòu)進(jìn)行說(shuō)明。圖1是第1實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置(電阻變化存儲(chǔ)器)的框圖的一例。如圖1所示，半導(dǎo)體存儲(chǔ)裝置具有存儲(chǔ)器單元陣列11、行譯碼器12、列譯碼器13、感測(cè)放大器14、電源16和控制電路15。

存儲(chǔ)器單元陣列11具有彼此交叉的多條字線wl、多條位線bl以及配置在這各個(gè)交叉部的存儲(chǔ)器單元mc。行譯碼器12在進(jìn)行存取(數(shù)據(jù)擦除/寫入/讀出)時(shí)，選擇字線wl。列譯碼器13包含驅(qū)動(dòng)器，在進(jìn)行存取時(shí)，所述驅(qū)動(dòng)器選擇位線bl并控制存取工作。

感測(cè)放大器電路14是電流檢測(cè)電路的一例，對(duì)流過(guò)位線bl的單元電流的值進(jìn)行ad轉(zhuǎn)換，基于該電流值來(lái)判定存儲(chǔ)器單元mc的保持?jǐn)?shù)據(jù)。

另外，控制電路15負(fù)責(zé)存儲(chǔ)器裝置整體的控制，選擇存儲(chǔ)器單元陣列11中的作為存取對(duì)象的存儲(chǔ)器單元mc?？刂齐娐?5對(duì)行譯碼器12、列譯碼器13分別提供行地址、列地址。電源16生成與數(shù)據(jù)擦除/寫入/讀出的各個(gè)工作對(duì)應(yīng)的預(yù)定電壓的組合，提供給行譯碼器12和列譯碼器13。

接下來(lái)，參照?qǐng)D2，對(duì)第1實(shí)施方式的存儲(chǔ)器單元陣列11進(jìn)行詳細(xì)說(shuō)明。圖2是存儲(chǔ)器單元陣列11的等效電路圖。此外，在圖2中，x方向、y方向和z方向彼此正交，x方向?yàn)榧埫娲怪狈较?。另外，沿x方向反復(fù)設(shè)置圖2所示的結(jié)構(gòu)。

如圖2所示，存儲(chǔ)器單元陣列11除了具有上述字線wl、位線bl和存儲(chǔ)器單元mc以外，還具有選擇晶體管str、總位線gbl和選擇柵極線sg。

如圖2所示，字線wl1～wl4按預(yù)定間距沿z方向排列，以x方向?yàn)殚L(zhǎng)邊方向進(jìn)行延伸。位線bl沿x方向和y方向排列為矩陣狀，以z方向?yàn)殚L(zhǎng)邊方向進(jìn)行延伸。存儲(chǔ)器單元mc配置在這些字線wl與位線bl的交叉部。因此，存儲(chǔ)器單元mc沿x、y、z方向排列為3維矩陣狀。

如圖2所示，存儲(chǔ)器單元mc包含可變電阻元件vr?？勺冸娮柙r能以電方式進(jìn)行改寫，并基于電阻值來(lái)非易失性地存儲(chǔ)數(shù)據(jù)?？勺冸娮柙r通過(guò)在其兩端施加某一定以上的電壓的設(shè)置工作而成為低電阻狀態(tài)(設(shè)置狀態(tài))，通過(guò)在其兩端施加某一定以上的電壓的復(fù)位工作而成為高電阻狀態(tài)(復(fù)位狀態(tài))。

另外，可變電阻元件vr在剛制造后不容易改變電阻狀態(tài)，處于高電阻狀態(tài)。因此，執(zhí)行在可變電阻元件vr的兩端施加設(shè)置工作和復(fù)位工作以上的高電壓的成型(forming)工作。通過(guò)該成型工作，在可變電阻元件vr內(nèi)局部形成容易流動(dòng)電流的區(qū)域(長(zhǎng)絲繞程：filamentpath)，可變電阻元件vr能夠容易地改變電阻狀態(tài)，成為能夠作為存儲(chǔ)元件進(jìn)行工作的狀態(tài)。

如圖2所示，選擇晶體管str設(shè)置在位線bl的一端與總位線gbl之間?？偽痪€gbl沿x方向按預(yù)定間距排列，以y方向?yàn)殚L(zhǎng)邊方向進(jìn)行延伸。1條總位線gbl與沿y方向排列成一列的多個(gè)選擇晶體管str的一端共同連接，以y方向?yàn)殚L(zhǎng)邊方向進(jìn)行延伸。選擇柵極線sg沿y方向按預(yù)定間距排列，以x方向?yàn)殚L(zhǎng)邊方向進(jìn)行延伸。1條選擇柵極線sg與沿x方向排列成一列的多個(gè)選擇晶體管str的柵極共同連接。

接下來(lái)，參照?qǐng)D3～圖5，對(duì)實(shí)施方式的存儲(chǔ)器單元陣列11的層疊結(jié)構(gòu)進(jìn)行說(shuō)明。圖3是示出存儲(chǔ)器單元陣列11的層疊結(jié)構(gòu)的立體圖一例。圖4是圖3的剖視圖的一例，圖5是圖3的頂視圖的一例。此外，在圖3和圖5中，省略了層間絕緣層。

如圖3和圖4所示，存儲(chǔ)器單元陣列11具有層疊在基板20上的選擇晶體管層30和存儲(chǔ)器層40。選擇晶體管層30作為選擇晶體管str發(fā)揮功能，存儲(chǔ)器層40作為存儲(chǔ)器單元mc發(fā)揮功能。

如圖3和圖4所示，選擇晶體管層30具有導(dǎo)電層31、層間絕緣層32、導(dǎo)電層33、層間絕緣層34。導(dǎo)電層31是沿與基板20平行的x方向按預(yù)定間距排列并以y方向?yàn)殚L(zhǎng)邊方向延伸的條狀的布線，作為總位線gbl發(fā)揮功能。另一方面，導(dǎo)電層33隔著層間絕緣層32形成在導(dǎo)電層31的上層。導(dǎo)電層33形成為按預(yù)定的間距沿y方向排列、并以x方向?yàn)殚L(zhǎng)邊方向的條狀的布線，作為選擇柵極線sg和選擇晶體管str的柵極發(fā)揮功能。

此外，在該實(shí)施方式的裝置中，形成為條狀的各個(gè)導(dǎo)電層33構(gòu)成為能夠分別獨(dú)立地進(jìn)行電壓控制。另外，各個(gè)導(dǎo)電層33分別在其左右側(cè)面，隔著柵極絕緣層36與各個(gè)半導(dǎo)體層35相對(duì)。換言之，1條導(dǎo)電層33(選擇柵極線)作為位于其左右的兩個(gè)選擇晶體管的柵極電極發(fā)揮功能。

層間絕緣層34覆蓋導(dǎo)電層33的上表面。導(dǎo)電層31、33例如由多晶硅構(gòu)成。層間絕緣層32、34由氧化硅(sio2)構(gòu)成。

另外，如圖3和圖4所示，選擇晶體管層30具有半導(dǎo)體層35和柵極絕緣層36。半導(dǎo)體層35作為選擇晶體管str的本體(溝道)發(fā)揮功能，柵極絕緣層36作為選擇晶體管str的柵極絕緣膜發(fā)揮功能。作為一例，半導(dǎo)體層35沿x和y方向配置為矩陣狀，沿z方向延伸為柱狀。另外，半導(dǎo)體層35與導(dǎo)電層31的上表面相接，經(jīng)由柵極絕緣層36與導(dǎo)電層33的y方向端部的側(cè)面相接。進(jìn)而，半導(dǎo)體層35具有層疊的n+型半導(dǎo)體層35a、p+型半導(dǎo)體層35b和n+型半導(dǎo)體層35c。

如圖3和圖4所示，n+型半導(dǎo)體層35a在其y方向端部的側(cè)面與層間絕緣層32相接。p+型半導(dǎo)體層35b在其y方向端部的側(cè)面與導(dǎo)電層33的側(cè)面相接。n+型半導(dǎo)體層35c在其y方向端部的側(cè)面與層間絕緣層34相接。n+型半導(dǎo)體層35a、35c由摻雜了n+型雜質(zhì)的多晶硅構(gòu)成，p+型半導(dǎo)體層35b由摻雜了p+型雜質(zhì)的多晶硅構(gòu)成。柵極絕緣層36例如由氧化硅(sio2)構(gòu)成。

如圖3和圖4所示，存儲(chǔ)器層40具有沿z方向交替地層疊的層間絕緣層41a～41d和導(dǎo)電層42a～42d。導(dǎo)電層42a～42d作為字線wl1～wl4發(fā)揮功能。

如圖5所示，導(dǎo)電層42a～42d分別具有沿x方向相對(duì)的一對(duì)梳齒形狀。層間絕緣層41a～41d例如由氧化硅(sio2)構(gòu)成，導(dǎo)電層42a～42d例如由多晶硅構(gòu)成。

另外，如圖3和圖4所示，存儲(chǔ)器層40具有第2導(dǎo)電層43和可變電阻層44。作為一例，第2導(dǎo)電層43沿x和y方向配置為矩陣狀，與半導(dǎo)體層35的上表面相接，并沿z方向延伸為柱狀，作為位線bl發(fā)揮功能。

可變電阻層44例如以數(shù)nm左右的膜厚設(shè)置在第2導(dǎo)電層43的y方向端部的側(cè)面。第2導(dǎo)電層43例如由多晶硅構(gòu)成，可變電阻層44例如由金屬氧化物構(gòu)成。更具體而言，可變電阻層44由hfox、al2ox、tiox、niox、wox、ta2ox等構(gòu)成。

以上，在本實(shí)施方式中，可變電阻層44(可變電阻元件vr)設(shè)置在與基板20平行地延伸的導(dǎo)電層42a～42d(字線wl)的側(cè)面和與基板20垂直地延伸的第2導(dǎo)電層43(位線bl)的側(cè)面之間。因此，本實(shí)施方式能夠使存儲(chǔ)器單元陣列11高集成化。

接下來(lái)，參照?qǐng)D6a來(lái)說(shuō)明感測(cè)放大器電路14的概略結(jié)構(gòu)。該感測(cè)放大器電路14具有電流鏡電路141、電荷蓄積元件142、放電電路144、電位檢測(cè)電路143和計(jì)數(shù)器145。

圖1～圖5所示那樣的電阻變化存儲(chǔ)器的存儲(chǔ)器單元mc根據(jù)其工作環(huán)境和/或狀況，即使在相同的施加電壓下，單元電流的大小有時(shí)也會(huì)發(fā)生變化。因此，在讀出存儲(chǔ)器單元mc的保持?jǐn)?shù)據(jù)的情況下，僅靠判定單元電流與基準(zhǔn)電壓的大小關(guān)系是不夠的，有時(shí)要求高精度地對(duì)單元電流進(jìn)行ad轉(zhuǎn)換。

但是，在公知的感測(cè)放大器中，在進(jìn)行那樣的高精度的ad轉(zhuǎn)換的情況下，采用了如下結(jié)構(gòu)：設(shè)置多個(gè)放大器，在這多個(gè)放大器中對(duì)多路的基準(zhǔn)電流與單元電流進(jìn)行比較。在這樣的感測(cè)放大器中，電路面積的大型化和/或功耗的增大成為問(wèn)題。

本實(shí)施方式的感測(cè)放大器電路14僅具有單個(gè)電位檢測(cè)部，而且能夠高精度地對(duì)單元電流的值進(jìn)行ad轉(zhuǎn)換并作為數(shù)字值輸出。

參照?qǐng)D6a進(jìn)行說(shuō)明，電流鏡電路141是對(duì)pmos晶體管pt1和pt2進(jìn)行電流鏡連接而構(gòu)成的。pmos晶體管pt1和pt2的源極被提供電源電壓pwr，在圖6a中，pmos晶體管pt1的漏極經(jīng)由未圖示的位線bl與存儲(chǔ)器單元mc連接。pmos晶體管pt1和pt2的柵極共同連接，并且，pmos晶體管pt1的柵極與漏極短路。因此，在pmos晶體管pt1的源極-漏極之間流動(dòng)流過(guò)存儲(chǔ)器單元mc的單元電流icell。

感測(cè)節(jié)點(diǎn)n1與pmos晶體管pt2的漏極連接。為了檢測(cè)感測(cè)節(jié)點(diǎn)n1的信號(hào)sense而設(shè)置有電位檢測(cè)電路143。電位檢測(cè)電路143構(gòu)成為檢測(cè)信號(hào)sense達(dá)到預(yù)定值的情況并輸出復(fù)位信號(hào)reset。

此外，在感測(cè)節(jié)點(diǎn)n1與接地端子之間，連接有電荷蓄積元件142和放電電路144。電荷蓄積元件142具有預(yù)定的電容c，通過(guò)流過(guò)感測(cè)節(jié)點(diǎn)n1的電流來(lái)蓄積電荷。放電電路144例如可由1個(gè)nmos晶體管構(gòu)成。向該nmos晶體管的柵極提供復(fù)位信號(hào)reset。在復(fù)位信號(hào)rst從“l(fā)”變?yōu)椤癶”時(shí)，該nmos晶體管導(dǎo)通，使感測(cè)節(jié)點(diǎn)sense放電。該感測(cè)放大器電路14設(shè)定預(yù)定的期間，在該期間內(nèi)反復(fù)進(jìn)行感測(cè)節(jié)點(diǎn)n1的充電和放電，對(duì)進(jìn)行該充放電的次數(shù)、換言之復(fù)位信號(hào)reset的上升的數(shù)量進(jìn)行計(jì)數(shù)，計(jì)測(cè)電流icell的大小。計(jì)數(shù)器145構(gòu)成為對(duì)預(yù)定期間內(nèi)的感測(cè)節(jié)點(diǎn)n1的放電次數(shù)或復(fù)位信號(hào)reset的上升的次數(shù)進(jìn)行計(jì)數(shù)。

接下來(lái)，參照?qǐng)D6b來(lái)說(shuō)明該感測(cè)放大器電路14的工作。

在單元電流icell流過(guò)存儲(chǔ)器單元mc時(shí)，該單元電流icell也流過(guò)pmos晶體管pt2。通過(guò)該單元電流icell，使電荷蓄積元件142充電，感測(cè)節(jié)點(diǎn)n1的電位(信號(hào)sense的值)上升。

在電位檢測(cè)電路143檢測(cè)到信號(hào)sense的值已上升到電壓v時(shí)，電位檢測(cè)電路143在預(yù)定期間使復(fù)位信號(hào)rst從“l(fā)”上升到“h”。由此，使感測(cè)節(jié)點(diǎn)n1放電。

當(dāng)在電位檢測(cè)期間t內(nèi)反復(fù)進(jìn)行以上的工作的情況下，感測(cè)節(jié)點(diǎn)n1的信號(hào)sense在該期間t內(nèi)反復(fù)(周期tcycle)進(jìn)行n次充電和放電，復(fù)位信號(hào)rst也n次從“l(fā)”上升到“h”(提供n個(gè)脈沖信號(hào))。

計(jì)數(shù)器145對(duì)該復(fù)位信號(hào)reset的上升次數(shù)n進(jìn)行計(jì)數(shù)。這樣，在設(shè)電荷蓄積元件142的電容為c的情況下，基于計(jì)數(shù)值n，如以下這樣來(lái)計(jì)算單元電流icell。

icell＝cvn/t(式1)

這樣，根據(jù)本實(shí)施方式的感測(cè)放大器電路14，僅通過(guò)單個(gè)電位檢測(cè)電路143就能夠高精度地測(cè)定電流icell。另外，由于僅由單個(gè)電位檢測(cè)電路143構(gòu)成，因而能夠通過(guò)熔斷器修剪(trimfuse)等來(lái)調(diào)整偏差的影響，從而能夠減小電路面積。

另外，由于感測(cè)放大器電路14僅由單個(gè)電位檢測(cè)電路143構(gòu)成，因而能夠容易地進(jìn)行校準(zhǔn)。通常，在要高精度地測(cè)定單元電流icell的值的情況下，需要多個(gè)電位檢測(cè)電路，在這多個(gè)電位檢測(cè)電路之間不能形成，因而使得放大器的面積必須非常大。與此相對(duì)，根據(jù)本實(shí)施方式，基于預(yù)定的基準(zhǔn)電壓來(lái)進(jìn)行單個(gè)電位檢測(cè)電路143的校準(zhǔn)，由此能夠高精度地測(cè)定單元電流icell的值。

另外，成為單元電流icell的負(fù)載的電路要素，僅為電流鏡電路141內(nèi)的pmos晶體管，因此還能夠縮短測(cè)定所需的時(shí)間。此外，由于是對(duì)如上述那樣對(duì)感測(cè)節(jié)點(diǎn)n1的信號(hào)sense的充電和放電的反復(fù)次數(shù)進(jìn)行計(jì)數(shù)的方式，因此，還具有如下優(yōu)點(diǎn)：工作范圍不會(huì)因單元電流icell的大小而大幅變化，即使單元電流icell的變動(dòng)較大，也能夠應(yīng)對(duì)(余裕(margin)較大)。

接下來(lái)，參照?qǐng)D7來(lái)說(shuō)明該感測(cè)放大器電路14更具體的電路結(jié)構(gòu)。

電流鏡電路141的結(jié)構(gòu)如參照?qǐng)D6a所說(shuō)明的那樣。電壓控制電路146與該電流鏡電路141的節(jié)點(diǎn)n2(pmos晶體管pt1的漏極和柵極)連接。該電壓控制電路146具有將節(jié)點(diǎn)n2的電壓mpg調(diào)整為預(yù)定電壓的功能。

電壓控制電路146具有負(fù)責(zé)電壓控制的差分放大器amp。該差分放大器amp對(duì)第1端子施加電壓vread，對(duì)第2端子施加節(jié)點(diǎn)n3(nmos晶體管nt2)的電壓fbn。差分放大器amp對(duì)電壓vread與電壓fbn進(jìn)行差分放大，輸出差分放大信號(hào)ngate。差分放大信號(hào)ngate被輸入到nmos晶體管nt2的柵極。由于差分放大信號(hào)ngate發(fā)生變化，使得節(jié)點(diǎn)n3的電壓fbn發(fā)生變化，由此，流過(guò)電流鏡電路141的電流發(fā)生變化。

差分放大器amp的正電源端子側(cè)與pmos晶體管pt3連接，其負(fù)電源端子側(cè)與電流鏡電路147連接。pmos晶體管pt3從源極連接電源電壓pwr，向柵極提供使能信號(hào)xren。

另外，電流鏡電路147具有nmos晶體管nt3～nt6。nmos晶體管nt3和nt4串聯(lián)連接在電源電壓端子(iref)與接地端子之間，并且，nmos晶體管nt5和nt6串聯(lián)連接在差分放大電路amp的負(fù)電源端子與接地端子之間。nmos晶體管nt3和nt5的柵極共同連接，并且，nmos晶體管nt3的柵極與漏極短路，被施加電壓iref。另外，向nmos晶體管nt4的柵極施加電源電壓pwr，向nmos晶體管nt6的柵極提供使能信號(hào)iren。電流鏡電路147因使能信號(hào)iren變?yōu)椤癶”而成為可工作狀態(tài)。該使能信號(hào)iren是使上述使能信號(hào)xren反轉(zhuǎn)而得到的信號(hào)。電壓控制電路146中包含的反相器inv1以使能信號(hào)iren為輸入信號(hào)，輸出使能信號(hào)xren。

在節(jié)點(diǎn)n2和存儲(chǔ)器單元陣列11(位線bl)之間，串聯(lián)連接有nmos晶體管nt2和nt7。與nmos晶體管nt6同樣地，向nmos晶體管nt7的柵極提供使能信號(hào)iren。

此外，電壓控制電路146具有復(fù)位電路148來(lái)作為用于在該電壓控制電路146的工作停止時(shí)強(qiáng)制地將所述的差分放大信號(hào)ngate和電壓fbn設(shè)為0v的電路。復(fù)位電路148具有連接在nmos晶體管nt2的源極與接地端子之間的nmos晶體管nt8和連接在nmos晶體管nt2的柵極與接地端子之間的nmos晶體管nt9。nmos晶體管nt8和nt9均根據(jù)使能信號(hào)xren變?yōu)椤癶”而導(dǎo)通。另外，復(fù)位電路148還具有pmos晶體管pt4。該pmos晶體管pt4根據(jù)使能信號(hào)iren變?yōu)椤發(fā)”來(lái)將節(jié)點(diǎn)n2的電壓mpg復(fù)位為電源電壓pwr。

在圖7中，電荷蓄積元件142由使1個(gè)nmos晶體管的源極和漏極與接地端子連接、且柵極與感測(cè)節(jié)點(diǎn)n1連接的mos電容器構(gòu)成。

在圖7中，電位檢測(cè)電路143由使兩個(gè)邏輯門、例如nor門nr1、nr2交叉連接而成的rs觸發(fā)器(flipflop)構(gòu)成。nor門nr1的第1輸入端子與感測(cè)節(jié)點(diǎn)n1連接，向第2輸入端子提供nor門nr2的輸出信號(hào)out。另外，向nor門nr2的第1輸入端子提供nor門nr1的輸出信號(hào)outb，向第2輸入端子提供復(fù)位信號(hào)rst。此外，如圖7所示，作為用于強(qiáng)制地將信號(hào)sense和輸出信號(hào)out復(fù)位為“l(fā)”的電路，設(shè)置有由nmos晶體管nt10和nt11構(gòu)成的復(fù)位電路149。nmos晶體管nt10和nt11分別連接在感測(cè)節(jié)點(diǎn)n1(信號(hào)sense)和nor門nr2的輸出端子(信號(hào)out)與接地端子之間，根據(jù)使能信號(hào)xren進(jìn)行導(dǎo)通。在上述例中，由nor門構(gòu)成rs觸發(fā)器，但也可以由其它邏輯門(例如nand門)構(gòu)成rs觸發(fā)器。

另外，放電電路144具有將電流路徑連接在感測(cè)節(jié)點(diǎn)n1與接地端子之間的nmos晶體管nt1。向nmos晶體管nt1的柵極輸入所述的復(fù)位信號(hào)rst。復(fù)位信號(hào)rst是通過(guò)向反相器invr1、invr2的反相器鏈電路(inverterchaincircuit)150輸入輸出信號(hào)out而生成的。

接下來(lái)，參照?qǐng)D8～圖11來(lái)說(shuō)明計(jì)數(shù)器145的具體結(jié)構(gòu)例。作為一例，計(jì)數(shù)器145具有圖8～圖11所示的反相器鏈電路1451、分頻電路1452、數(shù)據(jù)寄存器1453、溢出檢測(cè)電路1454、復(fù)用器1456和反相器鏈電路1457。

如圖8所示，反相器鏈電路1451是使1個(gè)反相器電路inv2、inv3串聯(lián)連接而構(gòu)成的，向輸入側(cè)輸入計(jì)數(shù)處理使能信號(hào)tcount，輸出計(jì)數(shù)處理使能信號(hào)tcount_buf。

如圖9所示，分頻器1452以計(jì)數(shù)處理使能信號(hào)tcount_buf為觸發(fā)，基于復(fù)位信號(hào)rst，生成作為對(duì)該復(fù)位信號(hào)rst進(jìn)行了分頻的分頻信號(hào)的時(shí)鐘信號(hào)clk2、ckl4……、clk256。具體而言，首先，基于復(fù)位信號(hào)rst生成周期為復(fù)位信號(hào)rst的2倍的時(shí)鐘信號(hào)clk2。接下來(lái)，以該時(shí)鐘信號(hào)clk2為輸入信號(hào)，生成周期為時(shí)鐘信號(hào)clk的4倍的時(shí)鐘信號(hào)clk4。之后，反復(fù)進(jìn)行該操作，生成周期為8倍、16倍、32倍、64倍、128倍、256倍的時(shí)鐘信號(hào)clk8～256。

如圖10所示，數(shù)據(jù)寄存器1453以計(jì)數(shù)處理使能信號(hào)tcount為觸發(fā)，基于時(shí)鐘信號(hào)clk2～clk256，輸出8位的數(shù)字輸出值x<7：0>。該數(shù)字輸出值x<7：0>對(duì)應(yīng)于復(fù)位信號(hào)rst的預(yù)定期間內(nèi)的脈沖的上升次數(shù)，因而表示單元電流icell的值的大小。

另外，溢出檢測(cè)器1454基于數(shù)字輸出值x的第8位值x<7>和計(jì)數(shù)處理使能信號(hào)tcount_buf的邏輯關(guān)系，判定是否在數(shù)據(jù)寄存器1453中發(fā)生了溢出，并輸出表示該判定結(jié)果的信號(hào)of。

如圖11所示，復(fù)用器1456基于計(jì)數(shù)處理使能信號(hào)tcount、使能時(shí)鐘信號(hào)eclk以及所述的信號(hào)of，輸出表示單元電流的值的數(shù)字信號(hào)dout’。該數(shù)字信號(hào)dout’經(jīng)由反相器鏈電路1457(反相器inv4～inv7)，作為數(shù)字信號(hào)dout輸出。

接下來(lái)，參照?qǐng)D12來(lái)說(shuō)明本實(shí)施方式的感測(cè)放大器電路14的工作。

在感測(cè)放大器電路14的工作中，如圖12所示，出現(xiàn)在感測(cè)節(jié)點(diǎn)n1的信號(hào)sense，是單元電流icell的值越大則其周期越小、振動(dòng)越細(xì)的波形。如圖12所示，輸入到計(jì)數(shù)器145的計(jì)數(shù)處理使能信號(hào)tcount是“h”的期間(時(shí)間twait)和“l(fā)”的期間(時(shí)間tcount)周期性地出現(xiàn)的信號(hào)。計(jì)數(shù)器145基于對(duì)應(yīng)的復(fù)位信號(hào)rst，對(duì)該“l(fā)”的期間中的信號(hào)sense的振動(dòng)的數(shù)量進(jìn)行計(jì)數(shù)，并基于此來(lái)算出單元電流icell的大小作為數(shù)字值。計(jì)數(shù)器145對(duì)該“l(fā)”的期間(時(shí)間tcount)內(nèi)的復(fù)位信號(hào)rst的脈沖數(shù)n進(jìn)行計(jì)數(shù)，基于該計(jì)數(shù)值n，使用上述的式(1)來(lái)算出單元電流icell的值。具體而言，確定對(duì)該復(fù)位信號(hào)rst進(jìn)行分頻而生成的時(shí)鐘信號(hào)clk2～clk256的邏輯，基于該確定結(jié)果，對(duì)計(jì)數(shù)處理使能信號(hào)tcount為“l(fā)”的期間(時(shí)間tcount)中的復(fù)位信號(hào)rst的脈沖數(shù)n進(jìn)行計(jì)數(shù)。

另外，在“h”的期間(時(shí)間twait)，從外部輸入使能時(shí)鐘信號(hào)eclk，以此為觸發(fā)，輸出數(shù)字信號(hào)dout0。

如以上說(shuō)明的那樣，根據(jù)該第1實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置，能夠高精度地測(cè)定單元電流icell。另外，能夠減小感測(cè)放大器電路124的占用面積。

[第2實(shí)施方式]

接下來(lái)，參照?qǐng)D13來(lái)說(shuō)明第2實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置。第2實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的整體結(jié)構(gòu)與第1實(shí)施方式(圖1～5)相同，但感測(cè)放大器電路14的結(jié)構(gòu)與第1實(shí)施方式(圖7)不同。在圖13中，對(duì)與圖7的構(gòu)成要素相同的構(gòu)成要素標(biāo)注相同的參照符號(hào)，以下，省略重復(fù)的說(shuō)明。

如圖13所示，該第2實(shí)施方式的感測(cè)放大器電路14具有與節(jié)點(diǎn)n3連接的nmos晶體管nt12。該nmos晶體管nt12使其柵極與nmos晶體管nt3和nt5的柵極共同連接，構(gòu)成電流鏡電路的一部分。在測(cè)定單元電流icell的情況下，流過(guò)電流鏡電路141的電流為經(jīng)由nmos晶體管nt7流過(guò)存儲(chǔ)器單元陣列11的電流icell和流過(guò)nmos晶體管nt12的電流的合計(jì)值。根據(jù)該結(jié)構(gòu)，能夠進(jìn)一步增大流過(guò)電流鏡電路141的電流的大小，加快對(duì)感測(cè)節(jié)點(diǎn)n1的充電速度，作為結(jié)果，與第1實(shí)施方式相比，能夠提高感測(cè)放大器電路14的精度。

此外，在該第2實(shí)施方式(圖13)的電路中，省略了第1實(shí)施方式(圖7)的電路中包含的nmos晶體管nt6，但也可以在該圖13的電路中設(shè)置同樣的nmos晶體管nt6。

[第3實(shí)施方式]

接下來(lái)，參照?qǐng)D14～圖18來(lái)說(shuō)明第3實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置。該第3實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置與第1至第2實(shí)施方式不同，不同之處在于是3維型的nand型閃速存儲(chǔ)器。該第3實(shí)施方式具有后述那樣沿層疊方向?qū)盈B的多個(gè)導(dǎo)電層，具有測(cè)定該多個(gè)導(dǎo)電層之間的泄漏電流的大小的泄漏檢測(cè)電路307。該泄漏檢測(cè)電路307是如后述那樣測(cè)定存儲(chǔ)器單元陣列中的泄漏電流的電流電路，該電路的詳細(xì)情況也可以與第1至第2實(shí)施方式的電路(圖7和圖13)相同。

參照?qǐng)D14～圖17來(lái)說(shuō)明該第3實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的概略結(jié)構(gòu)。圖14是示出第3實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的功能模塊的圖。該半導(dǎo)體存儲(chǔ)裝置具有存儲(chǔ)器單元陣列301、行譯碼器302和303、感測(cè)放大器304、列譯碼器305和控制部306。

存儲(chǔ)器單元陣列301具有多個(gè)存儲(chǔ)器模塊mb。各存儲(chǔ)器模塊mb具有作為三維地排列的多個(gè)存儲(chǔ)器單元mc的多個(gè)存儲(chǔ)器晶體管。存儲(chǔ)器模塊mb是數(shù)據(jù)的清除工作的最小單位。

行譯碼器302和303對(duì)取入的模塊地址信號(hào)等進(jìn)行譯碼，控制存儲(chǔ)器單元陣列301的數(shù)據(jù)的寫入工作和讀出工作。在進(jìn)行讀出工作時(shí)，感測(cè)放大器304檢測(cè)流過(guò)位線的電信號(hào)并進(jìn)行放大。列譯碼器305對(duì)列地址信號(hào)進(jìn)行譯碼，控制感測(cè)放大器304?？刂撇?06使基準(zhǔn)電壓升壓，生成在寫入工作和/或清除工作時(shí)使用的高電壓，并生成控制信號(hào)，控制行譯碼器302和303、感測(cè)放大器304、以及列譯碼器305。

接下來(lái)，參照?qǐng)D15，對(duì)本實(shí)施方式的存儲(chǔ)器單元陣列301的概略性結(jié)構(gòu)進(jìn)行說(shuō)明。圖15是示出存儲(chǔ)器單元陣列的一部分結(jié)構(gòu)的概略性立體圖。如圖15所示，存儲(chǔ)器單元陣列301具有基板401和沿z方向?qū)盈B在基板401上的多個(gè)導(dǎo)電層402。另外，存儲(chǔ)器單元陣列301具有沿z方向延伸的多個(gè)存儲(chǔ)器柱狀體405。如圖2所示，導(dǎo)電層402和存儲(chǔ)器柱狀體405的交叉部作為源極側(cè)選擇柵極晶體管sts、存儲(chǔ)器單元mc或漏極側(cè)選擇柵極晶體管std發(fā)揮功能。導(dǎo)電層402例如由鎢(w)和/或多晶硅等的導(dǎo)電層構(gòu)成，作為字線wl、源極側(cè)選擇柵極線sgs和漏極側(cè)選擇柵極線sgd發(fā)揮功能。在圖15中，省略了圖示，但該半導(dǎo)體存儲(chǔ)裝置中的多個(gè)導(dǎo)電層402在其之間隔著層間絕緣膜進(jìn)行層疊。

如圖15所示，多個(gè)導(dǎo)電層402在x方向的端部具有形成為階梯狀的布線部。將配置有存儲(chǔ)器單元mc等的區(qū)域稱作存儲(chǔ)器區(qū)域mr，從該存儲(chǔ)器區(qū)域mr引出導(dǎo)電層102，將使導(dǎo)電層102形成為階梯狀的部分稱作階梯狀布線區(qū)域cr。

階梯狀布線區(qū)域cr中的導(dǎo)電層402具有不與位于其上層的導(dǎo)電層402的下表面相對(duì)的聯(lián)結(jié)部402a。另外，導(dǎo)電層402在該聯(lián)結(jié)部402a中與聯(lián)結(jié)插頭409連接。另外，在聯(lián)結(jié)插頭409的上端設(shè)置有布線410。此外，聯(lián)結(jié)插頭409和布線410由鎢等的導(dǎo)電層構(gòu)成。

另外，如圖15所示，存儲(chǔ)器單元陣列301具有與多個(gè)導(dǎo)電層402的y方向的側(cè)面相對(duì)并沿x方向延伸的導(dǎo)電層408。導(dǎo)電層408的下表面與基板101相接。導(dǎo)電層408例如由鎢(w)等的導(dǎo)電層構(gòu)成，作為源極聯(lián)結(jié)li發(fā)揮功能。

另外，如圖15所示，存儲(chǔ)器單元陣列301具有位于多個(gè)導(dǎo)電層402和存儲(chǔ)器柱狀體405的上方、沿x方向配置多個(gè)并沿y方向延伸的多個(gè)導(dǎo)電層406和導(dǎo)電層407。導(dǎo)電層406的下表面分別與存儲(chǔ)器柱狀體105連接。導(dǎo)電層406例如由鎢(w)等的導(dǎo)電層構(gòu)成，作為位線bl發(fā)揮功能。另外，導(dǎo)電層407的下表面與導(dǎo)電層408連接。導(dǎo)電層407例如由鎢(w)等的導(dǎo)電層構(gòu)成，作為源極線sl發(fā)揮功能。

接下來(lái)，參照?qǐng)D16，對(duì)第3實(shí)施方式的存儲(chǔ)器單元mc的概略性結(jié)構(gòu)進(jìn)行說(shuō)明。圖16是示出存儲(chǔ)器單元mc的結(jié)構(gòu)的概略性立體圖。此外，在圖16中，示出了存儲(chǔ)器單元mc的結(jié)構(gòu)，但源極側(cè)選擇晶體管sts和漏極側(cè)選擇晶體管std也可以與存儲(chǔ)器單元mc同樣地構(gòu)成。另外，在圖16中，省略了一部分結(jié)構(gòu)。

如圖16所示，存儲(chǔ)器單元mc設(shè)置在導(dǎo)電層402與存儲(chǔ)器柱狀體405的交叉部。存儲(chǔ)器柱狀體405具有芯絕緣層421和覆蓋芯絕緣層421的側(cè)壁的柱狀的半導(dǎo)體層422。此外，在半導(dǎo)體層422與導(dǎo)電層402之間，設(shè)置有包含隧道絕緣層423、電荷蓄積層424和模塊絕緣層425的存儲(chǔ)器柵極絕緣膜。芯絕緣層421例如由氧化硅(sio2)等的絕緣層構(gòu)成。半導(dǎo)體層422例如由多晶硅等的半導(dǎo)體層構(gòu)成，作為存儲(chǔ)器單元mc、源極側(cè)選擇晶體管sts和漏極側(cè)選擇柵極晶體管std的溝道發(fā)揮功能。隧道絕緣層423例如由氧化硅(sio2)等的絕緣層構(gòu)成。電荷蓄積層424例如由氮化硅(sin)等可蓄積電荷的絕緣層構(gòu)成。模塊絕緣層425例如由氧化硅(sio2)等的絕緣層構(gòu)成。

作為半導(dǎo)體層422的材料，除了上述的多晶硅之外，例如考慮由sige、sic、ge、c等半導(dǎo)體構(gòu)成。另外，也可以在半導(dǎo)體層422與基板401或?qū)щ妼?06的接觸面形成有硅化物。

具有上述那樣的結(jié)構(gòu)的存儲(chǔ)器單元mc、選擇晶體管std、sts串聯(lián)連接，構(gòu)成圖17所示的存儲(chǔ)器裝置(memoryunit)mu。即，存儲(chǔ)器裝置mu具有由串聯(lián)連接的多個(gè)存儲(chǔ)器單元mc構(gòu)成的存儲(chǔ)器串ms以及與存儲(chǔ)器串ms的兩端連接的源極側(cè)選擇晶體管sts和漏極選擇晶體管std。此外，存儲(chǔ)器串ms中的多個(gè)存儲(chǔ)器單元mc中的幾個(gè)也可以是不用于數(shù)據(jù)存儲(chǔ)的偽單元(dummycell)。偽單元的數(shù)量可設(shè)定為任意數(shù)量。

參照?qǐng)D18的概略圖對(duì)該泄漏檢測(cè)電路307的工作進(jìn)行說(shuō)明。如上所述，導(dǎo)電層402在其之間隔著層間絕緣膜進(jìn)行層疊。在該情況下，有時(shí)在層間絕緣膜會(huì)產(chǎn)生缺陷，由此，上下方向的導(dǎo)電層402發(fā)生短路。泄漏檢測(cè)電路307具有通過(guò)測(cè)定流過(guò)導(dǎo)電層402的泄漏電流來(lái)檢查有無(wú)這樣的導(dǎo)電層402的短路的作用。例如，如圖18所示，對(duì)選擇出的字線wli施加預(yù)定電壓來(lái)流動(dòng)電流，另一方面，在設(shè)定為未對(duì)相鄰的非選擇的字線wli+1施加電壓的狀態(tài)的情況下，本來(lái)電流應(yīng)該不會(huì)流過(guò)字線wli+1，但在字線wli與wli+1之間發(fā)生短路的情況下，泄漏電流ileak有時(shí)會(huì)流過(guò)字線wli+1。泄漏檢測(cè)電路307通過(guò)檢測(cè)這樣的泄漏電流ileak來(lái)進(jìn)行圖14～圖17所示的半導(dǎo)體存儲(chǔ)裝置的測(cè)試。該泄漏檢測(cè)電路307可以僅在產(chǎn)品出廠前進(jìn)行工作而在出廠后不進(jìn)行工作，也可以在用戶模式下根據(jù)用戶的指示適當(dāng)?shù)剡M(jìn)行工作。

[其它]

以上，說(shuō)明了本發(fā)明的幾個(gè)實(shí)施方式，但這些實(shí)施方式是作為例子提示的，沒(méi)有限定發(fā)明范圍的意圖。這些新的實(shí)施方式可以以其它各種方式來(lái)實(shí)施，在不脫離發(fā)明主旨的范圍內(nèi)，可進(jìn)行各種省略、替換、變更。這些實(shí)施方式及其變形包含在發(fā)明范圍和要旨中，并且包含在權(quán)利要求書所述的發(fā)明及其等同范圍內(nèi)。