專利名稱：：存儲(chǔ)器控制電路與方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及隨機(jī)存取存儲(chǔ)器(randomaccessmemory,RAM)的控制，尤特別是涉及一種存儲(chǔ)器控制電路與方法。
背景技術(shù)：
：隨著信息產(chǎn)業(yè)的蓬勃發(fā)展，半導(dǎo)體組件的相關(guān)技術(shù)亦日益精進(jìn)。為了提升隨才幾存取存儲(chǔ)器(randomaccessmemory,RAM)于寫入/讀取數(shù)據(jù)的速度，遂出現(xiàn)了雙倍速數(shù)據(jù)傳輸(doubledatarate,DDR)技術(shù)的應(yīng)用。應(yīng)用這種技術(shù)的隨機(jī)存取存儲(chǔ)器即為所謂的雙倍速隨機(jī)存取存儲(chǔ)器(DDRRAM)。傳統(tǒng)的隨機(jī)存取存儲(chǔ)器的數(shù)據(jù)存取對(duì)應(yīng)于時(shí)鐘訊號(hào)的多個(gè)周期中每一周期的一特定邊緣，例如上升緣(risingedge)。由于雙倍速隨機(jī)存取存儲(chǔ)器的數(shù)據(jù)存取對(duì)應(yīng)于時(shí)鐘訊號(hào)的多個(gè)周期中每一周期的上升緣與下降緣(fallingedge)，所以若使用相同頻率的時(shí)鐘訊號(hào)作為運(yùn)作基準(zhǔn)，則雙倍速隨機(jī)存取存儲(chǔ)器的數(shù)據(jù)存取速度為傳統(tǒng)的隨機(jī)存取存儲(chǔ)器的數(shù)據(jù)存取速度的兩倍。雙倍速隨機(jī)存取存儲(chǔ)器應(yīng)用了有別于時(shí)鐘訊號(hào)的數(shù)據(jù)頻閃(datastrobe)訊號(hào)作為存取數(shù)據(jù)的依據(jù)，而上述的數(shù)據(jù)頻閃訊號(hào)也就是所謂的DQS訊號(hào)，其訊號(hào)格式為本領(lǐng)域所熟知。如圖l所示，當(dāng)一寫入命令WR被輸出時(shí)，數(shù)據(jù)頻閃訊號(hào)DQS應(yīng)該于進(jìn)入一低電平之后出現(xiàn)多個(gè)周期性脈沖；這些周期性脈沖的上升緣與下降緣可作為數(shù)據(jù)訊號(hào)DQ所載(carry)的D0、Dl、D2、03...等數(shù)據(jù)被寫入存儲(chǔ)器中的存儲(chǔ)單元(memorycell)的依據(jù)。另外，數(shù)據(jù)頻閃訊號(hào)DQS中出現(xiàn)在這些周期性脈沖之前的這個(gè)低電平的部分稱為前文(preamble),如圖1所示，此外，時(shí)鐘訊號(hào)VCLK于寫入命令WR下達(dá)時(shí)的上升緣至數(shù)據(jù)頻閃訊號(hào)DQS于該前文之后的第一個(gè)上升緣之間的時(shí)間間距(timeinterval)定義為TDQSS。在某些情況下，例如當(dāng)時(shí)鐘訊號(hào)VCLK的頻率被提高了、但是電路系統(tǒng)中有些部份的訊號(hào)延遲未被妥善處理時(shí)，便無(wú)法確保數(shù)據(jù)頻閃訊號(hào)DQS符合特定規(guī)格。一旦時(shí)間間距ToQss不符合上述的特定規(guī)格所定義的范圍，便無(wú)法確保數(shù)據(jù)訊號(hào)DQ所載的數(shù)據(jù)最終可被正確地寫入存儲(chǔ)單元。
發(fā)明內(nèi)容因此本發(fā)明的目的之一在于提供一種存儲(chǔ)器控制電路與方法，以解決上述問(wèn)題。本發(fā)明的一較佳實(shí)施例中提供一種存儲(chǔ)器控制電路。該存儲(chǔ)器控制電路包含有一相位檢測(cè)模塊，用來(lái)檢測(cè)一數(shù)據(jù)頻閃(datastrobe)訊號(hào)與一時(shí)鐘訊號(hào)之間的相位差；一控制模塊，耦接至該相位檢測(cè)模塊，用來(lái)依據(jù)該相位差來(lái)產(chǎn)生一組控制訊號(hào)，其中該組控制訊號(hào)對(duì)應(yīng)于該相位差；一鎖存(latch)模塊，用來(lái)依據(jù)該數(shù)據(jù)頻閃訊號(hào)的上升緣/下降緣來(lái)鎖存一數(shù)據(jù)訊號(hào)所載(carry)的寫入數(shù)據(jù)；一奇偶數(shù)據(jù)分離器，耦接至該鎖存模塊，用來(lái)對(duì)該寫入數(shù)據(jù)進(jìn)行奇偶數(shù)據(jù)分離處理，以產(chǎn)生一數(shù)據(jù)分離訊號(hào)，其中該數(shù)據(jù)分離訊號(hào)載有對(duì)應(yīng)于該寫入數(shù)據(jù)的奇/偶數(shù)據(jù)；以及一可調(diào)延遲線(adjustabledelayline)模塊，耦接至該奇偶數(shù)據(jù)分離器以及該控制模塊，用來(lái)依據(jù)該組控制訊號(hào)來(lái)調(diào)整該數(shù)據(jù)分離訊號(hào)所載的奇/偶數(shù)據(jù)的延遲，其中該奇/偶數(shù)據(jù)的延遲量對(duì)應(yīng)于該組控制訊號(hào)。本發(fā)明于提供上述的存儲(chǔ)器控制電路的同時(shí)，亦對(duì)應(yīng)地提供一種存儲(chǔ)器控制方法。該存儲(chǔ)器控制方法包含有檢測(cè)一數(shù)據(jù)頻閃訊號(hào)與一時(shí)鐘訊號(hào)之間的相位差；依據(jù)該相位差來(lái)產(chǎn)生一組控制訊號(hào)，其中該組控制訊號(hào)對(duì)應(yīng)于該相位差；依據(jù)該數(shù)據(jù)頻閃訊號(hào)的上升緣/下降緣來(lái)鎖存一數(shù)據(jù)訊號(hào)所載的寫入數(shù)據(jù)；對(duì)該寫入數(shù)據(jù)進(jìn)行奇偶數(shù)據(jù)分離處理，以產(chǎn)生一數(shù)據(jù)分離訊號(hào)，其中該數(shù)據(jù)分離訊號(hào)載有對(duì)應(yīng)于該寫入數(shù)據(jù)的奇/偶數(shù)據(jù)；以及依據(jù)該組控制訊號(hào)來(lái)調(diào)整該數(shù)據(jù)分離訊號(hào)所載的奇/偶數(shù)據(jù)的延遲，其中該奇/偶數(shù)據(jù)的延遲量對(duì)應(yīng)于該組控制訊號(hào)。圖1為現(xiàn)有的數(shù)據(jù)頻閃訊號(hào)與數(shù)據(jù)訊號(hào)的示意圖。圖2為本發(fā)明的一實(shí)施例所提供的存儲(chǔ)器控制電路的示意圖。圖3為圖2所示的一部份組件的實(shí)施細(xì)節(jié)的示意圖。附圖符號(hào)+兌明<table>tableseeoriginaldocumentpage7</column></row><table><table>tableseeoriginaldocumentpage8</column></row><table>請(qǐng)參考圖2,圖2為本發(fā)明一較佳實(shí)施例所提供的存儲(chǔ)器控制電路100的示意圖，其中存儲(chǔ)器控制電路100包含有一相位檢測(cè)模塊110、一控制模塊120、一鎖存(latch)模塊132、一緩沖模塊134、一奇偶數(shù)據(jù)分離器136、一可調(diào)延遲線(adjustabledelayline)模塊142、一緩沖模塊144、以及一開(kāi)關(guān)模塊，其中該開(kāi)關(guān)模塊于本實(shí)施例中為XY開(kāi)關(guān)模塊146。如圖2所示，相位檢測(cè)模塊110包含有兩接收單元112-1與112-2、一延遲吻合控制器114、以及一相位4企測(cè)器116,其中延遲吻合控制器114包含有至少一延遲線(delayline);于本實(shí)施例中，延遲吻合控制器114包含有延遲線114-1與114-2，每一延遲線包含有多個(gè)延遲單元(未顯示)。相位檢測(cè)模塊110可檢測(cè)上述的數(shù)據(jù)頻閃(datastrobe)訊號(hào)DQS與上述的時(shí)鐘訊號(hào)VCLK之間的相位差。于圖2所示的相位;險(xiǎn)測(cè)才莫塊110中，兩接收單元112-1與112-2分別接收時(shí)鐘訊號(hào)VCLK與數(shù)據(jù)頻閃訊號(hào)DQS，而延遲吻合控制器114則可控制延遲線114-1來(lái)延遲時(shí)鐘訊號(hào)VCLK，并可控制延遲線114-2來(lái)延遲數(shù)據(jù)頻閃訊號(hào)DQS;藉由延遲吻合控制器114的控制，時(shí)鐘訊號(hào)VCLK與數(shù)據(jù)頻閃訊號(hào)DQS之間的延遲量可被妥善地控制在一特定范圍內(nèi)。如此，延遲吻合控制器114進(jìn)行延遲吻合控制之后所輸出的時(shí)鐘訊號(hào)VCLK與數(shù)據(jù)頻閃訊號(hào)DQS可作為相位檢測(cè)器116的檢測(cè)依據(jù)。于是，相位檢測(cè)器116便依據(jù)延遲吻合控制器114所輸出的時(shí)鐘訊號(hào)VCLK與數(shù)據(jù)頻閃訊號(hào)DQS來(lái)^r測(cè)該相位差。另外，控制模塊120依據(jù)該相位差來(lái)產(chǎn)生一組控制訊號(hào)Ctrl，其中控制訊號(hào)Ctrl對(duì)應(yīng)于該相位差。依據(jù)本實(shí)施例，控制模塊120為一譯碼器，并可依據(jù)該相位差來(lái)進(jìn)行譯碼以產(chǎn)生控制訊號(hào)Ctrl。此外，鎖存模塊132可依據(jù)數(shù)據(jù)頻閃訊號(hào)DQS的上升緣/下降緣來(lái)鎖存數(shù)據(jù)訊號(hào)DQ所載(carry)的寫入數(shù)據(jù)，以供緩沖模塊134進(jìn)行緩沖處理。于是，奇偶數(shù)據(jù)分離器136對(duì)緩沖處理后的該寫入數(shù)據(jù)進(jìn)行奇偶數(shù)據(jù)分離處理，以產(chǎn)生一數(shù)據(jù)分離訊號(hào)SRWD,其中數(shù)據(jù)分離訊號(hào)SRWD載有對(duì)應(yīng)于該寫入數(shù)據(jù)的奇/偶數(shù)據(jù)。依據(jù)本發(fā)明，可調(diào)延遲線模塊142依據(jù)控制訊號(hào)Ctrl來(lái)調(diào)整數(shù)據(jù)分離訊號(hào)SRWD所栽的奇/偶數(shù)據(jù)的延遲，其中該奇/偶數(shù)據(jù)的延遲量對(duì)應(yīng)于控制訊號(hào)Ctrl。如前面所述，控制訊號(hào)Ctrl對(duì)應(yīng)于該相位差，所以該奇/偶數(shù)據(jù)的延遲量亦對(duì)應(yīng)于該相位差。藉由上述的可調(diào)延遲控制機(jī)制，可調(diào)延遲線模塊142輸出延遲調(diào)整后的數(shù)據(jù)分離訊號(hào)SRWD一adj,其中延遲調(diào)整后的數(shù)據(jù)分離訊號(hào)SRWD—adj對(duì)應(yīng)于數(shù)據(jù)分離訊號(hào)SRWD,且載有延遲后的奇/偶數(shù)據(jù)。于是，延遲調(diào)整后的數(shù)據(jù)分離訊號(hào)SRWD一adj被輸入至緩沖模塊144以供緩沖處理。如圖2所示，緩沖模塊144依據(jù)奇偶數(shù)據(jù)寫入致能(enable)訊號(hào)SRWDWREN對(duì)延遲后的奇/偶數(shù)據(jù)進(jìn)行緩沖控制；當(dāng)奇偶數(shù)據(jù)寫入致能訊號(hào)SRWDWREN處于一致能狀態(tài)時(shí)，緩沖模塊144可將該延遲后的奇/偶數(shù)據(jù)輸出至XY開(kāi)關(guān)模塊146。于是，XY開(kāi)關(guān)模塊146可依據(jù)至少一選擇訊號(hào)XY—SW來(lái)輸出該延遲后的奇/偶數(shù)據(jù)，以供寫入存儲(chǔ)器的存儲(chǔ)單元。上述的奇偶數(shù)據(jù)寫入致能訊號(hào)SRWDWREN與選擇訊號(hào)XY_SW均為本領(lǐng)域所熟知，故不在此贅述其細(xì)兮。依據(jù)本實(shí)施例，圖2所示的一部份組件的實(shí)施細(xì)節(jié)如圖3所示。鎖存模塊132包含有多個(gè)鎖存132-0、132-1.....與132-15，分別對(duì)應(yīng)數(shù)據(jù)訊號(hào)DQ的多個(gè)位DQ(O)、DQ(l)、...、與DQ(15)，其中每一鎖存132-i(i=0、1、...、15膝據(jù)數(shù)據(jù)頻閃訊號(hào)DQS來(lái)鎖存數(shù)據(jù)訊號(hào)DQ的一個(gè)位DQ(i)。鎖存132-0、132-1.....與132-15所鎖存的數(shù)據(jù)訊號(hào)DQ的位DQ(O)、DQ(l).....與DQ(15)分別通過(guò)緩沖模塊134中對(duì)應(yīng)的緩沖器134-0、134-1、…、與134-15被輸出至奇偶數(shù)據(jù)分離器136,以進(jìn)行奇偶數(shù)據(jù)分離處理。奇偶數(shù)據(jù)分離處理后的數(shù)據(jù)分離訊號(hào)SRWD具有多個(gè)位SRWD(O)、SRWD(l).....與SRWD(31)。如圖3所示，可調(diào)延遲線模塊142包含有多個(gè)可調(diào)延遲線142-0、142-1.....與142-31，分別對(duì)應(yīng)于數(shù)據(jù)分離訊號(hào)SRWD的多個(gè)位SRWD(O)、SRWD(l).....與SRWD(31)，其中的每一可調(diào)延遲線142-j(j=0、1.....31)包含有多個(gè)延遲單元(未顯示)。依據(jù)本實(shí)施例，每一可調(diào)延遲線142-j藉由選擇其多個(gè)延遲單元中對(duì)應(yīng)控制訊號(hào)Ctrl的延遲單元的輸出，即可施加(apply)對(duì)應(yīng)控制訊號(hào)Ctrl的延遲量于數(shù)據(jù)分離訊號(hào)SRWD的一個(gè)位SRWD(j),作為延遲調(diào)整后的數(shù)據(jù)分離訊號(hào)SRWD_adj當(dāng)中對(duì)應(yīng)的位SRWD—adj(j)。本發(fā)明的好處之一是，本發(fā)明可解決現(xiàn)有技術(shù)中、當(dāng)數(shù)據(jù)頻閃訊號(hào)DQS中的時(shí)間間距ToQss不符規(guī)格時(shí)無(wú)法確保數(shù)據(jù)訊號(hào)DQ所載的數(shù)據(jù)可被正確地寫入存儲(chǔ)單元的問(wèn)題。藉由本發(fā)明所提供的相位差檢測(cè)機(jī)制以及對(duì)數(shù)據(jù)分離訊號(hào)SRWD的可調(diào)延遲控制，數(shù)據(jù)頻閃訊號(hào)DQS不論處于訊號(hào)領(lǐng)先的狀況或是訊號(hào)落后的狀況，本發(fā)明的存儲(chǔ)器控制電路與方法可將數(shù)據(jù)分離訊號(hào)SRWD對(duì)應(yīng)地調(diào)整，使得延遲調(diào)整后的數(shù)據(jù)分離訊號(hào)SRWD_adj所載的奇/偶數(shù)據(jù)出現(xiàn)的時(shí)間區(qū)間維持一致；也就是說(shuō)，本發(fā)明可以維持延遲調(diào)整后的數(shù)據(jù)分離訊號(hào)SRWD—adj的數(shù)據(jù)分離訊號(hào)窗(SRWDwindow)的大小，不受數(shù)據(jù)頻閃訊號(hào)DQS處于訊號(hào)領(lǐng)先的狀況或是訊號(hào)落后的狀況的影響。因此，延遲調(diào)整后的數(shù)據(jù)分離訊號(hào)SRWD—adj所載的奇/偶數(shù)據(jù)可被正常地通過(guò)緩沖模塊144與XY開(kāi)關(guān)模塊146寫入存儲(chǔ)器中的存儲(chǔ)單元。以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。權(quán)利要求1.一種存儲(chǔ)器控制電路，其包含有一相位檢測(cè)模塊，用來(lái)檢測(cè)一數(shù)據(jù)頻閃訊號(hào)與一時(shí)鐘訊號(hào)之間的相位差；一控制模塊，耦接至該相位檢測(cè)模塊，用來(lái)依據(jù)該相位差來(lái)產(chǎn)生一組控制訊號(hào)，其中該組控制訊號(hào)對(duì)應(yīng)于該相位差；一鎖存模塊，用來(lái)依據(jù)該數(shù)據(jù)頻閃訊號(hào)的上升緣/下降緣來(lái)鎖存一數(shù)據(jù)訊號(hào)所載的寫入數(shù)據(jù)；一奇偶數(shù)據(jù)分離器，耦接至該鎖存模塊，用來(lái)對(duì)該寫入數(shù)據(jù)進(jìn)行奇偶數(shù)據(jù)分離處理，以產(chǎn)生一數(shù)據(jù)分離訊號(hào)，其中該數(shù)據(jù)分離訊號(hào)載有對(duì)應(yīng)于該寫入數(shù)據(jù)的奇/偶數(shù)據(jù)；以及一可調(diào)延遲線模塊，耦接至該奇偶數(shù)據(jù)分離器以及該控制模塊，用來(lái)依據(jù)該組控制訊號(hào)來(lái)調(diào)整該數(shù)據(jù)分離訊號(hào)所載的奇/偶數(shù)據(jù)的延遲，其中該奇/偶數(shù)據(jù)的延遲量對(duì)應(yīng)于該組控制訊號(hào)。2.如權(quán)利要求1所述的存儲(chǔ)器控制電路，其中該數(shù)據(jù)訊號(hào)為DQ訊號(hào)，而該數(shù)據(jù)頻閃訊號(hào)為DQS訊號(hào)。3.如權(quán)利要求1所述的存儲(chǔ)器控制電路，其中該相位檢測(cè)模塊包含有兩接收單元，分別用來(lái)接收該時(shí)鐘訊號(hào)與該數(shù)據(jù)頻閃訊號(hào)；以及一相位檢測(cè)器，耦接至該兩接收單元，用來(lái)檢測(cè)該相位差。4.如權(quán)利要求3所述的存儲(chǔ)器控制電路，其中該相位檢測(cè)模塊還包含有一延遲吻合控制器，耦接至該兩接收單元當(dāng)中的至少一接收單元，該延遲吻合控制器包含有至少一延遲線，用來(lái)延遲該時(shí)鐘訊號(hào)及/或該數(shù)據(jù)頻閃訊號(hào)；其中該相位檢測(cè)器依據(jù)該至少一延遲線所延遲的該時(shí)鐘訊號(hào)及/或該數(shù)據(jù)頻閃訊號(hào)來(lái)檢測(cè)該相位差。5.如權(quán)利要求1所述的存儲(chǔ)器控制電路，其中該控制模塊為一譯碼器，用來(lái)依據(jù)該相位差進(jìn)行譯碼以產(chǎn)生該組控制訊號(hào)。6.如權(quán)利要求1所述的存儲(chǔ)器控制電路，其中該該鎖存模塊包含有多個(gè)鎖存，分別對(duì)應(yīng)該數(shù)據(jù)訊號(hào)的多個(gè)位。7.如權(quán)利要求1所述的存儲(chǔ)器控制電路，其中該可調(diào)延遲線模塊包含有多個(gè)可調(diào)延遲線，分別對(duì)應(yīng)于該數(shù)據(jù)分離訊號(hào)的多個(gè)位，以及每一可調(diào)延遲線施加對(duì)應(yīng)該組控制訊號(hào)的延遲量于該數(shù)據(jù)分離訊號(hào)的一個(gè)位。8.如權(quán)利要求7所述的存儲(chǔ)器控制電路，其中該可調(diào)延遲線模塊中的每一可調(diào)延遲線包含有多個(gè)延遲單元。9.如權(quán)利要求1所述的存儲(chǔ)器控制電路，其還包含有一緩沖模塊，耦接至該可調(diào)延遲線模塊，用來(lái)對(duì)延遲后的奇/偶數(shù)據(jù)進(jìn)行緩沖控制。10.如權(quán)利要求9所述的存儲(chǔ)器控制電路，其還包含有一開(kāi)關(guān)模塊，耦接至該緩沖模塊，用來(lái)依據(jù)至少一選擇訊號(hào)來(lái)輸出該延遲后的奇/偶數(shù)據(jù)。11.一種存儲(chǔ)器控制方法，其包含有檢測(cè)一數(shù)據(jù)頻閃訊號(hào)與一時(shí)鐘訊號(hào)之間的相位差；依據(jù)該相位差來(lái)產(chǎn)生一組控制訊號(hào)，其中該組控制訊號(hào)對(duì)應(yīng)于該相位差；依據(jù)該數(shù)據(jù)頻閃訊號(hào)的上升緣/下降緣來(lái)鎖存一數(shù)據(jù)訊號(hào)所栽的寫入數(shù)據(jù)；對(duì)該寫入數(shù)據(jù)進(jìn)行奇偶數(shù)據(jù)分離處理，以產(chǎn)生一數(shù)據(jù)分離訊號(hào)，其中該數(shù)據(jù)分離訊號(hào)載有對(duì)應(yīng)于該寫入數(shù)據(jù)的奇/偶數(shù)據(jù)；以及依據(jù)該組控制訊號(hào)來(lái)調(diào)整該數(shù)據(jù)分離訊號(hào)所載的奇/偶數(shù)據(jù)的延遲，其中該奇/偶數(shù)據(jù)的延遲量對(duì)應(yīng)于該組控制訊號(hào)。12.如權(quán)利要求11所述的存儲(chǔ)器控制方法，其中該數(shù)據(jù)訊號(hào)為DQ訊號(hào)，而該數(shù)據(jù)頻閃訊號(hào)為DQS訊號(hào)。13.如權(quán)利要求11所述的存儲(chǔ)器控制方法，其中檢測(cè)該數(shù)據(jù)頻閃訊號(hào)與該時(shí)鐘訊號(hào)之間的相位差的步驟還包含有分別接收該時(shí)鐘訊號(hào)與該數(shù)據(jù)頻閃訊號(hào)；利用至少一延遲線來(lái)延遲該時(shí)鐘訊號(hào)及/或該數(shù)據(jù)頻閃訊號(hào)；以及依據(jù)該至少一延遲線所延遲的該時(shí)鐘訊號(hào)及/或該數(shù)據(jù)頻閃訊號(hào)來(lái)檢測(cè)該相位差。14.如權(quán)利要求11所述的存儲(chǔ)器控制方法，其中依據(jù)該相位差來(lái)產(chǎn)生該組控制訊號(hào)的步驟還包含有依據(jù)該相位差進(jìn)行譯碼以產(chǎn)生該組控制訊號(hào)。15.如權(quán)利要求11所述的存儲(chǔ)器控制方法，其中依據(jù)該數(shù)據(jù)頻閃訊號(hào)的上升緣/下降緣來(lái)鎖存該數(shù)據(jù)訊號(hào)所載的寫入數(shù)據(jù)的步驟還包含有利用多個(gè)鎖存來(lái)鎖存該數(shù)據(jù)訊號(hào)所載的寫入數(shù)據(jù)，其中該多個(gè)鎖存分別對(duì)應(yīng)該數(shù)據(jù)訊號(hào)的多個(gè)位。16.如權(quán)利要求11所述的存儲(chǔ)器控制方法，其中依據(jù)該組控制訊號(hào)來(lái)調(diào)整該數(shù)據(jù)分離訊號(hào)所載的奇/偶數(shù)據(jù)的延遲的步驟還包含有利用多個(gè)可調(diào)延遲線來(lái)調(diào)整該數(shù)據(jù)分離訊號(hào)所載的奇/偶數(shù)據(jù)的延遲，其中該多個(gè)可調(diào)延遲線分別對(duì)應(yīng)于該數(shù)據(jù)分離訊號(hào)的多個(gè)位，且每一可調(diào)延遲線施加對(duì)應(yīng)該組控制訊號(hào)的延遲量于該數(shù)據(jù)分離訊號(hào)的一個(gè)位。17.如權(quán)利要求16所述的存儲(chǔ)器控制方法，其中每一可調(diào)延遲線包含有多個(gè)延遲單元。18.如權(quán)利要求11所述的存儲(chǔ)器控制方法，其還包含有對(duì)延遲后的奇/偶數(shù)據(jù)進(jìn)行緩沖控制。19.如權(quán)利要求18所述的存儲(chǔ)器控制方法，其還包含有利用一開(kāi)關(guān)模塊以依據(jù)至少一選擇訊號(hào)來(lái)輸出該延遲后的奇/偶數(shù)據(jù)。全文摘要本發(fā)明提供一種存儲(chǔ)器控制電路，其具有一相位檢測(cè)模塊，用來(lái)檢測(cè)一數(shù)據(jù)頻閃訊號(hào)與一時(shí)鐘訊號(hào)之間的相位差；一控制模塊，用來(lái)依據(jù)該相位差來(lái)產(chǎn)生一組控制訊號(hào)，該組控制訊號(hào)對(duì)應(yīng)于該相位差；一鎖存模塊，用來(lái)依據(jù)該數(shù)據(jù)頻閃訊號(hào)的上升緣/下降緣來(lái)鎖存一數(shù)據(jù)訊號(hào)所載的寫入數(shù)據(jù)；一奇偶數(shù)據(jù)分離器，用來(lái)對(duì)該寫入數(shù)據(jù)進(jìn)行奇偶數(shù)據(jù)分離處理以產(chǎn)生一數(shù)據(jù)分離訊號(hào)，其中該數(shù)據(jù)分離訊號(hào)載有對(duì)應(yīng)于該寫入數(shù)據(jù)的奇/偶數(shù)據(jù)；以及一可調(diào)延遲線模塊，用來(lái)依據(jù)該組控制訊號(hào)來(lái)調(diào)整該奇/偶數(shù)據(jù)的延遲，該奇/偶數(shù)據(jù)的延遲量對(duì)應(yīng)于該組控制訊號(hào)。文檔編號(hào)G11C11/4076GK101149967SQ20061015429公開(kāi)日2008年3月26日申請(qǐng)日期2006年9月20日優(yōu)先權(quán)日2006年9月20日發(fā)明者鄭文昌申請(qǐng)人:南亞科技股份有限公司