專(zhuān)利名稱：存儲(chǔ)器讀取電路與方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)一種存儲(chǔ)器讀取電路，特別是一種應(yīng)用于4狀態(tài)以上的多狀
態(tài)存儲(chǔ)器的讀取電路。
背景技術(shù)：
一般4狀態(tài)的磁阻式隨機(jī)存取存儲(chǔ)器(Magnetic Random Access Memory, MRAM)，由1大1小的磁阻式存儲(chǔ)細(xì)胞所組成，如圖5A所示，電阻R1、 R2通過(guò)改變存儲(chǔ)層磁性材料的磁化方向，來(lái)更改存儲(chǔ)細(xì)胞電阻值，因?yàn)榇?儲(chǔ)細(xì)胞內(nèi)邏輯狀態(tài)0與1時(shí)具有不同電阻值，在對(duì)存儲(chǔ)細(xì)胞施加偏壓后，便 會(huì)有不同的電流，通過(guò)判斷電流的大小來(lái)得知存儲(chǔ)細(xì)胞內(nèi)邏輯狀態(tài)O或1。
此外，存儲(chǔ)細(xì)胞的讀取速度也與感測(cè)放大器有相當(dāng)?shù)年P(guān)系，感測(cè)放大器 判斷存儲(chǔ)細(xì)胞狀態(tài)所需的時(shí)間越短越好，而感測(cè)的時(shí)間除了取決于感測(cè)放大 器本身外，也與流經(jīng)存儲(chǔ)胞的電流大小有關(guān)。
如圖5B所示，電阻R1、R2并聯(lián)的電阻值具有4種變化Rlmax//R2max、 Rlmax;7R2min、 Rlmin//R2max、 Rlmin//R2min，以分別代表存儲(chǔ)器的4種 儲(chǔ)存狀態(tài)(ll、 10、 01、 00)。而由于4狀態(tài)磁阻式隨機(jī)存取存儲(chǔ)器具有4種 不同的電阻值變化，因此當(dāng)施加固定的直流電壓時(shí)，相對(duì)可產(chǎn)生4種不同的 存儲(chǔ)器電流大小。
而為了辨識(shí)該磁阻式隨機(jī)存取存儲(chǔ)器的儲(chǔ)存狀態(tài)，磁阻式隨機(jī)存取存儲(chǔ) 器至少產(chǎn)生3組的基準(zhǔn)值，以與該磁阻式隨機(jī)存取存儲(chǔ)器所輸出的存儲(chǔ)器電 流相比較，并產(chǎn)生4種之一的比較結(jié)果(如圖6所示)，以區(qū)別出該磁阻式 隨機(jī)存取存儲(chǔ)器的儲(chǔ)存狀態(tài)。
如圖7所示，該讀取電路具有3條參考路徑分別代表3種不同的阻抗大
5小[(Iref3: Rlmax//R2max//Rlmax//R2min)、 (Iref2: Rlmax//R2min //Rlmin //R2max)、 (Irefh Rlmin //R2max//Rlmin //R2min)]，以產(chǎn)生3個(gè)參考電流
(IrEF1、 IrEF2與IrEF3)，通過(guò)該參考電流(IREF1、 IrEF2與IREF3)與該存儲(chǔ)器電流比
較即可產(chǎn)生該磁阻式隨機(jī)存取存儲(chǔ)器的MSB(Most Significant Bit)的數(shù)字值 Di與LSB(Least Significant Bit)的數(shù)位值D0。
當(dāng)所需辨識(shí)的存儲(chǔ)器具有越多的存儲(chǔ)器狀態(tài)，例如4個(gè)或4個(gè)以上，則 該讀取電路需要包括越多的參考路徑，且由于每一條參考路徑由多組電阻所 組合而成，因此該讀取電路所占用的面積將會(huì)非常龐大，且消耗大量的功率。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種多狀態(tài)的存儲(chǔ)器的讀取電路，且進(jìn)一步提供 低耗電以及高密度的存儲(chǔ)器裝置。
為達(dá)到上述目的，本發(fā)明提供一種存儲(chǔ)器讀取電路，用以讀取一具有2W 種阻抗?fàn)顟B(tài)的存儲(chǔ)器電路，包括 一待測(cè)信號(hào)產(chǎn)生電路，檢測(cè)上述存儲(chǔ)器電 路的阻抗?fàn)顟B(tài)，以產(chǎn)生一待測(cè)信號(hào)； 一參考信號(hào)產(chǎn)生電路，檢測(cè)一具有2^1 個(gè)阻抗路徑的參考電路的阻抗?fàn)顟B(tài)，以分別產(chǎn)生2^個(gè)參考信號(hào)；一中間值 信號(hào)產(chǎn)生電路，接收上述2^個(gè)參考信號(hào)，以產(chǎn)生(2^)-l個(gè)中間值信號(hào)；以 及一比較電路，用以比較上述待測(cè)信號(hào)與上述(2^)-l個(gè)中間值信號(hào)和上述 (2^)個(gè)參考信號(hào)。
為達(dá)到上述目的，本發(fā)明還提供一種存儲(chǔ)器讀取方法，用以讀取一具有
2W種阻抗?fàn)顟B(tài)的存儲(chǔ)器電路，該方法包括檢測(cè)上述存儲(chǔ)器電路的阻抗?fàn)顟B(tài)，
以產(chǎn)生一待測(cè)信號(hào)；檢測(cè)一具有2^個(gè)阻抗路徑的參考電路的阻抗?fàn)顟B(tài)，以
分別產(chǎn)生2^個(gè)參考信號(hào);接收上述參考信號(hào)，以產(chǎn)生(2^)-l個(gè)中間值信號(hào)；
以及比較上述待測(cè)信號(hào)與上述(2^)-l個(gè)中間值信號(hào)和上述(2^)個(gè)參考信號(hào)。
綜上所述，本發(fā)明的存儲(chǔ)器讀取電路通過(guò)一中間值信號(hào)產(chǎn)生電路配合參 考信號(hào)產(chǎn)生電路，可有效減少參考電路所需的阻抗路徑，即可有效的辨識(shí)存儲(chǔ)器電路的儲(chǔ)存狀態(tài)。而通過(guò)減少參考電路所需的阻抗路徑，即可有效降低 讀取電路所需的電路面積，且進(jìn)一步增加存儲(chǔ)器裝置的存儲(chǔ)器單元密度，并 減少額外的功率消耗。
本發(fā)明的上述目的或特征，將依據(jù)附圖加以詳細(xì)說(shuō)明，但需明了的是， 附圖及所舉的例，只是做為說(shuō)明而非在限制或縮限本發(fā)明。
圖1為本發(fā)明一實(shí)施例的存儲(chǔ)器讀取電路的系統(tǒng)架構(gòu)圖2為本發(fā)明一實(shí)施例的4狀態(tài)存儲(chǔ)器的存儲(chǔ)器讀取電路的電路架構(gòu)
圖3為本發(fā)明一實(shí)施例的待測(cè)電壓-儲(chǔ)存狀態(tài)關(guān)系圖4A為本發(fā)明一實(shí)施例一的比較電路的電路架構(gòu)圖4B為本發(fā)明一實(shí)施例二的比較電路的電路架構(gòu)圖5A、圖5B為現(xiàn)有磁阻式隨機(jī)存取存儲(chǔ)器的電路架構(gòu)圖6為現(xiàn)有磁阻式隨機(jī)存取存儲(chǔ)器的待測(cè)電壓-儲(chǔ)存狀態(tài)關(guān)系圖；以及
圖7為現(xiàn)有讀取電路的電路架構(gòu)圖。
主要元件符號(hào)對(duì)照說(shuō)明 10--存儲(chǔ)器電路
11、 12、 13、 14—-阻抗?fàn)顟B(tài)
20--參考電路
21、 22—-阻抗路徑
30--待測(cè)信號(hào)產(chǎn)生電路
31、 32、 41、 42、 43、 44、 51、 52—-晶體管
33、 45、 46、 53—負(fù)載 40_—參考信號(hào)產(chǎn)生電路 50—-中間值信號(hào)產(chǎn)生電路60---比較電路
61、 62、 63、 65、 67—比較器 64—譯碼器 66—多工器
具體實(shí)施例方式
雖然本發(fā)明將參閱含有本發(fā)明較佳實(shí)施例的附圖予以充分描述，但在此 描述之前應(yīng)了解熟悉本行技藝的人士可修改本文中所描述的發(fā)明，同時(shí)獲致 本發(fā)明的功效。因此，需了解以下的描述對(duì)熟悉本行技藝的人士而言為一廣 泛的揭示，且其內(nèi)容不在于限制本發(fā)明。
本發(fā)明有關(guān)于一種存儲(chǔ)器讀取電路及方法，接收存儲(chǔ)器細(xì)胞的讀取信 號(hào)，再通過(guò)一參考電路產(chǎn)生復(fù)數(shù)個(gè)參考信號(hào)，并比較該讀取信號(hào)與復(fù)數(shù)個(gè)參 考信號(hào)和中間值信號(hào)的大小關(guān)系，以辨識(shí)該讀取信號(hào)所代表的存儲(chǔ)器的儲(chǔ)存 狀態(tài)。
參考圖1為本發(fā)明一實(shí)施例的存儲(chǔ)器讀取電路的系統(tǒng)架構(gòu)圖。如圖所示， 該存儲(chǔ)器讀取電路包括一存儲(chǔ)器電路10、 一參考電路20、 一待測(cè)信號(hào)產(chǎn)生
電路30 、 一參考信號(hào)產(chǎn)生電路40、 一中間值信號(hào)產(chǎn)生電路50以及一比較電
路60。
該存儲(chǔ)器電路10為存儲(chǔ)器的存儲(chǔ)器細(xì)胞，具有多種阻抗?fàn)顟B(tài)，并可選 擇多種阻抗?fàn)顟B(tài)之一用以代表存儲(chǔ)器所儲(chǔ)存的數(shù)值，再由該待測(cè)信號(hào)產(chǎn)生電 路30根據(jù)該存儲(chǔ)器電路10所選擇的阻抗?fàn)顟B(tài)產(chǎn)生一待測(cè)信號(hào)，以進(jìn)行該存
儲(chǔ)器所儲(chǔ)存數(shù)值的辨識(shí)。
該參考電路20即根據(jù)該存儲(chǔ)器電路IO所具有的多種狀態(tài)的阻抗變化對(duì) 應(yīng)的產(chǎn)生多種阻抗路徑，并由該參考信號(hào)產(chǎn)生電路40根據(jù)上述多種的阻抗 路徑產(chǎn)生多種的參考信號(hào)，以作為該待測(cè)信號(hào)產(chǎn)生電路30所輸出該待測(cè)信 號(hào)的基準(zhǔn)值。而該中間值信號(hào)產(chǎn)生電路50接收該參考電路20所產(chǎn)生的參考信號(hào)，并 產(chǎn)生一組以上的中間值信號(hào)，通過(guò)上述參考信號(hào)以及中間值信號(hào)即可組成該 存儲(chǔ)器電路10所需的基準(zhǔn)值，并減少該參考電路20所需的阻抗路徑，以避 免該參考電路20根據(jù)該存儲(chǔ)器電路10所包含阻抗?fàn)顟B(tài)的變化而需包括過(guò)多 的阻抗路徑。其中，當(dāng)該存儲(chǔ)器電路10具有2W種阻抗?fàn)顟B(tài)，則該參考電路 20即需要2^個(gè)阻抗路徑，且該中間值參考電路50需產(chǎn)生(2^)-l個(gè)中間值 信號(hào)，以提供(2^)加((2N")-1)共(2N-1)個(gè)基準(zhǔn)值。
該比較電路60即可將上述待測(cè)信號(hào)與上述參考信號(hào)以及中間值信號(hào)進(jìn) 行比較，以產(chǎn)生一組數(shù)字信號(hào)用以代表該存儲(chǔ)器電路IO所儲(chǔ)存的數(shù)值。
本發(fā)明的存儲(chǔ)器讀取電路可應(yīng)用于4狀態(tài)以上的多狀態(tài)存儲(chǔ)器之中，而 在本發(fā)明一實(shí)施例中，為了描述方便，該實(shí)施例的存儲(chǔ)器讀取電路應(yīng)用于一 具有4狀態(tài)的存儲(chǔ)器。
參考圖2為本發(fā)明一實(shí)施例的4狀態(tài)存儲(chǔ)器的存儲(chǔ)器讀取電路的電路架
構(gòu)圖。如圖所示，該存儲(chǔ)器讀取電路接收一直流電壓源VDD，以提供該存儲(chǔ)
器電路10與該參考電路20根據(jù)不同的阻抗?fàn)顟B(tài)或阻抗路徑產(chǎn)生不同的電流 值。
該存儲(chǔ)器電路10為一磁阻式隨機(jī)存取存儲(chǔ)器(Magnetic Random Access Memory,MRAM)，具有2個(gè)不同大小的磁阻式電阻Rl、 R2(如圖5A所示)， 以產(chǎn)生4種阻抗?fàn)顟B(tài)11、 12、 13、 14，其中阻抗?fàn)顟B(tài)11代表(R1max與R2max
并聯(lián))、阻抗?fàn)顟B(tài)12代表(RlMAX與R2MN并聯(lián))、阻抗?fàn)顟B(tài)13代表(R1m!n與
R2MAx并聯(lián))以及阻抗?fàn)顟B(tài)14代表(R1,與R2MiN并聯(lián))，以分別表示該存儲(chǔ) 器電路10所儲(chǔ)存的MSB(Most Significant Bit)的數(shù)字值D,與LSB(Least Significant Bit)的數(shù)字值DQ的組合[DhDo]的4種變化[ll， IO，OI，OO]。而該參 考電路20則根據(jù)該存儲(chǔ)器電路10對(duì)應(yīng)的包含2種阻抗路徑21、 22，其中阻 抗路徑21代表(R1 max R2max、 R1max
與R2M!n并聯(lián))，而阻抗路徑22代表
(R1min、 R2max、 R1min與R^min并聯(lián))。該待測(cè)信號(hào)產(chǎn)生電路30即提供該直流電壓源VDD至該存儲(chǔ)器電路10,
并通過(guò)該存儲(chǔ)器電路10的4種不同阻抗?fàn)顟B(tài)(11、 12、 13、 14)產(chǎn)生一具有4 種變化的待測(cè)電流，該待測(cè)信號(hào)產(chǎn)生電路30并包括2個(gè)晶體管31、 32以組 成一電流鏡用以鏡射該待測(cè)電流。其中，該晶體管32用以將流經(jīng)該晶體管 31的待測(cè)電流鏡射至一負(fù)載33以產(chǎn)生一待測(cè)電壓V。
該參考信號(hào)產(chǎn)生電路40還提供該直流電壓源VDD至該參考電路20，并 通過(guò)2個(gè)阻抗路徑21、 22產(chǎn)生2個(gè)不同大小的參考電流，且該參考信號(hào)產(chǎn) 生電路40包括一組晶體管41、 43以及一組晶體管42、 44以分別組成2個(gè) 電流鏡用以分別鏡射所述參考電流。其中，所述晶體管43、 44用以將流經(jīng) 所述晶體管41、 42的參考電流鏡射至2個(gè)負(fù)載45、 46以分別產(chǎn)生2個(gè)參考
電壓V2、 V3。
該中間值信號(hào)產(chǎn)生電路50包括2個(gè)晶體管51 、 52用以分別與該參考信 號(hào)產(chǎn)生電路40的晶體管41 、 42形成2個(gè)電流鏡用以鏡射分別鏡射該參考信 號(hào)產(chǎn)生電路40所產(chǎn)生的2個(gè)參考電流，并產(chǎn)生一中間值參考電流。其中， 所述晶體管51、 52將流經(jīng)所述晶體管41、 42的參考電流同時(shí)鏡射至一負(fù)載 53以產(chǎn)生一中間值參考電壓V4。
在本發(fā)明一實(shí)施例中，為了降低存儲(chǔ)器儲(chǔ)存狀態(tài)的辨識(shí)運(yùn)算需求，負(fù)載 33、 45、 46具有相同的阻抗2P，致使該待測(cè)電壓^與所述參考電壓V2、 V3的電壓值相對(duì)關(guān)系正比于該待測(cè)電流與所述參考電流的電流值相對(duì)關(guān)系。 且由于該中間值參考電流的電流值與2個(gè)參考電流所相加的電流值相等，因 此該負(fù)載53具有阻抗P，使該負(fù)載53所產(chǎn)生的中間值參考電壓V4介于所述
參考電壓V2、 V3之間。其中，直流電壓源VoD的電壓值大小用以決定待測(cè)
電流以及參考電流的電流大小，且進(jìn)一步控制該存儲(chǔ)器讀取電路的讀取時(shí) 間。
在本發(fā)明另一實(shí)施例中，為了降低存儲(chǔ)器儲(chǔ)存狀態(tài)的辨識(shí)運(yùn)算需求，負(fù) 載33、 45、 46、 53具有相同的阻抗2P，致使該待測(cè)電壓V！與參考電壓V2、
10V3的電壓值相對(duì)關(guān)系正比于該待測(cè)電流與所述參考電流的電流值相對(duì)關(guān)系。
且由晶體管51、 52調(diào)整電流鏡的電流值大小于該中間值參考電流的電流值 與2個(gè)參考電流所相加的電流值不相等，使該負(fù)載53所產(chǎn)生的中間值參考
電壓V4介于所述參考電壓V2、 V3之間。其中，直流電壓源VDD的電壓值大
小用以決定待測(cè)電流以及參考電流的電流大小，且進(jìn)一步控制該存儲(chǔ)器讀取 電路的讀取時(shí)間。
參考圖3為本發(fā)明一實(shí)施例的待測(cè)電壓Vt-儲(chǔ)存狀態(tài)關(guān)系圖。如圖所示，
所述參考電壓V" V3以及中間值參考電壓V4可形成3個(gè)電壓基準(zhǔn)值，而該
待測(cè)電壓V！即可與所述參考電壓V2、 V3以及中間值參考電壓V4比較以產(chǎn) 生4種不同狀態(tài)。
其中，當(dāng)該待測(cè)電壓V"j、于所述參考電壓V2、 V3以及中間值參考電壓
V4，則代表該存儲(chǔ)器電路10所儲(chǔ)存為阻抗?fàn)顟B(tài)11(R1max與R2max并朕)， 即所代表MSB與LSB的數(shù)字值為[ll];當(dāng)該待測(cè)電壓V！介于該參考電壓 V3以及中間值參考電壓V4之間，則代表該存儲(chǔ)器電路IO所儲(chǔ)存為阻抗?fàn)顟B(tài) 12(RlMAX與R2應(yīng)并聯(lián))，即所代表MSB與LSB的數(shù)字值為[10];當(dāng)該待測(cè) 電壓W介于該參考電壓V2以及中間值參考電壓V4之間，則代表該存儲(chǔ)器 電路10所儲(chǔ)存為阻抗?fàn)顟B(tài)13(R1mtn與R2薩并聯(lián))，即所代表MSB與LSB 的數(shù)字值為
;以及當(dāng)該待測(cè)電壓Vt大于所述參考電壓V2、 V3以及中間 值參考電壓V4，則代表該存儲(chǔ)器電路10所儲(chǔ)存為阻抗?fàn)顟B(tài)14(R1MIN與R2MIN 并聯(lián))，即所代表MSB與LSB的數(shù)字值為[OO]。
該比較電路60用以將該待測(cè)電壓V!與所述參考電壓V2、 V3以及中間 值參考電壓V4進(jìn)行比較，以辨識(shí)該待測(cè)電壓V,所代表該存儲(chǔ)器電路10的 儲(chǔ)存狀態(tài)。在本發(fā)明一實(shí)施例中，該待測(cè)電壓V!直接與所述參考電壓V2、 V3以及中間值參考電壓V4進(jìn)行比較以辨識(shí)該待測(cè)電壓V,的大小關(guān)系。參考 圖4A為本發(fā)明上述實(shí)施例的比較電路60的電路架構(gòu)圖，其中該比較電路 60包含3個(gè)比較器61、 62、 63，以分別比較(該待測(cè)電壓V!與該參考電壓
iiV2)、(該待測(cè)電壓Vt與該參考電壓V3)以及(該待測(cè)電壓^與該中間值參考
電壓V》，進(jìn)而將所述比較器61、 62、 63的比較結(jié)果輸出至一譯碼器64以 解讀所述比較結(jié)果，并得到MSB與LSB的數(shù)字值[Dh D0]。
在本發(fā)明另一實(shí)施例中，該待測(cè)電壓V,先與該中間值參考電壓V4進(jìn)行 比較，以取得MSB的數(shù)字值Dp再由該MSB的數(shù)字值D!決定該待測(cè)電壓 W與該參考電壓V2或該參考電壓V3進(jìn)行比較，以取得LSB的數(shù)字值Do。 參考圖4B為本發(fā)明上述實(shí)施例的比較電路60的電路架構(gòu)圖，其中該比較電 路60包含一比較器65用以比較該待測(cè)電壓V！與該中間值參考電壓V4，以 取得MSB的數(shù)字值A(chǔ)，其中當(dāng)該待測(cè)電壓V!大于該中間值參考電壓V4， 則數(shù)字值A(chǔ)為0，反之當(dāng)該待測(cè)電壓V,小于該中間值參考電壓V4，則數(shù)字 值A(chǔ)為1。
該數(shù)字值A(chǔ)并提供至一具有2個(gè)輸入1個(gè)輸出的多工器66，其中該多 工器66同時(shí)接收參考電壓V2、 V3并輸出一選擇電壓Vx，當(dāng)該數(shù)字值D,為 0時(shí)，則該多工器66輸出選擇電壓Vx為該參考電壓V2，而當(dāng)該數(shù)位值D, 為1時(shí)，則該多工器66輸出選擇電壓Vx為該參考電壓V3。再由一比較器 67將該多工器66所輸出的選擇電壓Vx與該待測(cè)電壓V！比較，以取得LSB 的數(shù)字值D()，其中當(dāng)該待測(cè)電壓、大于該選擇電壓Vx，則數(shù)字值Do為0， 反之當(dāng)該待測(cè)電壓V,小于該選擇電壓Vx，則數(shù)字值Do為1。
因此，根據(jù)以上各實(shí)施例的描述，本發(fā)明的存儲(chǔ)器讀取電路通過(guò)一中間 值信號(hào)產(chǎn)生電路配合參考信號(hào)產(chǎn)生電路，可有效減少參考電路所需的阻抗路 徑，即可有效的辨識(shí)存儲(chǔ)器電路的儲(chǔ)存狀態(tài)。而通過(guò)減少參考電路所需的阻 抗路徑，即可有效降低讀取電路所需的電路面積，且進(jìn)一步增加存儲(chǔ)器裝置 的存儲(chǔ)器單元密度，并減少額外的功率消耗。
在詳細(xì)說(shuō)明本發(fā)明的較佳實(shí)施例之后，熟悉該項(xiàng)技術(shù)人士可清楚的了 解，在不脫離下述申請(qǐng)專(zhuān)利范圍與精神下進(jìn)行各種變化與改變，且本發(fā)明也 不受限于說(shuō)明書(shū)中所舉實(shí)施例的實(shí)施方式。
1權(quán)利要求
1. 一種存儲(chǔ)器讀取電路，其用以讀取一具有2N種阻抗?fàn)顟B(tài)的存儲(chǔ)器電路，所述存儲(chǔ)器讀取電路包括一待測(cè)信號(hào)產(chǎn)生電路，檢測(cè)所述存儲(chǔ)器電路的阻抗?fàn)顟B(tài)，以產(chǎn)生一待測(cè)信號(hào)；一參考信號(hào)產(chǎn)生電路，檢測(cè)一具有2N-1個(gè)阻抗路徑的參考電路的阻抗?fàn)顟B(tài)，以分別產(chǎn)生2N-1個(gè)參考信號(hào)；一中間值信號(hào)產(chǎn)生電路，接收所述2N-1個(gè)參考信號(hào)，以產(chǎn)生(2N-1)-1個(gè)中間值信號(hào)；以及一比較電路，用以比較所述待測(cè)信號(hào)與所述(2N-1)-1個(gè)中間值信號(hào)。
2. 如權(quán)利要求1所述的存儲(chǔ)器讀取電路，其中所述存儲(chǔ)器電路與所述參考電路接收一電壓以分別產(chǎn)生該待測(cè)信號(hào)與2N"個(gè)參考信號(hào)。
3. 如權(quán)利要求2所述的存儲(chǔ)器讀取電路，其中所述待測(cè)信號(hào)為一待測(cè)電流或一待測(cè)電壓，而所述參考信號(hào)為一參考電流或一參考電壓。
4. 如權(quán)利要求3所述的存儲(chǔ)器讀取電路，其中所述中間值信號(hào)產(chǎn)生電路系將所接收的2^個(gè)參考電流運(yùn)算處理，以產(chǎn)生(2^)-l個(gè)中間值電流。
5. 如權(quán)利要求3所述的存儲(chǔ)器讀取電路，其中所述中間值信號(hào)產(chǎn)生電路系將所接收的2^個(gè)參考電流運(yùn)算處理，以產(chǎn)生(2^)-l個(gè)中間值電壓。
6. 如權(quán)利要求5所述的存儲(chǔ)器讀取電路，其中所述任一中間值電壓為介于任二參考電壓間的電壓。
7. 如權(quán)利要求4所述的存儲(chǔ)器讀取電路，其中所述待測(cè)電流與2N"個(gè)參考電流分別流經(jīng)負(fù)載以分別產(chǎn)生一待測(cè)電壓與2^個(gè)參考電壓，而所述(2N")-1個(gè)中間值電流流經(jīng)負(fù)載以產(chǎn)生(2^)-l個(gè)中間值電壓。
8. 如權(quán)利要求5所述的存儲(chǔ)器讀取電路，其中所述比較電路將所述待測(cè)電壓分別與所述參考電壓與中間值電壓比較，以產(chǎn)生比較結(jié)果。
9. 如權(quán)利要求1所述的存儲(chǔ)器讀取電路，其中所述比較電路進(jìn)一步包括一譯碼器，用以將所述比較器的結(jié)果轉(zhuǎn)換為一數(shù)值，用以代表所述2"個(gè) 阻抗?fàn)顟B(tài)之一。
10. 如權(quán)利要求1所述的存儲(chǔ)器讀取電路，其中所述參考信號(hào)產(chǎn)生電路 根據(jù)所述參考電路的阻抗路徑產(chǎn)生對(duì)應(yīng)的參考電流，而所述中間值信號(hào)產(chǎn)生 電路接收所述參考電流以產(chǎn)生所述中間值信號(hào)。
11. 如權(quán)利要求1所述的存儲(chǔ)器讀取電路，其中所述比較電路根據(jù)所述 待測(cè)信號(hào)與所述中間值信號(hào)的比較結(jié)果，再?zèng)Q定所述待測(cè)信號(hào)與其中的一參考信號(hào)進(jìn)一步進(jìn)行比較的結(jié)果。
12. —種存儲(chǔ)器讀取方法，該方法用以讀取一具有2W種阻抗?fàn)顟B(tài)的存儲(chǔ)器電路，所述存儲(chǔ)器讀取方法包括檢測(cè)所述存儲(chǔ)器電路的阻抗?fàn)顟B(tài)，以產(chǎn)生一待測(cè)信號(hào)；檢測(cè)一具有2N"個(gè)阻抗路徑的參考電路的阻抗?fàn)顟B(tài)，以分別產(chǎn)生2N"個(gè)參考信號(hào)；接收所述參考信號(hào)，以產(chǎn)生(2^)-l個(gè)中間值信號(hào)；以及 比較所述待測(cè)信號(hào)與所述(2^)-l個(gè)中間值信號(hào)。
13. 如權(quán)利要求12所述的存儲(chǔ)器讀取方法，其中所述存儲(chǔ)器電路與所 述參考電路接收一電壓以分別產(chǎn)生該待測(cè)信號(hào)與2^個(gè)參考信號(hào)，且所述待 測(cè)信號(hào)為一待測(cè)電流或一待測(cè)電壓，而所述參考信號(hào)為一參考電流或一參考 電壓。
14. 如權(quán)利要求13所述的存儲(chǔ)器讀取方法，其中所述中間值信號(hào)產(chǎn)生 電路將所接收的2^個(gè)參考電流運(yùn)算處理，以產(chǎn)生(2^)-l個(gè)中間值電流。
15. 如權(quán)利要求13所述的存儲(chǔ)器讀取方法，其中所述中間值信號(hào)產(chǎn)生 電路將所接收的2^個(gè)參考電流運(yùn)算處理，以產(chǎn)生(2^)-l個(gè)中間值電壓，且 所述任一 中間值電壓為介于任二參考電壓間的電壓。
16. 如權(quán)利要求14所述的存儲(chǔ)器讀取方法，其中所述待測(cè)電流與2N"個(gè)參考電流分別流經(jīng)負(fù)載以分別產(chǎn)生一待測(cè)電壓與2^個(gè)參考電壓，而所述 (2N")-1個(gè)中間值電流流經(jīng)負(fù)載以產(chǎn)生(2N")-1個(gè)中間值電壓。
17. 如權(quán)利要求15所述的存儲(chǔ)器讀取方法，其中所述比較電路將所述 待測(cè)電壓分別與所述2^個(gè)參考電壓與(2^)-l中間值電壓比較，以產(chǎn)生2^1 個(gè)比較結(jié)果。
18. 如權(quán)利要求12所述的存儲(chǔ)器讀取方法，其中所述比較電路根據(jù)所 述待測(cè)信號(hào)與所述中間值信號(hào)的比較結(jié)果，再?zèng)Q定所述待測(cè)信號(hào)與其中的一 參考信號(hào)進(jìn)一步進(jìn)行比較的結(jié)果。
全文摘要
本發(fā)明提供一種存儲(chǔ)器讀取電路與方法，該存儲(chǔ)器讀取電路用以讀取一具有2<sup>N</sup>種阻抗?fàn)顟B(tài)的存儲(chǔ)器電路，其包括一待測(cè)信號(hào)產(chǎn)生電路，檢測(cè)上述存儲(chǔ)器電路的阻抗?fàn)顟B(tài)，以產(chǎn)生一待測(cè)信號(hào)；一參考信號(hào)產(chǎn)生電路，檢測(cè)一具有2<sup>N-1</sup>個(gè)阻抗路徑的參考電路的阻抗?fàn)顟B(tài)，以分別產(chǎn)生2<sup>N-1</sup>個(gè)參考信號(hào)；一中間值信號(hào)產(chǎn)生電路，接收上述2<sup>N-1</sup>個(gè)參考信號(hào)，以產(chǎn)生(2<sup>N-1</sup>)-1個(gè)中間值信號(hào)；以及一比較電路，用以比較上述待測(cè)信號(hào)與上述(2<sup>N-1</sup>)-1個(gè)中間值信號(hào)和2<sup>N-1</sup>個(gè)參考信號(hào)。本發(fā)明的存儲(chǔ)器讀取電路可有效降低讀取電路所需的電路面積，且進(jìn)一步增加存儲(chǔ)器裝置的存儲(chǔ)器單元密度，并減少額外的功率消耗。
文檔編號(hào)G11C7/22GK101465153SQ20071016082
公開(kāi)日2009年6月24日 申請(qǐng)日期2007年12月18日 優(yōu)先權(quán)日2007年12月18日
發(fā)明者張維鈞, 林志升, 王敏全, 蘇耿立 申請(qǐng)人:財(cái)團(tuán)法人工業(yè)技術(shù)研究院