專利名稱：半導(dǎo)體存儲器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲器件；尤其涉及一種用于檢測半導(dǎo)體存儲器件中的數(shù)據(jù)線的缺陷的裝置。
背景技術(shù)：
動態(tài)隨機(jī)存取存儲器(DRAM)是一種典型的半導(dǎo)體存儲器件，它與外部時鐘(CLK)同步地輸入和輸出數(shù)據(jù)。由于要求DRAM每單位時間處理更多數(shù)據(jù)，因此DRAM的外部時鐘頻率也增加。DRAM的內(nèi)部電路變得更加多樣和復(fù)雜。因此，當(dāng)生產(chǎn)設(shè)計的存儲器件時，缺陷分析比以往更加困難。術(shù)語“缺陷”表示寫入的數(shù)據(jù)沒有從存儲器中被正常地讀取出來。
數(shù)據(jù)可能由于各種原因而異常地輸出，包括DRAM存儲單元自身的缺陷、在放大單元數(shù)據(jù)的操作期間的誤差、在傳輸正常放大的單元數(shù)據(jù)的操作期間的誤差、以及在邏輯配置中的誤差。
特別地，在高速器件中常常發(fā)生要求與外部時鐘同步的邏輯部分的誤差、和容限故障(margin failure)?？赡苄枰鄬Υ罅康臅r間來檢測這些缺陷發(fā)生在哪里，這可能耽誤產(chǎn)品開發(fā)。
圖1是常規(guī)半導(dǎo)體存儲器件的框圖。
常規(guī)半導(dǎo)體器件包括狀態(tài)機(jī)101、譯碼器103、單元核心105、第一數(shù)據(jù)傳輸控制器107、第一數(shù)據(jù)傳輸單元109、第二數(shù)據(jù)傳輸單元111、第二數(shù)據(jù)傳輸控制器113、局部輸入/輸出(I/O)線LIO、全局I/O線GIO和數(shù)據(jù)引腳115。
狀態(tài)機(jī)101接收外部時鐘CLK、列地址選通信號/CAS和行地址選通信號/RAS，以確定半導(dǎo)體存儲器件的內(nèi)部操作。譯碼器103響應(yīng)于從狀態(tài)機(jī)101輸出的信號RASACT、CASACT和ADDRESS來選擇存儲單元。單元核心105具有多個存儲單元。第一數(shù)據(jù)傳輸控制器107響應(yīng)于從狀態(tài)機(jī)101輸出的讀出/寫入命令READ和WRITE，生成讀出信號RDEN、局部I/O線重置信號LIORSTB、和寫入信號WDEN。第二數(shù)據(jù)傳輸控制器113響應(yīng)于從狀態(tài)機(jī)101輸出的信號，控制第二數(shù)據(jù)傳輸單元111。單元核心105的存儲單元與第一數(shù)據(jù)傳輸單元109之間的數(shù)據(jù)通過局部I/O線LIO傳輸，而第一數(shù)據(jù)傳輸單元109與第二數(shù)據(jù)傳輸單元111之間的數(shù)據(jù)通過全局I/O線GIO傳輸。數(shù)據(jù)引腳115從外部電路輸入數(shù)據(jù)和向外部電路輸出數(shù)據(jù)。
第一數(shù)據(jù)傳輸單元109包括寫入接收器和驅(qū)動器、以及讀出放大器和驅(qū)動器。第二數(shù)據(jù)傳輸單元111包括讀出接收器和驅(qū)動器、以及寫入放大器和驅(qū)動器、以及數(shù)據(jù)I/O通路。
下面將描述常規(guī)半導(dǎo)體存儲器件的操作。
圖2A和2B是圖1所示的常規(guī)半導(dǎo)體存儲器件的時序圖。
參照圖2A，在寫入操作中，響應(yīng)于寫入命令WRITE，將寫入數(shù)據(jù)施加到數(shù)據(jù)引腳115，并且第二數(shù)據(jù)傳輸單元111將寫入數(shù)據(jù)傳輸?shù)饺諭/O線GIO。
從第一數(shù)據(jù)傳輸控制器107輸出的局部I/O線重置信號LIORSTB和寫入信號WDEN分別被去激活(deactivate)和激活。該操作目的在于將寫入數(shù)據(jù)傳輸?shù)骄植縄/O線LIO。
響應(yīng)于寫入信號WDEN的上升沿，寫入數(shù)據(jù)引起局部I/O線LIO與LIOB中的電位差。
當(dāng)在局部I/O線LIO與LIOB中產(chǎn)生電位差時，用于驅(qū)動YI晶體管的列選擇信號YI被激活，使得該電位差被傳輸?shù)轿痪€。YI晶體管是用于將位線連接到局部I/O線LIO和LIOB的晶體管。
然后，響應(yīng)于局部I/O線重置信號LIORSTB的下降沿，均衡局部I/O線LIO和LIOB的電位差。通過這些過程，完成將寫入數(shù)據(jù)傳輸?shù)絾卧诵?05的存儲單元的操作。
參照圖2B，在讀出操作中，響應(yīng)于讀出命令READ，局部I/O線重置信號LIORSTB被去激活，并且列選擇信號YI被激活，從而驅(qū)動YI晶體管。因此，存儲在單元核心105的存儲單元中的讀出數(shù)據(jù)被傳輸?shù)骄植縄/O線LIO與LIOB。即，產(chǎn)生電位差。
當(dāng)讀出信號RDEN被去激活時，局部I/O線LIO與LIOB的電位差被傳輸?shù)饺諭/O線，并且通過數(shù)據(jù)引腳115輸出。
如上所述，常規(guī)存儲器件通過數(shù)據(jù)引腳115將數(shù)據(jù)寫入到單元核心105，并且從單元核心105讀出數(shù)據(jù)，并通過數(shù)據(jù)引腳115將讀出數(shù)據(jù)輸出到外部電路。
為了檢測數(shù)據(jù)傳輸線的缺陷，基于單元核心105中沒有缺陷的假設(shè)執(zhí)行測試。
然而，由于單元核心105是半導(dǎo)體存儲器件中最精密、最細(xì)微的部分，因此單元核心105中出現(xiàn)各種缺陷。因此，單元核心105的缺陷使得難以檢測在復(fù)雜定時的控制下操作的有缺陷的數(shù)據(jù)傳輸線。
如果在使用正常讀出數(shù)據(jù)(從存儲單元傳輸?shù)酵獠侩娐返臄?shù)據(jù))檢查傳輸狀態(tài)的操作期間，讀出數(shù)據(jù)成為異常狀態(tài)，則發(fā)生數(shù)據(jù)傳輸線的缺陷檢測。如果使用異常讀出數(shù)據(jù)測試數(shù)據(jù)傳輸線，則難以正確地檢測數(shù)據(jù)傳輸線的缺陷。

發(fā)明內(nèi)容
因此，本發(fā)明的一個目的是提供一種半導(dǎo)體存儲器件，它可以檢測數(shù)據(jù)傳輸線的缺陷，而不必考慮具有存儲單元的單元核心中的缺陷。
本發(fā)明的另一個目的是提供一種可以檢測數(shù)據(jù)引腳與局部I/O線之間的缺陷的半導(dǎo)體存儲器件。
本發(fā)明的另一個目的是提供一種可以檢測數(shù)據(jù)引腳與全局I/O線之間的缺陷的半導(dǎo)體存儲器件。
根據(jù)本發(fā)明的一個方面，提供一種檢測半導(dǎo)體存儲器件中的數(shù)據(jù)傳輸線的缺陷的裝置，包括數(shù)據(jù)傳輸單元，用于在局部I/O線和全局I/O線之間傳輸數(shù)據(jù)；數(shù)據(jù)傳輸控制器，用于通過產(chǎn)生讀出信號、寫入信號和局部I/O線重置信號，來控制數(shù)據(jù)傳輸單元；測試模式控制器，用于基于測試模式信號，阻止讀出信號、列選擇信號和局部I/O線重置信號的激活；第一臨時數(shù)據(jù)存儲設(shè)備，用于存儲位于全局I/O線中的數(shù)據(jù)；和第二臨時數(shù)據(jù)存儲設(shè)備，用于存儲位于局部I/O線中的數(shù)據(jù)。
根據(jù)本發(fā)明的另一個方面，提供一種檢測數(shù)據(jù)傳輸線的缺陷的半導(dǎo)體存儲器件，包括數(shù)據(jù)傳輸單元，用于在局部I/O線和全局I/O線之間傳輸數(shù)據(jù)；數(shù)據(jù)傳輸控制器，用于通過產(chǎn)生讀出信號和寫入信號，來控制數(shù)據(jù)傳輸單元；測試模式控制器，用于基于測試模式信號，阻止讀出信號的激活；和臨時數(shù)據(jù)存儲設(shè)備，用于存儲位于全局I/O線中的數(shù)據(jù)。
根據(jù)本發(fā)明的另一個方面，提供用于檢測數(shù)據(jù)傳輸線的缺陷的半導(dǎo)體存儲器件，包括數(shù)據(jù)傳輸單元，用于在局部I/O線和全局I/O線之間傳輸數(shù)據(jù)；數(shù)據(jù)傳輸控制器，用于通過產(chǎn)生局部I/O線重置信號，來控制數(shù)據(jù)傳輸單元；測試模式控制器，用于響應(yīng)于測試模式信號，阻止列選擇信號和局部I/O線重置信號的激活；第一臨時數(shù)據(jù)存儲設(shè)備，用于存儲位于全局I/O線中的數(shù)據(jù)；和第二臨時數(shù)據(jù)存儲設(shè)備，用于存儲位于局部I/O線中的數(shù)據(jù)。


通過下面結(jié)合附圖給出的優(yōu)選實(shí)施例的描述，本發(fā)明的上述和其他目的和特征將變得清楚，其中圖1是常規(guī)半導(dǎo)體存儲器件的框圖；圖2A和2B是圖1所示的半導(dǎo)體存儲器件的時序圖；圖3是根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體存儲器件的框圖；圖4是圖3所示的測試模式控制器的電路圖；圖5A和5B是使用第一數(shù)據(jù)存儲設(shè)備作為臨時存儲設(shè)備的半導(dǎo)體存儲器件的時序圖；以及圖6A和6B是使用第二數(shù)據(jù)存儲設(shè)備作為臨時存儲設(shè)備的半導(dǎo)體存儲器件的時序圖。
具體實(shí)施例方式
將參照附圖，詳細(xì)描述根據(jù)本發(fā)明示例性實(shí)施例的、用于檢測數(shù)據(jù)傳輸線的缺陷的半導(dǎo)體存儲器件。
圖3是說明根據(jù)本發(fā)明實(shí)施例的、用于檢測半導(dǎo)體存儲器件中的數(shù)據(jù)傳輸線的缺陷的方法的框圖。
半導(dǎo)體存儲器件包括狀態(tài)機(jī)201、譯碼器203、單元核心205、第一數(shù)據(jù)傳輸控制器207、第一數(shù)據(jù)傳輸單元213、第二數(shù)據(jù)傳輸單元215、第二數(shù)據(jù)傳輸控制器219、局部I/O線LIO、全局I/O線GIO、數(shù)據(jù)引腳221、測試模式確定器209、測試模式控制器211、第一數(shù)據(jù)存儲設(shè)備217和第二數(shù)據(jù)存儲設(shè)備223。
狀態(tài)機(jī)201接收外部時鐘CLK、列地址選通信號/CAS和行地址選通信號/RAS，以確定半導(dǎo)體存儲器件的內(nèi)部操作。譯碼器203響應(yīng)于從狀態(tài)機(jī)201輸出的信號RASACT、CASACT和ADDRESS，選擇存儲單元。單元核心205具有多個存儲單元。第一數(shù)據(jù)傳輸控制器207響應(yīng)于從狀態(tài)機(jī)201輸出的讀出/寫入命令READ和WRITE，生成讀出信號RDEN、局部I/O線重置信號LIORSTB和寫入信號WDEN。第二數(shù)據(jù)傳輸控制器219響應(yīng)于從狀態(tài)機(jī)201輸出的信號，控制第二數(shù)據(jù)傳輸單元215。單元核心205的存儲單元與第一數(shù)據(jù)傳輸單元213之間的數(shù)據(jù)通過局部I/O線LIO傳輸，而第一數(shù)據(jù)傳輸單元213與第二數(shù)據(jù)傳輸單元215之間的數(shù)據(jù)通過全局I/O線GIO傳輸。數(shù)據(jù)引腳221從外部電路輸入數(shù)據(jù)和向外部電路輸出數(shù)據(jù)。測試模式確定器209響應(yīng)于從狀態(tài)機(jī)201輸出的信號來確定測試模式項(entry)。測試模式控制器211響應(yīng)于從測試模式確定器209輸出的第一和第二測試模式信號TLCHECK0和TLCHECK1，控制第一數(shù)據(jù)傳輸單元213。第一數(shù)據(jù)存儲設(shè)備217位于全局I/O線GIO中，用于臨時存儲寫入數(shù)據(jù)(從外部電路傳輸?shù)酱鎯卧臄?shù)據(jù))，并且第二數(shù)據(jù)存儲設(shè)備223位于局部I/O線LIO中，用于臨時存儲寫入數(shù)據(jù)。
第一數(shù)據(jù)傳輸單元213包括寫入接收器和驅(qū)動器、以及讀出放大器和驅(qū)動器。第二數(shù)據(jù)傳輸單元215包括讀出接收器和驅(qū)動器、寫入放大器和驅(qū)動器、以及數(shù)據(jù)I/O通路。
可以根據(jù)對數(shù)據(jù)引腳221中的數(shù)據(jù)傳輸線的缺陷進(jìn)行檢測的位置，可選地提供第一數(shù)據(jù)存儲設(shè)備217和第二數(shù)據(jù)存儲設(shè)備223。即，當(dāng)檢查第二數(shù)據(jù)傳輸單元215的傳輸狀態(tài)時，使用第一數(shù)據(jù)存儲設(shè)備217，而當(dāng)檢查第一和第二數(shù)據(jù)傳輸單元213和215的傳輸狀態(tài)時，使用第二數(shù)據(jù)存儲設(shè)備223。
第一數(shù)據(jù)存儲設(shè)備217可以用反相器鎖存電路實(shí)現(xiàn)，而第二數(shù)據(jù)存儲設(shè)備223可以用局部I/O線LIO自身實(shí)現(xiàn)，以便提高集成度。
下面將描述當(dāng)使用第一數(shù)據(jù)存儲設(shè)備217時半導(dǎo)體存儲器件的操作。
當(dāng)通過數(shù)據(jù)引腳221輸入寫入數(shù)據(jù)時，測試模式確定器209輸出第一測試模式信號TLCHECK0，以便選擇臨時存儲設(shè)備。這里，第一測試模式信號TLCHECK0是用于選擇第一數(shù)據(jù)存儲設(shè)備217作為臨時存儲寫入數(shù)據(jù)的存儲設(shè)備的信號。
通過第二數(shù)據(jù)傳輸單元215，將寫入信號臨時存儲在第一數(shù)據(jù)存儲設(shè)備217中。這里，在位于第一數(shù)據(jù)存儲設(shè)備217前面的電路上執(zhí)行缺陷檢測。即，監(jiān)視寫入數(shù)據(jù)是否被正常傳輸。
然后，通過第一數(shù)據(jù)傳輸單元213，將寫入數(shù)據(jù)寫入單元核心205的存儲單元。
通過局部I/O線LIO將來自存儲單元的讀出數(shù)據(jù)傳輸?shù)降谝粩?shù)據(jù)傳輸單元213。這里，測試模式控制器211接收第一測試模式信號TLCHECK0，并且阻止讀出數(shù)據(jù)被傳輸?shù)饺諭/O線GIO。測試模式控制器211阻止讀出信號RDEN的激活，從而不傳輸讀出數(shù)據(jù)。
臨時存儲在第一數(shù)據(jù)存儲設(shè)備217中的寫入數(shù)據(jù)被傳輸?shù)降诙?shù)據(jù)傳輸單元215，并且最終通過數(shù)據(jù)引腳221輸出到外部電路。
總而言之，在寫入操作期間將寫入數(shù)據(jù)臨時存儲在第一數(shù)據(jù)存儲設(shè)備217中，并且第一數(shù)據(jù)傳輸單元213不傳輸在讀出操作期間從存儲單元輸出的讀出數(shù)據(jù)。然后，將臨時存儲在第一數(shù)據(jù)存儲設(shè)備217中的寫入數(shù)據(jù)傳輸?shù)酵獠侩娐?。即，通過在寫入操作和讀取操作期間監(jiān)視在數(shù)據(jù)引腳221與第二數(shù)據(jù)傳輸單元215之間的數(shù)據(jù)傳輸，來檢測缺陷。
接著，將在下面描述使用第二數(shù)據(jù)存儲設(shè)備213時半導(dǎo)體存儲器件的操作。
當(dāng)通過數(shù)據(jù)引腳221輸入寫入數(shù)據(jù)時，測試模式確定器209輸出第二測試模式信號TLCHECK1，以便選擇臨時存儲設(shè)備。這里，第二測試模式信號TLCHECK1是用于選擇第二數(shù)據(jù)存儲設(shè)備213作為臨時存儲寫入數(shù)據(jù)的存儲設(shè)備的信號。
通過第二數(shù)據(jù)傳輸單元215和第一數(shù)據(jù)傳輸單元213傳輸寫入數(shù)據(jù)，并將其臨時存儲在位于局部I/O線LIO中的第二數(shù)據(jù)存儲設(shè)備223中。這里，在位于第二數(shù)據(jù)存儲設(shè)備223前面的數(shù)據(jù)傳輸電路上執(zhí)行缺陷檢測。然后，將寫入數(shù)據(jù)寫入單元核心205的存儲單元。
測試模式控制器211阻止局部I/O線重置信號LIORSTB的激活，從而將寫入數(shù)據(jù)臨時存儲在局部I/O線LIO中。即，將寫入數(shù)據(jù)臨時存儲在第二數(shù)據(jù)存儲設(shè)備223中。
在讀出操作中，讀出數(shù)據(jù)被加載到位線上。這里，測試模式控制器211阻止用于驅(qū)動YI驅(qū)動器的列選擇信號YI的激活，從而來自存儲單元的讀出數(shù)據(jù)不被傳輸?shù)骄植縄/O線LIO。
因此，根據(jù)后繼讀出操作的讀出數(shù)據(jù)使用臨時存儲在第二數(shù)據(jù)存儲設(shè)備223中的寫入數(shù)據(jù)。
總而言之，在寫入操作期間將寫入數(shù)據(jù)臨時存儲在第二數(shù)據(jù)存儲設(shè)備223中，并且通過禁止YI晶體管的驅(qū)動來不對在讀出操作器件從存儲單元輸出的讀出數(shù)據(jù)進(jìn)行傳輸。然后，將臨時存儲在第二數(shù)據(jù)存儲設(shè)備223中的寫入數(shù)據(jù)傳輸?shù)酵獠侩娐?。即，通過在寫入操作和讀取操作期間監(jiān)視在數(shù)據(jù)引腳221與第一數(shù)據(jù)傳輸單元213之間的數(shù)據(jù)傳輸來檢測缺陷。
因此，使用第一數(shù)據(jù)存儲設(shè)備217和第二數(shù)據(jù)存儲設(shè)備223作為寫入數(shù)據(jù)的臨時存儲設(shè)備。在阻止從單元核心205輸出的讀出數(shù)據(jù)的傳輸?shù)耐瑫r，在讀出操作期間使用寫入數(shù)據(jù)來檢測數(shù)據(jù)傳輸線的缺陷。即，可以檢測數(shù)據(jù)傳輸線的缺陷，而不必考慮經(jīng)常出現(xiàn)缺陷的單元核心205。
圖4是圖3所示的測試模式控制器211的電路圖。
特別地，測試模式控制器211包括用于阻止局部I/O線LIO被重置的第一測試模式控制器211A、和用于阻止讀出信號RDEN的激活的第二測試模式控制器211B。
第一測試模式控制器211A可以用NOR門NOR1和第一反相器INV1實(shí)現(xiàn)。NOR門NOR1接收局部I/O線重置信號LIORSTB和第二測試模式信號TLCHECK1，并且第一反相器INV1反相NOR門NOR1的輸出信號，來輸出由第二測試模式信號TLCHECK1控制的新局部I/O線重置信號RSTB_NEW。
第二測試模式控制器211B可以用第二反相器INV2、NAND門NAND1和第三反相器INV3實(shí)現(xiàn)。第二反相器INV2反相第一測試模式信號TLCHECK0，并且NAND門NAND1接收讀出信號RDEN和第二反相器INV2的輸出信號。第三反相器INV3反相NAND門NAND1的輸出信號，來輸出由第一測試模式信號TLCHECK0控制的新讀出信號RDEN_NEW。
圖5A和5B是使用第一數(shù)據(jù)存儲設(shè)備217作為臨時存儲設(shè)備的半導(dǎo)體存儲器件的時序圖。
參照圖5A，在寫入操作中，響應(yīng)于寫入命令WRITE，將寫入數(shù)據(jù)施加到數(shù)據(jù)引腳221，并且第二數(shù)據(jù)傳輸單元215將寫入數(shù)據(jù)傳輸?shù)饺諭/O線GIO。這里，測試模式確定器209輸出第一測試模式信號TLCHECK0，從而選擇第一數(shù)據(jù)存儲設(shè)備217。因此，寫入數(shù)據(jù)被臨時存儲在位于全局I/O線GIO中的第一數(shù)據(jù)存儲設(shè)備217。
然后，從第一數(shù)據(jù)傳輸控制器213輸出的寫入信號WDEN和局部I/O線重置信號LIORSTB分別被去激活和激活。該操作目的在于將寫入數(shù)據(jù)傳輸?shù)骄植縄/O線。
這里，響應(yīng)于寫入信號WDEN的上升沿，寫入數(shù)據(jù)引起局部I/O線LIO與LIOB中的電位差。
當(dāng)在局部I/O線LIO與LIOB中產(chǎn)生電位差時，用于驅(qū)動YI晶體管的列選擇信號YI被激活，使得該電位差被傳輸?shù)轿痪€。YI晶體管是用于將位線連接到局部I/O線LIO和LIOB的晶體管。
然后，響應(yīng)于局部I/O線重置信號LIORSTB的下降沿，均衡局部I/O線LIO和LIOB的電位差。通過這些過程，完成將寫入數(shù)據(jù)傳輸?shù)絾卧诵?05的存儲單元的操作。
參照圖5B，在讀出操作中，響應(yīng)于讀出命令READ，局部I/O線重置信號LIORSTB被去激活，并且列選擇信號YI被激活，從而驅(qū)動YI晶體管。因此，存儲在單元核心205的存儲單元中的讀出數(shù)據(jù)被傳輸?shù)骄植縄/O線LIO與LIOB。即，產(chǎn)生電位差。
然后，測試模式控制器211去激活從第一數(shù)據(jù)傳輸控制器207輸出的讀出信號RDEN，并且將去激活的新讀出信號RDEN_NEW傳輸?shù)降谝粩?shù)據(jù)傳輸單元213。即，加載到局部I/O線上的讀出數(shù)據(jù)不被傳輸?shù)饺諭/O線GIO。
然后，臨時存儲在第一數(shù)據(jù)存儲設(shè)備217中的寫入數(shù)據(jù)被輸出到外部電路。
圖6A和6B是使用第二數(shù)據(jù)存儲設(shè)備223作為臨時存儲設(shè)備的半導(dǎo)體存儲器件的時序圖。
參照圖6A，在寫入操作中，響應(yīng)于寫入命令WRITE，將寫入數(shù)據(jù)施加到數(shù)據(jù)引腳221，并且第二數(shù)據(jù)傳輸單元215將寫入數(shù)據(jù)傳輸?shù)饺諭/O線GIO。
從第一數(shù)據(jù)傳輸控制器213輸出的局部I/O線重置信號LIORSTB和寫入信號WDEN分別被去激活和激活。該操作目的在于將寫入數(shù)據(jù)傳輸?shù)骄植縄/O線。
這里，響應(yīng)于寫入信號WDEN的上升沿，寫入數(shù)據(jù)引起局部I/O線LIO與LIOB中的電位差。
當(dāng)在局部I/O線LIO與LIOB中產(chǎn)生電位差時，用于驅(qū)動YI晶體管的列選擇信號YI被激活，使得該電位差被傳輸?shù)轿痪€。
這里，測試模式確定器209輸出第二測試模式信號TLCHECK1并且控制測試模式控制器211。因此，測試模式控制器211阻止局部I/O線重置信號LIORSTB被激活，從而不從局部I/O線LIO中消除寫入數(shù)據(jù)。即，寫入數(shù)據(jù)被臨時存儲在第二數(shù)據(jù)存儲設(shè)備223中。
參照圖6B，在讀出操作中，測試模式控制器211阻止列選擇信號(YI)的激活，從而來自存儲單元的讀出數(shù)據(jù)不被傳輸?shù)骄植縄/O線。
然后，臨時存儲在第二數(shù)據(jù)存儲設(shè)備223中的寫入數(shù)據(jù)被傳輸?shù)降谝粩?shù)據(jù)傳輸單元213，并且通過全局I/O線GIO、第二數(shù)據(jù)傳輸單元215和數(shù)據(jù)引腳221，輸出到外部電路。
如上所述，使用第一和第二數(shù)據(jù)存儲設(shè)備217和223作為寫入數(shù)據(jù)的臨時存儲設(shè)備。在阻止從單元核心205輸出的讀出數(shù)據(jù)的傳輸?shù)耐瑫r，在讀出操作期間使用寫入數(shù)據(jù)檢測數(shù)據(jù)傳輸線的缺陷。即，可以檢測數(shù)據(jù)傳輸線的缺陷，而不必考慮經(jīng)常出現(xiàn)缺陷的單元核心205。
在上述實(shí)施例中，邏輯的種類和布置是對于輸入信號和輸出信號都是高有效信號的情況提供的。因此，當(dāng)信號的有效極性被改變時，邏輯實(shí)現(xiàn)也將被修改。這些實(shí)現(xiàn)的數(shù)量廣泛，并且本領(lǐng)域技術(shù)人員可以容易地得到它們的修改。
此外，盡管使用多個邏輯電路實(shí)現(xiàn)了測試模式確定器209、測試模式控制器211和第一數(shù)據(jù)存儲設(shè)備217，但本發(fā)明不限于此。
本申請包含涉及于2005年9月28日和2006年5月30日在韓國知識產(chǎn)權(quán)局提交的韓國專利申請No.2005-90859和2006-49005的主題，其全部內(nèi)容通過引用并入這里。
盡管參照特定優(yōu)選實(shí)施例描述了本發(fā)明，但本領(lǐng)域技術(shù)人員將理解，在不背離權(quán)利要求書限定的范圍的前提下，可以進(jìn)行各種改變和修改。
權(quán)利要求
1.一種檢測半導(dǎo)體存儲器件中的數(shù)據(jù)傳輸線的缺陷的裝置，包括數(shù)據(jù)傳輸單元，用于在局部I/O線和全局I/O線之間傳輸數(shù)據(jù)；數(shù)據(jù)傳輸控制器，用于通過產(chǎn)生讀出信號、寫入信號和局部I/O線重置信號，來控制數(shù)據(jù)傳輸單元；測試模式控制器，用于基于測試模式信號，阻止讀出信號、列選擇信號和局部I/O線重置信號的激活；第一臨時數(shù)據(jù)存儲設(shè)備，用于存儲全局I/O線的數(shù)據(jù)；和第二臨時數(shù)據(jù)存儲設(shè)備，用于存儲局部I/O線的數(shù)據(jù)。
2.如權(quán)利要求1所述的裝置，還包括測試模式確定器，用于產(chǎn)生測試模式信號；和列譯碼器，用于輸出列選擇信號來控制存儲單元和局部I/O線之間的數(shù)據(jù)傳輸。
3.如權(quán)利要求1所述的裝置，其中，所述測試模式信號包括用于選擇第一臨時數(shù)據(jù)存儲設(shè)備的第一測試模式信號和用于選擇第二臨時數(shù)據(jù)存儲設(shè)備的第二測試模式信號。
4.如權(quán)利要求3所述的裝置，其中，所述測試模式控制器包括第一去激活單元，用于阻止讀出信號的激活；第二去激活單元，用于阻止列選擇信號的激活；和第三去激活單元，用于阻止局部I/O線重置信號的激活。
5.如權(quán)利要求4所述的裝置，其中，所述第一去激活單元包括第一反相器，用于反相第一測試模式信號；邏輯門，用于執(zhí)行讀出信號與第一反相器的輸出信號的NAND運(yùn)算；和第二反相器，用于反相邏輯門的輸出信號。
6.如權(quán)利要求4所述的裝置，其中，所述第二去激活單元包括邏輯門，用于執(zhí)行第二測試模式信號和局部I/O線重置信號的NOR運(yùn)算；和反相器，用于反相邏輯門的輸出信號。
7.如權(quán)利要求1所述的裝置，其中，根據(jù)數(shù)據(jù)傳輸線的缺陷檢測區(qū)域，可選地提供第一臨時數(shù)據(jù)存儲設(shè)備和第二臨時數(shù)據(jù)存儲設(shè)備。
8.如權(quán)利要求1所述的裝置，其中，所述第一臨時數(shù)據(jù)存儲設(shè)備用反相器鎖存電路實(shí)現(xiàn)。
9.如權(quán)利要求1所述的裝置，其中，所述第二臨時數(shù)據(jù)存儲設(shè)備包括局部I/O線。
10.一種檢測數(shù)據(jù)傳輸線的缺陷的半導(dǎo)體存儲器件，包括數(shù)據(jù)傳輸單元，用于在局部I/O線和全局I/O線之間傳輸數(shù)據(jù)；數(shù)據(jù)傳輸控制器，用于通過產(chǎn)生讀出信號和寫入信號，來控制數(shù)據(jù)傳輸單元；測試模式控制器，用于基于測試模式信號，阻止讀出信號的激活；和臨時數(shù)據(jù)存儲設(shè)備，用于存儲位于全局I/O線中的數(shù)據(jù)。
11.如權(quán)利要求10所述的半導(dǎo)體存儲器件，其中，所述測試模式控制器包括第一反相器，用于反相第一測試模式信號；邏輯門，用于執(zhí)行讀出信號與第一反相器的輸出信號的NAND運(yùn)算；和第二反相器，用于反相邏輯門的輸出信號。
12.如權(quán)利要求10所述的半導(dǎo)體存儲器件，其中，所述臨時數(shù)據(jù)存儲設(shè)備用反相器鎖存電路實(shí)現(xiàn)。
13.一種用于檢測數(shù)據(jù)傳輸線的缺陷的半導(dǎo)體存儲器件，包括數(shù)據(jù)傳輸單元，用于在局部I/O線和全局I/O線之間傳輸數(shù)據(jù)；數(shù)據(jù)傳輸控制器，用于通過產(chǎn)生局部I/O線重置信號來控制數(shù)據(jù)傳輸單元；測試模式控制器，用于響應(yīng)于測試模式信號來阻止列選擇信號和局部I/O線重置信號的激活；第一臨時數(shù)據(jù)存儲設(shè)備，用于存儲位于全局I/O線中的數(shù)據(jù)；和第二臨時數(shù)據(jù)存儲設(shè)備，用于存儲位于局部I/O線中的數(shù)據(jù)。
14.如權(quán)利要求13所述的半導(dǎo)體存儲器件，還包括測試模式確定器，用于產(chǎn)生測試模式信號；和列譯碼器，用于輸出列選擇信號來控制存儲單元與局部I/O線之間的數(shù)據(jù)傳輸。
15.如權(quán)利要求13所述的半導(dǎo)體存儲器件，其中，所述測試模式信號包括用于選擇第一臨時數(shù)據(jù)存儲設(shè)備的第一測試模式信號和用于選擇第二臨時數(shù)據(jù)存儲設(shè)備的第二測試模式信號。
16.如權(quán)利要求15所述的半導(dǎo)體存儲器件，其中，所述測試模式控制器包括第一去激活單元，用于阻止列選擇信號的激活；和第二去激活單元，用于阻止局部I/O線重置信號的激活。
17.如權(quán)利要求16所述的半導(dǎo)體存儲器件，其中，所述第二去激活單元包括邏輯門，該邏輯門的輸入端耦接到第二測試模式信號和局部I/O線重置信號；和反相器，用于反相邏輯門的輸出信號。
18.如權(quán)利要求15所述的半導(dǎo)體存儲器件，其中，所述第一臨時數(shù)據(jù)存儲設(shè)備用反相器鎖存電路實(shí)現(xiàn)。
19.如權(quán)利要求15所述的半導(dǎo)體存儲器件，其中，所述第二臨時數(shù)據(jù)存儲設(shè)備包括局部I/O線。
全文摘要
一種檢測半導(dǎo)體存儲器件中的數(shù)據(jù)傳輸線的缺陷的裝置，包括數(shù)據(jù)傳輸單元，用于在局部I/O線和全局I/O線之間傳輸數(shù)據(jù)；數(shù)據(jù)傳輸控制器，用于通過產(chǎn)生讀出信號、寫入信號和局部I/O線重置信號，來控制數(shù)據(jù)傳輸單元；測試模式控制器，用于基于測試模式信號，阻止讀出信號、列選擇信號和局部I/O線重置信號的激活；第一臨時數(shù)據(jù)存儲設(shè)備，用于存儲全局I/O線的數(shù)據(jù)；和第二臨時數(shù)據(jù)存儲設(shè)備，用于存儲局部I/O線的數(shù)據(jù)。
文檔編號G11C29/12GK1941210SQ20061015950
公開日2007年4月4日 申請日期2006年9月25日 優(yōu)先權(quán)日2005年9月28日
發(fā)明者都昌鎬 申請人:海力士半導(dǎo)體有限公司