專利名稱：存儲(chǔ)器存取的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲(chǔ)器存取，并且特別地但是不排他地涉及寫入數(shù)據(jù) 到磁性邏輯設(shè)備中以及從其中讀出數(shù)據(jù)。
背景技術(shù)：
將多種存儲(chǔ)介質(zhì)用于多種應(yīng)用的各種數(shù)據(jù)存儲(chǔ)設(shè)備已經(jīng)在最近幾 年中變得可用。不同的數(shù)據(jù)存儲(chǔ)設(shè)備在功能上針對(duì)不同的存儲(chǔ)需求。 因此對(duì)于多種可選特征的一些，例如容量、寫入/重寫能力、穩(wěn)定性/ 完整性(具有或不具有電源)、尺寸、堅(jiān)固性、便攜性等，采用數(shù)據(jù) 存儲(chǔ)的各種不同技術(shù)。已知的數(shù)據(jù)存儲(chǔ)設(shè)備包括磁帶存儲(chǔ)器、磁性硬盤存儲(chǔ)器以及光盤 存儲(chǔ)器。所有都提供良好存儲(chǔ)容量和相對(duì)快速的數(shù)據(jù)存取的優(yōu)點(diǎn)，并 且所有都可以適用于數(shù)據(jù)的寫入和重寫。所有都需要電動(dòng)機(jī)械或光學(xué) 讀出器的形式的運(yùn)動(dòng)部件。這可以限制包含這種數(shù)據(jù)存儲(chǔ)介質(zhì)的設(shè)備 可以縮小到的程度，并且限制設(shè)備在高振動(dòng)環(huán)境中的使用。雖然在每 種情況下，表面介質(zhì)是數(shù)據(jù)存儲(chǔ)的關(guān)鍵，涉及的機(jī)制也需要任何支持 襯底的性質(zhì)的仔細(xì)控制。因此，這種設(shè)備必須具有仔細(xì)控制的構(gòu)造。 而且，所有都需要讀出器具有對(duì)設(shè)備表面的存取，這可以限制設(shè)備的 設(shè)計(jì)自由度。其他已知數(shù)據(jù)存儲(chǔ)設(shè)備包括固態(tài)電存儲(chǔ)器例如閃速存儲(chǔ)器。這些典型地是EERPOM (電可擦除可編程只讀存儲(chǔ)器)的某種形式，但 是這些遭受與有限的寫持久性和寫等待時(shí)間相關(guān)聯(lián)的問題。特別地， 在可靠性和性能退化發(fā)生之前，閃速存儲(chǔ)器具有高達(dá)大約1000次寫 操作的壽命周期。而且，閃速存儲(chǔ)器的寫等待時(shí)間高，因?yàn)樾枰潆?大電容用于數(shù)據(jù)存儲(chǔ)。另外，閃速存儲(chǔ)器具有大約40Mbit/mm2(大約25Gbit/in2)的存儲(chǔ)密度限制。 發(fā)明內(nèi)容本發(fā)明至少部分地考慮到常規(guī)系統(tǒng)的問題和缺點(diǎn)而創(chuàng)造。 從第一方面看，本發(fā)明提供一種磁性存儲(chǔ)設(shè)備，其可操作以存儲(chǔ) 從不具有到磁性存儲(chǔ)電路的直接物理連接的電氣電路寫入的數(shù)據(jù)。 從另一個(gè)方面看，本發(fā)明提供一種高密度固態(tài)磁性存儲(chǔ)設(shè)備。 從另一個(gè)方面看，本發(fā)明提供一種不具有運(yùn)動(dòng)部件的磁性存儲(chǔ)設(shè)備。從另一個(gè)方面看，本發(fā)明提供一種使用不物理連接到磁性存儲(chǔ)設(shè) 備的電氣電路將數(shù)據(jù)寫入磁性存儲(chǔ)設(shè)備中的方法。從另一個(gè)方面看，本發(fā)明提供一種響應(yīng)遠(yuǎn)程電場(chǎng)發(fā)生器將數(shù)據(jù)寫 入磁性電路中的磁性電路元件。從另一個(gè)方面看，本發(fā)明提供一種磁性電路元件，其可操作以使 得遠(yuǎn)程場(chǎng)傳感器能夠從磁性電路中讀出數(shù)據(jù)。一種磁性邏輯設(shè)備可以包括用于電氣電路的大致平面的第 一襯 底，以及在第一襯底上以層疊排列形成、用于磁性電路的多個(gè)大致平 面的第二襯底。每個(gè)所述第二襯底可以具有形成于其上的磁性電路， 并且每個(gè)磁性電路可以具有多個(gè)邏輯元件，數(shù)據(jù)寫入元件和數(shù)據(jù)讀出 元件。每個(gè)磁性電路的數(shù)據(jù)寫入元件在平面定位方面可以對(duì)應(yīng)于第一 襯底的各個(gè)磁電寫入元件，并且每個(gè)磁性電路的數(shù)據(jù)讀出元件在平面 定位方面可以對(duì)應(yīng)于第一襯底的各個(gè)磁電讀出元件。由此，多層磁性 邏輯設(shè)備可以被寫入和讀出，而不需要磁性電路與相關(guān)電氣讀出和寫 入電路系統(tǒng)之間的電氣連接。在一些實(shí)施方案中，磁性邏輯元件包括至少一個(gè)數(shù)據(jù)存儲(chǔ)元件。 因此磁性電路可以用于數(shù)據(jù)存儲(chǔ)。在一些實(shí)施方案中，第二襯底由非鐵磁層分離。非鐵磁層可以包 括選自電介質(zhì)材料、聚合物材料和非鐵磁金屬材料的材料.因此可以 避免不同襯底層上的電路之間的干擾。在一些實(shí)施方案中，每個(gè)所述第二襯底可以具有形成于其上的多 個(gè)磁性電路。因此可以實(shí)現(xiàn)高密度的電路系統(tǒng)。在一些實(shí)施方案，磁性電路由磁性材料的納米線形成。每個(gè)邏輯 元件可以由納米線之間的連接形成，它的功能由連接的幾何形狀限 定。因此，單個(gè)磁性材料可以用來形成多個(gè)電路元件，每個(gè)具有由元 件形狀限定的功能。在一些實(shí)施方案，數(shù)據(jù)寫入元件和數(shù)據(jù)讀出元件是物理單個(gè)元 件。因此可以提供緊致的磁性電路。在一些實(shí)施方案中，磁性邏輯設(shè)備可以進(jìn)一步包括產(chǎn)生用于驅(qū)動(dòng) 磁性電路的旋轉(zhuǎn)磁場(chǎng)的磁場(chǎng)發(fā)生器。在一些實(shí)施方案中，磁場(chǎng)發(fā)生器 可以操作成在順時(shí)針和/或逆時(shí)針方向上產(chǎn)生磁場(chǎng)。因此，保存在磁 性電路中的數(shù)據(jù)可以方便的方式傳播以便允許電路內(nèi)的容易數(shù)據(jù)定 位。在一些實(shí)施方案中，數(shù)據(jù)寫入元件可以包括邏輯NOT門的放大 殘端。在一些實(shí)施方案中，數(shù)據(jù)寫入元件可以包括矯頑性低于相鄰電 路部分的電路部分?？梢孕纬沙C頑性低于相鄰電路部分的電路部分具 有與相鄰電路部分不同的幾何形狀。因此，整個(gè)磁性電路可以由單個(gè) 磁性材料制成，其功能由更改的幾何形狀建立。在一些實(shí)施方案中，磁性電路可以包括擦除部分。在一些實(shí)施方 案中，擦除部分在平面定位方面對(duì)應(yīng)于第一襯底的各個(gè)電氣擦除部 分。因此，可以使用專用擦除系統(tǒng)執(zhí)行遠(yuǎn)程擦除。在一些實(shí)施方案中，第一個(gè)第二襯底中磁性電路的寫入部分和讀 出部分可以從第二個(gè)第二襯底中磁性電路的寫入部分和讀出部分偏 移。因此，可以避免不同磁性電路層中的電路之間的干擾。可以提供包括如上所述磁性邏輯設(shè)備的數(shù)據(jù)存儲(chǔ)設(shè)備。從另一個(gè)方面看，本發(fā)明可以提供一種磁性電路設(shè)備。該設(shè)備可 以包括以層疊排列形成的多個(gè)大致平面的襯底，每個(gè)所述襯底具有形 成于其上的磁性電路。每個(gè)磁性電路可以具有多個(gè)邏輯元件，數(shù)據(jù)寫 入元件和數(shù)據(jù)讀出元件。每個(gè)磁性電路的數(shù)據(jù)寫入元件在平面定位方面可以對(duì)應(yīng)于各個(gè)磁電寫入元件的預(yù)期位置，并且每個(gè)磁性電路的數(shù)置。因此，多層磁性電路設(shè)備可以被寫入和讀出，而不需要磁性電路 與相關(guān)電氣讀出和寫入電路系統(tǒng)之間的電氣連接。從另一個(gè)方面看，本發(fā)明可以提供一種制造磁性邏輯設(shè)備的方 法。該方法可以包括在第一襯底上形成電氣電路，電氣電路包括多個(gè)磁電寫入元件和讀出元件；以及在第一襯底上以層疊排列形成多個(gè)大 致平面的第二襯底，每個(gè)所述第二襯底具有形成于其上的磁性電路。 每個(gè)磁性電路可以包括多個(gè)邏輯元件，數(shù)據(jù)寫入元件和數(shù)據(jù)讀出元 件。每個(gè)磁性電路的數(shù)據(jù)寫入元件在平面定位方面可以對(duì)應(yīng)于第一襯 底的各個(gè)磁電寫入元件，并且每個(gè)磁性電路的數(shù)據(jù)讀出元件在平面定 位方面可以對(duì)應(yīng)于第一襯底的各個(gè)磁電讀出元件。從另一個(gè)方面看，本發(fā)明可以提供一種制造磁性邏輯設(shè)備的方 法。該方法可以包括在第一襯底上形成包括電氣電路的第一設(shè)備部 分，電氣電路包括多個(gè)磁電寫入元件和讀出元件；在第三襯底上形成 包括層疊排列的多個(gè)大致平面的第二襯底的第二設(shè)備部分，每個(gè)所述 第二襯底具有形成于其上的磁性電路，其包括多個(gè)邏輯元件，數(shù)據(jù)寫 入元件和數(shù)據(jù)讀出元件；以及連接第一和第二設(shè)備部分，使得第二襯 底排列在第一和第三襯底之間，并且使得每個(gè)磁性電路的數(shù)據(jù)寫入元 件在平面定位方面對(duì)應(yīng)于第一襯底的各個(gè)磁電寫入元件，并且每個(gè)磁 性電路的數(shù)據(jù)讀出元件在平面定位方面對(duì)應(yīng)于第一襯底的各個(gè)磁電讀 出元件。從另一個(gè)方面看，本發(fā)明可以提供一種將數(shù)據(jù)寫入磁性電路的方 法。該方法可以包括在旋轉(zhuǎn)磁場(chǎng)中定位磁性電路并且調(diào)制磁性電路的 至少數(shù)據(jù)寫入元件位置中的旋轉(zhuǎn)磁場(chǎng)。在一些實(shí)施方案中，數(shù)據(jù)寫入 元件可以包括矯頑性低于相鄰電路部分的電路部分。在一些實(shí)施方案 中，磁性電路不電連接到場(chǎng)調(diào)制源。因此，磁性電路可以使用電氣簡(jiǎn) 單的物理方案寫入，其制造簡(jiǎn)單且仍然提供高性能和數(shù)據(jù)密度。本發(fā)明的發(fā)明者已經(jīng)研制了 一種稱作'疇壁邏輯，的磁性邏輯體系結(jié)構(gòu)，其不使用晶體管并且表現(xiàn)出因數(shù)據(jù)轉(zhuǎn)換而引起的非常小的熱 量。疇壁是相對(duì)對(duì)準(zhǔn)磁化的區(qū)域之間的移動(dòng)界面。特別地，由軟磁性材料例如坡莫合金(Ni8QFe2())制成的亞微米平面納米線已經(jīng)顯示形 成疇壁(21-23)的極好導(dǎo)管。納米線的高度形狀各向異性保證磁化 優(yōu)選與線的長(zhǎng)軸對(duì)準(zhǔn)。這兩種可能的方向形成二進(jìn)制信息表示的基 礎(chǔ)，磁疇壁用作變化信號(hào)中的轉(zhuǎn)換邊沿。疇壁可以在外加磁場(chǎng)的作用 下傳播通過納米線的復(fù)雜網(wǎng)絡(luò)。該磁場(chǎng)在設(shè)備平面中旋轉(zhuǎn)并且用作時(shí) 鐘和電源。先前的工作已經(jīng)顯示如何可以使用尖端形平面納米線反轉(zhuǎn) 磁化方向。為了提供包含參考，在下文，邏輯'l，限定為在疇壁傳播 方向上指向的磁化，并且邏輯'0，限定為與疇壁傳播方向相反的磁 化。因此，尖端實(shí)際上執(zhí)行邏輯NOT操作。從而可以實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ) 功能。為了實(shí)現(xiàn)任意邏輯功能，具有一些另外的基礎(chǔ)功能是必要的。添 加至少一個(gè)2輸入功能例如AND或OR以補(bǔ)充NOT功能，允許執(zhí)行任何計(jì)算。兩個(gè)路由功能對(duì)于最復(fù)雜的邏輯電路也是必需的產(chǎn)生 輸入信號(hào)的兩個(gè)相同副本的扇出結(jié)構(gòu)，以及允許兩個(gè)信號(hào)彼此越過而 沒有千擾的交叉結(jié)構(gòu)。在本磁性電路結(jié)構(gòu)的上下文中，功能的外加磁 場(chǎng)需求應(yīng)當(dāng)相互兼容，使得單個(gè)全局旋轉(zhuǎn)磁場(chǎng)可以施加到整個(gè)電路， 所有不同功能一起操作也是必要的。已經(jīng)發(fā)現(xiàn)這可以對(duì)于包括邏輯 NOT、邏輯AND、扇出和交叉結(jié)的體系結(jié)構(gòu)而實(shí)現(xiàn)。此外，向邏輯 電路提供數(shù)據(jù)以在其上操作的場(chǎng)尋址數(shù)據(jù)輸入元件已經(jīng)研制并添加到 元件的上述列表，從而允許數(shù)據(jù)從相關(guān)電子電路寫入磁性電路中和從 其中讀出。具體和優(yōu)選的方面和實(shí)施方案也在附加權(quán)利要求中陳述。


現(xiàn)在將參考附隨附圖僅作為實(shí)例描述本發(fā)明的具體實(shí)施方案，其中圖1顯示提供與NOT門等價(jià)的邏輯功能性的磁性電路元件的略圖；圖2顯示疇壁通過磁性NOT門的運(yùn)動(dòng)的略圖；圖3A和3B顯示具有不同構(gòu)造的磁性存儲(chǔ)電路的略圖；圖4A-4G顯示磁性存儲(chǔ)電路中寫入元件的操作；圖5顯示磁性存儲(chǔ)電路的寫入元件；圖6A-6F顯示磁性存儲(chǔ)電路的數(shù)據(jù)擦除過程的操作；圖7顯示多層磁性電路設(shè)備的略圖；圖8顯示多層磁性電路設(shè)備的示意透視圖；圖9顯示多層磁性電路設(shè)備的示意平面圖；圖IO顯示旋轉(zhuǎn)磁場(chǎng)發(fā)生器的示意圖；圖ll顯示磁性存儲(chǔ)電路的示意圖；圖12顯示磁性存儲(chǔ)電路的示意圖；圖13顯示磁性打開移位寄存器電路的示意圖；圖14顯示磁性存儲(chǔ)電路的示意圖；圖15A-15C顯示多元件磁性電路的操作；以及圖16A和16B顯示多元件磁性電路的操作。雖然本發(fā)明容許各種修改和備選形式，具體實(shí)施方案在附圖中作 為實(shí)例顯示并且在這里詳細(xì)描述。但是，應(yīng)當(dāng)理解，附圖和詳細(xì)描述 并不打算將本發(fā)明局限于公開的特定形式，而是相反地，本發(fā)明打算覆蓋落在如由附加權(quán)利要求限定的本發(fā)明的本質(zhì)和范圍內(nèi)的所有修 改、等價(jià)物和備選方案。
具體實(shí)施方式
數(shù)字微電子學(xué)是存儲(chǔ)器和邏輯的組合?；A(chǔ)布爾邏輯功能例如 AND、 NOT、 XOR允許數(shù)字IC在算數(shù)計(jì)算中組合來自存儲(chǔ)器的數(shù) 字。MRAM使用CMOS兼容的工藝制造，因此將通過允許大量高速 高密度非易失性存儲(chǔ)器嵌入有半導(dǎo)體微處理器而間接地影響微電子邏 輯。磁性邏輯的新興領(lǐng)域設(shè)法在最低級(jí)別重新設(shè)計(jì)微電子邏輯的操作 原理以直接利用鐵磁性。已經(jīng)進(jìn)行嘗試(參看R. P. Cowbum， M. E. Welland，存夢(mèng) 287, 1466 (2000 ) ， G. Csaba, W. Porod， A. I. Csurgay, / C7m 7Ti^.柳/. 31， 67 (2003)，以及A. Imre， G. Csaba， V. Metlushko ， G. H. Bernstein , W. Porod ，尸一/cfl F 19 , 240(2003 ))以基于由Notre Dame大學(xué)設(shè)計(jì)的單電子晶體管體系結(jié)構(gòu)(J. Amlani等人，存夢(mèng)284， 289 ( 1999))實(shí)現(xiàn)磁性邏輯。稱作磁 性細(xì)胞自動(dòng)機(jī)的這些方案使用靜磁耦合的磁性元件的網(wǎng)絡(luò)。信息由運(yùn) 行越過相互作用磁性元件的晶格的磁孤立子傳播，并且通過在具有明 確限定轉(zhuǎn)換閾值的節(jié)點(diǎn)處求和雜散磁場(chǎng)來執(zhí)行邏輯功能。關(guān)于這種方 案的挑戰(zhàn)之一在于鐵磁元件之間的靜磁相互作用場(chǎng)通常比元件內(nèi)的退 磁場(chǎng)弱；所以，磁性元件形狀的任何物理缺陷容易阻擋信息的傳播并 且設(shè)備變得極度不能容忍制造缺陷。已經(jīng)提出許多種基于MTJ的磁性邏輯方案。在一類這些方案中(參看G. Reiss等人，尸—.M爿291， 1628 ( 2004 ) ， A. Ney ， C. Pampuch ， R. Koch ， K. H. Ploog ， 々# 425 ， 485(2003),以及R. Richter等人，^在逸子46, 639 (2002))，信 息經(jīng)由多個(gè)位線中的電流進(jìn)入邏輯門。MTJ的所謂'自由層，將旋轉(zhuǎn)到 來自組合電流的凈磁場(chǎng)的方向中，有效地用作非線性求和元件。這又 改變結(jié)的電阻，其可以用來控制隨后位線中的電流。這種方案具有許 多優(yōu)點(diǎn)，相當(dāng)重要的在于設(shè)備基于現(xiàn)有MTJ技術(shù)并且邏輯功能可以 通過改變磁性隧道結(jié)中參考層的磁化方向來編程。這使得它們對(duì)于現(xiàn) 場(chǎng)可編程門陣列(FPGA)具有吸引力(參看Z. Navabi, ZWgi'似/ Z)es/g" /附/ /e附e"/""Vm F/g/flf iVog/Yi附附ad/e Z)eWces (使用現(xiàn) 場(chǎng)可編程器件的數(shù)字設(shè)計(jì)和實(shí)現(xiàn))(Kluwer學(xué)院出版社， 2005))，其中許多不同應(yīng)用使用相同的硬件；精確的硬件功能通過 編程存儲(chǔ)元件的構(gòu)造而限定，也許甚至更多吸引力在于快速可重構(gòu)性 的前景，因?yàn)橄薅üδ艿拇判杂操|(zhì)層可以納秒反轉(zhuǎn)，允許硬件自適應(yīng) 地跟蹤正在進(jìn)行的計(jì)算的最佳體系結(jié)構(gòu)(G. A. Prinz，存# 282， 1660 ( 1998))。這些方案的缺點(diǎn)在于流密度，這需要高磁阻比和大晶體管。該方案的變化存在，其中MTJ用來偏置常規(guī)電子邏輯門(W. C. Black, B. Das, /. j/7/7/.尸/y;s. 87， 6674 (2000))。在該情況下，MTJ僅用來限定邏輯功能；實(shí) 際計(jì)算完全在經(jīng)典電子學(xué)中執(zhí)行。常規(guī)微電子集成電路(IC)通過控制經(jīng)過晶體管開關(guān)的電子流 工作。數(shù)字信號(hào)在IC中由電荷的存在或不存在表示。但是電子可以 提供更多。除了電荷之外，電子也擁有自旋的量子力學(xué)性質(zhì)。但是不 像電荷，自旋可以具有兩個(gè)方向，常規(guī)地稱作'向上，和'向下，，允許 二進(jìn)制數(shù)字的選擇表示。例如，小鐵磁元件的磁化是電子自旋的經(jīng)典 限制并且長(zhǎng)期用來將信息存儲(chǔ)在磁性記錄中。在過去十年中，許多研 究者已經(jīng)建立了自旋電子學(xué)的新技術(shù)，其中電子的自旋以及電荷在微 電子IC中用來表示位并且執(zhí)行數(shù)據(jù)處理。這通常期望用來構(gòu)建下一 代計(jì)算技術(shù)的較低功率、較高速度、非易失性設(shè)備。自旋電子學(xué)發(fā)展在半導(dǎo)體和磁學(xué)社團(tuán)中沿循不同的方法。半導(dǎo)體 方法包括在半導(dǎo)體基質(zhì)中產(chǎn)生和操縱自旋極化電子，信息表示為'向 上，自旋或'向下，自旋。當(dāng)時(shí)，適當(dāng)室溫鐵磁半導(dǎo)體的缺乏限制了功能 設(shè)備的研制，雖然在理解使用光學(xué)探針操縱半導(dǎo)體中的自旋方面已經(jīng) 取得許多進(jìn)展。自旋電子學(xué)的磁學(xué)方法沿循了不同的路徑。在發(fā)現(xiàn)由金屬鐵磁/ 非磁性多層表現(xiàn)出的巨磁阻(參看M. N. Baibich等人，/Vi".及ev. 丄e汰61， 2472 ( 1988 ))之后，研究者通過使用鐵磁金屬例如鎳、 鐵和鈷研制出許多室溫設(shè)備。信息在這些設(shè)備中由小鐵磁元件中的磁 化方向表示。稱作磁性隧道結(jié)(MTJ)的一種這種設(shè)備形成磁性隨 機(jī)存取存儲(chǔ)器(MRAM)的構(gòu)件塊， 一種非易失性、高密度、高速 存儲(chǔ)器技術(shù)(參看G. Grynkenich等人，M及51 29， 818(2004 ))。此外，自旋動(dòng)量轉(zhuǎn)移效應(yīng)的最近論證(參看J. C. Slonczewski, / Af"g汰3toer. 159， Ll ( 1906) ， L. Berger.及ev.丑54, 9353 ( 1996) ， J. A. Katine， F. J. Albert, R. A. Buhrman, E. B. Myers, D. C. Ralph,及ev.丄e汰84， 3149(2000) ， S. J. Kiselev等人，《#' 425， 380 (2003 )以及W. H. Rippard， M. R. Pufall， S. Kaka， S. E. Russek， T. J. Silva，戶一. / ev.Le汰)，其中磁化直接由外加電流在其上操作，通過提供電子學(xué) 與磁學(xué)世界之間的新接口機(jī)制進(jìn)一步增加熱量到該已經(jīng)勵(lì)磁場(chǎng)。本發(fā) 明的發(fā)明者一直在工作以擴(kuò)展磁性非易失性存儲(chǔ)器，為可行磁性邏輯 技術(shù)研制必需的元件。因此顯然地，電子的自旋和電荷都用于邏輯和存儲(chǔ)器操作的自旋 電子學(xué)領(lǐng)域可以使用不同于傳統(tǒng)半導(dǎo)體電子學(xué)的技術(shù)基礎(chǔ)提供邏輯設(shè) 備。使用這些技術(shù)，可以使用寬度小于微米的平面磁線構(gòu)造完整的邏 輯體系結(jié)構(gòu)。邏輯NOT、邏輯AND、信號(hào)扇出和信號(hào)交叉元件都可 以構(gòu)造具有簡(jiǎn)單的幾何設(shè)計(jì)并且可以在單個(gè)電路中 一起使用。數(shù)據(jù)輸 入的另外元件允許信息寫入磁疇壁邏輯電路。使用所謂納米磁體形成所謂磁量子細(xì)胞自動(dòng)機(jī)(MQCA)設(shè)備 的技術(shù)在Cowburn和Welland，科學(xué)Vol 287 pp 1466-1468中討 論。利用這種技術(shù)，磁性電路元件和使用這種元件的電路已經(jīng)在國(guó)際 專利申請(qǐng)PCT/GB01/05072 ( WO02/41492 )和PCT/GB03/01266(WO03/083874 )中討論。因此，在基于這些論文和專利申請(qǐng)的公開知識(shí)基礎(chǔ)。在本實(shí)例的上下文中，在磁性存儲(chǔ)電路中使用的電路元件的一種 是NOT門，如圖1中所示。本實(shí)例的NOT門10可以由磁性材料的 納米級(jí)點(diǎn)的鏈，或者由納米級(jí)平面磁線構(gòu)成。圖1中顯示的箭頭表示 形成NOT門的窄帶材料中磁場(chǎng)的方向。NOT門10的操作的基本原 理是進(jìn)入的磁場(chǎng)疇壁傳播通過門，當(dāng)疇壁經(jīng)過跟蹤圖案時(shí)磁場(chǎng)方向反 轉(zhuǎn)發(fā)生。因此，由磁場(chǎng)方向反轉(zhuǎn)的物理效應(yīng)提供邏輯NOT門功能。使用中，門位于矢量隨著時(shí)間在設(shè)備平面中旋轉(zhuǎn)的磁場(chǎng)中。因?yàn)?磁性形狀各向異性，線中的磁化通常限制位于沿著線的長(zhǎng)軸。因此， 在大多數(shù)情況下，存在兩種磁化可能性，能夠?qū)崿F(xiàn)數(shù)據(jù)的傳統(tǒng)二進(jìn)制 表示。線中磁化方向的改變由可以由外加場(chǎng)沿著線掃描的磁疇壁調(diào)節(jié)。磁場(chǎng)旋轉(zhuǎn)的事實(shí)意味著可以圍繞轉(zhuǎn)角傳送疇壁。NOT門10的操作和構(gòu)造的更多細(xì)節(jié)在WO03/083874 (Cowburn)中展示，在此引用其全部?jī)?nèi)容作為參考，因此不在這里 進(jìn)一步討論。但是，NOT門的操作的基本原理是清楚的。在下面的實(shí)例中，可以使用與圖1中所示類似的NOT門構(gòu)造單 位或多位存儲(chǔ)電路。在這些電路中使用的NOT門具有擺線形狀。門 可以由硅襯底上5nm厚坡莫合金(Ni8。Fe2。)薄膜的聚焦離子束磨削 制造。圖2給出擺線的換向動(dòng)作的說明并且顯示一半周期的延遲如何 在輸入變化狀態(tài)和輸出變化狀態(tài)之間存在。在低磁場(chǎng)條件下，亞微米鐵磁平面線內(nèi)的磁化方向因強(qiáng)烈的磁性 形狀各向異性而趨向于沿著線的長(zhǎng)軸。當(dāng)兩個(gè)相反定向的磁化在線內(nèi) 相遇時(shí)，相繼原子磁矩的重新排列不是突然的，而是在某個(gè)距離上逐 漸發(fā)生從而形成疇壁?，F(xiàn)在已知通過與線平行的磁場(chǎng)的施加，疇壁可以沿著直線亞微米 磁線傳播。在本實(shí)例中，可以施加具有隨著時(shí)間在樣品平面中旋轉(zhuǎn)的 矢量的磁場(chǎng)，從而沿著也改變方向并轉(zhuǎn)彎的磁線傳播疇壁。順時(shí)針或 逆時(shí)針旋轉(zhuǎn)限定磁場(chǎng)手性，疇壁應(yīng)當(dāng)圍繞磁線轉(zhuǎn)角傳播，假設(shè)磁場(chǎng)和 轉(zhuǎn)角具有相同的手性。但是，轉(zhuǎn)角的手性取決于疇壁傳播的方向，使 得在給定手性的旋轉(zhuǎn)磁場(chǎng)內(nèi)，疇壁將僅能夠在一個(gè)方向上經(jīng)過給定轉(zhuǎn) 角。這滿足明確信號(hào)流方向必須存在的任何邏輯系統(tǒng)的重要需求。亞 微米磁線內(nèi)的兩個(gè)穩(wěn)定磁化方向提供表示兩個(gè)布爾邏輯狀態(tài)的自然方 法，并且這與旋轉(zhuǎn)磁場(chǎng)的施加一起成為存儲(chǔ)設(shè)備的每個(gè)邏輯單元的操 作的基礎(chǔ)。圖2中說明的擺線提供換向功能并且說明當(dāng)處于適當(dāng)旋轉(zhuǎn)磁場(chǎng)內(nèi) 時(shí)NOT門功能性。假{殳磁場(chǎng)在逆時(shí)針方向上旋轉(zhuǎn)。到達(dá)結(jié)的端子'P， (參看圖3B)的疇壁20將圍繞結(jié)的第一轉(zhuǎn)角傳播(參看圖3C)， 并且隨著磁場(chǎng)從水平方向旋轉(zhuǎn)到垂直方向通過到達(dá)端子'Q，。 'P，和 'Q，之間的磁化現(xiàn)在將是連續(xù)的(參看圖3D)。然后，隨著磁場(chǎng)矢量 繼續(xù)朝向相反的水平方向旋轉(zhuǎn)，疇壁20應(yīng)當(dāng)圍繞結(jié)的第二轉(zhuǎn)角傳播(參看圖3E)，在端子'R，離去并且恢復(fù)4Q，和'R，之間的連續(xù)磁化。 與直接位于結(jié)之前的線相比較，直接位于結(jié)之后的線的磁化現(xiàn)在應(yīng)當(dāng) 反轉(zhuǎn)。因此，該結(jié)應(yīng)當(dāng)以半個(gè)磁場(chǎng)周期傳播延遲執(zhí)行期望的NOT功 能。該操作與汽車通過執(zhí)行三點(diǎn)轉(zhuǎn)動(dòng)反轉(zhuǎn)它的方向類似。因此在疇壁到達(dá)輸入和從輸出離開之間存在半個(gè)周期的總延遲。 在下面的實(shí)例中，通過將大量磁性NOT門串聯(lián)在一起然后將鏈的輸 出輸送回到輸入，實(shí)現(xiàn)與該同步延遲相關(guān)聯(lián)的存儲(chǔ)功能。如圖3A中所示，許多這些擺線尖端可以連接在一起以形成多元 件、功能上循環(huán)的移位寄存器30。通過在方向A上將旋轉(zhuǎn)磁場(chǎng)施加 到整個(gè)移位寄存器30,移位寄存器30內(nèi)的疇壁將在磁場(chǎng)旋轉(zhuǎn)方向上 圍繞移位寄存器而驅(qū)動(dòng)。因此，本實(shí)例的移位寄存器30包括回路連 接的許多擺線尖端32。移位寄存器30也可以包括數(shù)據(jù)輸入元件33 和數(shù)據(jù)讀出元件34，其每個(gè)將在下面更詳細(xì)地討論。如上面討論的，數(shù)據(jù)回路位于矢量隨著時(shí)間在回路平面中旋轉(zhuǎn)的 磁場(chǎng)中。在本實(shí)例中，該旋轉(zhuǎn)具有1Hz-200MHz范圍內(nèi)的頻率。磁 場(chǎng)幅度可以隨著磁場(chǎng)旋轉(zhuǎn)是恒定的，從而形成磁場(chǎng)矢量的圓形軌跡， 或者它可以變化，從而形成磁場(chǎng)矢量的橢圓形軌跡。這可以通過將電 磁帶狀線放置在回路下面然后使得交變電流經(jīng)過帶狀線而在小面積設(shè) 備中實(shí)現(xiàn)。在較大面積的設(shè)備中，承載回路的襯底位于四極子電磁體 中。磁場(chǎng)幅度應(yīng)當(dāng)足夠強(qiáng)以保證疇壁一路上可以被推動(dòng)通過每個(gè) NOT門，但是不會(huì)如此強(qiáng)以致于可以與數(shù)據(jù)輸入機(jī)制無(wú)關(guān)地集結(jié)新 的疇壁。推動(dòng)疇壁通過每個(gè)NOT門所需的磁場(chǎng)可以通過改變回路的厚 度、回路的寬度以及用來制造回路的磁性材料而調(diào)節(jié)。該磁場(chǎng)應(yīng)當(dāng)足 夠大以致于設(shè)備不會(huì)遭受來自雜散環(huán)境磁場(chǎng)的擦除。如果雜散磁場(chǎng)擦 除是一個(gè)問題，可以使用鎳鐵高導(dǎo)磁合金屏蔽本發(fā)明。在一組實(shí)例 中，可以使用50-200 Oe (3980-15920 A/m )范圍內(nèi)的最佳外加磁場(chǎng) 強(qiáng)度。關(guān)于移位寄存器的數(shù)據(jù)輸入元件33和數(shù)據(jù)讀出元件34的相對(duì)位 置的備選方案在圖3B中顯示。當(dāng)電路元件位置背后的控制原理是元 件的手便利時(shí)，可以產(chǎn)生許多這種備選配置，使得所有在單個(gè)旋轉(zhuǎn)磁 場(chǎng)中協(xié)作地一起操作。在本實(shí)例的電路中， 一個(gè)數(shù)據(jù)位由兩個(gè)電路元件存儲(chǔ)。每個(gè)電路 元件在將疇壁從電路元件的開始傳送到電路元件的輸出時(shí)具有半個(gè)周 期的延遲。該存儲(chǔ)效應(yīng)允許由電路進(jìn)行數(shù)據(jù)存儲(chǔ)。在圖3A和3B的 上下文中，NOT門32 (包括數(shù)據(jù)寫入元件33)的每個(gè)、讀出元件 34的扇出結(jié)，以及與扇出結(jié)相對(duì)的平端每個(gè)看作電路元件。因此， 圖3A和3B的每個(gè)中說明的電路是5位(10電路元件)移位寄存使用奇數(shù)個(gè)電路元件形成該類型的磁性電路是可能且可行的。但 是應(yīng)當(dāng)注意，在這種電路中，每個(gè)數(shù)據(jù)位由該位圍繞電路的每個(gè)完整 旋轉(zhuǎn)而反轉(zhuǎn)。因此，在一些應(yīng)用中，跟蹤在任何給定時(shí)間電路在"偶 數(shù)"還是"奇數(shù)"周期上操作可能是必要的，以避免在數(shù)據(jù)讀出之后引 起丟失破壞的數(shù)據(jù)反轉(zhuǎn)。使用偶數(shù)個(gè)電路元件，這種數(shù)據(jù)反轉(zhuǎn)不發(fā) 生，從而周期跟蹤是多余的?，F(xiàn)在將參考圖4展示關(guān)于移位寄存器的操作的更詳細(xì)討論，包括 數(shù)據(jù)寫入元件34的搮作。在該圖中，給出在納米級(jí)上構(gòu)造的簡(jiǎn)單電 路的實(shí)例。磁場(chǎng)分量的方向Hx和Hy，磁場(chǎng)旋轉(zhuǎn)的方向(Rot)以及 MOKE測(cè)量的位置(*)在該圖中指示。在下文，術(shù)語(yǔ)"水平，，和"垂直"，當(dāng)對(duì)于磁場(chǎng)幅度使用時(shí)，分別指 如所示圖上x和y方向上的場(chǎng)強(qiáng)。電路不需要為了成功使用而保持在 特定順序方向上。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，用來存儲(chǔ)或處理數(shù)據(jù)的電路必須能夠 從外部世界接收數(shù)據(jù).圖4A顯示包含八個(gè)NOT門和扇出結(jié)的5位 磁性循環(huán)移位寄存器結(jié)構(gòu)。在該電路中，NOT門的一個(gè)具有放大的 中心殘端區(qū)域(stub region)以降低線的矯頑性，從而減小引起磁化 反轉(zhuǎn)的外加磁場(chǎng)的必要強(qiáng)度，使得成為數(shù)據(jù)輸入元件33。來自栽流導(dǎo)體的雜散磁場(chǎng)可以用來將磁性數(shù)據(jù)直接且局部地寫入放大殘端(enlarged stub)。但是，在本實(shí)例，設(shè)計(jì)殘端(stub)使得將數(shù)據(jù) 寫入其中所需的磁場(chǎng)幅度位于其他NOT門和扇出結(jié)的操作范圍內(nèi)。 因此，通過調(diào)制全局施加的旋轉(zhuǎn)磁場(chǎng)的幅度寫入數(shù)據(jù)是可能的。旋轉(zhuǎn) 磁場(chǎng)因此同時(shí)用作電源、時(shí)鐘和串行數(shù)據(jù)通道。圖4B-E顯示順時(shí)針旋轉(zhuǎn)磁場(chǎng)內(nèi)數(shù)據(jù)輸入元件的工作原理。從初 始磁化狀態(tài)(圖4B)開始，大幅度磁場(chǎng)H/"te在元件中集結(jié)疇壁， 其傳播通過NOT門結(jié)并且沿著輸入/輸出線劃分成疇壁DW1和DW2(圖4C)。疇壁DW1隨著外加場(chǎng)旋轉(zhuǎn)圍繞相同手便利的轉(zhuǎn)角傳送 并且將繼續(xù)圍繞移位寄存器傳播(圖4D)。相反地，疇壁DW2初 始地圍繞與外加場(chǎng)旋轉(zhuǎn)相反手便利的轉(zhuǎn)角傳送，所以隨著磁場(chǎng)進(jìn)一步 旋轉(zhuǎn)，疇壁一定反轉(zhuǎn)它的方向并且向后經(jīng)過NOT門(圖4D)。在 NOT門，返回的疇壁一定再次劃分成兩個(gè)。 一部分將沿著NOT門結(jié) 的輸出臂(圖3E)傳播，在原始疇壁延遲半個(gè)周期之后，而另一部 分將沿著數(shù)據(jù)輸入元件向后傳播以恢復(fù)初始磁化狀態(tài)(圖4E)。為 了防止可能破壞性的振動(dòng)條件，設(shè)計(jì)元件33使得該返回疇壁在到達(dá) 元件末端時(shí)消滅。因此，來自具有單個(gè)集結(jié)事件的該場(chǎng)序列的數(shù)據(jù)輸 入元件33的輸出是一對(duì)疇壁。如圖5中所示，如在圖4A中描繪的實(shí)例電路中使用的寫入元件 33可以具有為了相對(duì)于電路的剩余元件引起反轉(zhuǎn)磁場(chǎng)強(qiáng)度的必需減 小而選擇的實(shí)際尺寸，以及消滅到達(dá)殘端的疇壁的期望特性。在該實(shí) 例中，整個(gè)元件具有從輸入和輸出信號(hào)路徑的結(jié)到殘端的大約3微米 的總長(zhǎng)度。這劃分成長(zhǎng)度為225nm且長(zhǎng)度為500nm的初始部分，繼 之以寬度為200nm且長(zhǎng)度為350nm的變窄部分，繼之以ljim長(zhǎng)且 達(dá)到325nm寬度的增寬部分。接下來另一個(gè)ljim長(zhǎng)的部分保持 325nm的寬度，最終殘端形成為大約300nm長(zhǎng)的鈍端。這些實(shí)際尺 寸已經(jīng)顯示在圖4A中說明的電路中工作，其中磁線具有200nm的 寬度并且所有轉(zhuǎn)角具有l(wèi)jim的曲率半徑。從移位寄存器中讀出數(shù)據(jù)是將磁場(chǎng)傳感器與扇出讀出元件34對(duì)準(zhǔn)的問題。隨著每個(gè)疇壁由旋轉(zhuǎn)磁場(chǎng)圍繞電路驅(qū)動(dòng)，例如疇壁經(jīng)過扇 出，疇壁劃分成兩個(gè)， 一個(gè)繼續(xù)圍繞電路而另一個(gè)傳遞進(jìn)入讀出元件34。讀出元件34內(nèi)的該磁場(chǎng)方向與電路的相應(yīng)部分中的場(chǎng)方向相 同。如同寫入元件33 —樣，讀出元件的殘端成形以便消滅疇壁，從 而防止破壞性的振動(dòng)條件發(fā)生。使用圖4F中顯示的外加信號(hào)執(zhí)行到移位寄存器中的數(shù)據(jù)寫入。 5位序列實(shí)例寫入場(chǎng)圖案一次施加以使用5位數(shù)據(jù)填充移位寄存器， 僅虛線之間的部分執(zhí)行數(shù)據(jù)寫入(最后的磁場(chǎng)周期用來保證所有疇壁 正確地進(jìn)入移位寄存器回路)。在寫入過程之前，通過施加低幅度旋 轉(zhuǎn)磁場(chǎng)消滅所有疇壁。對(duì)于在本實(shí)例的電路中寫入單個(gè)數(shù)據(jù)位，磁場(chǎng) 的一半周期的幅度分量是Hxwrite=138 Oe ( 10984.8 A/m )且Hy°=50 Oe (3980 A/m)，使得磁性數(shù)據(jù)輸入元件如上所述轉(zhuǎn)換。不寫入數(shù) 據(jù)的磁場(chǎng)條件是Hxn°-write=90 Oe (7164 A/m)且Hy°=50 Oe (3980 A/m)。在它的初始化配置中使用Hx0=90Oe ( 7164 A/m )和Hy^50 Oe (3980 A/m)的移位寄存器MOKE (磁光Kerr效應(yīng))測(cè)量證實(shí) 不存在疇壁(圖3G，跡線I)。在寫入場(chǎng)圖案的單個(gè)施加之后，移 位寄存器包含幾個(gè)二疇壁包，其表示'11010，的二進(jìn)制數(shù)據(jù)流(圖 3G，跡線II)。注意在該情況下，低MOKE信號(hào)對(duì)應(yīng)于邏輯'l，， 因?yàn)檩斎朐c讀出線之間的180°旋轉(zhuǎn)。該數(shù)據(jù)流完美地對(duì)應(yīng)于寫 入場(chǎng)圖案中的數(shù)據(jù)流(圖4F)，并且證實(shí)如上所述的數(shù)據(jù)輸入元件 的原理。在實(shí)驗(yàn)條件下，寫入與讀出之間一個(gè)小時(shí)的延遲返回正確的位序 列，證明移位寄存器的固有非易失性。但是，最終的室溫存儲(chǔ)時(shí)間實(shí) 際上遠(yuǎn)遠(yuǎn)超過一個(gè)小時(shí)，并且可以設(shè)計(jì)線寬度和厚度以保證數(shù)據(jù)保存 時(shí)間超過10年。整個(gè)移位寄存器內(nèi)的所有信息可以通過幅度 Hx0=243 Oe ( 19342.8 A/m)和1.85ms脈沖長(zhǎng)度的單個(gè)塊擦除半正弦 曲線磁場(chǎng)脈沖的施加去除，使用十個(gè)疇壁即刻填充移位寄存器(圖 4G，跡線III)，而不管初始磁化排列。因此現(xiàn)在已經(jīng)描述了完全可行和可用磁性電路移位寄存器的實(shí)例，通過更改的磁性驅(qū)動(dòng)信號(hào)的選擇性施加，其可以被寫入以將數(shù)據(jù) 存儲(chǔ)于其中。數(shù)據(jù)可以由與給定信號(hào)承載元件對(duì)準(zhǔn)的磁場(chǎng)傳感器讀出。該電路可以通過NOT功能的去除或添加而縮減或擴(kuò)展，以保存 任意數(shù)目的數(shù)據(jù)位。磁性存儲(chǔ)電路與讀出和寫入電路(其可以是傳統(tǒng) 電學(xué)電路)之間的接口不需要具有直接物理連接，因?yàn)檫@些功能可以 使用可以間接操縱和感測(cè)的磁場(chǎng)執(zhí)行。在一個(gè)實(shí)例中，與數(shù)據(jù)讀出元件34的扇出相對(duì)的清除端35可以 用于選擇性數(shù)據(jù)刪除。圖6A-F關(guān)于參考圖4在上面描述的實(shí)例移位 寄存器說明該過程。在該實(shí)例中，假設(shè)每個(gè)數(shù)據(jù)元件已經(jīng)預(yù)先栽有疇 壁。為了執(zhí)行選擇性刪除，從水平磁場(chǎng)分量為零(使得每個(gè)NOT門 和扇出在它們的輸入端具有疇壁，并且在清除端也存在疇壁)的位置 開始，在周期的前一半期間更改電路的驅(qū)動(dòng)磁場(chǎng)，以便使得清除端上 的疇壁移動(dòng)并且與另一個(gè)疇壁碰撞而消滅，從而刪除它們先前保存的 信息。更改的驅(qū)動(dòng)磁場(chǎng)在圖6A中說明，其顯示在前一半周期中減小 的水平磁場(chǎng)幅度。該減小的幅度不足夠使疇壁傳播通過線結(jié)，因此 NOT門和扇出結(jié)處的所有疇壁被釘扎(pinned)且不移動(dòng)。但是， 幅度足夠大以使疇壁沿著清除端傳播，在那里不存在需要通過的線 結(jié)。因此該疇壁在周期的前一半期間(當(dāng)它是唯一移動(dòng)的疇壁時(shí))傳 播到下一個(gè)存儲(chǔ)元件。在周期的后一半期間，相同存儲(chǔ)元件中的兩個(gè) 疇壁碰撞并且相互消滅，因此刪除數(shù)據(jù)。這在圖6B中顯示，在那里 一個(gè)數(shù)據(jù)位已經(jīng)被刪除是清晰的。該過程的連續(xù)應(yīng)用在圖6C-F中顯示，其中在每個(gè)連續(xù)的圖中， 另一個(gè)疇壁對(duì)已經(jīng)被刪除，從而移位寄存器中的數(shù)據(jù)已經(jīng)一次一位地 選擇性刪除。應(yīng)當(dāng)理解，該刪除可以非順序地施加，使得一些數(shù)據(jù)位 可以保存而另一些刪除，不管它們圍繞移位寄存器的相對(duì)位置。因?yàn)楫牨谙麥鐑H在移位寄存器的一個(gè)區(qū)域中發(fā)生，待刪除的疇壁 比須移至該區(qū)域中。逐位擦除磁場(chǎng)圖案的第二個(gè)全磁場(chǎng)周期傳播所有 疇壁經(jīng)過兩個(gè)存儲(chǔ)元件，而沒有疇壁消滅。這"建立，，待消滅的下一個(gè) 疇壁對(duì)。如果該下一對(duì)不被消滅，則可以施加"正常，，驅(qū)動(dòng)信號(hào)以移動(dòng)該對(duì)通過擦除區(qū)。應(yīng)當(dāng)理解，疇壁的刪除應(yīng)當(dāng)在水平驅(qū)動(dòng)磁場(chǎng)的正確符號(hào)時(shí)開始。 當(dāng)使用正確符號(hào)時(shí)，消滅的疇壁是描述存儲(chǔ)數(shù)據(jù)位的那些，從而允許 數(shù)據(jù)位被刪除而不影響寄存器中的任何其他數(shù)據(jù)。但是，如果水平磁場(chǎng)的符號(hào)不正確，則刪除的疇壁將是來自兩個(gè)存儲(chǔ)數(shù)據(jù)位的每個(gè)的一 個(gè)，因此兩個(gè)這種位都將被破壞但是任何一個(gè)都沒有完整地刪除。為 了糾正該情況，可以擦去寄存器(也就是刪除所有數(shù)據(jù))并且重新寫 入數(shù)據(jù)，或者新的數(shù)據(jù)可以寫入到移位寄存器中的受影響位置。該效果也可以通過整個(gè)停止電路的驅(qū)動(dòng)磁場(chǎng)，使得疇壁在電路內(nèi) 保持靜止而產(chǎn)生。然后，局部定向磁場(chǎng)在清除端產(chǎn)生以便沿著清除端 移動(dòng)單個(gè)疇壁。因?yàn)樵谀菚r(shí)沒有其他疇壁處于移動(dòng)中，移動(dòng)的疇壁將 在清除端的另一端與疇壁碰撞，引起相互的疇壁消滅，從而刪除由該 疇壁對(duì)保存的數(shù)據(jù)。該局部磁場(chǎng)施加可以使用遠(yuǎn)程磁場(chǎng)產(chǎn)生過程施加，以與使用數(shù)據(jù)寫入元件33寫入數(shù)據(jù)相同的方式。而且，在備選實(shí)例中，上面略述的選擇性數(shù)據(jù)刪除過程可以代替 地用于寫入過程。在該模式操作中，電路預(yù)先加栽全"l"，并且可以 通過使用全局磁場(chǎng)移動(dòng)數(shù)據(jù)序列通過電路，以及停止該磁場(chǎng)以在需要 的數(shù)據(jù)位置中執(zhí)行"O"的選擇性寫入，使用選擇性刪除在需要的位置 寫入"0"。與常規(guī)電學(xué)電路(electrical circuit) —樣，多個(gè)磁性電路 (magnetic circuit)可以并排形成在單個(gè)襯底上。每個(gè)電路可以獨(dú)立 地如上所述被讀出和寫入。回路的數(shù)目與每個(gè)回路中NOT門的數(shù)目 之間的最佳平衡將對(duì)于給定應(yīng)用而尋找。每個(gè)包括大量NOT門的少 量回路集成到封裝中將非常容易且便宜，但是如果單個(gè)NOT門未能 通過制造缺陷，將傾向于整個(gè)設(shè)備的故障。這種組合也將具有長(zhǎng)的數(shù) 據(jù)存取時(shí)間，因?yàn)楸仨毜却骄罅繒r(shí)鐘周期以使得給定數(shù)據(jù)塊循環(huán) 到讀出位置。每個(gè)包括少量NOT門的大量回路將對(duì)于各個(gè)NOT門 的故障非常具有抵抗力(包含失敗門的回路可以從電路中取出而不顯 著地減小整個(gè)存儲(chǔ)容量)，并且將具有快速存取時(shí)間，但是將引入更多讀出和寫入點(diǎn)(從而較高的成本和襯底上較低的數(shù)據(jù)密度)，并且 集成大量回路到單個(gè)集成電路封裝中更復(fù)雜。該文獻(xiàn)中的所有圖顯示8個(gè)門的回路。這實(shí)際上純粹是象征的，每個(gè)回路可以包含從幾個(gè)至 成千上萬(wàn)個(gè)門的任何數(shù)目的門。除了在單個(gè)層上放置多個(gè)電路之外，上面討論的磁性電路也可以 如圖7中所示在多個(gè)層中形成。這里，可以制造許多襯底層40，每 個(gè)具有形成于其上的一個(gè)或多個(gè)磁性電路42，從而產(chǎn)生高密度磁性 電路設(shè)備。在一個(gè)實(shí)例中，多層設(shè)備可以通過沉積每個(gè)襯底層，并且 在沉積下一個(gè)襯底之前依次為每層產(chǎn)生電路而形成。 一層材料可以沉 積在電路承栽襯底層之間以分離不同層中的磁性電路。在一個(gè)實(shí)例 中，該材料間距提供大約20nm的層間間距以防止不同層上電路之間 的靜磁耦合。分離這些層的材料可以是任何非鐵磁材料。適當(dāng)材料的 實(shí)例可以包括電介質(zhì)材料、聚合物材料和非鐵磁材料。在一些實(shí)例 中，分離材料是在基于層的制造工藝中可以容易地沉積的材料?，F(xiàn)在參考圖8，顯示在單層電學(xué)電路系統(tǒng)(例如CMOS電路) 上形成的多層磁性設(shè)備的實(shí)例，電學(xué)電路系統(tǒng)提供對(duì)于設(shè)備的所有層 中的磁性電路的讀出和寫入功能性。如圖9中所示，硅襯底50可以具有形成于其上的許多電學(xué)電路 元件51。這些可以采取設(shè)計(jì)成產(chǎn)生延伸到襯底50平面之外的磁場(chǎng)的 元件，以及設(shè)計(jì)成檢測(cè)襯底50平面外磁場(chǎng)的磁場(chǎng)傳感器的形式。為了避免給定電路的磁場(chǎng)發(fā)生器寫入另一個(gè)電路，偏移不同電路 的發(fā)生器和相應(yīng)數(shù)據(jù)寫入元件是必要的。類似地，為了避免磁場(chǎng)傳感 器讀出來自錯(cuò)誤電路的數(shù)據(jù)讀出元件的數(shù)據(jù)，偏移不同電路的傳感器 和相應(yīng)數(shù)據(jù)讀出元件是必要的。所需的偏移量取決于許多因素，包括 設(shè)備中的層數(shù)。對(duì)于50層設(shè)備且層間間距為20nm的實(shí)例，從電子 電路到最上的磁性電路的距離大約是ljun。由發(fā)生器產(chǎn)生的場(chǎng)強(qiáng)因 此需要是足夠的以在與電子電路相距該距離處具有效應(yīng)。這通常是由 電子或電氣電路產(chǎn)生的磁場(chǎng)在所有方向上同等地延伸的情況。因此， 為了避免不同發(fā)生器和傳感器與除它們相應(yīng)磁性電路之外的磁性電路之間的干擾，等于至少大約兩倍最大作用半徑的偏移量通常是建議 的。在一些情況下，如果每個(gè)發(fā)生器/傳感器的功率對(duì)于它必須寫入/讀出數(shù)據(jù)的層具體地設(shè)計(jì)，可以實(shí)現(xiàn)較低的偏移量。在50層設(shè)備的 一些實(shí)例中，5-10^un的區(qū)域中的間距可以用來提供無(wú)干擾與電路密 度之間的平衡。較高的偏移量可以在其他實(shí)例中使用。形成在硅襯底50上的層中的是許多磁性電路層40，每個(gè)具有形 成于其中的一個(gè)或多個(gè)磁性電路42,并且由電介質(zhì)層41分離。每個(gè) 磁性電路42包括寫入元件33和讀出元件34。對(duì)于設(shè)備中的每個(gè)磁 性電路，寫入元件33和讀出元件34直接位于電學(xué)電路層50的分別 磁場(chǎng)發(fā)生器和磁場(chǎng)傳感器上方。為了使得每個(gè)磁性電路能夠獨(dú)立地寫 入和讀出，每個(gè)磁性電路具有不與任何其他磁性電路的寫入元件或讀 出元件重疊的寫入元件33和讀出元件34。磁性電路元件相對(duì)于電子電路元件的相對(duì)對(duì)準(zhǔn)在圖9中進(jìn)一步說 明，其表示通過磁性電路層40看到電學(xué)電路層50上的設(shè)備的平面穿 透。如可以從圖9中看到的，第一磁性電路層上的磁性電路42a (以 實(shí)線顯示)具有與電學(xué)電路的磁場(chǎng)發(fā)生器52a對(duì)準(zhǔn)的寫入元件33a， 以及與電學(xué)電路的磁場(chǎng)傳感器53a對(duì)準(zhǔn)的讀出元件34a。類似地，第 二磁性電路層上的磁性電路42b (以虛線顯示)具有與電學(xué)電路的磁 場(chǎng)發(fā)生器52b對(duì)準(zhǔn)的寫入元件33b，以及與電學(xué)電路的磁場(chǎng)傳感器 53b對(duì)準(zhǔn)的讀出元件34b。因此多層磁性電路可以排列在電學(xué)電路的 相同區(qū)域上，只要磁性電路的讀出和寫入部分彼此偏移。因此，可以獨(dú)立地激勵(lì)電學(xué)電路的磁場(chǎng)發(fā)生器以局部地更改施加 到整個(gè)設(shè)備的旋轉(zhuǎn)磁場(chǎng)。通過該方法，單個(gè)旋轉(zhuǎn)磁場(chǎng)可以施加到整個(gè) 設(shè)備并且可以執(zhí)行磁場(chǎng)的局部更改以允許數(shù)據(jù)寫入到磁性電路42的 所選一些中。類似地，當(dāng)期望從給定磁性電路中讀出信息時(shí)，可以激 勵(lì)與該電路的讀出元件34相對(duì)應(yīng)的磁場(chǎng)傳感器從而將數(shù)據(jù)從磁性電 路讀出到電學(xué)電路中。參考圖6在上面描述的選擇性擦除功能也可以適用于如圖7， 8 或9的任何一個(gè)中顯示的多層設(shè)備。這可以全局地作用于所有電路或者可以基于每個(gè)電路或每組電路局部地執(zhí)行。在多個(gè)電路由共同的旋 轉(zhuǎn)磁場(chǎng)驅(qū)動(dòng)的情況下，可以局部地實(shí)現(xiàn)用于選擇性擦除的更改驅(qū)動(dòng)磁 場(chǎng)，從而不需要擦除來自磁場(chǎng)內(nèi)所有電路的數(shù)據(jù)。當(dāng)期望擦除時(shí)，引 起刪除的驅(qū)動(dòng)信號(hào)施加到整個(gè)設(shè)備。但是，對(duì)于不需要?jiǎng)h除的電路， 可以激勵(lì)電學(xué)電路層上適當(dāng)定位的電學(xué)電路元件以對(duì)于那些電路"加 滿"磁場(chǎng)從而保證疇壁圍繞電路正常地傳播。作為選擇，可以通過停止驅(qū)動(dòng)磁場(chǎng)并且使用電學(xué)電路襯底50上適當(dāng)對(duì)準(zhǔn)的電學(xué)電路元件提 供部分強(qiáng)度的驅(qū)動(dòng)信號(hào)到電路的清除端以移動(dòng)疇壁來處理這種刪除。因此，現(xiàn)在已經(jīng)描述了能夠使用單個(gè)電學(xué)電路層寫入和讀出多層 磁性存儲(chǔ)電路的多層磁性存儲(chǔ)設(shè)備的實(shí)例。因此，設(shè)備的生產(chǎn)成本可 以保持低，因?yàn)椴恍枰纬傻矫總€(gè)磁性電路層的直接電氣連接。通過采用這種具有多個(gè)層，每個(gè)具有多個(gè)數(shù)據(jù)存儲(chǔ)電路的策略， 可以實(shí)現(xiàn)非常高的存儲(chǔ)密度。例如，使用上面圖4的實(shí)例中使用的電 路元件尺寸，并且假設(shè)設(shè)備中五十個(gè)磁性電路層，數(shù)據(jù)密度高達(dá) 16Gbit/inch2 (大約25.4Mbit/mm2，使用lmm2=0.00155inch2的轉(zhuǎn) 換)。如果磁性電路軌道的寬度減小至90nm (并且曲率半徑相應(yīng)地 減小到450nm )，那么該數(shù)據(jù)密度可以增加到77Gbit/inch2 (122Mbit/mm2)。可以看到，可以使用小的物理設(shè)備形成非常高容 量的存儲(chǔ)設(shè)備。雖然上面已經(jīng)描述可以通過在已經(jīng)形成有電子電路的襯底上沉積 磁性電路層來制造多層設(shè)備，可以使用其他制造技術(shù)。例如，為了避 免將磁性材料引入電子電路制造設(shè)備中的必要性，電子電路襯底和多 個(gè)磁性電路層可以單獨(dú)地制造并且組裝成單個(gè)設(shè)備。因此電子電路可 以形成在硅(或其他半導(dǎo)體)襯底上，如常規(guī)已知的。在單獨(dú)制造過 程中，可以基于襯底，如上所述例如硅或其他半導(dǎo)體襯底制造磁性電 路層。在該過程中，最接近襯底的層將作為最遠(yuǎn)離電子電路的層終 止。在這兩部分制造之后，它們可以組裝使得磁性電路層的襯底在電 子電路襯底的遠(yuǎn)端?？梢允褂萌魏芜m當(dāng)固定方法實(shí)現(xiàn)兩部分的組裝。 在一個(gè)實(shí)例中，可以使用施加壓力到兩個(gè)襯底使得它們強(qiáng)加在一起的力學(xué)固定方法。在另一個(gè)實(shí)例中，可以使用基于通過抽吸在兩部分之 間產(chǎn)生真空以將它們固定在一起的固定方法。因此，可以看到，許多 種制造方法可以用來產(chǎn)生多層磁性電路設(shè)備?，F(xiàn)在，參考圖10，將顯示產(chǎn)生旋轉(zhuǎn)磁場(chǎng)的結(jié)構(gòu)的實(shí)例。在該結(jié) 構(gòu)中， 一對(duì)線團(tuán)61和63以交叉構(gòu)造排列，各個(gè)線圍的軌跡基本上垂 直地相交。因此通過施加交變信號(hào)到線圍，可以產(chǎn)生旋轉(zhuǎn)磁場(chǎng)。在本 實(shí)例中，在62處使用余弦波形信號(hào)Iy驅(qū)動(dòng)線圍61，以及在64處使 用正弦波形信號(hào)Ix驅(qū)動(dòng)線閨63將在線圍相交的部分產(chǎn)生旋轉(zhuǎn)磁場(chǎng)。 正弦和余弦信號(hào)的相對(duì)相位確定磁場(chǎng)旋轉(zhuǎn)的方向。因此，位于與指示 區(qū)域65垂直的體積中的磁性電路將由產(chǎn)生的旋轉(zhuǎn)磁場(chǎng)驅(qū)動(dòng)。如圖9 中所示，不形成交叉區(qū)域的一部分的線圍部分可以在空間上緊致從而 減小磁場(chǎng)發(fā)生電路的總尺寸。應(yīng)當(dāng)理解，可以使用產(chǎn)生旋轉(zhuǎn)磁場(chǎng)的備選方法。 一種備用選擇是 使用例如電子電路襯底上的帶狀線產(chǎn)生旋轉(zhuǎn)磁場(chǎng)。這些可以使用如上 討論的正弦和余弦波驅(qū)動(dòng)。這種基于帶狀線的信號(hào)產(chǎn)生可以用來為整 個(gè)設(shè)備產(chǎn)生旋轉(zhuǎn)磁場(chǎng)。在其他實(shí)例中，可以使用多種磁場(chǎng)發(fā)生器方案 為設(shè)備的不同區(qū)域產(chǎn)生不同的旋轉(zhuǎn)磁場(chǎng)。因此，設(shè)備的不同區(qū)域可以 不同的頻率驅(qū)動(dòng)和/或異步地存取。由不同旋轉(zhuǎn)磁場(chǎng)發(fā)生器驅(qū)動(dòng)的區(qū) 域可以包括每層中多于一個(gè)電路，每層中一個(gè)電路，或者單個(gè)層中僅 單個(gè)電路。在這最后一個(gè)實(shí)例中，旋轉(zhuǎn)磁場(chǎng)發(fā)生器可以用來通過旋轉(zhuǎn) 磁場(chǎng)的直接調(diào)制而不是通過使用單獨(dú)局部發(fā)生器為寫入進(jìn)行磁場(chǎng)調(diào) 制，執(zhí)行數(shù)據(jù)到電路的寫入。通過使用例如由圖10中顯示的電路產(chǎn)生的旋轉(zhuǎn)磁場(chǎng)內(nèi)的許多磁 性電路實(shí)現(xiàn)設(shè)備，并且通過參考圖7-9在上面討論地通過從單個(gè)電學(xué) 電路驅(qū)動(dòng)許多層中的許多磁性電路，產(chǎn)生所有發(fā)熱元件位于設(shè)備外圍 并且設(shè)備的核心區(qū)域產(chǎn)生非常少的廢熱的設(shè)備是可能的。因此，根據(jù) 這些原理形成的磁性電路設(shè)備可以操作而沒有因不充分的冷卻措施而 過熱的危險(xiǎn)。在大多數(shù)應(yīng)用中，以這種方式制造的設(shè)備可以連續(xù)地操 作而不需要任何有效冷卻。因此，現(xiàn)在描述了一種用于形成可以遠(yuǎn)程地驅(qū)動(dòng)、寫入和讀出的 磁性電路設(shè)備的系統(tǒng)、裝置和方法。因此，可以使用不具有到設(shè)備的 讀出和寫入電路的直接電氣連接的磁性電路元件形成高密度數(shù)據(jù)存儲(chǔ) 設(shè)備。而且，數(shù)據(jù)可以從設(shè)備中選擇性地刪除，而不需要擦除電路與 磁性電路之間的直接電氣連接。因此設(shè)備的制造成本可以維持低，因 為沒有必需的電氣連接。而且，使用這種磁性電路的設(shè)備可以制造得 很小并且仍然提供大量邏輯門。現(xiàn)在將參考圖11-14描述可以用來制造適合于在磁性設(shè)備中使用 的磁性電路的備選電路構(gòu)造。圖11顯示使用NOT門的彎曲殘端提供數(shù)據(jù)寫入能力的簡(jiǎn)單(2 位)移位寄存器。該方案需要使用順時(shí)針和逆時(shí)針(反時(shí)針)磁場(chǎng)旋 轉(zhuǎn)。應(yīng)當(dāng)理解，改變驅(qū)動(dòng)磁場(chǎng)的旋轉(zhuǎn)方向是更改驅(qū)動(dòng)信號(hào)的水平和垂 直分量的相對(duì)相位的問題。對(duì)于該結(jié)構(gòu)，讀出操作將使用順時(shí)針旋轉(zhuǎn) 磁場(chǎng)以使疇壁傳播進(jìn)入扇出元件34用于讀出。當(dāng)疇壁到達(dá)連接有數(shù) 據(jù)輸入元件36的NOT門時(shí)，它將分成兩個(gè)。 一部分將傳播通過輸 出線并且繼續(xù)通過移位寄存器。另一部分在到達(dá)數(shù)據(jù)輸入元件36之 前將沿著NOT門的中間殘端和圍繞(順時(shí)針)轉(zhuǎn)角而傳播。這里， 疇壁或者在殘端處消滅，或者簡(jiǎn)單地變得阻塞，因?yàn)樗荒芴用撘韵?后傳播到電路中，使得數(shù)據(jù)寫入元件用作疇壁黑洞。對(duì)于寫入，使用逆時(shí)針(反時(shí)針)磁場(chǎng)以使疇壁傳播到數(shù)據(jù)寫入 元件36之外并且進(jìn)入它連接到的NOT門。當(dāng)數(shù)據(jù)位被寫入時(shí)，垂 直磁場(chǎng)幅度增加到"寫入閾值"之上長(zhǎng)達(dá)全磁場(chǎng)周期，集結(jié)兩個(gè)疇壁。 當(dāng)?shù)谝划牨诘竭_(dá)NOT門結(jié)時(shí)，它將沿著NOT門輸入和輸出線劃 分。圍繞逆時(shí)針轉(zhuǎn)角傳播的疇壁繼續(xù)圍繞移位寄存器行進(jìn)。另一個(gè)疇 壁在行進(jìn)返回到NOT門之前行進(jìn)到具有順時(shí)針旋轉(zhuǎn)的第一轉(zhuǎn)角。該 疇壁然后遇到第二集結(jié)疇壁從而消滅。如果沒有產(chǎn)生第二疇壁，第一 疇壁的"返回"部分將在NOT門中間殘端中振動(dòng)并且使用疇壁填充移 位寄存器。該方案的更復(fù)雜方式(5位)在圖12中顯示。這以與圖11中顯示的簡(jiǎn)單方案相同的方式操作。這些電路可以與上面參考圖6描述的 選擇性擦除功能一起使用。因此，現(xiàn)在已經(jīng)描述了使用雙向驅(qū)動(dòng)磁場(chǎng)的備選磁性移位寄存器 配置的實(shí)例。該方案可以使用不直接連接到磁性電路的電學(xué)電路系統(tǒng) 驅(qū)動(dòng)、寫入、讀出和刪除，并且可以在每層具有多于一個(gè)磁性電路元 件的多層設(shè)備中形成。參考圖13，現(xiàn)在將描述7門串行移位寄存器的實(shí)例。因?yàn)閿?shù)據(jù) 輸入元件36是移位寄存器的一部分，該實(shí)例設(shè)備是5位設(shè)備。多個(gè) 扇出部分37允許每個(gè)疇壁被讀出多于一次，盡管該設(shè)備的破壞性數(shù) 據(jù)讀出。如所示，疇壁可以在四個(gè)位置同時(shí)讀出。這有效地提供4倍 系數(shù)的輸出放大。因此可以增加數(shù)據(jù)讀出的信噪比。數(shù)據(jù)讀出的這種 多個(gè)扇出的方案并不局限于在破壞性數(shù)據(jù)讀出電路中使用并且可以適 用于任何磁性電路。因?yàn)樵搶?shí)例的移位寄存器是打開的而不是回路，它主要用作延遲 電路，在讀出部分37處讀出之前將在寫入元件36處寫入的數(shù)據(jù)延遲 5位周期。圖14顯示數(shù)據(jù)輸入經(jīng)由扇出連接的實(shí)例移位寄存器。這里，數(shù) 據(jù)輸入元件38經(jīng)由扇出元件引入而不連接到NOT門。在該實(shí)例中 顯示有'水平，數(shù)據(jù)輸入元件，但是適當(dāng)?shù)霓D(zhuǎn)角將允許使用'垂直，等價(jià)物。該設(shè)備使用順時(shí)針和逆時(shí)針驅(qū)動(dòng)磁場(chǎng)方向。在讀出模式中，疇壁 在順時(shí)針方向上圍繞回路傳播。在扇出上入射的疇壁將劃分成兩個(gè)， 一部分繼續(xù)圍繞回路而另一部分在數(shù)據(jù)輸入元件38的末端消滅之前 沿著扇出臂行進(jìn)(以允許通過遠(yuǎn)程磁場(chǎng)傳感器的讀出)。寫入模式將 使用逆時(shí)針磁場(chǎng)旋轉(zhuǎn)。從數(shù)據(jù)輸入元件38到達(dá)扇出結(jié)的疇壁應(yīng)當(dāng)劃 分并且初始地在主回路中相反的方向上行進(jìn)(因此扇出結(jié)在該模式中 有效地用作NOT門)。 一個(gè)疇壁繼續(xù)圍繞回路而另一個(gè)將遇到順時(shí) 針轉(zhuǎn)彎的轉(zhuǎn)角并且返回到扇出結(jié)。隨著它傳播通過扇出， 一個(gè)疇壁將 在回路中繼續(xù)，產(chǎn)生輸入到設(shè)備的兩個(gè)疇壁的第二個(gè)，而另一個(gè)將沿 著數(shù)據(jù)輸入元件臂行進(jìn)。對(duì)于'水平，元件，該疇壁將消滅。對(duì)于'垂直，元件，第二疇壁的集結(jié)如參考圖11所述將是必要的從而避免振動(dòng) 條件。該方案提供設(shè)備密度方面的優(yōu)點(diǎn)，因?yàn)镹OT門回路內(nèi)部沒有空 間被占據(jù)以容納輸入元件。雖然輸入元件自身占據(jù)相對(duì)小的面積，主 移位寄存器回路的寬度的任何增加以容納輸入元件一定對(duì)于回路的整 個(gè)長(zhǎng)度而繼續(xù)。使用相對(duì)NOT門的交錯(cuò)對(duì)插，從移位寄存器回路內(nèi) 部去除數(shù)據(jù)輸入元件可以產(chǎn)生設(shè)備密度的兩倍系數(shù)差。因此，現(xiàn)在已經(jīng)描述了使用單向和雙向驅(qū)動(dòng)磁場(chǎng)的磁性電路移位 寄存器的備選方案的實(shí)例，全部都可以被驅(qū)動(dòng)、寫入和讀出而不需要 到磁性電路的直接電氣連接。在一些實(shí)例中，電路也可以選擇性地從 其中刪除，而不需要到磁性電路的直接電氣連接?，F(xiàn)在將參考圖15和16描述可以用來制造適合于在上述磁性設(shè)備 中使用的磁性電路的更多電路元件和構(gòu)造的實(shí)例。圖15A顯示包括NOT門尖端71、扇出結(jié)72和交叉結(jié)73的磁 性邏輯電路。整個(gè)電路位于旋轉(zhuǎn)磁場(chǎng)(在該實(shí)例中逆時(shí)針旋轉(zhuǎn))中。 NOT門以回路結(jié)構(gòu)制造，使得至少一個(gè)疇壁將存在于回路中以允許 容易的實(shí)驗(yàn)測(cè)試。但是，在本實(shí)例的電路中，圍繞圖15A中的回路 傳播的疇壁一定也經(jīng)過交叉結(jié)構(gòu)，如圖15B中示意指示的。為了在 測(cè)量之前獲得單個(gè)疇壁的清晰起始狀態(tài)，在使用低幅度旋轉(zhuǎn)磁場(chǎng)消滅 相鄰疇壁對(duì)之前，設(shè)備磁化首先在大(>200 Oe ( 15920 A/m ))磁 場(chǎng)中飽和。因?yàn)檫壿嬙O(shè)備的同步特性，電路幾何形狀將圍繞NOT門/ 回路的疇壁傳播時(shí)間限定為通過NOT門1/2磁場(chǎng)周期以及每360?；?路1磁場(chǎng)周期。因此，單個(gè)疇壁往返行程花費(fèi)5/2磁場(chǎng)周期，導(dǎo)致5 磁場(chǎng)周期磁化轉(zhuǎn)換周期。扇出元件形成該回路的一部分，但是不影響 疇壁往返行程時(shí)間。 一個(gè)扇出輸出反饋到回路中，而另一個(gè)延伸到長(zhǎng) 臂中以提供讀出元件從而能夠監(jiān)控回路磁化。在適當(dāng)逆時(shí)針旋轉(zhuǎn)磁場(chǎng)內(nèi)，來自圖15A中位置"*"的磁光Kerr 效應(yīng)(MOKE)磁力測(cè)量指示5/2磁場(chǎng)周期的轉(zhuǎn)換周期(圖15C)， 證實(shí)NOT門、扇出和交叉元件正確地工作。因此圖15的電路提供簡(jiǎn)單循環(huán)反轉(zhuǎn)，交替維持邏輯"1，，和"0，，狀態(tài)， 一次長(zhǎng)達(dá)5/2磁場(chǎng)周 期。在四種邏輯體系結(jié)構(gòu)元件(NOT、 AND、扇出和交叉)中，交 叉結(jié)實(shí)現(xiàn)起來可能最具挑戰(zhàn)性，因?yàn)樗牟僮骺梢詫?duì)結(jié)的納米線尺寸 敏感。為了越過交叉元件73，疇壁必須在能夠沿著輸出線進(jìn)一步傳播 之前擴(kuò)展完全跨越結(jié)， 一種非常高成本的工藝。但是， 一定不允許疇 壁沿著垂直線方向傳播，否則將更改結(jié)構(gòu)中的數(shù)字信息。相反地，傳 播通過扇出結(jié)的疇壁將隨著結(jié)變寬而從輸入線逐漸擴(kuò)展，在當(dāng)?shù)竭_(dá)輸 出線時(shí)劃分成兩個(gè)單獨(dú)疇壁之前。在使用200nm寬度的磁線形成軌 道的本實(shí)例中，交叉具有下面的尺寸。對(duì)于全部四個(gè)方向上結(jié)的任意 一側(cè)500nm的距離，軌道窄至183nm寬度。軌道也基本上垂直相 遇，以便保證結(jié)用作交叉而不是扇出。關(guān)于如何可以形成交叉結(jié)的更 多細(xì)節(jié)可以在WO02/41492中找到。全部四種邏輯元件的集成在圖16A中顯示的納米線網(wǎng)絡(luò)中完 成，包括NOT門、AND門、兩個(gè)扇出結(jié)和一個(gè)交叉結(jié)。先前的工作 (C. C. Faulkner等人，7Vfl肌39， 2860 ( 2003 )和 WO02/41492)已經(jīng)顯示，AND門輸出線的轉(zhuǎn)換磁場(chǎng)取決于輸入線的 任何一個(gè)都不、其中一個(gè)還是兩個(gè)都包含疇壁，轉(zhuǎn)換磁場(chǎng)隨著增加數(shù) 目的入射疇壁而減小。為了實(shí)現(xiàn)邏輯AND功能性，AND門在具有 DC場(chǎng)偏置Hjc的橢圓形旋轉(zhuǎn)磁場(chǎng)內(nèi)操作。這類似于先前的偽AND 操作如何已經(jīng)在其他單層磁性系統(tǒng)中實(shí)現(xiàn)(R. P. Cowbum， M. E. Welland，辨夢(mèng)287， 1466 (2000)和D. A. Allwood等人， />/|>^.丄e汰81， 4005 (2002))。圖16A中磁性電路的剩余部分設(shè)計(jì) 成順序地向AND門提供兩輸入設(shè)備的全部四種可能邏輯輸入組合。 但是，所有線結(jié)必須能夠容忍DC場(chǎng)偏置，因?yàn)檫@被全局地施加。反饋回路內(nèi)的NOT門81用作網(wǎng)絡(luò)剩余部分的信號(hào)發(fā)生器(經(jīng) 由扇出82提供交替邏輯"1"和"0，，信號(hào))。該NOT門81具有3磁場(chǎng) 周期轉(zhuǎn)換周期，因?yàn)樾枰齻€(gè)周期圍繞回路傳播疇壁。該反饋回路因此將疇壁供給到回路外部并且到第二相繼扇出元件83，在那里疇壁 再次劃分成兩個(gè)路徑。圖16A中位置I的MOKE測(cè)量指示3磁場(chǎng)周 期的轉(zhuǎn)換周期(圖16B，跡線I)，證實(shí)NOT門81和相繼的扇出元 件82， 83正確地工作。在位置I和II之間(圖16A)，疇壁將延遲 1/2磁場(chǎng)周期，因?yàn)檫@是傳播疇壁通過該電路部分所需的全周期的量(參看圖16B，跡線II)。但是，為了使來自第二扇出結(jié)的疇壁到達(dá) 位置III，它們必須經(jīng)過通過包含交叉結(jié)84而形成的另外回路，這在 該疇壁路徑中提供一個(gè)磁場(chǎng)周期的傳播延遲。因此，與位置II相比 較，位置III的磁化將延遲1個(gè)磁場(chǎng)周期(圖16B，跡線III)。位置 II和III處的磁化方向確定AND門85的邏輯輸入狀態(tài)。僅當(dāng)兩個(gè)輸 入都是T時(shí)AND門的邏輯限定是它具有輸出值41，，并且對(duì)于所有其 他情況具有輸出'0，。磁性電路的位置IV的測(cè)量(圖16B,跡線IV) 顯示這是成立的(這里使用高M(jìn)OKE信號(hào)指邏輯'l，的約定)，說明 AND門與其他三種元件類型一起正確地操作。因此，現(xiàn)在已經(jīng)描述了由電路元件制造的實(shí)例電路，其可以在不 同組合中組合從而形成可操作執(zhí)行復(fù)雜邏輯功能的磁性電路。參考圖 3， 4和5描述的數(shù)據(jù)寫入元件可以與這些更復(fù)雜的邏輯功能的任何 一起使用從而允許有效數(shù)據(jù)輸入到邏輯電路中。因此，可以使用多層 設(shè)備中的磁性電路執(zhí)行復(fù)雜的邏輯功能，其中使用不具有到磁性電路 的直接電氣連接的電學(xué)電路驅(qū)動(dòng)、寫入和讀出磁性電路。根據(jù)非常普通的熱力學(xué)基礎(chǔ)，在每個(gè)疇壁邏輯元件中消耗的能量 一定小于每個(gè)門輸出轉(zhuǎn)換2MsHaV，其中Ms是磁性材料的飽和磁化(對(duì)于坡莫合金為800 emu cm3，其中l(wèi)emu=103Am2) ， Ha是外加 磁場(chǎng)的幅度并且V是在門以及它的輸出納米線中轉(zhuǎn)換的磁性材料的 體積。對(duì)于在該論文中描述的實(shí)驗(yàn)設(shè)備，每個(gè)操作的能量的典型值是 10_5 pJ (室溫下2000kBT，其中KB是玻爾茲曼常數(shù)并且T是溫 度)，與對(duì)于200nm最小特征尺寸的CMOS的每個(gè)門的典型能量 10-2 pJ相比較。這可以允許大的3維疇壁邏輯電路操作而不會(huì)過 熱，應(yīng)當(dāng)注意，疇壁邏輯將不一定是低功耗技術(shù)，因?yàn)樵诋a(chǎn)生磁場(chǎng)時(shí)可能存在相當(dāng)大的低效性。通過將帶狀線用于局部磁場(chǎng)產(chǎn)生而使用小面積(幾百nm2)疇壁cmos混雜設(shè)備，絕對(duì)功耗可以保持低。但 是，通過自旋轉(zhuǎn)移的疇壁傳播可能最終完全解決這些低效性。疇壁邏輯的未來縮放性能取決于熱力學(xué)穩(wěn)定性與所需外加磁場(chǎng)幅 度之間的相互作用。這兩個(gè)都取決于f，形成邏輯元件的納米線的寬 度。如果納米線的寬度和厚度一起縮放，則形狀各向異性保持不變。 為了首先排序，解決邏輯元件的制造邊緣粗糙性和不連續(xù)性所需的外 加磁場(chǎng)的強(qiáng)度因此保持恒定。在該情況下，每個(gè)門轉(zhuǎn)換的能量與磁性 材料的體積成比例，與fS成比例。因此，當(dāng)f=70nm時(shí)，1.8nm厚 的磁性邏輯設(shè)備應(yīng)當(dāng)消耗3xl(T7 pJ (室溫下70kBT)，這是熱力學(xué) 穩(wěn)定性的下限。為了 f的進(jìn)一步減小，設(shè)備厚度應(yīng)當(dāng)通過與f"成比 例而增加以便保持每個(gè)門轉(zhuǎn)換的能量不變。這將引起形狀各向異性增 加，從而疇壁傳播通過線所需的外加磁場(chǎng)以及與線結(jié)相關(guān)聯(lián)的結(jié)構(gòu)不 連續(xù)性。與mram —樣，縮放的最終限制將是當(dāng)所需外加磁場(chǎng)變得 不切實(shí)際地大時(shí)。上面實(shí)例的一些的特定特征是不局限于放置電路時(shí)的2維平面。 不像光盤、磁帶和磁性硬盤存儲(chǔ)器一樣，不需要到電路表面的機(jī)械或 存取。而且，不像電子電路一樣，不需要到電路表面的電氣訪問。襯 底可能位于彼此頂上以形成3維邏輯結(jié)構(gòu)。這具有允許實(shí)現(xiàn)更高電路 密度的優(yōu)點(diǎn)。在數(shù)據(jù)存儲(chǔ)電路的情況下，實(shí)現(xiàn)非常高的數(shù)據(jù)存儲(chǔ)密度 因此是可能的。如果期望的話，結(jié)構(gòu)中所有襯底可以共享相同的外加 旋轉(zhuǎn)磁場(chǎng)，從而保持層彼此同步并且減小設(shè)備的復(fù)雜度。電路可以配 置成輸入/輸出單個(gè)串行數(shù)據(jù)流，或者如果期望的話，可以通過并行 地使用幾個(gè)環(huán)或?qū)佣鎯?chǔ)多位寬度的數(shù)據(jù)字流。如上所迷基于磁性移位寄存器的存儲(chǔ)設(shè)備可以用于大量應(yīng)用.應(yīng) 當(dāng)理解，對(duì)于存儲(chǔ)在這種設(shè)備中的數(shù)據(jù)的存取時(shí)間取決于每個(gè)移位寄 存器的大小(也就是位地址等待時(shí)間)和旋轉(zhuǎn)驅(qū)動(dòng)磁場(chǎng)的時(shí)鐘速度。 不同存取時(shí)間的存儲(chǔ)器可以適合于不同的目的。例如，低存取時(shí)間的 存儲(chǔ)器可以執(zhí)行通常與硬盤驅(qū)動(dòng)器相關(guān)的功能，從而消除計(jì)算機(jī)內(nèi)大量數(shù)據(jù)和程序存儲(chǔ)的機(jī)械可靠性問題。更高存取時(shí)間的存儲(chǔ)器可以用于例如袖珍數(shù)字音頻播放器例如MP3播放器的數(shù)字音樂的臨時(shí)存儲(chǔ)(該應(yīng)用需要通常連續(xù)回放的數(shù) 字信息的低成本、非易失性、可重寫存儲(chǔ))，數(shù)字照相機(jī)中數(shù)字照片 的臨時(shí)存儲(chǔ)(該功能當(dāng)前由昂貴且具有有限數(shù)目重寫周期的閃速電子 存儲(chǔ)器實(shí)現(xiàn))，移動(dòng)電話、個(gè)人事務(wù)管理、掌上計(jì)算機(jī)以及SMART 卡的非易失性離線存儲(chǔ)。在上述電路和設(shè)備中使用的疇壁邏輯的一個(gè)具有吸引力的特征是 它的極大簡(jiǎn)單性。邏輯NAND在CMOS中使用三個(gè)晶體管實(shí)現(xiàn)，然 而疇壁邏輯使用兩個(gè)元件(NOT和AND)。通常需要六個(gè)CMOS 晶體管的邏輯AND功能可以簡(jiǎn)單地通過將兩個(gè)磁性納米線放在一起 而實(shí)現(xiàn)。事實(shí)是，不像硅CMOS體系結(jié)構(gòu)一樣，疇壁交叉結(jié)可以在 單個(gè)平面內(nèi)實(shí)現(xiàn)且不需要多級(jí)金屬化方法，原則上可以產(chǎn)生極低成本 的設(shè)備。雖然磁性邏輯的大多數(shù)應(yīng)用(實(shí)際上自旋電子學(xué)的更寬領(lǐng) 域)將涉及包括基于硅的CMOS的混雜片上系統(tǒng)，某些應(yīng)用例如生 物醫(yī)學(xué)植入或可佩帶計(jì)算硬件將受益于在例如柔性聚合物襯底上制造 設(shè)備的能力?？梢韵胂髽?gòu)造成3維神經(jīng)網(wǎng)絡(luò)或極密集3維非易失性存 儲(chǔ)器的納米線。如圖4中所示全都經(jīng)由單個(gè)外加磁場(chǎng)提供電源、時(shí) 鐘、主復(fù)位和串行輸入的能力在信號(hào)存取受限的3維情況下特別具有 吸引力。也可能存在疇壁邏輯與新興稀釋鐵磁半導(dǎo)體接口的可能，這 允許磁化的電氣控制和感測(cè)。雖然已經(jīng)相當(dāng)詳細(xì)地描述了上述實(shí)施方案， 一旦完全理解上面的 公開內(nèi)容，許多變化和修改將變得對(duì)本領(lǐng)域技術(shù)人員顯然。下面的權(quán) 利要求打算解釋為包括所有這種變化和修改以及它們的等價(jià)物。
權(quán)利要求
1.一種磁性邏輯設(shè)備，包括用于電學(xué)電路的大致平面的第一襯底；在第一襯底上以層疊排列形成、用于磁性電路的多個(gè)大致平面的第二襯底；每個(gè)所述第二襯底具有形成于其上的磁性電路；每個(gè)磁性電路具有多個(gè)邏輯元件，數(shù)據(jù)寫入元件和數(shù)據(jù)讀出元件；其中每個(gè)磁性電路的數(shù)據(jù)寫入元件在平面定位方面對(duì)應(yīng)于第一襯底的各個(gè)磁電寫入元件；以及其中每個(gè)磁性電路的數(shù)據(jù)讀出元件在平面定位方面對(duì)應(yīng)于第一襯底的各個(gè)磁電讀出元件。
2. 根據(jù)權(quán)利要求1的磁性邏輯設(shè)備，其中磁性邏輯元件包括至 少一個(gè)數(shù)據(jù)存儲(chǔ)元件。
3. 根據(jù)權(quán)利要求1或2的磁性邏輯設(shè)備，其中各個(gè)第二襯底由 非鐵磁層分離。
4. 根據(jù)權(quán)利要求3的磁性邏輯設(shè)備，其中非鐵磁層包括選自電 介質(zhì)材料、聚合物材料和非鐵磁金屬材料的材料。
5. 根據(jù)任何一個(gè)前面權(quán)利要求的磁性邏輯設(shè)備，其中每個(gè)所述 第二襯底具有形成于其上的多個(gè)磁性電路。
6. 根據(jù)任何一個(gè)前面權(quán)利要求的磁性邏輯設(shè)備，其中磁性電路 由磁性材料的納米線形成。
7. 根據(jù)權(quán)利要求5的磁性邏輯設(shè)備，其中每個(gè)邏輯元件由納米 線之間的連接形成。
8. 根據(jù)任何一個(gè)前面權(quán)利要求的磁性邏輯設(shè)備，其中數(shù)據(jù)寫入 元件和數(shù)據(jù)讀出元件是物理單個(gè)元件。
9. 根據(jù)任何一個(gè)前面權(quán)利要求的磁性邏輯設(shè)備，還包括產(chǎn)生用 于驅(qū)動(dòng)磁性電路的旋轉(zhuǎn)磁場(chǎng)的磁場(chǎng)發(fā)生器。
10. 根據(jù)權(quán)利要求9的磁性邏輯設(shè)備，其中磁場(chǎng)發(fā)生器可操作以 在順時(shí)針和/或逆時(shí)針方向上產(chǎn)生磁場(chǎng)。
11. 根據(jù)任何一個(gè)前面權(quán)利要求的磁性邏輯設(shè)備，其中數(shù)據(jù)寫入 元件包括邏輯NOT門的放大殘端。
12. 根據(jù)任何一個(gè)前面權(quán)利要求的磁性邏輯設(shè)備，其中數(shù)據(jù)寫入 元件包括矯頑性低于相鄰電路部分的電路部分。
13. 根據(jù)權(quán)利要求12的磁性邏輯設(shè)備，其中形成矯頑性低于相 鄰電路部分的電路部分具有與相鄰電路部分不同的幾何形狀。
14. 根據(jù)任何一個(gè)前面權(quán)利要求的磁性邏輯設(shè)備，其中磁性電路 還包括擦除部分。
15. 根據(jù)權(quán)利要求14的磁性邏輯設(shè)備，其中擦除部分在平面定 位方面對(duì)應(yīng)于第一襯底的各個(gè)電氣擦除部分。
16. 根據(jù)任何一個(gè)前面權(quán)利要求的磁性邏輯設(shè)備，其中第一個(gè)第 二襯底中磁性電路的寫入部分和讀出部分從第二個(gè)第二襯底中磁性電 路的寫入部分和讀出部分偏移。
17. 根據(jù)任何一個(gè)前面權(quán)利要求的磁性邏輯設(shè)備，其中磁性電路 的磁性取決于電路的物理幾何形狀。
18. —種包括根據(jù)任何一個(gè)前面權(quán)利要求的磁性邏輯設(shè)備的數(shù)據(jù) 存儲(chǔ)設(shè)備。
19. 一種磁性電路設(shè)備，包括以層疊排列形成的多個(gè)大致平面的襯底，每個(gè)所述襯底具有形成 于其上的磁性電路；每個(gè)磁性電路具有多個(gè)邏輯元件，數(shù)據(jù)寫入元件和數(shù)據(jù)讀出元件；其中每個(gè)磁性電路的數(shù)據(jù)寫入元件在平面定位方面對(duì)應(yīng)于各個(gè)磁 電寫入元件的預(yù)期位置；以及其中每個(gè)磁性電路的數(shù)據(jù)讀出元件在平面定位方面對(duì)應(yīng)于各個(gè)磁 電讀出元件的預(yù)期位置。
20. 根據(jù)權(quán)利要求19的磁性電路設(shè)備，其中各個(gè)第二襯底由非鐵磁層分離。
21. 根據(jù)權(quán)利要求20的磁性電路設(shè)備，其中非鐵磁層包括選自 電介質(zhì)材料、聚合物材料和非鐵磁金屬材料的材料。
22. 根據(jù)權(quán)利要求19-21的任何一個(gè)的磁性電路設(shè)備，其中每個(gè) 所述笫二襯底具有形成于其上的多個(gè)磁性電路。
23. 根據(jù)權(quán)利要求19-22的任何一個(gè)的磁性電路設(shè)備，其中磁性 電路由磁性材料的納米線形成。
24. 根據(jù)權(quán)利要求19-23的任何一個(gè)的磁性電路設(shè)備，其中數(shù)據(jù) 寫入元件和數(shù)據(jù)讀出元件是物理單個(gè)元件。
25. 根據(jù)權(quán)利要求19-24的任何一個(gè)的磁性電路設(shè)備，其中每個(gè) 磁性電路可操作以由旋轉(zhuǎn)磁場(chǎng)驅(qū)動(dòng)。
26. 根據(jù)權(quán)利要求19-25的任何一個(gè)的磁性電路設(shè)備，其中數(shù)據(jù) 寫入元件包括邏輯NOT門的放大殘端。
27. 根據(jù)權(quán)利要求19-26的任何一個(gè)的磁性電路設(shè)備，其中數(shù)據(jù) 寫入元件包括矯頑性低于相鄰電路部分的電路部分。
28. 根據(jù)權(quán)利要求27的磁性電路設(shè)備，其中形成矯頑性低于相 鄰電路部分的電路部分具有與相鄰電路部分不同的幾何形狀。
29. 根據(jù)權(quán)利要求19-28的任何一個(gè)的磁性電路設(shè)備，其中磁性 電路還包括擦除部分。
30. 根據(jù)權(quán)利要求29的磁性電路設(shè)備，其中擦除部分在平面定 位方面對(duì)應(yīng)于各個(gè)磁電擦除元件的預(yù)期位置。
31. 根據(jù)權(quán)利要求19-30的任何一個(gè)的磁性電路設(shè)備，其中第一 襯底中磁性電路的寫入部分和讀出部分從笫二襯底中磁性電路的寫入 部分和讀出部分偏移。
32. 根據(jù)權(quán)利要求19-31的任何一個(gè)的磁性電路設(shè)備，其中磁性 電路的磁性取決于電路的物理幾何形狀。
33. —種包括根據(jù)任何一個(gè)權(quán)利要求19-32的磁性電路設(shè)備的數(shù) 據(jù)存儲(chǔ)設(shè)備。
34. —種制造磁性邏輯設(shè)備的方法，該方法包括在第一襯底上形成電學(xué)電路，電學(xué)電路包括多個(gè)磁電寫入元件和讀出元件；在第一襯底上以層疊排列形成多個(gè)大致平面的第二襯底，每個(gè)所 述第二襯底具有形成于其上的磁性電路；其中每個(gè)磁性電路包括多個(gè)邏輯元件，數(shù)據(jù)寫入元件和數(shù)據(jù)讀出 元件；以及其中每個(gè)磁性電路的數(shù)據(jù)寫入元件在平面定位方面對(duì)應(yīng)于第一襯 底的各個(gè)磁電寫入元件；以及其中每個(gè)磁性電路的數(shù)據(jù)讀出元件在平面定位方面對(duì)應(yīng)于第一襯 底的各個(gè)磁電讀出元件。
35. —種制造磁性邏輯設(shè)備的方法，該方法包括 在第一襯底上形成包括電學(xué)電路的第一設(shè)備部分，電學(xué)電路包括多個(gè)磁電寫入元件和讀出元件；在第三村底上形成包括層疊排列的多個(gè)大致平面的第二襯底的第 二設(shè)備部分，每個(gè)所述第二襯底具有形成于其上的磁性電路，磁性電 路包括多個(gè)邏輯元件，數(shù)據(jù)寫入元件和數(shù)據(jù)讀出元件；以及連接第 一和第二設(shè)備部分，使得第二襯底排列在第 一和第三襯底 之間，并且使得每個(gè)磁性電路的數(shù)據(jù)寫入元件在平面定位方面對(duì)應(yīng)于 第一襯底的各個(gè)磁電寫入元件，以及每個(gè)磁性電路的數(shù)據(jù)讀出元件在 平面定位方面對(duì)應(yīng)于第 一襯底的各個(gè)磁電讀出元件。
36. —種制造存儲(chǔ)設(shè)備的方法，包括根據(jù)權(quán)利要求24或35制造 磁性邏輯設(shè)備以及將磁性邏輯設(shè)備合并到存儲(chǔ)設(shè)備中。
37. —種將數(shù)據(jù)寫入磁性電路的方法，該方法包括 在旋轉(zhuǎn)磁場(chǎng)中定位磁性電路；以及 調(diào)制磁性電路的至少數(shù)據(jù)寫入元件位置中的旋轉(zhuǎn)磁場(chǎng)。
38. 根據(jù)權(quán)利要求37的方法，其中數(shù)據(jù)寫入元件包括矯頑性低 于相鄰電路部分的電路部分。
39. 根據(jù)權(quán)利要求37或38的方法，其中磁性電路不電連接到場(chǎng) 調(diào)制源。
40. —種基本上如上文參考圖3-16的任何一個(gè)描述的磁性邏輯 設(shè)備。
41. 一種基本上如上文參考圖3-16的任何一個(gè)描述的磁性電路。
42. —種基本上如上文參考圖3-16的任何一個(gè)描述的存儲(chǔ)設(shè)備。
43. —種基本上如上文參考圖3-16的任何一個(gè)描述的制造磁性 邏輯設(shè)備的方法。
44. 一種基本上如上文參考圖3-16的任何一個(gè)描述的將數(shù)據(jù)寫 入磁性電路的方法。
全文摘要
一種磁性邏輯設(shè)備，可以包括用于電學(xué)電路的大致平面的第一襯底，以及在第一襯底上以層疊排列形成、用于磁性電路的多個(gè)大致平面的第二襯底。每個(gè)所述第二襯底可以具有形成于其上的磁性電路，并且每個(gè)磁性電路可以具有多個(gè)邏輯元件，數(shù)據(jù)寫入元件和數(shù)據(jù)讀出元件。每個(gè)磁性電路的數(shù)據(jù)寫入元件在平面定位方面可以對(duì)應(yīng)于第一襯底的各個(gè)磁電寫入元件，并且每個(gè)磁性電路的數(shù)據(jù)讀出元件在平面定位方面可以對(duì)應(yīng)于第一襯底的各個(gè)磁電讀出元件。
文檔編號(hào)G11C19/00GK101273412SQ200680035348
公開日2008年9月24日 申請(qǐng)日期2006年7月19日 優(yōu)先權(quán)日2005年8月3日
發(fā)明者丹·奧爾伍德, 魯塞爾·P·考伯恩 申請(qǐng)人:英根亞技術(shù)有限公司