專利名稱：數(shù)據(jù)存取及多芯片控制器的制作方法
數(shù)據(jù)存取及多芯片控制器背景技術(shù)在計(jì)算平臺(tái)中使用的現(xiàn)有存儲(chǔ)器體系結(jié)構(gòu)依賴于兩個(gè)元件的使 用存儲(chǔ)器控制器以及一個(gè)或多個(gè)存儲(chǔ)器模塊，該存儲(chǔ)器模塊存儲(chǔ)由 存儲(chǔ)器控制器所存取的數(shù)據(jù)。在很多現(xiàn)有應(yīng)用中，存儲(chǔ)器模塊通常是 工業(yè)標(biāo)準(zhǔn)的存儲(chǔ)器模塊，其具有電氣接口、協(xié)議以及由標(biāo)準(zhǔn)機(jī)構(gòu)JEDEC (Joint Electronic Devices Enginneering Council)(電子設(shè)備與工程聯(lián) 合委員會(huì))所限定的機(jī)械裝配和形狀。由于隨著時(shí)間的發(fā)展存儲(chǔ)器性能得到改善，所以也提高了存儲(chǔ)器 控制器與對(duì)應(yīng)模塊之間的對(duì)應(yīng)接口速度。隨著時(shí)間的發(fā)展，已經(jīng)降低了對(duì)應(yīng)的接口信號(hào)電壓。每個(gè)性能改進(jìn)由此使得印刷電路板的設(shè)計(jì)(例 如，連接每個(gè)組件管腳的跡線(trace)的布局)更加具有挑戰(zhàn)性。也 就是說(shuō)，對(duì)于每個(gè)存儲(chǔ)器速度的提高，跡線布局傾向于更加困難。JEDEC標(biāo)準(zhǔn)委員會(huì)通過(guò)(在存儲(chǔ)器標(biāo)準(zhǔn)中)包括降低最大可接受 物理跡線長(zhǎng)度的尺寸以及降低至相同存取接口的共址(cohabiting)存 儲(chǔ)器模塊的數(shù)目，己經(jīng)確認(rèn)了這種日益增加的困難。這兩個(gè)變化都降 低了相應(yīng)跡線的整體信號(hào)負(fù)載，因此可能獲得高存取速度。發(fā)明內(nèi)容如上所述，存在與現(xiàn)有存儲(chǔ)器體系結(jié)構(gòu)相關(guān)聯(lián)的不足之處。例如， 上述趨勢(shì)(例如，更高的接口速度及更低的信號(hào)電壓)使得使用現(xiàn)有 存儲(chǔ)器控制器方法來(lái)實(shí)現(xiàn)大系統(tǒng)存儲(chǔ)器應(yīng)用，如果不是不可能的話， 也是更加困難和昂貴。也就是說(shuō)，如果使用單一大存儲(chǔ)器控制器芯片 來(lái)與大量存儲(chǔ)器模塊相接口，那么通常需要許多獨(dú)立的存儲(chǔ)器接口 (例 如，數(shù)據(jù)總線、地址線、控制線等)來(lái)存取存儲(chǔ)在存儲(chǔ)器設(shè)備中的信息。在正常情況下，由于控制器與存儲(chǔ)器模塊之間跡線的負(fù)載問(wèn)題，所以相應(yīng)的接口只可以從僅僅一個(gè)或可能達(dá)到兩個(gè)存儲(chǔ)器模塊存取信息。根據(jù)現(xiàn)有體系結(jié)構(gòu)，從單一控制器芯片到8或16個(gè)不同存儲(chǔ)器模塊 芯片的布線可以需要在存儲(chǔ)器控制器芯片及存儲(chǔ)器設(shè)備之間對(duì)很長(zhǎng)的 跡線長(zhǎng)度(在相應(yīng)印刷電路板的很多層上)進(jìn)行復(fù)雜的相互纏繞(interwining)。由于實(shí)現(xiàn)長(zhǎng)的相互纏繞的印刷電路板跡線長(zhǎng)度可以降 低對(duì)應(yīng)的信號(hào)完整性、增加由存儲(chǔ)器控制器進(jìn)行存取失敗的可能性， 所以這通常是有問(wèn)題的。這還增加了電路板的成本-例如，開發(fā)成本、 產(chǎn)品成本，以及降低產(chǎn)量。如上所述，存在限定與跡線相關(guān)聯(lián)的可接 受負(fù)載值的嚴(yán)格標(biāo)準(zhǔn)。在此討論的技術(shù)偏離了現(xiàn)有應(yīng)用，例如，上面討論的應(yīng)用以及在 現(xiàn)有技術(shù)中已知的另外技術(shù)。例如，在這里，某些具體的實(shí)施例的目 標(biāo)是克服與上述技術(shù)相關(guān)聯(lián)的不足和/或上面沒(méi)有討論的現(xiàn)有技術(shù)中的 其它不足。通常，這里的實(shí)施例通過(guò)在多個(gè)協(xié)作的存儲(chǔ)器控制器芯片(例如， 獨(dú)立的集成電路)之間分解一個(gè)或多個(gè)存儲(chǔ)器接口 (例如， 一個(gè)或多 個(gè)數(shù)據(jù)總線、地址總線、控制信號(hào)等)，來(lái)降低在印刷電路板上布局 跡線的負(fù)擔(dān)。例如，至存儲(chǔ)器設(shè)備的單一數(shù)據(jù)總線可以被拆分為許多 數(shù)據(jù)總線部分(例如，信號(hào)群)，每個(gè)部分由不同的相應(yīng)控制器芯片 所管理。因此，在對(duì)相應(yīng)存儲(chǔ)器設(shè)備進(jìn)行存儲(chǔ)器存取期間，多個(gè)控制 器芯片的每一個(gè)可以控制數(shù)據(jù)總線的不同對(duì)應(yīng)部分，以根據(jù)該存取是 讀取還是寫入來(lái)檢索或存儲(chǔ)數(shù)據(jù)。在一個(gè)實(shí)施例中，為了執(zhí)行相應(yīng)的數(shù)據(jù)存取，同步器電路(在存 儲(chǔ)器控制器芯片內(nèi)部和/或外部)可以同步多個(gè)存儲(chǔ)器控制器芯片，以 便一個(gè)或者很多存儲(chǔ)器控制器芯片驅(qū)動(dòng)至存儲(chǔ)器設(shè)備的地址總線和/或控制信號(hào)。在設(shè)定至存儲(chǔ)器設(shè)備的地址持續(xù)了合適的時(shí)間之后，存儲(chǔ) 器控制器芯片根據(jù)該地址，同時(shí)(例如，鎖存)讀取數(shù)據(jù)、或者為存 儲(chǔ)器設(shè)備提供寫入數(shù)據(jù)。同步器電路協(xié)調(diào)多個(gè)芯片控制器之間的定時(shí)， 以執(zhí)行這種操作。除了拆分?jǐn)?shù)據(jù)總線并且分配每個(gè)存儲(chǔ)器控制器芯片以控制單一數(shù) 據(jù)總線的相應(yīng)部分之外，每個(gè)控制器還可以被配置為，控制至不同存 儲(chǔ)器設(shè)備的多個(gè)數(shù)據(jù)總線的每一個(gè)的一部分。換句話說(shuō)，可以將至第 一存儲(chǔ)器設(shè)備的第一數(shù)據(jù)總線拆分為數(shù)據(jù)總線部分，每個(gè)該部分由多 個(gè)控制器芯片中的相應(yīng)的一個(gè)所控制?？梢詫⒅翆?duì)應(yīng)第二存儲(chǔ)器設(shè)備 的第二數(shù)據(jù)總線拆分為另一組數(shù)據(jù)總線部分，每個(gè)該部分由多個(gè)控制 器芯片中的相應(yīng)的一個(gè)所控制。在這種實(shí)施例中，每個(gè)存儲(chǔ)器控制器 芯片可以被配置為，驅(qū)動(dòng)用于每個(gè)存儲(chǔ)器設(shè)備的相應(yīng)地址總線和/或?qū)?應(yīng)控制信號(hào)。因此，在操作期間，存儲(chǔ)器控制器之一可以驅(qū)動(dòng)至被存 取的相應(yīng)存儲(chǔ)器設(shè)備的地址，同時(shí)，多個(gè)存儲(chǔ)器控制器芯片的每一個(gè) 對(duì)存儲(chǔ)在被存取的存儲(chǔ)器設(shè)備中的數(shù)據(jù)的不同部分進(jìn)行存取。在上述實(shí)施例的促進(jìn)下， 一個(gè)實(shí)施例涉及以線性方式，沿著相應(yīng) 的布局軸線來(lái)物理地安置存儲(chǔ)器控制器芯片(例如，存儲(chǔ)器控制器設(shè) 備)，該布局軸線平行于存儲(chǔ)器設(shè)備的軸線。這種實(shí)施例可以包括 根據(jù)信號(hào)的物理位置(而不是通過(guò)指配的比特?cái)?shù)等)，在多個(gè)控制器 之間均勻地拆分分布的信號(hào)。換句話說(shuō)，存儲(chǔ)器控制器的線性陣列之 間的數(shù)據(jù)總線部分的物理分布可以是基于對(duì)應(yīng)存儲(chǔ)器模塊(或視具體 情況，存儲(chǔ)器模塊)信號(hào)/管腳分配。當(dāng)這樣實(shí)現(xiàn)時(shí)，在多個(gè)存儲(chǔ)器控制器芯片的每一個(gè)與存儲(chǔ)器設(shè)備之間創(chuàng)建"直擊"(straight shot)(例如，基本上是正交的跡線通路)降低了整體的跡線長(zhǎng)度，并且降低了 對(duì)過(guò)高印刷電路板層數(shù)的需求，從而提供存儲(chǔ)器控制器芯片與一個(gè)或 多個(gè)存儲(chǔ)器設(shè)備之間適當(dāng)?shù)倪B接性。這里的實(shí)施例與現(xiàn)有應(yīng)用形成反差。例如，這里的技術(shù)在存儲(chǔ)器控制器芯片組與對(duì)應(yīng)的存儲(chǔ)器設(shè)備之間提供簡(jiǎn)單的跡線通道。這允許 使用更少的電路板層以及允許更直接的互連通路，這二者改善了存取 接口的信號(hào)完整性并降低了生產(chǎn)成本。此外，與現(xiàn)有技術(shù)不同，這里 的實(shí)施例允許在存儲(chǔ)器陣列中包括額外的模塊，這相對(duì)于標(biāo)準(zhǔn)存儲(chǔ)器 系統(tǒng)體系結(jié)構(gòu)通常所能實(shí)現(xiàn)的來(lái)說(shuō)，增加系統(tǒng)的存儲(chǔ)器容量。簡(jiǎn)單的 布線(通過(guò)在此討論的多芯片控制器技術(shù)的實(shí)現(xiàn)方案)為其它功能釋 放了印刷電路板層資源。如上所述，這里的技術(shù)同樣適合在存儲(chǔ)器系統(tǒng)中使用。然而，應(yīng) 注意，這里的實(shí)施例不限于在這種應(yīng)用中使用，并且在此討論的技術(shù) 同樣適合于其它應(yīng)用。請(qǐng)注意，可以獨(dú)立地或組合地執(zhí)行在此討論的 不同特征、技術(shù)、配置等的每一個(gè)。請(qǐng)注意，本發(fā)明內(nèi)容并沒(méi)有指定本公開或所要求保護(hù)的發(fā)明的每 個(gè)實(shí)施例和/或增加的新穎方面。相反，本發(fā)明內(nèi)容僅僅提供對(duì)不同實(shí) 施例以及相對(duì)于現(xiàn)有技術(shù)的對(duì)應(yīng)新穎點(diǎn)的初步討論。對(duì)于本發(fā)明的額 外細(xì)節(jié)和/或可能性視角(變換)，讀者可以參考本公開的詳細(xì)描述部 分和對(duì)應(yīng)的附圖。


根據(jù)下面對(duì)在附圖中所說(shuō)明的優(yōu)選實(shí)施例更為具體的描述，本申 請(qǐng)的前述及其它目標(biāo)、特征及優(yōu)勢(shì)將是顯而易見的，其中，貫穿不同 視圖，相同的附圖標(biāo)記表示相同的部分。附圖不必要進(jìn)行比例縮放， 相反，重點(diǎn)放在說(shuō)明實(shí)例實(shí)施例、原理及概念上。圖l是根據(jù)這里的實(shí)施例的存儲(chǔ)器系統(tǒng)的方框圖。圖2是圖示說(shuō)明根據(jù)這里的實(shí)施例的將對(duì)公共數(shù)據(jù)總線相應(yīng)部分 的控制指配給多個(gè)存儲(chǔ)器控制器芯片的技術(shù)的流程圖。圖3是根據(jù)這里的實(shí)施例的包括多個(gè)存儲(chǔ)器設(shè)備的存儲(chǔ)器系統(tǒng)的 方框圖。圖4是根據(jù)這里的實(shí)施例的用于存取存儲(chǔ)的數(shù)據(jù)的存儲(chǔ)器系統(tǒng)的方框圖。圖5和圖6組合在一起，形成圖示說(shuō)明根據(jù)這里的實(shí)施例的產(chǎn)生包 括多個(gè)存儲(chǔ)器控制器芯片的存儲(chǔ)器系統(tǒng)的技術(shù)的流程圖。
具體實(shí)施方式
根據(jù)一個(gè)實(shí)施例，可以將至存儲(chǔ)器設(shè)備的數(shù)據(jù)總線拆分為許多數(shù) 據(jù)總線部分，每個(gè)部分由多個(gè)同步的控制器芯片組的不同的相應(yīng)控制 器芯片來(lái)管理。在對(duì)存儲(chǔ)器設(shè)備進(jìn)行存儲(chǔ)器存取期間，多個(gè)控制器芯 片的每一個(gè)控制數(shù)據(jù)總線不同的對(duì)應(yīng)部分，以根據(jù)該存取是讀取還是 寫入，來(lái)從存儲(chǔ)器設(shè)備中檢索數(shù)據(jù)或?qū)?shù)據(jù)存儲(chǔ)到存儲(chǔ)器設(shè)備中。為 了協(xié)調(diào)數(shù)據(jù)存取，同步器電路(在存儲(chǔ)器控制器芯片內(nèi)部和/或外部) 同步多個(gè)存儲(chǔ)器控制器芯片，以便存儲(chǔ)器控制器芯片之一驅(qū)動(dòng)至存儲(chǔ) 器設(shè)備的地址總線和/或控制信號(hào)。在設(shè)定到存儲(chǔ)器設(shè)備的地址之后， 多個(gè)存儲(chǔ)器控制器芯片的每一個(gè)要么鎖存來(lái)自存儲(chǔ)器設(shè)備相應(yīng)部分的 讀取數(shù)據(jù)，要么將寫入數(shù)據(jù)提供給存儲(chǔ)器設(shè)備的相應(yīng)部分。圖1是根據(jù)這里的實(shí)施例的存儲(chǔ)器系統(tǒng)100的圖示。如圖所示，存儲(chǔ)器系統(tǒng)100包括主機(jī)系統(tǒng)110 (例如，數(shù)據(jù)處理系統(tǒng))、存儲(chǔ)器控制器120 (例如，存儲(chǔ)器控制器120-1，存儲(chǔ)器控制器120-2，…，存儲(chǔ) 器控制器120-M)、同步電路130、以及存儲(chǔ)器陣列140 (例如，動(dòng)態(tài)/ 隨機(jī)存取存儲(chǔ)器模塊)。主機(jī)系統(tǒng)110可以經(jīng)由信號(hào)104 (例如，信號(hào) 104-1，信號(hào)104-2，…，信號(hào)104-M)，為存儲(chǔ)器控制器120提供輸入命 令和/或數(shù)據(jù)。主機(jī)系統(tǒng)110可以經(jīng)由信號(hào)106 (例如，信號(hào)106-1，信號(hào) 106-2，…，信號(hào)106-M)接收來(lái)自存儲(chǔ)器控制器的數(shù)據(jù)。通常，在操作期間，主機(jī)系統(tǒng)100向存儲(chǔ)器控制器組120發(fā)出命令， 以及與存儲(chǔ)器控制器組120交換數(shù)據(jù)。例如，經(jīng)由信號(hào)104，主機(jī)系統(tǒng) 110可以指定用于從存儲(chǔ)器陣列140中檢索數(shù)據(jù)(例如，比特、字、和/ 或數(shù)據(jù)片段)的位置。響應(yīng)于發(fā)出請(qǐng)求，在由多個(gè)存儲(chǔ)器控制器120進(jìn) 行存取之后，存儲(chǔ)器系統(tǒng)100經(jīng)由信號(hào)106，接收來(lái)自存儲(chǔ)器控制器120的數(shù)據(jù)。每個(gè)存儲(chǔ)器控制器120可以包括至存儲(chǔ)器陣列140的多個(gè)相應(yīng)的接 口 (例如，數(shù)據(jù)總線和/或?qū)?yīng)的控制線)，例如數(shù)據(jù)總線A和數(shù)據(jù)總線B。如將在本說(shuō)明書的后面討論的，數(shù)據(jù)總線A可以提供對(duì)存儲(chǔ)器陣 列140中第一存儲(chǔ)器設(shè)備的存取，而數(shù)據(jù)總線B可以提供對(duì)存儲(chǔ)器陣列 140中第二存儲(chǔ)器設(shè)備的存取?？梢栽谙嗤臅r(shí)間或不同的時(shí)間，通過(guò) 使用相應(yīng)的數(shù)據(jù)總線來(lái)存取數(shù)據(jù)?？梢酝ㄟ^(guò)在對(duì)應(yīng)電子設(shè)備(例如， 存儲(chǔ)器控制器120和存儲(chǔ)器陣列140)之間的一個(gè)或多個(gè)印刷電路板上 的跡線(或其它介質(zhì))，來(lái)實(shí)現(xiàn)在存儲(chǔ)器控制器120和存儲(chǔ)器陣列140 之間的相應(yīng)的互連(諸如數(shù)據(jù)總線A和數(shù)據(jù)總線B)。如上所述，每個(gè)存儲(chǔ)器控制器120控制數(shù)據(jù)總線A及數(shù)據(jù)總線B的 相應(yīng)部分，用于從存儲(chǔ)器陣列140中存取數(shù)據(jù)。存儲(chǔ)器系統(tǒng)100的同步 電路130協(xié)調(diào)存儲(chǔ)器控制器120的操作，以便存儲(chǔ)器控制器120可以同時(shí) 從存儲(chǔ)器陣列140中存取數(shù)據(jù)。換句話說(shuō)，通過(guò)由同步電路130提供的 同步， 一個(gè)或多個(gè)存儲(chǔ)器控制器120設(shè)定至存儲(chǔ)器陣列140的適當(dāng)?shù)目?制線，同時(shí)，多個(gè)存儲(chǔ)器控制器120的每一個(gè)通過(guò)使用數(shù)據(jù)總線的相應(yīng) 部分，來(lái)存取數(shù)據(jù)的各部分。盡管將同步電路130描述為存儲(chǔ)器控制器120的外部資源，但是可 替換的，同步電路130可以駐留在存儲(chǔ)器控制器120之一 (例如，諸如 存儲(chǔ)器控制器120-1的主存儲(chǔ)器控制器)中。因此，單一存儲(chǔ)器控制器 120可以控制所有其它存儲(chǔ)器控制器120的操作，以控制對(duì)存儲(chǔ)器陣列 140的存取。請(qǐng)注意，在其它實(shí)施例中，與同步電路130相關(guān)聯(lián)的功能可以分布 到遍及每個(gè)存儲(chǔ)器控制器120。在這種實(shí)施例中，存儲(chǔ)器控制器120在 它們自身之間進(jìn)行仲裁，以協(xié)調(diào)經(jīng)由相應(yīng)的數(shù)據(jù)總線進(jìn)行的數(shù)據(jù)存取。如上面簡(jiǎn)單所述，存儲(chǔ)器控制器120接收來(lái)自主機(jī)系統(tǒng)110的命令，該命令啟動(dòng)存儲(chǔ)器操作及數(shù)據(jù)交換。在存儲(chǔ)器存取操作期間，同步電路130提供定時(shí)信號(hào)，以向存儲(chǔ)器控制器120指出何時(shí)執(zhí)行諸如時(shí)鐘輸 入數(shù)據(jù)(dock in data)的操作或者何時(shí)啟動(dòng)相應(yīng)的控制信號(hào)以將數(shù)據(jù) 寫入存儲(chǔ)器陣列140中。在多個(gè)存儲(chǔ)器控制器120之間操作的正確定時(shí) 防止存儲(chǔ)器控制器120之間的干擾，并且促進(jìn)從存儲(chǔ)器陣列140中有效 率的數(shù)據(jù)存取。請(qǐng)注意，可以將存儲(chǔ)器陣列配置為包括合乎JEDEC標(biāo) 準(zhǔn)機(jī)構(gòu)所指定的形狀因數(shù)(form factor)的存儲(chǔ)器模塊。圖2是圖示說(shuō)明根據(jù)這里的實(shí)施例的用于指派對(duì)多比特總線的控 制的一般技術(shù)的流程圖200。請(qǐng)注意，下面的討論將偶爾會(huì)引用早先所 討論的資源。在步驟210中，產(chǎn)生存儲(chǔ)器系統(tǒng)100的實(shí)體(例如，電路板布局工 具、存儲(chǔ)器系統(tǒng)設(shè)計(jì)人員、制造設(shè)施、印刷電路板布局設(shè)計(jì)工程師等) 將至給定存儲(chǔ)器設(shè)備的相應(yīng)數(shù)據(jù)總線(例如，數(shù)據(jù)總線A)解析(parse) 為多組數(shù)據(jù)總線信號(hào)。例如，如果數(shù)據(jù)總線A是64比特寬，那么實(shí)體將 數(shù)據(jù)總線A解析為M個(gè)部分，其中M是整數(shù)值。各部分的尺寸可以相等 或可以不相等。在步驟220中，對(duì)于多個(gè)控制器芯片120的每一個(gè)，實(shí)體指配相應(yīng) 的控制器芯片120，用于控制同相應(yīng)控制器芯片120與存儲(chǔ)器陣列140中 存儲(chǔ)器設(shè)備之間的數(shù)據(jù)總線A相關(guān)聯(lián)的多組(例如，各部分)數(shù)據(jù)總線 信號(hào)中的對(duì)應(yīng)組的數(shù)據(jù)總線信號(hào)。作為實(shí)例，假設(shè)各部分的尺寸相等 以及M-4，并且數(shù)據(jù)總線A包括64比特。在該實(shí)例的情況中，實(shí)體指配 存儲(chǔ)器控制器120-1來(lái)控制數(shù)據(jù)總線A的數(shù)據(jù)比特D1到D16;存儲(chǔ)器控 制器120-2來(lái)控制數(shù)據(jù)總線A的數(shù)據(jù)比特D17到D32，…，以及存儲(chǔ)器控 制器120-M來(lái)控制數(shù)據(jù)總線A的數(shù)據(jù)比特D49到D64。在步驟230中，實(shí)體允許多個(gè)存儲(chǔ)器芯片控制器120的每一個(gè)通過(guò)使用數(shù)據(jù)總線A，來(lái)同時(shí)存取存儲(chǔ)在第一存儲(chǔ)器設(shè)備中的數(shù)據(jù)的不同的相應(yīng)部分。例如，除了配置在存儲(chǔ)器控制器120和存儲(chǔ)器陣列140的存儲(chǔ)器設(shè)備之間的連接(例如，印刷電路板跡線)之外，實(shí)體還提供同步電路130來(lái)同步多個(gè)控制器芯片120，用于允許在相同的時(shí)間，在數(shù) 據(jù)總線A上從存儲(chǔ)器陣列140同時(shí)存取數(shù)據(jù)的不同部分。如早先所述， 同步電路可以駐留在存儲(chǔ)器控制器120的外部或駐留在一個(gè)或多個(gè)存 儲(chǔ)器控制器120內(nèi)?？傮w上，由存儲(chǔ)器控制器存取的數(shù)據(jù)可以是64比特 的值。圖3是圖示說(shuō)明根據(jù)這里的實(shí)施例的存儲(chǔ)器系統(tǒng)100的更加具體的 細(xì)節(jié)的圖示。如圖所示，存儲(chǔ)器系統(tǒng)100包括如上面參考圖1所述的資 源。然而，圖3進(jìn)一步圖示說(shuō)明了，存儲(chǔ)器陣列140包括諸如存儲(chǔ)器模 塊的存儲(chǔ)器設(shè)備(例如，存儲(chǔ)器設(shè)備240-l及存儲(chǔ)器設(shè)備240-2)。在本 實(shí)例的情況中，與同步電路130相關(guān)聯(lián)的功能已經(jīng)在同步電路330-1，同 步電路330-2，...中實(shí)現(xiàn)，用于協(xié)調(diào)存儲(chǔ)器控制器120之間的操作，以按 照早先所述的方式來(lái)對(duì)存儲(chǔ)器設(shè)備進(jìn)行存取。在一個(gè)實(shí)施例中，存儲(chǔ)器設(shè)備240是DIMM (Dual In-line Memory Modules)(雙重內(nèi)嵌式存儲(chǔ)器模塊)，每個(gè)DIMM包括一系列隨機(jī)存 取存儲(chǔ)器集成電路。這些集成電路通常安裝在印刷電路板上，并且被 設(shè)計(jì)用于在個(gè)人計(jì)算機(jī)及其它類型的處理系統(tǒng)中使用。從物理上看，沿著存儲(chǔ)器設(shè)備240的相應(yīng)縱向軸線242來(lái)安置存儲(chǔ) 器設(shè)備240-l及存儲(chǔ)器設(shè)備240-2上的管腳。換句話說(shuō)，存儲(chǔ)器設(shè)備240-l 在物理上可以是相對(duì)窄型的設(shè)備，其具有沿著相應(yīng)縱向軸線242-l安置 的很多對(duì)應(yīng)的管腳(例如，數(shù)據(jù)總線、地址總線等)。按照相似的方 式，存儲(chǔ)器設(shè)備240-2也可以是相對(duì)窄型的設(shè)備，其具有沿著相應(yīng)縱向 軸線242-2安置的很多對(duì)應(yīng)的管腳(例如，數(shù)據(jù)總線、地址總線等jT。 這里的實(shí)施例包括沿著布局軸線(layout axis) 122來(lái)布局存儲(chǔ)器控制 器120 (例如，分離的控制器芯片)，該布局軸線122與存儲(chǔ)器設(shè)備240的縱向軸線242基本平行。如圖3所示，沿著布局軸線122布局存儲(chǔ)器控制器120允許從存儲(chǔ)器 控制器120到每個(gè)存儲(chǔ)器設(shè)備240的相對(duì)簡(jiǎn)單的跡線布線(routing)。也 就是說(shuō)，由于給定存儲(chǔ)器控制器120上的節(jié)點(diǎn)(例如，管腳)和相應(yīng)存 儲(chǔ)器設(shè)備240-l上的對(duì)應(yīng)節(jié)點(diǎn)(例如，管腳)彼此相當(dāng)接近，所以數(shù)據(jù) 總線A的跡線布線是直的。如果按照現(xiàn)有方法，將存儲(chǔ)器控制器120封 裝為單一控制器芯片，那么由于在這種小印刷電路板面積中的跡線密 度，所以跡線布線幾乎是不可能的。在一個(gè)實(shí)施例中，跡線布局工程師在布局軸線122的第一位置上或 第一位置附近設(shè)置存儲(chǔ)器控制器120-1。跡線布局工程師將存儲(chǔ)器控制 器120-2設(shè)置在布局軸線的第二位置上或第二位置附近。在將存儲(chǔ)器控 制器120安置在布局軸線122上之后，跡線布局工程師實(shí)現(xiàn)存儲(chǔ)器控制 器120-1和存儲(chǔ)器設(shè)備240-1之間的第一組傳導(dǎo)通路(例如，跡線群350- 1)。此外，跡線布局工程師實(shí)現(xiàn)存儲(chǔ)器控制器120-2和存儲(chǔ)器設(shè)備 240-1之間的第二組傳導(dǎo)通路(例如，跡線群350-2)。如上所述，這里的實(shí)施例包括將信號(hào)控制散開到沿著布局軸線122 間隔開的多個(gè)控制器芯片之間。沿著與存儲(chǔ)器控制器240的縱向軸線 242平行的布局軸線122安置存儲(chǔ)器控制器120，這允許存儲(chǔ)器控制器 120和存儲(chǔ)器設(shè)備240之間的跡線群350和351具有近似相同的長(zhǎng)度或長(zhǎng) 度范圍。例如，作為圖3中示出的布局結(jié)果，與在存儲(chǔ)器控制器120-1 和存儲(chǔ)器設(shè)備240-l之間的跡線群350-l (例如，數(shù)據(jù)總線A的一部分) 相關(guān)聯(lián)的相應(yīng)的跡線長(zhǎng)度可以與在存儲(chǔ)器控制器120-2和存儲(chǔ)器設(shè)備 240-1之間的跡線群350-2 (例如，數(shù)據(jù)總線A的一部分)具有近似相同 的長(zhǎng)度。按照相似的方式，與在存儲(chǔ)器控制器120-l和存儲(chǔ)器設(shè)備240-2 之間的跡線群351-1 (例如，數(shù)據(jù)總線B的一部分)相關(guān)聯(lián)的相應(yīng)的跡^ 線長(zhǎng)度可以與在存儲(chǔ)器控制器120-2和存儲(chǔ)器設(shè)備240-2之間的跡線群351- 2 (例如，數(shù)據(jù)總線B的一部分)具有近似相同的長(zhǎng)度。因此，這里的實(shí)施例包括對(duì)存儲(chǔ)器控制器120和存儲(chǔ)器設(shè)備240之間的跡線進(jìn) 行布局，以便對(duì)應(yīng)跡線群的跡線長(zhǎng)度基本相似或相同。在進(jìn)一步的實(shí)施例中，跡線布局工程師和/或電路板設(shè)計(jì)人員允許多個(gè)芯片控制器的每一個(gè)同時(shí)存取存儲(chǔ)在存儲(chǔ)器設(shè)備240中的數(shù)據(jù)不 同的相應(yīng)部分，同時(shí)存儲(chǔ)器控制器120中的單一一個(gè)存儲(chǔ)器控制器控制 至相應(yīng)存儲(chǔ)器設(shè)備240的地址及控制信號(hào)。在本實(shí)例的情況中，存儲(chǔ)器 控制器120-1驅(qū)動(dòng)與存儲(chǔ)器設(shè)備240-1相關(guān)聯(lián)的控制信號(hào)X (例如，地址 總線、選通(strobes)、允許信號(hào)等)。每個(gè)存儲(chǔ)器控制器120同時(shí)對(duì) 數(shù)據(jù)總線A進(jìn)行存取。同步電路330-l (例如，主存儲(chǔ)器控制器)可以 為其它存儲(chǔ)器控制器120提供何時(shí)對(duì)數(shù)據(jù)總線A進(jìn)行存取的通知。因此， 這里的一個(gè)實(shí)施例包括允許多個(gè)控制器芯片的每一個(gè)同時(shí)從存儲(chǔ)器 設(shè)備240-l中存取數(shù)據(jù)的相應(yīng)部分，同時(shí)存儲(chǔ)器控制器120-1控制與第一 存儲(chǔ)器設(shè)備相關(guān)聯(lián)的地址總線。按照相似的方式，存儲(chǔ)器控制器120-2可以被配置為控制與存儲(chǔ)器 設(shè)備240-2相關(guān)聯(lián)的信號(hào)Y(例如，地址總線、選通等)。同步電路330-l (例如，主存儲(chǔ)器控制器)可以向存儲(chǔ)器控制器120-2提供關(guān)于何時(shí)以 及潛在地如何控制至存儲(chǔ)器設(shè)備240-2的信號(hào)Y的通知。因此，這里的一個(gè)實(shí)施例包括同步電路，其允許多個(gè)控制器芯片的每一個(gè)同時(shí)從存 儲(chǔ)器設(shè)備240-2中存取數(shù)據(jù)的相應(yīng)部分，同時(shí)存儲(chǔ)器控制器120-2控制與 存儲(chǔ)器設(shè)備240-2相關(guān)聯(lián)的地址總線。圖4是圖示說(shuō)明根據(jù)這里的實(shí)施例的存儲(chǔ)器系統(tǒng)400的實(shí)例圖示。 如圖所示，存儲(chǔ)器系統(tǒng)400包括多個(gè)存儲(chǔ)器控制器芯片420 (例如， 存儲(chǔ)器控制器芯片420-l、存儲(chǔ)器控制器芯片420-2、存儲(chǔ)器控制器芯片 420-3及存儲(chǔ)器控制器芯片420-4)，以及對(duì)應(yīng)的存儲(chǔ)器模塊群441 、 442、 443及444。同步電路430 (例如，同步電路430-l、同步電路430-2、、同 步電路430-3及同步電路430-4)協(xié)調(diào)存儲(chǔ)器控制器420之間的操作。每 個(gè)存儲(chǔ)器模塊可以是DIMM (雙重內(nèi)嵌式存儲(chǔ)器模塊)或者是具有用于存取存儲(chǔ)數(shù)據(jù)的多比特地址及數(shù)據(jù)總線的其它存儲(chǔ)器設(shè)備。存儲(chǔ)器模塊群441包括存儲(chǔ)器模塊441-1、存儲(chǔ)器模塊441-2、存儲(chǔ)器模塊441-3及 存儲(chǔ)器模塊441-4。存儲(chǔ)器模塊群442包括存儲(chǔ)器模塊442-l、存儲(chǔ)器模 塊442-2、存儲(chǔ)器模塊442-3及存儲(chǔ)器模塊442-4。存儲(chǔ)器模塊群443包括 存儲(chǔ)器模塊443-l、存儲(chǔ)器模塊443-2、存儲(chǔ)器模塊443-3及存儲(chǔ)器模塊 443-4。存儲(chǔ)器模塊群444包括存儲(chǔ)器模塊444-l、存儲(chǔ)器模塊444-2、存 儲(chǔ)器模塊444-3及存儲(chǔ)器模塊444-4。如圖所示，通道A包括存儲(chǔ)器模塊 群441及444，用于存儲(chǔ)數(shù)據(jù)。通道B包括存儲(chǔ)器模塊群442及443，用于 存儲(chǔ)數(shù)據(jù)。存儲(chǔ)器系統(tǒng)400包括多個(gè)數(shù)據(jù)總線，該多個(gè)數(shù)據(jù)總線包括數(shù)據(jù)總 線E、數(shù)據(jù)總線F、數(shù)據(jù)總線G、數(shù)據(jù)總線H、數(shù)據(jù)總線J、數(shù)據(jù)總線K、 數(shù)據(jù)總線L及數(shù)據(jù)總線M。數(shù)據(jù)總線E可以包括數(shù)據(jù)總線部分E1、數(shù)據(jù) 總線部分E2、數(shù)據(jù)總線部分E3及數(shù)據(jù)總線部分E4。數(shù)據(jù)總線F可以包括 數(shù)據(jù)總線部分F1、數(shù)據(jù)總線部分F2、數(shù)據(jù)總線部分F3及數(shù)據(jù)總線部分 F4。數(shù)據(jù)總線G可以包括數(shù)據(jù)總線部分G1、數(shù)據(jù)總線部分G2、數(shù)據(jù)總 線部分G3及數(shù)據(jù)總線部分G4。數(shù)據(jù)總線H可以包括數(shù)據(jù)總線部分H1、 數(shù)據(jù)總線部分H2、數(shù)據(jù)總線部分H3及數(shù)據(jù)總線部分H4。數(shù)據(jù)總線J可 以包括數(shù)據(jù)總線部分J1、數(shù)據(jù)總線部分J2、數(shù)據(jù)總線部分J3及數(shù)據(jù)總線 部分J4。數(shù)據(jù)總線K可以包括數(shù)據(jù)總線部分K1、數(shù)據(jù)總線部分K2、數(shù) 據(jù)總線部分K3及數(shù)據(jù)總線部分K4。數(shù)據(jù)總線L可以包括數(shù)據(jù)總線部分 Ll、數(shù)據(jù)總線部分L2、數(shù)據(jù)總線部分L3及數(shù)據(jù)總線部分L4。數(shù)據(jù)總線 M可以包括數(shù)據(jù)總線部分M1、數(shù)據(jù)總線部分M2、數(shù)據(jù)總線部分M3及 數(shù)據(jù)總線部分M4。每個(gè)數(shù)據(jù)總線部分可以包括一個(gè)或多個(gè)數(shù)據(jù)信號(hào)， 以對(duì)相應(yīng)存儲(chǔ)器模塊中的數(shù)據(jù)進(jìn)行存取。存儲(chǔ)器系統(tǒng)400還包括控制信號(hào)群，例如控制信號(hào)群451、控制信 號(hào)群452、控制信號(hào)群453、控制信號(hào)群454、控制信號(hào)群455、控制信 號(hào)群456、控制信號(hào)群457及控制信號(hào)群458。每個(gè)控制信號(hào)群可以包括 合適的信號(hào)，以支持控制相應(yīng)的存儲(chǔ)器模塊存取數(shù)據(jù)。例如，每個(gè)控制信號(hào)群可以包括一個(gè)或多個(gè)下述的信號(hào)，以控制相應(yīng)的存儲(chǔ)器模塊 重置信號(hào)、時(shí)鐘、數(shù)據(jù)選通、芯片選擇、命令輸入、允許等。在一個(gè)實(shí)施例中，存儲(chǔ)器系統(tǒng)400包括四個(gè)存儲(chǔ)器控制器420的簇(cluster)以及16個(gè)標(biāo)準(zhǔn)登記(registered)的存儲(chǔ)器模塊。請(qǐng)注意，可 以復(fù)制存儲(chǔ)器系統(tǒng)400來(lái)提供增加的存儲(chǔ)容量。例如，更大的存儲(chǔ)器系 統(tǒng)可以包括四個(gè)如圖4所示的存儲(chǔ)器系統(tǒng)。存儲(chǔ)器控制器420的簇實(shí)現(xiàn)兩個(gè)分離的數(shù)據(jù)存取接口組-用于通道 A和通道B各一個(gè)。每個(gè)通道可以具有64數(shù)據(jù)比特，以及在存儲(chǔ)器控制 器420的簇之間拆分的8個(gè)校驗(yàn)比特。同樣，可以相應(yīng)地在存儲(chǔ)器控制 器420的簇之間來(lái)分布伴隨數(shù)據(jù)選通信號(hào)。在一個(gè)實(shí)施例中，由JEDEC 標(biāo)準(zhǔn)JESD79-2A來(lái)限定用于存取接口的協(xié)議。請(qǐng)注意，為了滿足定時(shí)及同步要求，可以在以四個(gè)存儲(chǔ)器控制器 420的組構(gòu)成的簇之間，拆分?jǐn)?shù)據(jù)及校驗(yàn)比特、連同半字節(jié)(nibble) 的伴隨數(shù)據(jù)選通信號(hào)。在簇之間拆分校驗(yàn)比特不需要能夠被4整除。例 如，對(duì)于給定通道，特定存儲(chǔ)器控制器420可以支持比其它存儲(chǔ)器控制 器更多的半字節(jié)/選通組。此外，請(qǐng)注意，存儲(chǔ)器系統(tǒng)400的實(shí)現(xiàn)方案可 以特定地被設(shè)計(jì)為，支持帶有遵守?cái)?shù)據(jù)選通比為4: l的存儲(chǔ)器設(shè)備的 模塊，以便獲得最大的每通道存儲(chǔ)容量。可以采用不同的方式來(lái)處理地址和控制信號(hào)。例如，每個(gè)存儲(chǔ)器 控制器420可以實(shí)現(xiàn)兩個(gè)分離的地址及控制接口。例如，存儲(chǔ)器控制器 420-1可以包括與第一相應(yīng)的接口相關(guān)聯(lián)的控制信號(hào)群451以及與第二 相應(yīng)接口相關(guān)聯(lián)的控制信號(hào)群455。如圖所示，每個(gè)接口可以連接到16 個(gè)存儲(chǔ)器模塊中的兩個(gè)。這樣接口中的一個(gè)接口用于通道A，而另一個(gè) 用于通道B?？梢酝ㄟ^(guò)對(duì)16個(gè)存儲(chǔ)器模塊中的4個(gè)進(jìn)行存取，來(lái)進(jìn)行對(duì)通道A或通道B的單一存儲(chǔ)器存取(讀取、寫入等)。例如，在這種實(shí)施例中， 主機(jī)系統(tǒng)將命令以及對(duì)應(yīng)的伴隨數(shù)據(jù)(用于寫入)發(fā)給存儲(chǔ)器控制器420的簇。按照同步方式，通過(guò)使用同步電路430，存儲(chǔ)器控制器420中 適當(dāng)一個(gè)存儲(chǔ)器控制器在所關(guān)注的通道上將主機(jī)的命令發(fā)到存儲(chǔ)器模 塊。由存儲(chǔ)器控制器420尋址的四個(gè)模塊相應(yīng)地進(jìn)行響應(yīng)。存儲(chǔ)器控制 器420將讀取數(shù)據(jù)或?qū)懭霐?shù)據(jù)的責(zé)任在適當(dāng)?shù)拇鎯?chǔ)器模塊之間共享。如 果存取是讀取，那么存儲(chǔ)器控制器420在它們自身之間進(jìn)行協(xié)調(diào)，并且 將存取到的數(shù)據(jù)部分轉(zhuǎn)發(fā)回向存儲(chǔ)器請(qǐng)求數(shù)據(jù)的主機(jī)系統(tǒng)?？梢园凑詹⑿械姆绞剑瑢?shí)現(xiàn)將數(shù)據(jù)從存儲(chǔ)器控制器420傳遞到主 機(jī)。例如，對(duì)于給定的數(shù)據(jù)存取，每個(gè)存儲(chǔ)器控制器420可以從給定地 址的對(duì)應(yīng)被存取存儲(chǔ)器模塊檢索兩個(gè)字節(jié)(例如，16個(gè)比特)的數(shù)據(jù)。 通過(guò)同步電路430，存儲(chǔ)器控制器420可以支持將給定地址的檢索信息 的64比特并行傳遞到主機(jī)。同步如早先所述，同步電路430 (或者在分離的單一存儲(chǔ)器控制器420 中或分布在遍及多個(gè)存儲(chǔ)器控制器420中)協(xié)調(diào)從存儲(chǔ)器控制器420到 存儲(chǔ)器模塊的數(shù)據(jù)傳遞。例如，在諸如存儲(chǔ)器控制器420-l的主存儲(chǔ)器 控制器中的同步電路430-l (通過(guò)同步電路430-l)將消息發(fā)送到其它三 個(gè)存儲(chǔ)器控制器(例如，存儲(chǔ)器控制器430-2、存儲(chǔ)器控制器430-3以及 存儲(chǔ)器控制器430-4)，以向存儲(chǔ)器模塊指出新命令周期的開始。三個(gè) 接收存儲(chǔ)器控制器420可以檢測(cè)錯(cuò)誤的發(fā)生，并且將指出錯(cuò)誤發(fā)生的對(duì) 應(yīng)消息發(fā)送回主存儲(chǔ)器控制器420-l。在一個(gè)實(shí)施例中，同步電路430-l包括以100兆赫運(yùn)行的2.5伏特(例 如，低電壓互補(bǔ)金屬氧化物半導(dǎo)體(low voltage Complementary metal Oxide Semiconductor))接口。主存儲(chǔ)器控制器420-l可以包括6個(gè)輸出信號(hào)及6個(gè)輸入信號(hào)。每個(gè)從屬存儲(chǔ)器控制器(例如，存儲(chǔ)器控制器420-2、 420-3及420-4)可以 包括兩個(gè)輸出信號(hào)及兩個(gè)輸入信號(hào)。因此，這里的一個(gè)實(shí)施例包括 存儲(chǔ)器控制器420-l和存儲(chǔ)器控制器420-2、 420-3及420-4中的每一個(gè)之 間的4個(gè)跡線(例如，用于支持來(lái)自存儲(chǔ)器控制器420-l的數(shù)據(jù)流的2個(gè) 跡線或信號(hào)線、以及支持去往存儲(chǔ)器控制器420-l的數(shù)據(jù)流的2個(gè)跡線或 信號(hào)線)的連接。根據(jù)一個(gè)配置，每個(gè)存儲(chǔ)器控制器420在執(zhí)行相應(yīng)的數(shù)據(jù)存取(例 如，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器存取)時(shí)，可以同時(shí)對(duì)四個(gè)存儲(chǔ)器模塊進(jìn)行 存取。當(dāng)同時(shí)對(duì)四個(gè)存儲(chǔ)器模塊進(jìn)行存取時(shí)，包括四個(gè)相應(yīng)地址總線 的四個(gè)控制接口按照密集步伐(lockstep)的方式工作。例如，為了實(shí) 現(xiàn)對(duì)存取四個(gè)存儲(chǔ)器模塊(例如，4個(gè)DIMM)的同步，主存儲(chǔ)器控制 器420-l等待，直到它通過(guò)與同步電路430相關(guān)聯(lián)的SYNCJN信號(hào)觀察 到三個(gè)從屬存儲(chǔ)器控制器(例如，存儲(chǔ)器控制器420-2、 420-3及420-4) 準(zhǔn)備好執(zhí)行關(guān)于信道的命令。換句話說(shuō)，主存儲(chǔ)器控制器420-l監(jiān)測(cè)從 存儲(chǔ)器控制器420-2、 420-3及420-4接收到的上述信號(hào)。當(dāng)從屬存儲(chǔ)器 控制器準(zhǔn)備好時(shí)，主存儲(chǔ)器控制器420-l通過(guò)與同步電路430相關(guān)聯(lián)的 SYNC一IN信號(hào)，發(fā)信號(hào)通知從屬存儲(chǔ)器控制器來(lái)開始執(zhí)行存取操作。 換句話說(shuō)，存儲(chǔ)器控制器420-l通過(guò)上述跡線與存儲(chǔ)器控制器420-2、 420-3及420-4通信，以支持同時(shí)的操作。主存儲(chǔ)器控制器420-l在為從 屬存儲(chǔ)器控制器提供上述信號(hào)之后，它自己可以在等待了固定的時(shí)間 量(例如，2個(gè)周期)之后開始?？梢詮?fù)制上述的信號(hào)傳送，以便通道A及通道B的每一個(gè)按照相似 的方式工作。例如，如上所述，同步電路430可以包括用于信道A和B 的每一個(gè)的分離的同步信號(hào)組，其在DRAM時(shí)鐘域中操作，以解決通 道之間的任何時(shí)鐘相移。物理特性根據(jù)一個(gè)配置，在FPGA (現(xiàn)場(chǎng)可編程門陣列)設(shè)備中實(shí)現(xiàn)存儲(chǔ)器控制器420。選擇這種設(shè)備在存儲(chǔ)器系統(tǒng)400中使用可以基于如下的期望(1)存儲(chǔ)器控制器420相應(yīng)的封裝尺寸足夠小，以便四個(gè)存儲(chǔ)器控制器420的線性陣列近似于標(biāo)準(zhǔn)存儲(chǔ)器模塊的長(zhǎng)度；(2)每個(gè)存儲(chǔ)器控制器 420的I/O容量支持大約兩個(gè)存儲(chǔ)器數(shù)據(jù)總線的每一個(gè)的四分之一；(3) 與每個(gè)存儲(chǔ)器控制器相關(guān)聯(lián)的I/0容量完全支持至相應(yīng)存儲(chǔ)器模塊的兩 個(gè)地址及控制接口 ； (4)每個(gè)相應(yīng)的從屬存儲(chǔ)器控制器支持在它自己與 主存儲(chǔ)器控制器420-l之間為了同步的I/O容量；(5)每個(gè)存儲(chǔ)器控制器包 括用于支持至主機(jī)設(shè)備系統(tǒng)接口的I/0容量；(6)存儲(chǔ)器系統(tǒng)400包括用 于足以支持如在本公開中所討論的其它功能方面的邏輯容量及功能部 件。使用具有小形狀因數(shù)(例如，小封裝尺寸)的存儲(chǔ)器控制器420 允許在相應(yīng)存儲(chǔ)器控制器和存儲(chǔ)器模塊之間的直接連接。因此，可以 將數(shù)據(jù)總線的相應(yīng)跡線長(zhǎng)度保持為最小長(zhǎng)度。此外，使用具有更小形 狀因數(shù)的存儲(chǔ)器控制器420可以降低在相應(yīng)的印刷電路板中所需的層數(shù)。根據(jù)一個(gè)配置，可以使用通常所說(shuō)的帶狀線技術(shù)(stripline technology)來(lái)完成存儲(chǔ)器通道信號(hào)(例如，實(shí)現(xiàn)數(shù)據(jù)總線E、 F、 G、…、 K、 L、 M的跡線)的布線。在這種配置中，信號(hào)被夾在相應(yīng)電路板的 兩個(gè)平面層之間。應(yīng)注意，在適當(dāng)時(shí)，可以通過(guò)應(yīng)用相應(yīng)的計(jì)算機(jī)系統(tǒng)來(lái)實(shí)現(xiàn)在此 描述的某些技術(shù)(例如，跡線布局、印刷電路板設(shè)計(jì)等)，該計(jì)算機(jī) 系統(tǒng)包括處理器及用于實(shí)行在本申請(qǐng)文件中討論的實(shí)施例的對(duì)應(yīng)軟件 代碼。這種實(shí)施例的實(shí)例(例如，執(zhí)行軟件代碼的計(jì)算機(jī)系統(tǒng))可以 包括互連，其耦合存儲(chǔ)器系統(tǒng)及計(jì)算機(jī)系統(tǒng)的處理器。存儲(chǔ)在存儲(chǔ)器 中的代碼的執(zhí)行可以支持一個(gè)或多個(gè)在此描述的技術(shù)。圖5和圖6組合在一起，形成圖示說(shuō)明根據(jù)這里的實(shí)施例的布局電路板組件以及使用對(duì)應(yīng)的印刷電路板跡線的技術(shù)的流程圖500 (例如，流程圖500-l以及流程圖500-2)。在圖5的步驟510中，實(shí)體(例如，電路板布局工具、布局設(shè)計(jì)工 程師、印刷電路板制造設(shè)施、存儲(chǔ)器系統(tǒng)設(shè)計(jì)人員等)分配或保持多 個(gè)數(shù)據(jù)總線，該多個(gè)數(shù)據(jù)總線包括第一數(shù)據(jù)總線(例如，數(shù)據(jù)總線A) 用于對(duì)存儲(chǔ)器陣列140中的第一存儲(chǔ)器設(shè)備(例如，第一DIMM)進(jìn)行 存??；以及，第二數(shù)據(jù)總線(例如，數(shù)據(jù)總線B)，用于對(duì)存儲(chǔ)器陣列 140中的第二存儲(chǔ)器設(shè)備(例如，第二DIMM)進(jìn)行存取。在步驟515中，實(shí)體將第一數(shù)據(jù)總線(例如，數(shù)據(jù)總線A)解析為 多組(例如，分組)數(shù)據(jù)總線信號(hào)。例如，第一組信號(hào)可以包括數(shù)據(jù) 總線A的1-16比特，第二組信號(hào)可以包括數(shù)據(jù)總線A的17-32比特，第三 組信號(hào)可以包括數(shù)據(jù)總線A的33-48比特，以及第四組信號(hào)可以包括數(shù) 據(jù)總線A的49-64比特。在步驟520中，對(duì)于多個(gè)控制器120的每一個(gè)，實(shí)體指配相應(yīng)的控 制器120，用于控制同第一數(shù)據(jù)總線(例如，數(shù)據(jù)總線A)相關(guān)聯(lián)的多 組數(shù)據(jù)總線信號(hào)中的對(duì)應(yīng)組的數(shù)據(jù)總線信號(hào)，該第一數(shù)據(jù)總線位于相 應(yīng)控制器120與第一存儲(chǔ)器設(shè)備(例如，第一DIMM)之間。在步驟525中，實(shí)體將第二數(shù)據(jù)總線(例如，數(shù)據(jù)總線B)解析為 多組(例如，分組)數(shù)據(jù)總線信號(hào)。例如，第一組信號(hào)可以包括數(shù)據(jù) 總線B的1-16比特，第二組信號(hào)可以包括數(shù)據(jù)總線B的17-32比特，第三 組信號(hào)可以包括數(shù)據(jù)總線B的33-48比特，以及第四組信號(hào)可以包括數(shù) 據(jù)總線B的49-64比特。在步驟530中，對(duì)于多個(gè)控制器120的每一個(gè)，實(shí)體指配相應(yīng)的控 制器120，用于控制同相應(yīng)控制器120與第二存儲(chǔ)器設(shè)備(例如第二 DIMM)之間的第二數(shù)據(jù)總線(例如，數(shù)據(jù)總線B)相關(guān)聯(lián)的多組數(shù)據(jù)總線信號(hào)中的對(duì)應(yīng)組的數(shù)據(jù)總線信號(hào)。在步驟535中，實(shí)體提供與多個(gè)存儲(chǔ)器控制器120相關(guān)聯(lián)的同步電 路130，以同步多個(gè)存儲(chǔ)器控制器120,用于允許在相同時(shí)間從第一存 儲(chǔ)器設(shè)備中同時(shí)存取數(shù)據(jù)的不同部分。同步電路130還可以協(xié)調(diào)與存儲(chǔ) 器控制器120相關(guān)聯(lián)的操作，以便存儲(chǔ)器控制器120可以在相同的時(shí)間， 從第二存儲(chǔ)器設(shè)備中同時(shí)存取數(shù)據(jù)的不同部分。在步驟540中，實(shí)體指配多個(gè)存儲(chǔ)器控制器120中的存儲(chǔ)器控制器 120-1,用于控制與第一存儲(chǔ)器設(shè)備相關(guān)聯(lián)的地址總線(例如，控制信 號(hào)X)。在步驟545中，實(shí)體指配多個(gè)存儲(chǔ)器控制器120中的存儲(chǔ)器控制器 120-2，用于控制與第二存儲(chǔ)器設(shè)備相關(guān)聯(lián)的地址總線(例如，控制信 號(hào)Y)。在步驟550中，實(shí)體配置存儲(chǔ)器控制器120，以支持將從第一存儲(chǔ)器設(shè)備中檢索到的數(shù)據(jù)的不同相應(yīng)部分同時(shí)并行傳遞到目標(biāo)目的地， 例如主機(jī)系統(tǒng)IIO。如上所述，這里的技術(shù)同樣適用于諸如數(shù)據(jù)處理系統(tǒng)的應(yīng)用，該 數(shù)據(jù)處理系統(tǒng)使用DIMM (雙重內(nèi)嵌式存儲(chǔ)器模塊)存儲(chǔ)器部分，其中 對(duì)應(yīng)管腳以順序的方式沿著相應(yīng)設(shè)備的長(zhǎng)度方向物理地分布。然而， 應(yīng)注意，這里的配置不限于在這種應(yīng)用中使用，并由此，這里的配置 及其變形同樣適合于其它應(yīng)用。盡管參考其優(yōu)選實(shí)施例具體地示出并描述了本發(fā)明，但是本領(lǐng)域的技術(shù)人員應(yīng)了解，在不背離由所附權(quán)利要求所限定的本發(fā)明主旨及 范圍的情況下，其中可以進(jìn)行形式及細(xì)節(jié)的各種變化。這種變化意圖 包括在本發(fā)明的范圍之內(nèi)。同樣，本發(fā)明實(shí)施例的在先描述并不意圖是限制性的。相反地，對(duì)本發(fā)明實(shí)施例的任何限制是在如下的權(quán)利要 求中提出的。
權(quán)利要求
1.一種方法，包括將至第一存儲(chǔ)器設(shè)備的第一數(shù)據(jù)總線解析為多組數(shù)據(jù)總線信號(hào)；對(duì)于多個(gè)控制器芯片中的每一個(gè)，指配相應(yīng)的控制器芯片，用于控制同所述第一數(shù)據(jù)總線相關(guān)聯(lián)的所述多組數(shù)據(jù)總線信號(hào)中的對(duì)應(yīng)組的數(shù)據(jù)總線信號(hào)，所述第一數(shù)據(jù)總線位于所述相應(yīng)控制器芯片與所述第一存儲(chǔ)器設(shè)備之間；以及經(jīng)由所述第一數(shù)據(jù)總線，允許所述多個(gè)芯片控制器中的每一個(gè)同時(shí)存取存儲(chǔ)在所述第一存儲(chǔ)器設(shè)備中的數(shù)據(jù)的不同相應(yīng)部分。
2. 根據(jù)權(quán)利要求l所述的方法，其中，允許所述多個(gè)芯片控制器 中的每一個(gè)同時(shí)存取存儲(chǔ)在所述第一存儲(chǔ)器設(shè)備中的數(shù)據(jù)的不同相應(yīng) 部分包括指配所述多個(gè)控制器芯片的給定控制器芯片，用于控制與所述第 一存儲(chǔ)器設(shè)備相關(guān)聯(lián)的地址及控制總線。
3. 根據(jù)權(quán)利要求l所述的方法，進(jìn)一步包括保持多個(gè)數(shù)據(jù)總線，該多個(gè)數(shù)據(jù)總線包括至所述第一存儲(chǔ)器設(shè) 備的所述第一數(shù)據(jù)總線、以及至第二存儲(chǔ)器設(shè)備的第二數(shù)據(jù)總線；將至所述第二存儲(chǔ)器設(shè)備的所述第二數(shù)據(jù)總線解析為多組數(shù)據(jù)總 線信號(hào)；對(duì)于所述多個(gè)控制器芯片的每一個(gè)，指配相應(yīng)的控制器芯片，用 于控制與所述第二數(shù)據(jù)總線相關(guān)聯(lián)的所述多組數(shù)據(jù)總線信號(hào)中的對(duì)應(yīng) 組的數(shù)據(jù)總線信號(hào)。
4. 根據(jù)權(quán)利要求3所述的方法，進(jìn)一步包括允許所述多個(gè)芯片控制器的每一個(gè)經(jīng)由所述第二數(shù)據(jù)總線，同時(shí) 存取存儲(chǔ)在所述第二存儲(chǔ)器設(shè)備中的數(shù)據(jù)的不同相應(yīng)部分。
5. 根據(jù)權(quán)利要求3所述的方法，其中，允許所述多個(gè)芯片控制器 的每一個(gè)同時(shí)存取存儲(chǔ)在所述第二存儲(chǔ)器設(shè)備中的數(shù)據(jù)的不同相應(yīng)部 分包括指配所述多個(gè)控制器芯片中的第一控制器芯片，用于控制與所述 第一存儲(chǔ)器設(shè)備相關(guān)聯(lián)的地址總線及控制總線；指配所述多個(gè)控制器芯片中的第二控制器芯片，用于控制與所述 第二存儲(chǔ)器設(shè)備相關(guān)聯(lián)的地址總線及控制總線；在所述第一控制器芯片控制與所述第一存儲(chǔ)器設(shè)備相關(guān)聯(lián)的所述 地址總線及控制總線的同時(shí)，允許所述多個(gè)控制器芯片的每一個(gè)同時(shí) 從所述第一存儲(chǔ)器設(shè)備中存取數(shù)據(jù)的相應(yīng)部分；以及在所述第二控制器芯片控制與所述第一存儲(chǔ)器設(shè)備相關(guān)聯(lián)的所述地址總線及控制總線的同時(shí)，允許所述多個(gè)控制器芯片的每一個(gè)同時(shí) 從所述第二存儲(chǔ)器設(shè)備中存取數(shù)據(jù)的相應(yīng)部分。
6. 根據(jù)權(quán)利要求l所述的方法，進(jìn)一步包括配置所述控制器芯片，以支持將從所述第一存儲(chǔ)器設(shè)備中檢索的 所述數(shù)據(jù)的所述不同相應(yīng)部分同時(shí)并行傳遞到目標(biāo)目的地。
7. 根據(jù)權(quán)利要求3所述的方法，進(jìn)一步包括沿著布局軸線布局所述控制器芯片，該布局軸線與所述第一存儲(chǔ) 器設(shè)備及所述第二存儲(chǔ)器設(shè)備的縱向軸線基本平行。
8. 根據(jù)權(quán)利要求l所述的方法，其中，允許所述多個(gè)芯片控制器 的每一個(gè)同時(shí)存取存儲(chǔ)在所述第一存儲(chǔ)器設(shè)備中的數(shù)據(jù)的不同相應(yīng)部分包括沿著布局軸線布局所述控制器芯片，該布局軸線與所述第一存儲(chǔ) 器設(shè)備的縱向軸線基本平行。
9. 根據(jù)權(quán)利要求8所述的方法，其中，沿著所述布局軸線布局所 述控制器芯片包括-在所述布局軸線的第一位置上，設(shè)置所述控制器芯片的第一控制 器芯片；在所述布局軸線的第二位置上，設(shè)置所述控制器芯片的第二控制 器芯片；實(shí)現(xiàn)所述第一控制器芯片與所述第一存儲(chǔ)器設(shè)備之間的第一組傳 導(dǎo)通路；以及實(shí)現(xiàn)所述第二控制器芯片與所述第一存儲(chǔ)器設(shè)備之間的第二組傳 導(dǎo)通路。
10. 根據(jù)權(quán)利要求9所述的方法，其中，實(shí)現(xiàn)所述第一組傳導(dǎo)通路 及所述第二組傳導(dǎo)通路包括將同所述第一控制器芯片與所述第一存儲(chǔ)器設(shè)備之間的所述第一 組傳導(dǎo)通路相關(guān)聯(lián)的對(duì)應(yīng)傳導(dǎo)通路的長(zhǎng)度配置為，和同所述第二控制 器芯片與所述第一存儲(chǔ)器設(shè)備之間的所述第二組傳導(dǎo)通路相關(guān)聯(lián)的對(duì) 應(yīng)傳導(dǎo)通路的長(zhǎng)度基本相似。
11. 一種系統(tǒng)，包括第一數(shù)據(jù)總線，該第一數(shù)據(jù)總線被解析為多組第一數(shù)據(jù)總線信號(hào)； 多個(gè)存儲(chǔ)器控制器芯片，該每個(gè)存儲(chǔ)器控制器芯片被指配為，控制至第一存儲(chǔ)器設(shè)備的所述多組第一數(shù)據(jù)總線信號(hào)中的對(duì)應(yīng)組的第一數(shù)據(jù)總線信號(hào)；以及所述第一數(shù)據(jù)總線允許所述多個(gè)芯片控制器的每一個(gè)同時(shí)存取存儲(chǔ)在所述第一存儲(chǔ)器設(shè)備中的數(shù)據(jù)的不同相應(yīng)部分。
12. 根據(jù)權(quán)利要求ll所述的系統(tǒng)，其中，所述多個(gè)存儲(chǔ)器控制器 芯片中的單一存儲(chǔ)器控制器芯片被配置為，控制與所述第一存儲(chǔ)器設(shè)備相關(guān)聯(lián)的地址總線及控制總線。
13. 根據(jù)權(quán)利要求ll所述的系統(tǒng)，進(jìn)一步包括 第二數(shù)據(jù)總線，該第二數(shù)據(jù)總線被解析為多組第二數(shù)據(jù)總線信號(hào);以及所述多個(gè)存儲(chǔ)器控制器芯片的每一個(gè)被指配為，控制至第二存儲(chǔ) 器設(shè)備的所述多組第二數(shù)據(jù)總線信號(hào)中的對(duì)應(yīng)組的第二數(shù)據(jù)總線信 號(hào)。
14. 根據(jù)權(quán)利要求13所述的系統(tǒng)，進(jìn)一步包括同步電路，用于協(xié)調(diào)與所述多個(gè)存儲(chǔ)器控制器芯片相關(guān)聯(lián)的操作， 其中，與所述同步電路相關(guān)聯(lián)的信號(hào)傳送允許所述多個(gè)芯片控制器經(jīng) 由所述第二數(shù)據(jù)總線，同時(shí)存取存儲(chǔ)在所述第二存儲(chǔ)器設(shè)備中的數(shù)據(jù) 的不同相應(yīng)部分。
15. 根據(jù)權(quán)利要求13所述的系統(tǒng)，其中所述多個(gè)控制器芯片中的第一控制器芯片被配置為，控制與所述第一存儲(chǔ)器設(shè)備相關(guān)聯(lián)的第一地址總線及對(duì)應(yīng)的控制總線；以及所述多個(gè)控制器芯片中的第二控制器芯片被配置為，控制與所述 第二存儲(chǔ)器設(shè)備相關(guān)聯(lián)的第二地址總線及對(duì)應(yīng)的控制總線。
16. 根據(jù)權(quán)利要求ll所述的系統(tǒng)，其中，所述多個(gè)存儲(chǔ)器控制器 芯片被配置為，支持將從所述第一存儲(chǔ)器設(shè)備中檢索的所述數(shù)據(jù)的所 述不同相應(yīng)部分同時(shí)并行傳遞到目標(biāo)目的地。
17. 根據(jù)權(quán)利要求13所述的系統(tǒng)，其中，沿著印刷電路板上的布 局軸線布局所述多個(gè)存儲(chǔ)器控制器芯片，該布局軸線與所述第一存儲(chǔ) 器設(shè)備及所述第二存儲(chǔ)器設(shè)備的縱向軸線基本平行；以及其中，所述第一存儲(chǔ)器設(shè)備包括沿著所述第一存儲(chǔ)器設(shè)備對(duì)應(yīng)縱 向軸線安置的管腳；以及其中，所述第二存儲(chǔ)器設(shè)備包括沿著所述第二存儲(chǔ)器設(shè)備對(duì)應(yīng)縱 向軸線安置的管腳。
18. 根據(jù)權(quán)利要求ll所述的系統(tǒng)，其中，沿著電路板的布局軸線設(shè)置所述多個(gè)存儲(chǔ)器控制器芯片，該布局軸線與所述第一存儲(chǔ)器設(shè)備 的縱向軸線基本平行。
19. 根據(jù)權(quán)利要求18所述的系統(tǒng)，其中所述多個(gè)控制器芯片中的第一控制器芯片駐留在所述布局軸線的 第一位置處；所述多個(gè)控制器芯片中的第二控制器芯片駐留在所述布局軸線的 第二位置處；第一組傳導(dǎo)通路將所述第一控制器芯片連接到所述第一存儲(chǔ)器設(shè) 備；以及第二組傳導(dǎo)通路將所述第二控制器芯片連接到所述第一存儲(chǔ)器設(shè)備。
20. 根據(jù)權(quán)利要求19所述的系統(tǒng)，其中將同所述第一控制器芯片與所述第一存儲(chǔ)器設(shè)備之間的所述第一 組傳導(dǎo)通路相關(guān)聯(lián)的對(duì)應(yīng)傳導(dǎo)通路的長(zhǎng)度配置為，和同所述第二控制 器芯片與所述第一存儲(chǔ)器設(shè)備之間的所述第二組傳導(dǎo)通路相關(guān)聯(lián)的對(duì) 應(yīng)傳導(dǎo)通路的長(zhǎng)度基本相似。
21. —種系統(tǒng)，包括裝置，用于將至第一存儲(chǔ)器設(shè)備的第一數(shù)據(jù)總線解析為多組數(shù)據(jù)總線信號(hào)；以及裝置，對(duì)于多個(gè)控制器芯片的每一個(gè)，用于指配相應(yīng)的控制器芯 片，以控制同所述第一數(shù)據(jù)總線相關(guān)聯(lián)的所述多組數(shù)據(jù)總線信號(hào)中的 對(duì)應(yīng)組的數(shù)據(jù)總線信號(hào)，所述第一數(shù)據(jù)總線位于所述相應(yīng)控制器芯片 與所述第一存儲(chǔ)器設(shè)備之間。
全文摘要
可以將至存儲(chǔ)器設(shè)備的單一數(shù)據(jù)總線拆分為許多數(shù)據(jù)總線部分，每個(gè)部分由多個(gè)控制器芯片的不同相應(yīng)控制器芯片所管理。在對(duì)相應(yīng)的存儲(chǔ)器設(shè)備進(jìn)行存儲(chǔ)器存取期間，多個(gè)控制器芯片的每一個(gè)控制數(shù)據(jù)總線不同的對(duì)應(yīng)部分，以根據(jù)該存取是讀取還是寫入來(lái)從存儲(chǔ)器設(shè)備中檢索數(shù)據(jù)或?qū)?shù)據(jù)存儲(chǔ)到存儲(chǔ)器設(shè)備。為了執(zhí)行數(shù)據(jù)存取，同步器電路(在存儲(chǔ)器控制器芯片內(nèi)部和/或外部)同步多個(gè)存儲(chǔ)器控制器芯片，以便存儲(chǔ)器控制器芯片之一驅(qū)動(dòng)至存儲(chǔ)器設(shè)備的地址總線和/或控制信號(hào)。在設(shè)定至存儲(chǔ)器設(shè)備的地址后，存儲(chǔ)器控制器芯片根據(jù)該地址，從存儲(chǔ)器設(shè)備中讀出數(shù)據(jù)或者將數(shù)據(jù)寫入存儲(chǔ)器設(shè)備。
文檔編號(hào)G11C7/10GK101231879SQ20081000266
公開日2008年7月30日 申請(qǐng)日期2008年1月14日 優(yōu)先權(quán)日2007年1月12日
發(fā)明者小弗朗西斯·J·施蒂夫特, 賈森·P·科蘭杰洛, 邁克爾·A·卡恩, 馬修·G·薩金特 申請(qǐng)人:博路技術(shù)有限公司