專利名稱：半導(dǎo)體存儲(chǔ)設(shè)備的判決反饋均衡器電路及其初始化方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)設(shè)備，更具體地，涉及用于半導(dǎo)體存儲(chǔ)設(shè)備的判
決反饋均衡器(DFE)電路及其初始化方法，該初始化方法能夠初始化具有 間斷數(shù)據(jù)傳輸?shù)陌雽?dǎo)體存儲(chǔ)設(shè)備中的DFE電路并且能夠補(bǔ)償反饋延遲。
背景技術(shù)：
半導(dǎo)體技術(shù)領(lǐng)域中的近來發(fā)展帶來了時(shí)鐘頻率的增加以及數(shù)據(jù)傳輸率 的增加。特別地，存儲(chǔ)器和存儲(chǔ)控制器間的數(shù)據(jù)率正在增加，其導(dǎo)致通過數(shù) 據(jù)通道所發(fā)送的數(shù)據(jù)的波形的畸變。 一種導(dǎo)致這樣情況的原因在于碼間干擾 (ISI)。 ISI是由于數(shù)據(jù)通道帶寬的限制而使之前數(shù)據(jù)對(duì)當(dāng)前所發(fā)送數(shù)據(jù)具有 影響的一種效應(yīng)。
在一種廣泛所使用的用于減少ISI效應(yīng)的方法中，采用判決反饋均衡器 (DFE)。為了正常操作DFE電路，需要準(zhǔn)確地知道之前數(shù)據(jù)。例如，當(dāng)在 之前數(shù)據(jù)的接收中存在歸因于DFE電路的運(yùn)算或ISI影響等等的錯(cuò)誤的時(shí) 候，在接收當(dāng)前傳輸數(shù)據(jù)中執(zhí)行錯(cuò)誤的邏輯運(yùn)算，其導(dǎo)致在接收當(dāng)前傳輸數(shù) 據(jù)中的錯(cuò)誤。在相對(duì)最壞的情況中，錯(cuò)誤可能影響所有傳輸數(shù)據(jù)的位并且因 而可能在所有接收數(shù)據(jù)中都發(fā)生錯(cuò)誤。
進(jìn)一步，當(dāng)數(shù)據(jù)的傳輸首先被停止并接著再次被發(fā)送的時(shí)候，因?yàn)榕c重 發(fā)數(shù)據(jù)的第一位對(duì)應(yīng)的之前數(shù)據(jù)的值還沒有被決定，鑒于DFE電路的特性， 所以可能在傳輸數(shù)據(jù)接收的第 一位產(chǎn)生錯(cuò)誤。為防止或充分減少在傳輸數(shù)據(jù) 接收中的錯(cuò)誤，與傳輸數(shù)據(jù)第一位對(duì)應(yīng)的之前數(shù)據(jù)必須在發(fā)送該數(shù)據(jù)期間中 凈皮識(shí)別。
在一般高速串行鏈路通信介質(zhì)中，使用在初始化中所確定的協(xié)議，以及 在初始化之后，數(shù)據(jù)經(jīng)由數(shù)據(jù)通道以分組連續(xù)通信。因而，在諸如高速串行 鏈路的通信介質(zhì)中，能夠一直知道之前數(shù)據(jù)，所以很容易采用DFE電路。
然而，在半導(dǎo)體存儲(chǔ)設(shè)備中的數(shù)據(jù)通信沒有包括分組傳輸，而是將其用 經(jīng)由輸入命令重復(fù)數(shù)據(jù)傳輸和停止傳輸?shù)拈g斷通信方案來代替。換句話說，在數(shù)據(jù)傳輸?shù)拈_始時(shí)間點(diǎn)處需要定義與第 一位對(duì)應(yīng)的恰當(dāng)?shù)闹皵?shù)據(jù)的初 始化。在半導(dǎo)體存儲(chǔ)設(shè)備中，當(dāng)施加讀/寫命令時(shí)，在給定等待時(shí)間之后發(fā)送 數(shù)據(jù)。這提供了一種其中數(shù)據(jù)通道并非連續(xù)工作、而數(shù)據(jù)以給定時(shí)間間隔間
斷發(fā)送的結(jié)構(gòu)。對(duì)用于DFE電路的之前數(shù)據(jù)的初始化的改進(jìn)方法存在需要， 從而提供正常數(shù)據(jù)接收。另外，傳統(tǒng)DFE電路由于未能補(bǔ)償反饋延遲，從 而導(dǎo)致未能克服不期望的延遲，因而在使用上可能存在限制。

發(fā)明內(nèi)容
因而，本發(fā)明的某些實(shí)施例提供針對(duì)半導(dǎo)體存儲(chǔ)設(shè)備中使用的DFE電 路及其初始化方法，在半導(dǎo)體存儲(chǔ)設(shè)備中，該初始化方法能夠在采用DFE 電路中實(shí)現(xiàn)正常操作。通過DFE電路的初始化能夠避免或基本減少數(shù)據(jù)接 收錯(cuò)誤。同樣地，本發(fā)明的某些實(shí)施例補(bǔ)償DFE電路中的反饋延遲以便克 服該延遲。而且，能夠避免或基本減少DFE電路中ISI的影響，并且由于工 作頻率引發(fā)的限制能夠基本地減少。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供了一種初始化在具有間斷數(shù)據(jù)傳輸?shù)陌?導(dǎo)體存儲(chǔ)設(shè)備中所使用的DEF電路的方法，DFE電路可以響應(yīng)于之前數(shù)據(jù) 的電平而改變采樣參考電平并且采樣傳輸數(shù)據(jù)。該方法可以包括在預(yù)定義的 指定終止電平處終止具有傳輸數(shù)據(jù)傳輸?shù)臄?shù)據(jù)通道；控制傳輸數(shù)據(jù)采樣開始 時(shí)間點(diǎn)作為先于傳輸數(shù)據(jù)傳輸時(shí)間點(diǎn)給定時(shí)間的時(shí)間點(diǎn)；以及基于通過在傳 輸數(shù)據(jù)的采樣開始時(shí)間點(diǎn)處預(yù)采樣數(shù)據(jù)通道所得到的初始數(shù)據(jù)執(zhí)行之前數(shù) 據(jù)的初始化。
初始化方法還可以包括在執(zhí)行初始化之后，通過對(duì)應(yīng)于之前數(shù)據(jù)而改變 的采樣參考電平執(zhí)行傳輸數(shù)據(jù)的采樣。
傳輸數(shù)據(jù)采樣開始時(shí)間點(diǎn)可以是先于傳輸數(shù)據(jù)傳輸時(shí)間點(diǎn)的至少1位采 樣時(shí)間(如0.5時(shí)鐘周期時(shí)間)的時(shí)間點(diǎn)。
傳輸數(shù)據(jù)的采樣開始時(shí)間點(diǎn)可以經(jīng)由至少一個(gè)選自外部輸入的MRS信 號(hào)、地址信號(hào)和命令信號(hào)的信號(hào)來控制。
終止電平可以是電源電壓電平或地電壓電平。初始數(shù)據(jù)可以具有等于或 近似于終止電平的電平。該方法還可以包括通過數(shù)據(jù)通道發(fā)送之前已知的初始數(shù)據(jù)的指定電平 并且先于傳輸數(shù)據(jù)的傳輸，執(zhí)行之前數(shù)據(jù)初始化。
根據(jù)本發(fā)明的另 一個(gè)實(shí)施例，初始化具有間斷數(shù)據(jù)傳輸?shù)陌雽?dǎo)體存儲(chǔ)設(shè)
備所用的DFE( DFE響應(yīng)于之前數(shù)據(jù)的電平而改變采樣參考電平并且采樣傳 輸數(shù)據(jù))的方法包括在預(yù)定義指定終止電平處終止具有傳輸數(shù)據(jù)的傳輸?shù)?數(shù)據(jù)通道；以及在提供之前數(shù)據(jù)的初始數(shù)據(jù)電平作為終止電平的假設(shè)中，響
終止電平可以是電源電壓電平或地電平。
根據(jù)本發(fā)明的另一個(gè)實(shí)施例，用于在半導(dǎo)體存儲(chǔ)設(shè)備(該半導(dǎo)體設(shè)備中， 具有間斷數(shù)據(jù)傳輸?shù)臄?shù)據(jù)通道在指定終止電平處終止)中的DFE電路可以 包括配置成根據(jù)采樣參考電平對(duì)傳輸數(shù)據(jù)進(jìn)行采樣的DFE單元，該參考 電平配置成響應(yīng)于之前數(shù)據(jù)電平而變化；以及配置成將DFE單元的傳輸數(shù) 據(jù)的開始時(shí)間點(diǎn)控制為先于傳輸數(shù)據(jù)傳輸時(shí)間點(diǎn)預(yù)定時(shí)間的時(shí)間點(diǎn)的采樣 時(shí)間點(diǎn)控制單元，其中采樣時(shí)間點(diǎn)控制單元配置成通過在傳輸數(shù)據(jù)的采樣之 前對(duì)終止電平進(jìn)行采樣而實(shí)現(xiàn)之前數(shù)據(jù)的初始化。
如上所述，根據(jù)本發(fā)明的某些實(shí)施例，通過初始化具有間斷數(shù)據(jù)傳輸?shù)?半導(dǎo)體存儲(chǔ)設(shè)備中的DFE電路能夠避免或基本減少數(shù)據(jù)接收中的錯(cuò)誤。而 且，能夠解決歸因于反饋延遲的結(jié)構(gòu)上的使用限制并且能夠基本減少工作頻 率的限制。


':i見曰月古《.纟備fk的而并3枉突十太勞印 體描述以及附圖，將更加全面地理解本發(fā)明，其中 圖1是根據(jù)本發(fā)明實(shí)施例的DFE電路的方框圖； 圖2提供圖1所示的DFE單元的示例； 圖3和圖4說明圖1的采樣定時(shí)；
圖5是根據(jù)本發(fā)明的另一個(gè)實(shí)施例的DFE電路的方框圖6提供圖5中所示的DFE電路的實(shí)施例；以及
圖7和圖8提供參照?qǐng)Dl和圖5中的DFE單元的另一個(gè)實(shí)施例,
具體實(shí)施例方式
8現(xiàn)在將參考圖1至圖8，在下文中更加全面地描述本發(fā)明的實(shí)施例。然 而，本發(fā)明可以以多種不同形式來實(shí)施，并且不應(yīng)該解讀為限制于這里所闡 述的實(shí)施例。相反，提供這些實(shí)施例以便使得本公開徹底及完整，并且向本 領(lǐng)域的那些技術(shù)人員充分地傳達(dá)本發(fā)明的范圍。
除非另有定義，這里使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語)具有與本 發(fā)明所屬技術(shù)領(lǐng)域普通技術(shù)人員之一所共同理解的相同的含義。將進(jìn)一步理 解，這里使用的術(shù)語應(yīng)該解釋為同它們?cè)诒菊f明書以及相關(guān)技術(shù)領(lǐng)域的上下 文中的含義相一致的含義，而將不會(huì)解釋為理想或過于正式的意義除非于此 明確這樣的定義。下面將參照?qǐng)D1至圖8，更加充分地描述本發(fā)明的示范性 實(shí)施例。然而，本發(fā)明可以以多種不同形式來實(shí)施，并且不應(yīng)該解讀為限制 于這里所闡述的示范性實(shí)施例；相反，提供這些示范性實(shí)施例以便使得本公 開徹底及完整，并且向本領(lǐng)域的那些技術(shù)人員充分地傳達(dá)本發(fā)明的概念。
圖1是根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體存儲(chǔ)設(shè)備中的DFE電路的方框圖。 如圖1中所示，根據(jù)本發(fā)明實(shí)施例的用于半導(dǎo)體存儲(chǔ)設(shè)備中的DFE電路包 括DFE單元100和采樣時(shí)間點(diǎn)控制單元150。
當(dāng)現(xiàn)在在半導(dǎo)體存儲(chǔ)設(shè)備中施加讀/寫命令時(shí)，在給定等待時(shí)間之后發(fā)送 &據(jù)。即，數(shù)據(jù)通道并非連續(xù)工作，而是#4居一些情形以給定時(shí)間間隔間斷 發(fā)送數(shù)據(jù)。
在雙數(shù)據(jù)率3 ( DDR3 )存儲(chǔ)器中，在連續(xù)數(shù)據(jù)傳輸之間最小時(shí)間間隔 為大約3 4個(gè)單元間隔(UI)，其中UI是數(shù)據(jù)單元。在通常用作存儲(chǔ)系統(tǒng)的 DRAM中，在DRAM芯片(die)內(nèi)部執(zhí)行數(shù)據(jù)通道的終止。結(jié)果，數(shù)據(jù)通 道能夠在3~4個(gè)UI時(shí)間內(nèi)充分達(dá)到終止電平。
數(shù)據(jù)通道的終止電平可以是電源電壓的電平VDDQ或地電壓的電平 VSSQ。作為另一示例，終止電平可以是存在于電源電壓電平VDDQ和地電 壓電平VSSQ之間的指定電平，例如，等于或近似于電源電壓電平VDDQ 和地電平VSSQ的平均電平值的電平作為其中的中間(medium)電平值 VREF。
DFE單元100根據(jù)采樣參考電平采樣并輸出傳輸數(shù)據(jù)，采樣參考電平配 置為響應(yīng)于之前數(shù)據(jù)電平(即，之前輸入的數(shù)據(jù))而變化。在下面的描述中，
平均電平VREF時(shí)，恰在之前輸入到DFE單元100的之前數(shù)據(jù)具有高電平并且輸入后續(xù)的傳輸數(shù)據(jù)。
在這種情況中，用于傳輸數(shù)據(jù)采樣的采樣參考電平相應(yīng)于之前數(shù)據(jù)的電
平而改變，并且在這時(shí)，采樣參考電平具有高于電源電壓電平VDDQ和地 電平VSSQ的平均電平VREF的電平VREF+a。這就是在以電源電壓電平
因，因?yàn)楫?dāng)傳輸數(shù)據(jù)具有高電平時(shí)，存在很少:影響。但是，當(dāng)傳輸數(shù)據(jù)具 有低電平時(shí)，傳輸數(shù)據(jù)受到之前數(shù)據(jù)電平的影響。
以上述相同的原理，相反地，當(dāng)之前數(shù)據(jù)具有低電平時(shí)，用于傳輸數(shù)據(jù)
電平VREF的電平VREF-a。這就是在以電源電壓電平VDDQ和地電平 VSSQ的平均電平VREF執(zhí)行釆樣中補(bǔ)償錯(cuò)誤發(fā)生概率的原因，因?yàn)楫?dāng)傳輸 數(shù)據(jù)具有低電平時(shí)，不存在影響。但是，當(dāng)傳輸數(shù)據(jù)具有高電平時(shí)，傳輸數(shù) 據(jù)受到之前數(shù)據(jù)電平的影響。
可以通過使用電源電壓電平VDDQ和地電平VSSQ的平均電平采用采 樣參考電平VREF作為變化的目標(biāo)，但是可以使用其他電平。例如，當(dāng)電源 電壓電平VDDQ是3V而地電平VSSQ是0V時(shí)，參考電平可以是1.5V。根 據(jù)一些情形，可以通過加上或減去適當(dāng)?shù)南灯?即，具有1V或2V標(biāo)準(zhǔn)的口a口 ) 確定采樣參考電平VREF+a或VREF- a。
在以下的描述中，假設(shè)成為采樣參考電平VREF+a或VREF- a的參考的
DFE單元100可以使用根據(jù)之前數(shù)據(jù)的電平而改變的采樣參考電平 VREF+a或VREF- a執(zhí)行傳輸數(shù)據(jù)DIN的采樣，并且可以輸出輸出信號(hào)DI-F 和DI-S。因此，在DFE單元100中，^是供之前數(shù)據(jù)的電平并在傳輸數(shù)據(jù)的 采樣中使用之前數(shù)據(jù)的電平。
采樣時(shí)間點(diǎn)控制單元150控制DFE單元100傳輸數(shù)據(jù)的采樣開始時(shí)間 點(diǎn)以具有先于傳輸數(shù)據(jù)傳輸時(shí)間點(diǎn)預(yù)定時(shí)間的開始時(shí)間點(diǎn)，從而執(zhí)行之前數(shù) 據(jù)的初始化。采樣時(shí)間點(diǎn)控制單元150可以包括具有時(shí)鐘信號(hào)DCLK和使能 信號(hào)EN作為輸入的AND電路，并產(chǎn)生采樣時(shí)鐘DCKD。在這時(shí)，隨著使 能信號(hào)EN在指定時(shí)間點(diǎn)具有高電平或低電平而控制傳輸數(shù)據(jù)的采樣開始時(shí) 間點(diǎn)。與傳輸數(shù)據(jù)的傳輸時(shí)間點(diǎn)相比較而能夠適當(dāng)?shù)卮_定傳輸數(shù)據(jù)的采樣開 始時(shí)間點(diǎn)。通過DFE單元100確定傳輸it據(jù)的采樣開始時(shí)間點(diǎn)對(duì)應(yīng)于識(shí)別傳輸數(shù)據(jù)所必需的之前數(shù)據(jù)值。
作為示例，如圖1下部中所示釆樣時(shí)間中，當(dāng)DFE單元100僅需要1 位的之前數(shù)據(jù)，即在1抽頭DFE情況中的時(shí)候，通過新的使能信號(hào)EN一new 控制采樣時(shí)間點(diǎn)，其在使能信號(hào)EN先于傳統(tǒng)使能信號(hào)EN_old的時(shí)間點(diǎn)處 可以具有高電平。因此，傳輸凝:據(jù)的采樣開始時(shí)間點(diǎn)可以確定為先于傳統(tǒng)采 樣時(shí)間點(diǎn)1位采樣時(shí)間(0.5個(gè)時(shí)鐘周期時(shí)間)的時(shí)間點(diǎn)。當(dāng)需要2位的之 前數(shù)據(jù)時(shí)，傳輸數(shù)據(jù)采樣開始時(shí)間點(diǎn)可以確定為先于傳統(tǒng)傳輸數(shù)據(jù)采樣時(shí)間 點(diǎn)采樣開始時(shí)間點(diǎn)2位采樣時(shí)間(1個(gè)時(shí)鐘周期時(shí)間)的時(shí)間點(diǎn)。在這種情 況下，當(dāng)新的使能信號(hào)EN—new為高電平時(shí)的時(shí)間點(diǎn)能夠相對(duì)l位采樣時(shí)間 的情況(參見點(diǎn)線所示)而提前。
概括描述而言，采樣時(shí)間點(diǎn)控制單元150將數(shù)據(jù)采樣開始時(shí)間點(diǎn)提前而 不使用用于采樣實(shí)際發(fā)送的傳輸數(shù)據(jù)的傳輸數(shù)據(jù)采樣開始時(shí)間點(diǎn)。接著，采 樣時(shí)間點(diǎn)控制單元150采樣數(shù)據(jù)通道的終止電平。因此可執(zhí)行之前數(shù)據(jù)的初 始化。這里，用于之前數(shù)據(jù)初始化的采樣被稱為預(yù)采樣，以區(qū)別于原始傳輸 數(shù)據(jù)的采樣。
傳輸數(shù)據(jù)的采樣開始時(shí)間點(diǎn)可以通過在外部輸入的MRS信號(hào)、地址信 號(hào)和命令信號(hào)中所選的至少一個(gè)信號(hào)來控制，或者可以通過該多個(gè)信號(hào)中的 至少兩個(gè)信號(hào)的組合信號(hào)來控制。傳輸數(shù)據(jù)的采樣開始時(shí)間點(diǎn)可以通過選擇 或組合在其他半導(dǎo)體存儲(chǔ)設(shè)備中所用的多個(gè)信號(hào)的一個(gè)信號(hào)或更多信號(hào)來 控制。
圖2提供圖1所示的DFE單元100的示例。如圖2中所示，DFE單元 100包括采樣塊110和選擇塊120。采樣塊110響應(yīng)于至少一個(gè)采樣時(shí)鐘 DCKD而在具有不同電平的多個(gè)采樣參考電平VREF+a和VREF- a中選擇對(duì) 應(yīng)于之前數(shù)據(jù)的采樣參考電平，并且執(zhí)行傳輸數(shù)據(jù)DIN的采樣。采樣塊IIO 可以包括第一至第四采樣器112、 114、 116和118。
第一至第四采樣器112、 114、 116和118可以具有傳輸數(shù)據(jù)DIN作為公 共輸入?？蛇x地，用于釆樣的采樣參考電平或時(shí)鐘可以彼此不同。第一至第 四采樣器112、 114、 116和118使用具有給定標(biāo)準(zhǔn)的采樣參考電平確定數(shù)據(jù) DIN輸入的電平并接著執(zhí)行數(shù)據(jù)采樣。
例如，第一和第二采樣器112和114可以響應(yīng)于第一采樣時(shí)鐘DCKD而 執(zhí)行采樣，第三和第四采樣器116和118可以響應(yīng)于第二采樣時(shí)鐘(即，第一采樣時(shí)鐘的反相時(shí)鐘，其與第一采樣時(shí)鐘DCKD之間具有給定的相位差) 而執(zhí)行采樣。
第 一采樣時(shí)鐘和第二采樣時(shí)鐘可以是具有上升沿和下降沿的時(shí)間點(diǎn)的 一個(gè)釆樣時(shí)鐘DCKD。換句話說，在一個(gè)采樣時(shí)鐘DCKD的上升沿時(shí)間點(diǎn) 處，第一和第二采樣器112和114可以操作，以及在下降沿時(shí)間點(diǎn)處，第三 和第四采樣器U6和118可以操作。這里，描述使用一個(gè)采樣時(shí)鐘DCKD的示例。
進(jìn)一步，第一和第三采樣器112和116可以用第一采樣參考電平 VREF+oc作為其中的輸入來執(zhí)行采樣，第二和第四采樣器114和118可以用第 二采樣參考電平VREF-ot作為其中的輸入來執(zhí)行采樣。這里，第一采樣參考 電平VREF+oc可以是高于第二采樣參考電平VREF-ot預(yù)定電平的電平值。
選擇塊120選擇并輸出采樣塊110輸出的至少之一 。選擇塊120可以包括 至少第一和第二MUX 122和124。第一MUX 122響應(yīng)于第二MUX 124的 輸出信號(hào)而選擇并輸出來自第一采樣器112和第二采樣器114的輸出信號(hào)的 任一輸出信號(hào)DI-F。第二MUX 124響應(yīng)于第一MUX 122的輸出信號(hào)而選 擇并輸出來自第三采樣器116和第四采樣器118的輸出信號(hào)的任一輸出信號(hào) DI-S。
如下簡要描述DFE單元100的操作。假設(shè)，傳輸數(shù)據(jù)DIN是具有高電 平數(shù)據(jù)1和低電平數(shù)據(jù)0的輸入，具有高電平的數(shù)據(jù)1是第一至第四采樣器 112、 114、 116和118的公共輸入。在采樣時(shí)鐘DCKD的上升沿時(shí)間點(diǎn)處， 第一和第二采樣器112和114對(duì)具有高電平的數(shù)據(jù)1執(zhí)行采樣。第一和第二 采樣器112和114的輸出被輸入到第一MUX122。在這時(shí)，具有高電平的數(shù) 據(jù)1響應(yīng)于作為正好在前輸入的之前數(shù)據(jù)的第二MUX 124的輸出DI-S而選 擇第一和第二采樣器112和114輸出的任意一者。在這種情況中，當(dāng)之前數(shù) 據(jù)DI-S具有高電平時(shí)，選擇第二采樣器114的輸出；而當(dāng)之前數(shù)據(jù)DI-S具 有低電平時(shí)，選擇第一采樣器112的輸出。接下來，第一MUX 122的輸出 DI-F變?yōu)楦唠娖健?br> 適時(shí)地，輸入具有低電平的數(shù)據(jù)0。具有低電平的數(shù)據(jù)O是在采樣時(shí)鐘 DCKD的下降沿時(shí)間點(diǎn)處被輸入的。因此，通過第三和第四采樣器116和118 的操作執(zhí)行采樣。將第三和第四采樣器116和118的輸出輸入到第二 MUX 124,而第二MUX 124響應(yīng)于作為第一MUX 122的輸出DI-F的具有高電平的數(shù)據(jù)信號(hào)而選擇第三采樣器116的輸出，并將其輸出作為輸出信號(hào)DI-S。 例如，當(dāng)?shù)谝籑UX 122的輸出DI-F具有低電平時(shí)，選擇第四采樣器118的 輸出并將其輸出作為輸出信號(hào)DI-S。結(jié)果，在采樣參考電平中，選擇用高于 通常情況的參考電平的標(biāo)準(zhǔn)采樣的數(shù)據(jù)值。因此，當(dāng)之前數(shù)據(jù)具有高電平而 隨后數(shù)據(jù)具有低電平時(shí)，可能經(jīng)由ISI效應(yīng)導(dǎo)致具有^^電平的數(shù)據(jù)中的采樣 錯(cuò)誤。
如上所述，在DFE單元100中，隨后發(fā)送的傳輸數(shù)據(jù)的采樣受到對(duì)應(yīng) 的之前數(shù)據(jù)的值的影響，因此之前數(shù)據(jù)的初始化是非常重要的。
圖3提供當(dāng)數(shù)據(jù)通道在電源電壓電平VDDQ處終止(即按照電源電壓 電平VDDQ提供數(shù)據(jù)通道的終止電平)時(shí)，用于數(shù)據(jù)采樣操作的定時(shí)(timing) 信息。如圖3中所示，在預(yù)采樣部分，終止于電源電壓電平VDDQ處的數(shù) 據(jù)通道首先被采樣用于數(shù)據(jù)的初始化。接著，之前數(shù)據(jù)被初始化為具有高電 平作為數(shù)據(jù)l的狀態(tài)。之后，傳輸數(shù)據(jù)"0, 0， 1， 0"依次輸入。數(shù)據(jù)釆樣 發(fā)生在各個(gè)數(shù)據(jù)傳輸部分tl、 t2、 t3和t4。
在之前數(shù)據(jù)首先按照高電平被初始化的狀態(tài)中，對(duì)于在傳輸部分tl處的 數(shù)據(jù)0的采樣，采樣參考電平被選擇為第一采樣參考電平VREF+oc。接著， 對(duì)于在傳輸部分t2處的數(shù)據(jù)0的采樣，選擇具有比在傳輸部分tl中相對(duì)低 的參考電平VREF的第二采樣參考電平VREF-oc。在這時(shí)，傳輸部分t2處的 數(shù)據(jù)0的之前數(shù)據(jù)是數(shù)據(jù)0，從而對(duì)應(yīng)于采樣參考電平被降低。
在下一個(gè)傳輸部分t3，之前數(shù)據(jù)是數(shù)據(jù)0而傳輸數(shù)據(jù)變?yōu)閿?shù)據(jù)1。在這 種情況中，第二采樣參考電平VREF-a變?yōu)椴蓸訁⒖茧娖健＝酉聛?，在傳?部分t4中，之前數(shù)據(jù)是數(shù)據(jù)l，而傳輸數(shù)據(jù)變?yōu)閿?shù)據(jù)0。在這種情況下，如 像在傳輸部分tl中，第一采樣參考電平VREF+a變?yōu)椴蓸訁⒖茧娖健?br> 圖4提供當(dāng)數(shù)據(jù)通道在地電平VSSQ處終止(即按照地電平VSSQ提供 數(shù)據(jù)通道的終止電平)時(shí)，用于教:據(jù)采樣操作的定時(shí)信息。如圖4中所示， 在預(yù)采樣部分，終止于地電平VSSQ處的數(shù)據(jù)通道被事先采樣用于數(shù)據(jù)的初 始化。接著，采樣終止于地電平VSSQ處的數(shù)據(jù)通道。之前數(shù)據(jù)被初始化具 有低電平作為數(shù)據(jù)0。之后，傳輸數(shù)據(jù)"0, 0， 1, 0"依次輸入。數(shù)據(jù)采樣 發(fā)生在各個(gè)數(shù)據(jù)傳輸部分tl、 t2、 t3和t4。
在之前數(shù)據(jù)首先被初始化具有高電平的狀態(tài)中，對(duì)于在傳輸部分tl處數(shù) 據(jù)0的采樣，采樣參考電平被選擇為第一采樣參考電平VREF+a。接著，對(duì)于在傳輸部分t2處數(shù)據(jù)0的采樣，選擇具有比在傳輸部分tl中相對(duì)低的參 考電平VREF的第二采樣參考電平VREF-ot。這時(shí)，傳輸部分t2處數(shù)據(jù)0的 之前數(shù)據(jù)是數(shù)據(jù)O,從而對(duì)應(yīng)于采樣參考電平被降低。在下一個(gè)傳輸部分t3, 之前數(shù)據(jù)是數(shù)據(jù)0而傳輸數(shù)據(jù)變?yōu)閿?shù)據(jù)1。在這種情況中，第二采樣參考電 平VREF-oc變?yōu)椴蓸訁⒖茧娖?。傳輸部分?jǐn)?shù)據(jù)1的之前數(shù)據(jù)是數(shù)據(jù)0，并且保 持采樣參考電平為第二采樣參考電平VREF-oc。
接下來，在傳輸部分t4處，之前數(shù)據(jù)變?yōu)閿?shù)據(jù)1而傳輸數(shù)據(jù)變?yōu)閿?shù)據(jù)0。 在這種情況下，不同于其他的傳輸部分tl、 t2和t3,第一采樣參考電平 VREF+oc將變?yōu)椴蓸訁⒖茧娖健?br> 圖3中的第一采樣參考電平VREF+a和第二采樣參考電平VREF-a以及 圖4中的第 一和第二采樣參考電平VREF+a和VREF-a用采樣參考數(shù)字示出， 但這些符號(hào)是用于說明的目的，并且可以指示相互間不同的電平。進(jìn)一步， 可以改變口a口的值以反映多個(gè)值。
盡管在附圖中未示出，但數(shù)據(jù)通道的終止電平可以是存在于電源電壓電 平VDDQ和地電平VSSQ之間的指定的電平。例如，凝:據(jù)通道的終止可以
平或相近的電平來執(zhí)行，該平均電平值作為電源電壓電平VDDQ和地電平 VSSQ的中間電平值。
在這種情況中，之前數(shù)據(jù)可以通過經(jīng)由數(shù)據(jù)通道先于傳輸數(shù)據(jù)的傳輸， 在先發(fā)送預(yù)定的指定電平的初始化數(shù)據(jù)的方法來初始化。即，可以在預(yù)采樣 部分發(fā)送初始數(shù)據(jù)，從而執(zhí)行之前數(shù)據(jù)的初始化。
圖5是根據(jù)本發(fā)明另一個(gè)實(shí)施例的沒有圖1所示的控制采樣時(shí)間點(diǎn)的用 于初始化之前數(shù)據(jù)的DFE電路的方框圖。如圖5中所示，根據(jù)本發(fā)明另一 個(gè)實(shí)施例的用在半導(dǎo)體存儲(chǔ)設(shè)備中的DFE電路包括DFE單元200和采樣時(shí) 鐘產(chǎn)生單元250。假設(shè)數(shù)據(jù)通道是在電源電壓電平VDDQ處或地電平VSSQ 處終止。
DFE單元200根據(jù)配置成響應(yīng)于之前數(shù)據(jù)(即，其被在先輸入)的電平 而變化的采樣參考電平來采樣并輸出傳輸數(shù)據(jù)。
例如，這里假設(shè)參考電平的初始值是電源電壓電平VDDQ和地電平 VSSQ的平均電平VREF,以及正好在之前輸入到DFE單元200的之前數(shù)據(jù) 具有高電平并且輸入后來的傳輸數(shù)據(jù)。在這種情況下，用于采樣傳輸數(shù)據(jù)的采樣參考電平相應(yīng)于之前數(shù)據(jù)的電
平而被改變，以及在這時(shí)，采樣參考電平具有高于電源電壓電平VDDQ和 地電平VSSQ的平均電平VREF的電平VREF+a。這是在用電源電壓電平 VDDQ和地電平VSSQ的平均電平VREF執(zhí)行采樣中4卜償錯(cuò)誤發(fā)生概率的原 因，因?yàn)楫?dāng)傳輸數(shù)據(jù)具有高電平時(shí)，存在很少的影響。但是，當(dāng)傳輸數(shù)據(jù)具 有低電平時(shí)，傳輸數(shù)據(jù)受到之前數(shù)據(jù)電平的影響。
DFE單元200可以使用根據(jù)之前數(shù)據(jù)電平而改變的采樣參考電平 VREF+a和VREF-a執(zhí)行傳輸數(shù)據(jù)DIN的采樣，并且可以輸出輸出信號(hào)DI-F 和DI-S。因而，在DFE單元200中，提供之前數(shù)據(jù)的電平并在采樣傳輸數(shù) 據(jù)中使用該電平。
參考圖6描述涉及DFE單元200的之前數(shù)據(jù)初始化的詳細(xì)的配置。采 樣時(shí)鐘產(chǎn)生單元250產(chǎn)生諸如圖5較低部分所示的采樣時(shí)間點(diǎn)的采樣時(shí)鐘 DCKD。即，像在圖1至圖3中所說明的，執(zhí)行采樣而沒有特定地確定預(yù)釆 樣部分。
采樣時(shí)鐘產(chǎn)生單元250可以產(chǎn)生采樣時(shí)鐘DCKD,包括具有時(shí)鐘信號(hào) DCLK和使能信號(hào)EN作為輸入的AND電路。這時(shí)，因?yàn)槭鼓苄盘?hào)EN在 指定時(shí)間點(diǎn)具有高或低電平，所以控制傳輸數(shù)據(jù)的采樣時(shí)間點(diǎn)。
圖6提供了圖5中所示的DFE單元200的實(shí)施例。如圖6所說明，DFE 單元200包括采樣塊210和選擇塊220以及初始值確定塊230。在圖6所示 的DFE單元200中，除了初始值確定塊的配置和操作之外的正常操作同如 上所描述的大體相同。換句話說，之前數(shù)據(jù)的除了初始化步驟之外的操作是 相同的。
采樣塊210響應(yīng)于至少一個(gè)采樣時(shí)鐘DCKD而在多個(gè)具有不同電平的 采樣參考電平VREF+a和VREF-a中選擇對(duì)應(yīng)之前數(shù)據(jù)的采樣參考電平，并 執(zhí)行傳輸數(shù)據(jù)DIN的采樣。采樣塊210可以包括第一至第四釆樣器212、214、 216和218。
第一至第四釆樣器212、 214、 216和218可以用傳輸數(shù)據(jù)DIN作為公共 輸入。可選地，用于采樣的采樣參考電平或時(shí)鐘可以彼此不同。第一至第四 采樣器212、 214、 216和218使用具有給定標(biāo)準(zhǔn)的采樣參考電平?jīng)Q定所輸入 的數(shù)據(jù)DIN的電平，并接著執(zhí)行數(shù)據(jù)的采樣。
例如，第一和第二采樣器212和214可以響應(yīng)于第一采樣時(shí)鐘DCKD而執(zhí)行采樣，第三和第四采樣器216和218可以響應(yīng)于第二采樣時(shí)鐘(即， 第一采樣時(shí)鐘的反相時(shí)鐘，其與第一采樣時(shí)鐘DCKD之間具有給定的相位 差)而執(zhí)行采樣。
第 一采樣時(shí)鐘和第二采樣時(shí)鐘可以是具有上升沿和下降沿的時(shí)間點(diǎn)的 一個(gè)采樣時(shí)鐘DCKD。換句話說，在一個(gè)采樣時(shí)鐘DCKD的上升沿時(shí)間點(diǎn) 處，第一和第二采樣器212和214可以操作，而在下降沿時(shí)間點(diǎn)，第三和第 四采樣器216和218可以操作。這里，描述了使用一個(gè)采樣時(shí)鐘DCKD的 示例。
進(jìn)一步，第一和第三采樣器212和216可以用第一采樣參考電平 VREF+oc作為其的輸入來執(zhí)行釆樣，而第二和第四采樣器214和218可以用第 二釆樣參考電平VREF-a作為其的輸入來執(zhí)行采樣。這里，第一采樣參考電 平VREF+ot可以具有高于第二釆樣參考電平VREF-ot預(yù)定電平的電平值。
選擇塊220選擇并輸出采樣塊210的輸出的至少之一。選擇塊220可以至 少包括第一和第二MUX 222和224。第一MUX 222響應(yīng)于第二MUX 224 的輸出信號(hào)而選擇并輸出來自第一采樣器212和第二采樣器214的輸出信號(hào) 的任一輸出信號(hào)DI-F。第二MUX 224響應(yīng)于第一MUX 222的輸出信號(hào)而 選擇并輸出來自第三采樣器216和第四采樣器218的輸出信號(hào)的任一輸出信 號(hào)DI-S。
配置初始值確定塊230以初始化之前數(shù)據(jù)。具體地，當(dāng)數(shù)據(jù)通道終止于 電源電壓電平VDDQ處時(shí)，假設(shè)之前數(shù)據(jù)的初始值具有高電平，即數(shù)據(jù)l。 在這種情況中，取代所輸入的用于第一MUX222的控制的第二MUX224的 輸出信號(hào)，輸入具有高電平的輸出自初始值確定塊230的信號(hào)用于第一MUX 222的控制。即，之前數(shù)據(jù)初始化為具有高電平。接下來的操作同上所述。 換句話說，初始值確定塊230操作以僅在傳輸數(shù)據(jù)DIN第一位輸入時(shí)間點(diǎn)處 初始化之前l(fā)t據(jù)。
相反地，當(dāng)數(shù)據(jù)通道終止于地電平VSSQ時(shí)，假設(shè)之前數(shù)據(jù)的初始值具 有低電平，即數(shù)據(jù)0。在這種情況下，取代所輸入的用于第一MUX 222控 制的第二MUX224的輸出信號(hào)，輸入具有低電平的輸出自初始值確定塊230 的信號(hào)用于第一MUX 222的控制。即，之前數(shù)據(jù)初始化為具有低電平。接 下來的操作同上述的參考圖2所描述的相同。
根據(jù)本發(fā)明的若干實(shí)施例，當(dāng)輸入傳輸數(shù)據(jù)且因此為了控制第二 MUX224而需要之前數(shù)據(jù)的初始值時(shí)，可以將初始值確定塊230的輸出信號(hào)輸入 到第二MUX224。
圖7和圖8提供了圖1和圖5所涉及的DFE單元100和200的另一個(gè) 實(shí)施例。盡管在圖7和圖8中并未像在圖6中示出初始值確定塊，但其中可 以包括初始值確定塊。
如圖7所示，DFE單元300包括采樣塊310和選擇塊350。采樣塊310 響應(yīng)于至少一個(gè)采樣時(shí)鐘DCKD而在多個(gè)具有不同電平的采樣參考電平 VREF+a和VREF-a中選擇對(duì)應(yīng)于之前數(shù)據(jù)的采樣參考電平，并且執(zhí)行傳輸 數(shù)據(jù)DIN的采樣。采樣塊310可以包括第一至第四采樣器312、 314、 316 和318。
第一至第四采樣器312、 314、 316和318可以用傳輸數(shù)據(jù)DIN作為公共 輸入?？蛇x地，用于采樣的采樣參考電平或時(shí)鐘可以彼此不同。第一至第四 采樣器312、 314、 316和318使用具有給定標(biāo)準(zhǔn)的采樣參考電平?jīng)Q定所輸入 的數(shù)據(jù)DIN的電平，并接著執(zhí)行數(shù)據(jù)的采樣。
圖7具有將觸發(fā)器342和344添加到參考圖2的DFE單元100的選擇 塊120的配置。因此，除了選擇塊350的配置，操作或配置大體上與上面所 描述的是相同。因此，省略釆樣塊310的具體描述而在下面僅描述選擇塊350 的配置。
選擇塊350可以包括第一和第二MUX 322和324以及第一和第二觸發(fā) 器342和344。第一 MUX 322響應(yīng)于第二觸發(fā)器344的輸出信號(hào)而選擇并 輸出來自第一釆樣器312和第二采樣器314輸出信號(hào)的任一輸出信號(hào)。第一 觸發(fā)器342響應(yīng)于采樣時(shí)鐘DCKD而輸出第一 MUX 322的輸出信號(hào)作為外 部輸出信號(hào)DI-F。即，使用第一觸發(fā)器342控制第一MUX322輸出信號(hào)的 外部輸出時(shí)間點(diǎn)。
第二 MUX 324響應(yīng)于第一觸發(fā)器342的輸出信號(hào)而選擇并輸出從第三 和第四采樣器316和318輸出信號(hào)所選擇的任一輸出信號(hào)。第二觸發(fā)器344 響應(yīng)于采樣時(shí)鐘DCKD而輸出第二 MUX 324的輸出信號(hào)作為外部輸出信號(hào) DI-S。即，使用第二觸發(fā)器344控制第二MUX 324輸出信號(hào)的外部輸出時(shí) 間點(diǎn)。
傳統(tǒng)DFE電路可能由于反饋延遲而具有有限的使用。換句話說，應(yīng)當(dāng) 處理之前數(shù)據(jù)D[n-l]而接著將其反饋到當(dāng)前傳輸數(shù)據(jù)。因而，在之前數(shù)據(jù)反饋中所用的時(shí)間必須限制到大約或少于1UI。為減少這樣的反饋延遲，已經(jīng)
開發(fā)了如圖7中的環(huán)展開(loop-unrolling)方案。與圖2相對(duì)比，圖7還包 括第一和第二觸發(fā)器342和344,其被進(jìn)一步配置以便將DFE單元300的輸 出相比圖2延遲一位。結(jié)果，能夠減少來自反饋延遲的限制。
然而，即使在環(huán)展開DFE中，根據(jù)釆樣器的特性，反饋延遲也可能而 成為限制。具體地在DRAM中，工作頻率能夠變化，而因此應(yīng)該考慮各種 頻率。
圖7中，基于反饋延遲的限制可以按照如下來計(jì)算
"tcLK2Q一SA+tMUX+tsETUP—FF+tcLKSKEW<lUI."， 這里，"tcLK2Q一SA，，指示米才羊IS"(即
312)的時(shí)鐘延遲(dock-to-delay), "tMUX"指示MUX延遲，"tSETUP_FF，，表示
觸發(fā)器(即342)的建立時(shí)間以及"tcLKSKEW"代表施加到各個(gè)部分的時(shí)鐘之間
的偏移相位差(skew),具體地，施加到采樣器(即312 )和觸發(fā)器(即342 ) 的時(shí)鐘之間的偏移相位差。
這里，當(dāng)相對(duì)增加存儲(chǔ)器的工作頻率時(shí)，可以減少1UI的時(shí)間。例如， 當(dāng)假設(shè)工作頻率是3.2Gbps時(shí)，1UI將是諸如大約312.5ps的非常小的值。
大略地，假設(shè)t而x〈100pS以及tsETUP—FF<50pS，并且可以忽略tcLKSKEw,采樣
器(即312)可允許的時(shí)鐘延遲大約為160ps。在通常條件中，這是不可能 實(shí)現(xiàn)的，而當(dāng)考慮幾個(gè)處理?xiàng)l件和設(shè)備失配等等的時(shí)侯，則是非常難以實(shí)現(xiàn) 的值。例如，當(dāng)工作頻率增加到5.0Gbps,可允許采樣器(即312)的時(shí)鐘 延遲在大約幾十ps的范圍內(nèi)。因此，如圖7中的類型的環(huán)展開DFE電路在 具有高速的存儲(chǔ)設(shè)備中被限制使用。
在圖7中，從將傳輸數(shù)據(jù)DIN輸入到采樣器(即312 )、到將來自觸發(fā) 器(即342)的有效數(shù)據(jù)輸出所用的時(shí)間(作為DFE處理延遲)變?yōu)?1UI+
tcUC2Q一FF",這里"tcLK2QJT"指示觸發(fā)器(即342 )的時(shí)鐘延遲。
并且，假設(shè)半導(dǎo)體存儲(chǔ)器的工作頻率從1.6Gbps到3.2Gbps變化，則處
理延遲從625pS+tcLK2QFF到312.5pS+tcLK2QjT變化。因此，在相對(duì)慢的工作
頻率中，花費(fèi)較多的時(shí)間。
圖8說明了所提出的DRE電路或DFE單元400的一個(gè)實(shí)施例，其充分 減少基于如圖7中的DFE電路工作頻率的限制以及由反饋延遲引發(fā)的限制。 如圖8中所示，DFE單元400包括采樣塊410、選擇塊450和延遲塊460。
在圖8所示的DFE單元400中，進(jìn)一步包括延遲塊460。除了與延遲塊460相關(guān)聯(lián)的部分外，它的操作或配置大體上與圖7的相同或相似。即，DFE 單元400的采樣塊410的配置和操作大體上與圖7的采樣塊310的相同并且 因此省略對(duì)其的描述。僅在下面描述選擇塊450和延遲塊460的配置。
選擇塊450包括第一MUX 422、第二 MUX 424、第一觸發(fā)器442和第 二觸發(fā)器444。第一 MUX 422響應(yīng)于第二觸發(fā)器444的輸出信號(hào)而選擇并 輸出第一和第二采樣器412和414的輸出信號(hào)的任意一者。第一觸發(fā)器442 響應(yīng)于通過將采樣時(shí)鐘DCKD延遲給定延遲Tc所得到的采樣時(shí)鐘DCKD_Tc 而輸出第一MUX422的輸出信號(hào)作為外部輸出信號(hào)DI-F。即，使用第一觸 發(fā)器442控制第一 MUX 422輸出信號(hào)的外部輸出時(shí)間點(diǎn)。
第二 MUX 424響應(yīng)于第一觸發(fā)器442的輸出信號(hào)而選擇并輸出選擇自 第三和第四釆樣器416和418輸出信號(hào)的任一輸出信號(hào)。第二觸發(fā)器444響 應(yīng)于通過將采樣時(shí)鐘DCKD延遲給定延遲Tc所獲得的采樣時(shí)鐘DCKD一Tc 而輸出第二MUX424的輸出信號(hào)作為外部輸出信號(hào)DI-S。即，使用第二觸 發(fā)器444控制第二 MUX 424輸出信號(hào)的外部輸出時(shí)間點(diǎn)。
延遲塊460可以通過多個(gè)延遲單元(cell)固定并確定期望的延遲，或 可以配置為通過外部輸入控制延遲電平Tc。例如，延遲電平可以通過選擇自 外部輸入的MRS信號(hào)、地址信號(hào)和命令信號(hào)的至少一個(gè)信號(hào)來控制，或通 過上述信號(hào)中的至少兩種信號(hào)的組合信號(hào)來控制。
可以考慮采樣器(即412 )的時(shí)鐘延遲和MUX (即422 )的延遲來控制 采樣時(shí)鐘DCKD的延遲電平Tc以具有適當(dāng)?shù)难舆t值Tc。如圖7中的反饋延 遲限制的采樣器(即412)的時(shí)鐘延遲可以通過上述的延遲塊460來消除。 在這種情況中，反饋延遲限制可以依如下來計(jì)算
"tcLK2Q—FF+tMUX+tsETUP一FF+tcLKSKEW〈l"UI.", 這里，"tcLK2Q—FF，， 指示觸發(fā)器(即
442)的時(shí)鐘延遲(clock-to-delay), "tMUX"指示MUX延遲，"tSETUP_FF"表示
觸發(fā)器(即442)的建立時(shí)間以及"tcLKSKEW，，代表施加到各個(gè)部分的時(shí)鐘之間
的偏移相位差，具體地，施加到采樣器(即412)和觸發(fā)器(即442)的時(shí) 鐘之間的偏移相位差。
這里，在DFE的反饋延遲情況中使用相比采樣器(即412 )的時(shí)鐘延遲 具有較小時(shí)鐘延遲的觸發(fā)器的時(shí)鐘延遲。因此，增加了更大工作頻率的范圍。 因?yàn)椴蓸悠?即412)的輸入信號(hào)具有小的擺動(dòng)寬度，所以在其放大中花費(fèi) 時(shí)間。因而，它的時(shí)鐘延遲大于觸發(fā)器(即442)的時(shí)鐘延遲。進(jìn)一步，圖8可以施加到通常用存儲(chǔ)設(shè)備的情形以處理多種工作頻率。 圖7中的處理延遲需要"lUI+tCLK2Q_FF"，同時(shí)，圖8中的處理延遲可描述為 "TC+ tCUC2Q_FF"而與頻率無關(guān)。從而，當(dāng)將圖8中所示的實(shí)施例施加到具 有相對(duì)低的工作頻率的半導(dǎo)體存儲(chǔ)設(shè)備中時(shí)，定時(shí)裕量能夠增加。另外，當(dāng) 延遲電平Tc恰當(dāng)?shù)卮_定為對(duì)應(yīng)于由處理、電壓、溫度(PVT)變化所引起 的正在改變的采樣器(即412)的時(shí)鐘延遲或MUX延遲等等的時(shí)候，這里 能夠?qū)崿F(xiàn)對(duì)于采樣器時(shí)鐘延遲改變具有較少敏感度的結(jié)構(gòu)的DFE電路。
如上所述，根據(jù)本發(fā)明的某些實(shí)施例，通過在DFE電路中之前數(shù)據(jù)的 初始化能夠避免或基本減少數(shù)據(jù)采樣錯(cuò)誤。此外，能夠充分減少反饋延遲。
因而，這些和其他的改變和修改可看作為在所附權(quán)利要求定義的本發(fā)明 的真實(shí)精神和范圍內(nèi)。在附圖和說明書中，已經(jīng)公開了本發(fā)明的典型的實(shí)施 例，盡管采用了特定的術(shù)語，但它們僅僅是以一般的和描述性的意義來使用 而并非出于限制的目的，本發(fā)明的范圍在隨后的權(quán)利要求中闡明。
對(duì)相關(guān)申請(qǐng)的交叉引用
本公開要求于2007年10月31日提交的韓國專利申請(qǐng)第 10-2007-0109939號(hào)的優(yōu)先權(quán)，其全部內(nèi)容通過引用而被合并于此。
權(quán)利要求
1、一種判決反饋均衡器DFE電路，包括半導(dǎo)體存儲(chǔ)設(shè)備，其中的具有間斷數(shù)據(jù)傳輸?shù)臄?shù)據(jù)通道終止于預(yù)定終止電平；DFE單元，配置為根據(jù)采樣參考電平采樣傳輸數(shù)據(jù)，該采樣參考電平配置為響應(yīng)于之前數(shù)據(jù)的電平而改變；以及采樣時(shí)間點(diǎn)控制單元，配置為控制DFE單元的傳輸數(shù)據(jù)的采樣開始時(shí)間點(diǎn)以具有先于傳輸數(shù)據(jù)傳輸時(shí)間點(diǎn)預(yù)定時(shí)間的采樣開始時(shí)間點(diǎn)，其中采樣時(shí)間點(diǎn)控制單元配置為通過在傳輸數(shù)據(jù)采樣之前對(duì)終止電平進(jìn)行采樣來執(zhí)行之前數(shù)據(jù)的初始化。
2、 根據(jù)權(quán)利要求1所述的電路，其中所述傳輸數(shù)據(jù)的采樣開始時(shí)間點(diǎn) 是先于傳輸數(shù)據(jù)傳輸時(shí)間點(diǎn)至少 一位采樣時(shí)間的時(shí)間點(diǎn)。
3、 根據(jù)權(quán)利要求2所述的電路，其中所述一位采樣時(shí)間對(duì)應(yīng)于0.5個(gè)時(shí) 鐘周期時(shí)間。
4、 根據(jù)權(quán)利要求2所述的電路，其中所述采樣時(shí)間點(diǎn)控制單元配置為 響應(yīng)于外部輸入的MRS信號(hào)、地址信號(hào)和命令信號(hào)的至少之一而控制所述 傳輸?shù)臄?shù)據(jù)采樣開始時(shí)間點(diǎn)。
5、 根據(jù)權(quán)利要求1所述的電路，其中所述終止電平是電源電壓電平和 地電壓電平其中之一。
6、 根據(jù)權(quán)利要求1所述的電路，其中所述之前數(shù)據(jù)的初始化電平具有 等于或近似于所述終止電平的電平。
7、 根據(jù)權(quán)利要求5所述的電路，其中所述終止電平是存在于所述電源 電壓電平和所述地電壓電平之間的指定的電平。
8、 根據(jù)權(quán)利要求7所述的電路，其中所述終止電平與所述電源電壓電 平和所述地電壓電平的平均值相同或相近似。
9、 根據(jù)權(quán)利要求1所述的電路，其中所述DFE電路配置為通過所述數(shù) 據(jù)通道、先于所述傳輸數(shù)據(jù)的傳輸發(fā)送初始數(shù)據(jù)的預(yù)定電平，從而初始化所 述之前數(shù)據(jù)。
10、 根據(jù)權(quán)利要求1所述的電路，其中所述DFE單元包括采樣塊，配置為響應(yīng)于至少 一個(gè)采樣時(shí)鐘而在不同電平的多個(gè)采樣參考電平中選擇對(duì)應(yīng)于所述之前數(shù)據(jù)的所述采樣參考電平并執(zhí)行所述傳輸數(shù)據(jù)的采樣；以及選擇塊，配置為從所述采樣塊的多個(gè)輸出中選擇至少一個(gè)輸出，并發(fā)送 所選擇的輸出作為所述DFE單元的輸出。
11、 根據(jù)權(quán)利要求IO所述的電路，其中所述采樣塊包括多個(gè)采樣器， 所述多個(gè)采樣器包括第一采樣器，配置為響應(yīng)于第一采樣時(shí)鐘而使用具有第一預(yù)定義標(biāo)準(zhǔn)的 第 一采樣參考電平執(zhí)行傳輸數(shù)據(jù)的采樣；第二采樣器，配置為響應(yīng)于所述第一采樣時(shí)鐘而使用低于具有第一預(yù)定 義標(biāo)準(zhǔn)的第 一 采樣參考電平的具有第二預(yù)定義標(biāo)準(zhǔn)的第二采樣參考電平執(zhí) 行所述傳輸數(shù)據(jù)的采樣；第三采樣器，配置為響應(yīng)于與所述第一采樣時(shí)鐘具有給定相位差的第二 參考時(shí)鐘而使用具有所述第一預(yù)定義標(biāo)準(zhǔn)的所述第一采樣參考電平執(zhí)行傳 輸數(shù)據(jù)的采樣；以及第四采樣器，配置為響應(yīng)于所述第二釆樣時(shí)鐘而使用具有所述第二預(yù)定 義標(biāo)準(zhǔn)的所述第二采樣參考電平執(zhí)行所述傳輸數(shù)據(jù)的采樣。
12、 根據(jù)權(quán)利要求IO所述的電路，其中所述選擇塊包括至少第一和第 二 MUX，所述第一 MUX配置為響應(yīng)于所述第二 MUX的輸出信號(hào)而選擇并 輸出來自所述第 一和第二采樣器輸出信號(hào)的任一輸出信號(hào)；以及所述第二 MUX配置為響應(yīng)于所述第一 MUX的輸出信號(hào)而選擇并輸出來自所述第三 和第四采樣器輸出信號(hào)的任一輸出信號(hào)。
13、 根據(jù)權(quán)利要求12所述的電路，其中所述DFE單元還包括直接耦接 到所述第一MUX的、且配置為僅在所述傳輸數(shù)據(jù)的第一位輸入時(shí)間點(diǎn)處初 始化所述之前數(shù)據(jù)的初始值確定塊。
14、 根據(jù)權(quán)利要求IO所述的電路，其中所述選擇塊包括至少第一和第 二MUX以及第一和第二觸發(fā)器，并且其中所述第一MUX配置為響應(yīng)于所述第二觸發(fā)器的輸出信號(hào)而選擇并輸出 來自所述第 一和第二采樣器輸出信號(hào)的任一輸出信號(hào)，所述第一觸發(fā)器配置為響應(yīng)于所述第一釆樣時(shí)鐘而控制所述第一 MUX 輸出信號(hào)的外部輸出時(shí)間點(diǎn)，所述第二MUX配置為響應(yīng)于所述第一觸發(fā)器的輸出信號(hào)而選擇并輸出來自所述第三和第四采樣器輸出信號(hào)的任一輸出信號(hào)，以及所述第二觸發(fā)器配置為響應(yīng)于所述第一采樣時(shí)鐘而控制所述第二 MUX 輸出信號(hào)的外部輸出時(shí)間點(diǎn)。
15、 根據(jù)權(quán)利要求14所述的電路，其中所述DFE單元還包括配置為將 輸入到所述第一和第二觸發(fā)器的所述采樣時(shí)鐘延遲預(yù)定延遲的延遲塊。
16、 一種半導(dǎo)體存儲(chǔ)設(shè)備中使用的DFE電路，在半導(dǎo)體存儲(chǔ)設(shè)備中具 有間斷數(shù)據(jù)傳輸?shù)臄?shù)據(jù)通道終止于預(yù)定義的終止電平，所述電路包括至少兩個(gè)采樣器，其配置為使用對(duì)應(yīng)于之前數(shù)據(jù)的電平而選擇的、具有 預(yù)定義的相互不同標(biāo)準(zhǔn)的采樣參考電平執(zhí)行傳輸數(shù)據(jù)的采樣，所述至少兩個(gè) 采樣器響應(yīng)于采樣時(shí)鐘而操作；配置為通過所述DFE電路的外部輸出信號(hào)的反饋來控制的至少一個(gè) MUX，所述至少一個(gè)MUX配置為選擇并輸出所述至少兩個(gè)采樣器輸出信號(hào) 的任意一者；至少一個(gè)觸發(fā)器，其配置為響應(yīng)于經(jīng)由預(yù)定延遲而延遲的所述采樣時(shí)鐘 而控制所述至少一個(gè)MUX輸出信號(hào)的外部輸出時(shí)間點(diǎn)，并且將該輸出信號(hào) 輸出作為所述DFE電路的外部輸出信號(hào)；以及延遲塊，其配置為使用外部控制來控制所述采樣塊的延遲。
17、 一種半導(dǎo)體存儲(chǔ)設(shè)備中使用的DFE電路，在半導(dǎo)體存儲(chǔ)設(shè)備中具 有間斷數(shù)據(jù)傳輸?shù)臄?shù)據(jù)通道終止于預(yù)定義的終止電平，所述電路包括DFE單元，其配置為根據(jù)配置成響應(yīng)于之前數(shù)據(jù)的電平而改變的釆樣參 考電平而采樣傳輸數(shù)據(jù)；以及采樣時(shí)間點(diǎn)控制單元，其配置為控制所述DFE單元的傳輸數(shù)據(jù)的采樣 開始時(shí)間點(diǎn)以具有先于所述傳輸數(shù)據(jù)的傳輸時(shí)間點(diǎn)預(yù)定時(shí)間的時(shí)間點(diǎn)，其中 所述采樣時(shí)間點(diǎn)控制單元配置為通過在所述傳輸數(shù)據(jù)的采樣之前采樣所述 終止電平來執(zhí)行所述之前數(shù)據(jù)的初始化，其中所述DFE單元包括至少兩個(gè)采樣器，其配置為使用對(duì)應(yīng)于之前數(shù)據(jù)的電平而選擇的、 具有預(yù)定義的相互不同標(biāo)準(zhǔn)的采樣參考電平執(zhí)行傳輸數(shù)據(jù)的采樣，所述至少 兩個(gè)采樣器響應(yīng)于采樣時(shí)鐘而操作；配置為通過所述DFE電路的外部輸出信號(hào)的反^"來控制的至少一個(gè) MUX,所述至少一個(gè)MUX配置為選擇并輸出所述至少兩個(gè)采樣器輸出信號(hào) 的任意一者；至少一個(gè)觸發(fā)器，其配置為響應(yīng)于經(jīng)由預(yù)定延遲而延遲的所述采樣時(shí)鐘而控制所述至少一個(gè)MUX輸出信號(hào)的外部輸出時(shí)間點(diǎn)，并且輸出該輸 出信號(hào)作為所述DFE電路的所述外部輸出信號(hào)；以及延遲塊，其配置為使用外部控制而控制所述采樣時(shí)鐘的延遲。
18、 根據(jù)權(quán)利要求17所述的電路，其中所述傳輸數(shù)據(jù)的所述釆樣開始 時(shí)間點(diǎn)是先于所述傳輸數(shù)據(jù)傳輸時(shí)間點(diǎn)至少 一位采樣時(shí)間的時(shí)間點(diǎn)。
19、 根據(jù)權(quán)利要求18所述的電路，其中所述1位采樣時(shí)間點(diǎn)對(duì)應(yīng)于0.5 個(gè)時(shí)鐘周期時(shí)間。
20、 根據(jù)權(quán)利要求17所述的電路，其中所述釆樣時(shí)間點(diǎn)控制單元配置 為響應(yīng)于外部輸入的MRS信號(hào)、地址信號(hào)和命令信號(hào)中的至少一者而控制 所述傳輸數(shù)據(jù)的所述采樣開始時(shí)間點(diǎn)。
全文摘要
一種用在半導(dǎo)體存儲(chǔ)設(shè)備中的DFE電路及其初始化方法。在具有間斷數(shù)據(jù)傳輸?shù)陌雽?dǎo)體存儲(chǔ)設(shè)備中所使用的初始化DFE電路的所述方法中，所述DFE電路可以用來響應(yīng)于之前數(shù)據(jù)的電平而改變采樣參考電平并且采樣傳輸數(shù)據(jù)。所述方法包括在預(yù)定終止電平處終止具有所述傳輸數(shù)據(jù)的傳輸?shù)臄?shù)據(jù)信道，以及控制所述傳輸數(shù)據(jù)的采樣開始時(shí)間點(diǎn)作為先于所述傳輸數(shù)據(jù)傳輸時(shí)間點(diǎn)預(yù)定時(shí)間的時(shí)間點(diǎn)。進(jìn)一步，可以基于在所述傳輸數(shù)據(jù)開始時(shí)間點(diǎn)處、通過所述數(shù)據(jù)通道的預(yù)采樣所獲得的初始數(shù)據(jù)執(zhí)行所述之前數(shù)據(jù)的初始化，從而獲得所述DFE電路的初始化并且補(bǔ)償反饋延遲。
文檔編號(hào)G11C7/22GK101425326SQ200810171019
公開日2009年5月6日 申請(qǐng)日期2008年10月31日 優(yōu)先權(quán)日2007年10月31日
發(fā)明者文龍三, 金瓊炫 申請(qǐng)人:三星電子株式會(huì)社