專利名稱：具有用以減少電流鏡負(fù)載中的電容失配的若干個級的讀出放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及從存儲器讀取數(shù)據(jù)，且更明確地說，涉及用于存儲器單元的讀取電路， 在其中對單元電流與參考電流進(jìn)行比較。
背景技水
讀出放大器是通常包含于電子裝置中的存儲器組件中且完成存儲器中的存儲器單 元的狀態(tài)的讀取的電子電路。此讀取過程取決于在明確界定的偏置條件下存儲器單元吸 收多少電流。讀出放大器的任務(wù)是將此電流信息變換成適于用作內(nèi)部數(shù)字存儲器數(shù)據(jù)的 二進(jìn)制信息。在最簡單的情況下，二進(jìn)制信息由兩個邏輯電平("1"或"0")組成，所
述邏輯電平分別對應(yīng)于其中在明確界定的偏置條件下單元吸收電流或不吸收電流的存 儲器單元狀態(tài)。
讀取單元狀態(tài)的一種方法是將單元電流(Ieell)與通常由另一單元提供的參考電流
(Uf)進(jìn)行比較，且跟蹤存儲器單元的過程特性。參考單元通常吸收具有位于邏輯狀態(tài) 'M"下的單元電流與邏輯狀態(tài)"0"下的單元電流之間的值的電流。舉例來說，如果處 于狀態(tài)"0"的存儲器單元不吸收電流，那么參考單元可吸收邏輯狀態(tài)"1"下的單元電 流的一半。讀出放大器讀取單元電流與參考電流之間的差，將所述差變換成適合由其它 存儲器芯片電路使用的二進(jìn)制信息。舉例來說，如果單元狀態(tài)為"1"或"0"，那么電 流差可分別為正或負(fù)，使得讀出放大器分別產(chǎn)生二進(jìn)制信號"1"或"o"。
圖1說明用于讀出放大器系統(tǒng)10的常規(guī)方案。元件500、 600、 530和630并非讀 出放火器自身的部分，但這些元件示意性地描繪單元存儲器陣列。存儲器單元500是想 要知曉其狀態(tài)的單元，且提供參考單元600作為參考。這些單元通常分別通過位線530 和630而鏈接到讀出放大器電路。為了允許單元500和600傳導(dǎo)其電流，必須使柵極510 和610以及漏極520和620的電壓達(dá)到適宜的電壓值。明確地說，漏極電壓是由讀出放 大器電路使用由反相器310和410構(gòu)成的反饋配置來設(shè)置的。在其它實施例中，可使用 其它方法來確保漏極電壓的正確極化。反相器確保適宜的電壓值(例如，約1 V)被設(shè) 置于分別位于位線530和630的末端處的節(jié)點540和640上以及節(jié)點520和620上。由啟用信號710控制的傳遞柵極700僅在被稱為"均衡階段"的初始瞬變周期內(nèi)使節(jié)點800 和900保持在同一電壓值。在此階段期間，晶體管200設(shè)置節(jié)點900的電壓，且經(jīng)由傳 遞柵極700使用晶體管100，還設(shè)置節(jié)點800的電壓。實際上，由于晶體管200處于二 極管配置，所以其柵極到源極電壓與漏極電流之間存在明確界定的關(guān)系
2 Z/ g'v
其中Ids是漏極到源極電流，p是載流子遷移率，C。x是每單位面積的柵極氧化物電
容，W和L分別是晶體管的寬度和長度，Vgs是柵極到源極電壓，且Vth是閾值電壓。 對于給定Ids,節(jié)點卯0的電壓值是確定的，因為其值與如出現(xiàn)在等式(1)中的晶體管 200的Vgs相符。
現(xiàn)在針對"穩(wěn)定狀態(tài)"條件而呈現(xiàn)對電路的第一簡化分析，其中所有電流和電壓都 是固定的。 一旦達(dá)到此狀態(tài)，晶體管300和400就分別吸收單元電流和參考電流。晶體 管100和200構(gòu)成眾所周知的鏡像配置，即，穿過晶體管200的所有電流全部被轉(zhuǎn)移到 晶休管100。 一旦傳遞柵極700斷開，晶體管200就供應(yīng)參考單元電流經(jīng)過晶體管400。 品體管200又通過品體管IOO將參考單元電流轉(zhuǎn)移到電路的另一側(cè)。節(jié)點800接收來自 晶體管100的參考電流和來自晶體管300的單元電流。因此，從在均衡階段期間由晶體 管200固定的電壓開始，節(jié)點800逐漸演變?yōu)橛呻娏鞑?Iret-Ieell)驅(qū)動，遵循此簡單定 律
<formula>formula see original document page 6</formula>(2
其中AV犯o是由電流差(IreHcell)對節(jié)點800的寄生電容(稱為C80Q)進(jìn)行充電或 放電經(jīng)過時問AT后時得到的電壓差。Cs。Q是耦合到節(jié)點800的晶體管的寄生電容加上 組件連接的互連金屬的寄生電容的和。值得注窓的是，在等式(2)屮，對于此簡化分 析，假定Iw和IeeM是不隨時間時變化的，岡為推測已達(dá)到穩(wěn)定狀態(tài)條件。節(jié)點卯O的電 J上電平準(zhǔn)確地表示參考電流，因為根據(jù)等式(1)，節(jié)點的值直接取決于Uf值，而節(jié)點 800的電壓電平準(zhǔn)確地表示單元電流，因為取決于單元電流值，節(jié)點800相對于其起始 值而被充電或放電。如果為簡單起見而將C,稱為C。ut，那么用于V。ut的等式變?yōu)? = < (3)。 、"/
如果電路正感測"o"，那么v。ut具有正號，如果正感測"r，那么v。ut具有負(fù)號， 且v。ut的量值隨時間而增長。此電壓差適合用作比較器iooo的輸入，比較器iooo將此
電壓差放大，以便具有滿幅信號(即，GND或Vdd)。信號的經(jīng)放大形式提供所需的二 進(jìn)制信息，且適合用于內(nèi)部二進(jìn)制數(shù)據(jù)交換；按照慣例，處于Vdd或GND的滿幅信號 分別對應(yīng)于邏輯電平"1"或"0"。
上述分析是針對其中僅穩(wěn)定狀態(tài)電流經(jīng)過晶體管的簡單情況。遺憾的是，穩(wěn)定狀態(tài) 條件可能要花費較長時間才能達(dá)到，尤其是在高電容性位線將單元鏈接到讀出放大器電 路且單元電流非常低的情況下。在被稱為"預(yù)充電階段"(其在來自主路徑晶體管的電 流開始對位線進(jìn)行充電時開始，且一旦預(yù)充電電流變?yōu)橄鄬τ趩卧娏鱽碚f為可忽略時 就結(jié)束)的瞬變周期期間，電流穿過位線，以將單元的漏極提升到所要的電壓電平(約 1V)。此階段必須花費盡可能短的時間；因此，晶體管100、 200、 300和400的寬度必 須足夠大，以從Vdd供應(yīng)所有所需的預(yù)充電電流。在所述階段開始時，此電流達(dá)到與位 線電容值成正比例的峰值，且接著所述電流降落到零，且僅穩(wěn)態(tài)電流穿過晶體管300和 400。 一旦傳遞柵極700斷開，節(jié)點800就以與QQQ的值成反比的速度改變(如等式(2) 所描繪)。由于晶體管100和300可能相當(dāng)大，所以C8oo也Rj能相當(dāng)大，且節(jié)點800可 能無法足夠快地改變而允許系統(tǒng)的所要讀取性能。此外，電流差(UHed,)可能非常小，
從而以非常低的強(qiáng)度來驅(qū)動節(jié)點800。總之，這種簡單的讀出放大器方案可能不適合于 以快速方式來讀取數(shù)據(jù)，尤其是在其屮較長的位線將單元鏈接到讀出放大器電路且電流 差(WW非常小的情況下。
圖2 'l'展示用于讀出放大器系統(tǒng)20的另-^方法。將折疊級添加到圖1的系統(tǒng)，以 改進(jìn)在均衡階段后輸出節(jié)點的演變速度。晶體管100和110與晶體管200和210成鏡像 配置，其中穿過晶體管100和200的電流分別由晶體管110和210轉(zhuǎn)移到折疊級。在均 衡階段期間，晶體管220根據(jù)等式(1)來設(shè)置節(jié)點910的電壓值，且經(jīng)由傳遞柵極700， 連同晶體管120—起，還設(shè)置節(jié)點810的電壓。 一旦達(dá)到穩(wěn)定狀態(tài)，晶體管210和110 就分別向折疊級供應(yīng)參考電流和單元電流。當(dāng)傳遞柵極700斷開時，節(jié)點810經(jīng)由晶體 管10接收單元電流，且由于晶體管220和120成鏡像配置，而經(jīng)由晶體管120接收參 考電流。節(jié)點810因此逐漸演變?yōu)橛扇缬梢韵碌仁矫枥L的電流差(LHcen)驅(qū)動
7<formula>formula see original document page 8</formula>
節(jié)點810的演變速度取決于其電容QK)的值。等式(4)類似于描繪圖1中的方案的行為的等式(2);因此，為獲得相對于先前方案的改進(jìn)，C譜必須比等式(2)中出現(xiàn)的C犯o小得多。不管互連金屬，Cwo的主要分量是由于與節(jié)點810耦合的晶體管IIO和120的寄生電容而引起的。這些晶體管越小，節(jié)點的電容性就越小。因為晶體管110轉(zhuǎn)移折疊級中的單元電流，所以過多地減小晶體管IIO的大小是不合宜的如果(例如)110比100小n倍，那么折疊級中所轉(zhuǎn)移的電流將小n倍，因為IIO和IOO是兩個鏡像
連接晶體管。這是不可取的，因為IeeH的值可能非常小。代替地，有可能提供較小的晶
體管120，因為其不必供應(yīng)如由主電路路徑中的晶體管供應(yīng)的預(yù)充電電流。節(jié)點810接著可在電容方面比節(jié)點800低很多，且當(dāng)傳遞柵極700斷開時，節(jié)點810可比圖1中的電路的節(jié)點800更快地演變。如果為簡單起見將C譜稱為Cf,。ut，那么用于V礎(chǔ)的等式變?yōu)?br> — 廣 、7
其中Cf,。ut比等式(3)中出現(xiàn)的C。ut小很多。如果電路感測"1"，那么V郵具有正號，如果電路感測"0"，那么V。ut具有負(fù)號。
然而，圖2的方案具有涉及其自身的折疊級的瞬變行為的其它問題。在位線預(yù)充電階段期間，晶體管100和200分別向晶體管10和210供應(yīng)單元電流和參考電流(Icell和Uf)，加上對應(yīng)的位線預(yù)充電電流或(在更一般的情況下)任何其它瞬變電流。即使在傳遞柵極700斷開時，來自主電路的單元側(cè)和參考側(cè)的總電流也可能由于所有上文所提及的瞬變電流而隨時間改變。因此，晶體管220必須不斷地調(diào)適其偏置條件以引導(dǎo)所供應(yīng)的電流，從而將所供應(yīng)的電流轉(zhuǎn)移到鏡像連接晶體管120。根據(jù)等式(1)，晶體管220的柵極到源極電壓必須適應(yīng)從晶體管210注入的電流。因此，節(jié)點910的寄生電容(稱為C91Q)必須被充電或放電，以便達(dá)到正確的偏置條件。這產(chǎn)生與節(jié)點910上的電荷轉(zhuǎn)移有關(guān)的雜散電流分量(稱為Ic則)。由于晶體管220和120成鏡像配置，所以電流Icwo被供應(yīng)到節(jié)點810，節(jié)點810逐漸演變?yōu)橐灿纱穗娏鞣至框?qū)動。將分別從主電路
的單元側(cè)和參考側(cè)供應(yīng)的總電流稱為Icell,side (Un加上任何瞬變電流)和喊s,de (Iref加上任何瞬變電流)，用于節(jié)點810的等式變?yōu)?br> △ ^。 = 氛'"油(,)-7 w W - L。(咖 (6 )
值得注意的是，因為等式(6)中的所有項都隨時間而變化(為簡單起見，忽略電 容Q!o由于晶體管110和120的不同偏置條件而也隨時間變化的事實)，所以需要所述 等式中的積分形式。還應(yīng)指出，來自主電路(包含晶體管100或200)的任何瞬變電流 的確切行為以及其對讀取性能的影響不在此分析的范圍內(nèi)。從上述等式開始，有可能將
分析集中在電容性電流分量IC9H)的影響下的折疊電路行為。如等式(6)所示，后一項
是可能引起不正確數(shù)據(jù)讀取的唯一電流分量(取決于折疊級自身)。此電流是由某一瞬 變行為產(chǎn)生的，且接著在穩(wěn)定狀態(tài)下所述電流減小到零。此雜散電流分量可破壞從單元 獲取的正確數(shù)據(jù)信息。在下文的分析中，將電路的穩(wěn)定狀態(tài)行為(由等式(4)描繪， 且被陳述為目標(biāo)行為)與由等式(6)描繪的行為進(jìn)行比較。
取決于節(jié)點910的充電或放電，可分析兩種情況。然而，為了簡單且不失一般性起 見，此處僅分析其屮節(jié)點910正在放電的情況。執(zhí)行放電所需的額外電流由晶體管220 供應(yīng)，且接著由鏡像連接晶體管120轉(zhuǎn)移到節(jié)點810。因此，等式(6)中的項",o為正， 從而具有使節(jié)點810放電的效應(yīng)。當(dāng)讀取"0" (Iedl<Iref)時，處于穩(wěn)定狀態(tài)的電路行為 將是使節(jié)點810放電，如等式4所描繪。在等式(6)中，其展示電流lwo有助于使此 節(jié)點放電。因此，在讀取"0"時，此電流不引起任何危險效應(yīng)，確切地說，讀取操作
受益于此雜散電流。相反，當(dāng)讀取"1" UeeH〉In:f)時，穩(wěn)定狀態(tài)行為(仍由等式(4)
描述)是使節(jié)點810充電，此由正電流差(Ieell-Iref)驅(qū)動。代替于此，如等式(6)所示， 節(jié)點810可由電流Ic，放電；如果此電流的值相對于電流差(Icell-Iref)來說為不可忽略，
那么這種情況發(fā)生。因此，項Icw?？筛淖冸娐返恼_行為當(dāng)Ic，大于差(Uu-Uf)時， 開始使節(jié)點810放電，且只有在節(jié)點910差不多要達(dá)到其穩(wěn)定狀態(tài)值(即，Ic9,Q〈(IceH-Iref))
時，節(jié)點810的電荷才可能正確地開始增多。因此，當(dāng)讀取"l"時，V咖信號在瞬變行 為開始時可能是不正確的且指示"o"狀態(tài)，且只有在雜散電流幾乎消失時才變?yōu)檎_。
因此，雜散電流的問題變得重要，尤其是在讀出放大器被設(shè)計成讀取單元電流與參
考電流之間的非常低的電流差時。實際上，在此情況下，電容性電流Ic，相對于此差來 說為不可忽略，從而導(dǎo)致不正確的數(shù)據(jù)采集，直到電容性電流IC9K)幾乎達(dá)到零值為止。
明確地說，所述問題涉及其中單元電流絕對值非常小的情況；作為直接結(jié)果，參考電流
9也將非常小，且因而所述兩個電流的差將非常小。
避免單元狀態(tài)的不正確讀取的一種方法是等待直到雜散電容性電流達(dá)到零值或幾乎零值為止。然而，等待此效應(yīng)所需的時間對于許多系統(tǒng)的所要讀取性能來說可能太長。
因此，在許多應(yīng)用中，將需要一種可減少或抵消雜散電容性電流對讀取存儲器單元的狀態(tài)的危險效應(yīng)(即使在此電流尚不可忽略或尚不為零時)的讀出放大器電路。

發(fā)明內(nèi)容
本申請案的本發(fā)明涉及用于讀取存儲器單元的狀態(tài)的讀取電路，其中將單元電流與參考電流進(jìn)行比較。在本發(fā)明的一個方面中，用于讀取存儲器單元的狀態(tài)的讀出放大器電路包含接收從存儲器單元得到的單元電流和從參考單元得到的參考電流的第一級，以及接收所述單元電流和所述參考電流的第二級。耦合到第一級和第二級的比較器提供輸出，所述輸出基于由第一級和第二級提供的電壓的差來指示存儲器單元的狀態(tài)，其中比較器所指示的狀態(tài)大體上不受第一級和第二級的瞬變行為所提供的電容性電流分量影響。
在本發(fā)明的另 一 方面中， 一 種用于讀取存儲器的電路包含具有狀態(tài)的存儲器單元、參考單元以及主電路，所述主電路耦合到所述存儲器單元和所述參考單元，并提供從存儲器單元得到的單元電流和從參考單元得到的參考電流。讀出放大器電路耦合到主電路，且提供指示存儲器單元的狀態(tài)的輸出，其中比較器所指示的狀態(tài)大體上不受讀出放大器電路的電路的瞬變行為所提供的電容性電流分量影響。
在本發(fā)明的另一方而中，提供一種用于使用讀出放大器電路來讀取存儲器單元的狀態(tài)的方法，所述方法包括提供接收從存儲器單元得到的單元電流和從參考單元得到的參考電流的第一級；以及提供接收所述單元電流和所述參考電流的第二級。提供來自比
較器的輸出，所述輸出基于由第 一 級和第二級提供的電壓的差來指示存儲器單元的狀態(tài)。比較器所指示的狀態(tài)大體上不受第一級和第二級的瞬變行為所提供的電容性電流分
量影響。
本發(fā)明提供 一 種用于讀取存儲器的讀出放大器電路，且所述讀出放大器電路通過甚至在瞬變/雜散電流尚不可忽略或尚不為零時抵消此電流對電路的影響，來允許甚至在瞬變和雜散電流對電路有影響的周期期間，也能快速且準(zhǔn)確地讀取存儲器單元的狀態(tài)。


圖1是現(xiàn)有技術(shù)的讀出放大器電路的示意圖；圖2是現(xiàn)有技術(shù)讀出放大器電路的另一實施例的示意圖；以及圖3是本發(fā)明的讀出放大器電路的示意圖。
具體實施例方式
本發(fā)明涉及從存儲器讀取數(shù)據(jù)，且更明確地說，涉及一種用于存儲器單元的讀取電路，其中將單元電流與參考電流進(jìn)行比較。呈現(xiàn)以下描述是為了使所屬領(lǐng)域的技術(shù)人員能夠制作和使用本發(fā)明，且以下描述是在專利申請案及其要求的上下文中提供的。對本文中所描述的優(yōu)選實施例以及一般原理和特征的各種修改對于所屬領(lǐng)域的技術(shù)人員來說將是顯而易見的。因此，本發(fā)明無意限于所展示的實施例，而是被賦予與本文中所描述的原理和特征一致的最寬范圍。
主要依據(jù)特定實施方案中所提供的特定電路來描述本發(fā)明。然而，所屬領(lǐng)域的技術(shù)人員將容易認(rèn)識到，此電路將在其它實施方案和應(yīng)用中有效地運作。
為了更明確地描述本發(fā)明的特征，請結(jié)合下文的論述來參看圖3。
圖3是本發(fā)明的讀出放大器系統(tǒng)30的示意圖。所述讀出放大器系統(tǒng)包含于用于讀取存儲器(例如非易失性存儲器)的電路結(jié)構(gòu)中；明確地說，將單元電流與參考電流進(jìn)行比較，以讀取存儲器單元的狀態(tài)。本發(fā)明描述一種用T讀出放大器的方案，其避免與現(xiàn)有技術(shù)實施方案的折疊級中的電容性電流分量有關(guān)的問題。所描述的晶體管是如圖3的實例中所示的p溝道或n溝道。
讀出放大器系統(tǒng)30包含單元存儲器陣列40和讀出放大器電路42。單元存儲器陣列40包含存儲器單元500和參考單元600。存儲器單元500存儲預(yù)期由讀出放大器電路42讀取的信息。存儲器單元500的漏極520通過位線530耦合到讀出放大器電路42。類似地，參考單元600的漏極620通過位線630耦合到讀出放大器電路。為了使單元500和600傳導(dǎo)其電流，必須使柵極510和610以及漏極520和620的電壓達(dá)到適宜的電壓值。明確地說，漏極電壓是由讀出放大器電路42使用由反相器310和410構(gòu)成的反饋配置來設(shè)置的。在替代實施例中，可使用其它方法來確保漏極電壓的正確極化。晶體管300具有在節(jié)點540處耦合到位線530的源極，且反相器310耦合到晶體管300的柵極。類似地，晶體管400具有在節(jié)點640處耦合到位線630的源極，且反相器410耦合到晶體管400的柵極。反相器310和410確保適宜的電壓值(例如，約l V)被設(shè)置于分別位于位線530和630的末端處的節(jié)點540和640上以及節(jié)點520和620上。
晶體管100具有連接到晶體管300的漏極的漏極，且晶體管100的源極連接到Vdd。類似地，晶體管200具有連接到晶體管400的漏極的漏極，且晶體管200的源極連接到Vdd。在本文中，讀出放大器電路42的"主電路"包含位于單元側(cè)的組件(從晶體管 100到晶體管300)，以及位于參考側(cè)的組件(從晶體管200到晶體管400)。
讀出放大器電路42具有兩個并聯(lián)折疊級，其中所述級彼此類似。晶體管IOO和200 用于向所述級提供電流。晶體管IOO與晶體管130和150成鏡像配置，使得晶體管100 的柵極連接到晶體管130和150的柵極。晶體管130是第一折疊級(或圖3的配置實例 中的"左邊級")的一部分，而晶體管150是第二折疊級(或圖3的配置實例中的"右 邊級")的一部分。類似地，晶體管200與晶體管230和250成鏡像配置，使得晶體管 200的柵極連接到晶體管230和250的柵極。晶體管230是第一級的一部分，而晶體管 250是第二折疊級的一部分。單元電流由晶體管130和150轉(zhuǎn)移到兩個折疊級，而參考 電流由晶體管230和250轉(zhuǎn)移到兩個折疊級。(左邊級和右邊級也可被視為整個單折疊 級的部分)。
在左邊級中，晶體管130的漏極耦合到以二極管配置連接的晶體管140的漏極。晶 體管140的柵極耦合到晶體管240的柵極，且晶體管240的漏極耦合到晶體管230的漏 極。傳遞柵極720 (具有選擇線710)耦合在節(jié)點820與830之間，所述節(jié)點分別提供 于晶體管130與140之間以及晶體管230與240之間。晶體管130和230的源極耦合到 Vdd ，而晶體管140和240的源極耦合到接地。
類似地，在電路的右邊級中，晶體管250的漏極耦合到以二極管配置連接的晶體管 260的漏極。晶體管260的柵極耦合到晶體管160的柵極，且晶體管160的漏極耦合到 晶體管150的漏極。傳遞柵極730 (具有選擇線710)耦合在節(jié)點930與920之間，所 述節(jié)點分別提供于晶體管150與160之問以及晶體管250與260之問。晶體管150和250 的源極耦合到Vdd ，而晶體管160和260的源極耦合到接地。
傳遞柵極700 (具有選擇線710)耦合在節(jié)點830與930之間。比較器1000使其輸 入端耦合于傳遞柵極700的任一側(cè)上(即耦合于節(jié)點830和930處)。比較器1000的輸 出提供滿幅信號，所述滿幅信號用于提供呈"1"或"0"形式的數(shù)字信息。舉例來說， 傳遞柵極可包含甶互補(bǔ)輸入連接的互補(bǔ)晶體管對，例如， 一個n溝道晶體管，其柵極作 為啟用信號710，且其漏極耦合到節(jié)點830且其源極耦合到節(jié)點930;以及一 p溝道晶 體管，其柵極作為啟用信號710的互補(bǔ)信號，且其漏極耦合到節(jié)點830且其源極耦合到 節(jié)點930。
在替代實施例中，可在電路中使用其它類型的晶體管。舉例來說，可使用PNP晶體 管來代替PMOS，且使用NPN來代替NMOS。在其它實施例中，在對電路連接作適當(dāng) 修改的情況下，可將n溝道品體管用于p溝道品體管，且反之亦然。
12說明書第9/10頁
在圖3中，將折疊方案加倍成兩個并聯(lián)級。電路的右邊折疊級(晶體管150、 160、 250和260)等效于圖2中所示的折疊級鏡像配置。因此，所述折疊級的瞬變行為仍由 等式(6)來描繪，且所述折疊級遭受針對圖2的方案而描述的相同問題。當(dāng)采用等式 (6)并代入正確的電流和電容時，用于節(jié)點930的等式變?yōu)?br> △4。 = +w(0-/re,,,J,)-/C92。 W]^ (7)
假設(shè)節(jié)點920在瞬變周期期間放電，那么當(dāng)從存儲器單元500讀取"0"狀態(tài)時， 圖3的電路的右邊級得益于雜散電流IC92Q。為了從存儲器單元正確地讀取"1"狀態(tài)， 電容性電流分量IC920應(yīng)相對于差(Ieell-Iref)來說為可忽略。
除來自主電路的連接被調(diào)換(即，提供于級的相對"側(cè)"上)以外，電路的并聯(lián)左 邊折疊級與右邊級相同。舉例來說，二極管連接式晶體管(左邊級中的晶體管140)接 收來自主電路的存儲器單元側(cè)的電流，而右邊級中的二極管連接式晶體管260接收來自 主電路的參考側(cè)的電流。當(dāng)代入正確的項時，可從等式(6)獲得用于輸出節(jié)點830的 等式，從而產(chǎn)生以下等式
類似于對圖2中的電路的分析，可分析折疊電路的左邊部分在其瞬變周期期間的行 為。為了簡單起見，僅在當(dāng)電容性分量IC82。為正時節(jié)點820正在放電的情況下提供此分 析。當(dāng)讀取"l"狀態(tài)(Icell>Iref)時，電流IC820與單元電流具有相同的符號，因此有助
于使節(jié)點830放電，直到電流Ic82o相對于電流差(UH"n)來說為不可忽略為止。最初， 可使節(jié)點830放電；在放電后，節(jié)點830可由電流差(Iret、Icell)正確地充電。類似于對 圖2的電路的闡釋，V。ut信號符號在左邊折疊級的瞬變行為開始時可能是不正確的，只 有在電容性電流分量Ic則小于電流差(WW時才變?yōu)檎_。
值得注意的是，折疊電路的兩個并聯(lián)級具有相反的行為例如，左邊級感測"1"
而無任何問題，而右邊級讀取"o"而無問題。本發(fā)明的電路將兩個折疊級合并在一起，
以利用其相反行為。這樣做時，整個電路的功能性從所述兩個級獲得最佳性能，從而抵消所述兩個級的缺陷。通過檢查用于V。ut的等式來展示此結(jié)果 1
C830 ( 9)
在此等式中，兩個項IC820和IC92Q表示對讀取操作的潛在干擾。如果兩個項IC820和 IC920以及兩個寄生電容值Q30和C93Q具有相同的值，那么兩個雜散電流分量將自行抵消。
因為兩個電容性電流分量僅取決于與節(jié)點820和920耦合的寄生電容值，所以通過本發(fā)
明的布局設(shè)計不難實現(xiàn)此目標(biāo)。如果左邊級與右邊級中的晶體管具有相同(或大體上相 同)的物理尺寸，且將電路布局實施為使得互連金屬包含相同(或大體上相同)的寄生
電容，那么兩個雜散電流IC82。和IC92。的值將相同(或大體上相同)，寄生電容C咖和 C咖的值也將相同。當(dāng)令C83fC93fC。ut時，用于V。ut的等式因此變?yōu)?br> (10)
等式(10)展/下僅單元側(cè)電流和參考側(cè)電流留下以確定V。ut電壓值和符號。因此，
輸出電壓不再取決于折疊級中的二極管連接式晶體管的瞬變行為所產(chǎn)生的電容性電流。 對于正確且準(zhǔn)確的讀取操作，不必等待此分量衰減到幾乎為零。代替地，甚至在折疊級 瞬變階段期間，也有可能執(zhí)行準(zhǔn)確的讀取操作。這與現(xiàn)有技術(shù)方案所需的時間相比，允 許電路以非?？斓姆绞綀?zhí)行讀取操作。此外，由于所述電路結(jié)構(gòu)，輸出信號相對于先前 方案而加倍。因此，相同電壓差較早地出現(xiàn)在比較器輸入處，其也允許比現(xiàn)有技術(shù)實施 方案快的讀取時間。
通過甚至在瞬變/雜散電流尚不可忽略或尚不為零時抵消此電流對電路的效應(yīng)，本發(fā) 明允許甚至在瞬變電流和雜散電流對電路有影響的周期期間，快速且準(zhǔn)確地讀取存儲器 單元的狀態(tài)。
盡管已根據(jù)所示的實施例而描述了本發(fā)明，但所屬領(lǐng)域的技術(shù)人員將容易認(rèn)識到， 可存在所述實施例的變化，且那些變化將在本發(fā)明的精祌和范圍內(nèi)。因此，所屬領(lǐng)域的 技術(shù)人員可在不脫離所附權(quán)利要求書的精神和范圍的情況下，作出許多修改。
權(quán)利要求
1.一種用于讀取存儲器單元狀態(tài)的讀出放大器電路，所述電路包括第一級，其接收從所述存儲器單元得到的單元電流和從參考單元得到的參考電流；第二級，其接收所述單元電流和所述參考電流；以及比較器，其耦合到所述第一級和所述第二級，所述比較器提供基于由所述第一級和所述第二級提供的電壓的差來指示所述存儲器單元狀態(tài)的輸出，其中所述比較器所指示的狀態(tài)大體上不受所述第一和第二級的瞬變行為所提供的電容性電流分量影響。
2. 根據(jù)權(quán)利要求1所述的讀出放大器電路，其中所述第一級和所述第二級關(guān)于所述電 容性電流分量而具有相反的行為，使得所述電容性電流分量在由所述比較器提供的 所述輸出中被抵消。
3. 根據(jù)權(quán)利要求1所述的讀出放大器電路，其中所述第二級以與所述第一級并聯(lián)的方 式而提供。
4. 根據(jù)權(quán)利要求1所述的讀出放大器電路，其中當(dāng)感測所述存儲器單元的第一狀態(tài) 時，所述第 一 級所提供的所述電壓不受所述電容性電流分量影響，且其中當(dāng)感測所 述存儲器單元的第二狀態(tài)時，所述第二級所提供的所述電壓不受所述電容性電流分 量影響，所述第二狀態(tài)不同于所述第一狀態(tài)。
5. 根據(jù)權(quán)利耍求1所述的讀出放大器電路，其進(jìn)一步包括主電路，所述主電路耦合到 所述存儲器單元且耦合到所述參考單元，且向所述第一和第二級提供所述單元電流 和所述參考電流。
6. 根據(jù)權(quán)利要求5所述的讀出放大器電路，其中所述第一級具有已相對于所述第二級 到所述主電路的連接而調(diào)換的到所述主電路的連接。
7. 根據(jù)權(quán)利要求6所述的讀出放大器電路，其中所述第一級包含接收來自所述主電路 的單元側(cè)的電流的二極管連接式晶體管，且所述第二級包含接收來自所述主電路的 參考側(cè)的電流的二極管連接式晶體管。
8. 根據(jù)權(quán)利要求5所述的讀出放大器電路，其中所述主電路的提供所述單元電流的晶 體管與所述第一級的第一晶體管和所述第二級的第一晶體管成鏡像配置，且其中所 述主電路的提供所述參考電流的晶體管與所述第一級的第二晶體管和所述第二級 的第二晶體管成鏡像配置。
9. 根據(jù)權(quán)利要求1所述的讀出放大器電路，其中所述電容性電流分量至少部分地由所 述第一級中的晶體管之間的節(jié)點的寄生電容且由所述第二級中的晶體管之間的節(jié) 點的寄生電容提供。
10. 根據(jù)權(quán)利要求1所述的讀出放大器電路，其中所述第一級的不同部分之間提供有傳 遞柵極，所述第二級的不同部分之間提供有傳遞柵極，且傳遞柵極連接所述第一級 與所述第二級。
11. 根據(jù)權(quán)利要求2所述的讀出放大器電路，其中所述第一級中的所述晶體管與所述第 二級中的晶體管具有大體上相同的物理尺寸。
12. 根據(jù)權(quán)利要求2所述的讀出放大器電路，其中所述第一級中的組件之間和所述第二 級中的組件之間的所述寄生電容大體上相同。
13. —種用于讀取存儲器的電路，所述電路包括具有狀態(tài)的存儲器單元； 參考單元；主電路，其耦合到所述存儲器單元和所述參考單元，所述主電路提供從所述存儲 器單元得到的單元電流和從所述參考單元得到的參考電流；以及讀出放大器電路，其耦合到所述主電路，且提供指示所述存儲器單元的所述狀態(tài) 的輸出，其屮比較器所指示的所述狀態(tài)大體上不受所述讀出放大器電路的電路的瞬 變行為所提供的電容性電流分量影響。
14. 根據(jù)權(quán)利要求13所述的電路，其中所述讀出放大器電路包含接收從所述存儲器單 元得到的單元電流和從參考單元得到的參考電流的第 一 級，以及接收所述單元電流 和所述參考電流的第二級。
15. 根據(jù)權(quán)利要求14所述的電路，其中所述讀出放大器電路包含比較器，所述比較器 提供基于由所述第 一 級和所述第二級提供的電壓的差來指示所述存儲器單元的所 述狀態(tài)的輸山，其中所述讀出放大器的輸出是基于由所述第一級和所述第二級提供 的所述電壓的差。
16. 根據(jù)權(quán)利要求15所述的電路，其中所述第一級和所述第二級相對于所述屯容性電 流分量而具有相反的行為，使得所述電容性電流分量在由所述比較器提供的所述輸 出中被抵消。
17. 根據(jù)權(quán)利要求14所述的電路，其中當(dāng)感測所述存儲器單元的第一狀態(tài)時，所述第 一級所提供的所述電壓不受電容性電流分量影響，且其中當(dāng)感測所述存儲器單元的 第二狀態(tài)時，所述第二級所提供的所述電壓不受電容性電流分量影響，所述第二狀態(tài)不同于所述第一狀態(tài)。
18. 根據(jù)權(quán)利要求14所述的電路，其中所述第一級具有已相對于所述第二級到所述主 電路的連接而調(diào)換的到所述主電路的連接。
19. 根據(jù)權(quán)利要求14所述的電路，其中所述主電路的提供所述單元電流的晶體管與所 述第一級的第一晶體管和所述第二級的第一晶體管成鏡像配置，且其中所述主電路 的提供所述參考電流的晶體管與所述第一級的第二晶體管和所述第二級的第二晶 體管成鏡像配置。
20. 根據(jù)權(quán)利要求13所述的電路，其中所述電容性電流分量至少部分地由所述第一級 中的晶體管之間的節(jié)點的寄生電容且由所述第二級中的晶體管之間的節(jié)點的寄生 電容提供。
21. —種用于使用讀出放大器電路來讀取存儲器單元的狀態(tài)的方法，所述方法包括-提供接收從所述存儲器單元得到的單元電流和從參考單元得到的參考電流的第 一級；提供接收所述單元電流和所述參考電流的第二級以及提供來自比較器的輸出，所述輸出基于由所述第一級和所述第二級提供的電壓的 差來指示所述存儲器單元的所述狀態(tài)，其屮所述比較器所指示的所述狀態(tài)大體上不 受所述第-和第二級的瞬變行為所提供的電容性電流分量影響。
22. 根據(jù)權(quán)利要求21所述的方法，其中所述第一級和所述第二級相對于所述電容性電 流分量而具有相反的行為，使得所述電容性電流分量在由所述比較器提供的所述輸 出中被抵消。
23. 根據(jù)權(quán)利要求21所述的方法，其中當(dāng)感測所述存儲器單元的第一狀態(tài)時，所述第 一級所提供的電壓不受電容性電流分量影響，且其中感測所述存儲器單元的第二 狀態(tài)時，所述第二級所提供的電壓不受電容性電流分量影響，所述第二狀態(tài)不問于 所述第一狀態(tài)。
24. 根據(jù)權(quán)利要求21所述的方法，其進(jìn)一步包括提供耦合到所述存儲器單元且耦合到所述參考單元的主電路，所述主電路向所述第一和第二級提供所述單元電流和所述 參考電流，其中所述第 一 級具有已相對于所述第二級到所述主電路的連接而調(diào)換的到所述主電路的連接。
25. 根據(jù)權(quán)利要求21所述的方法，其中所述電容性電流分量至少部分地由所述第一級 中的晶體管之間的節(jié)點的寄生電容且由所述第二級中的品體管之間的節(jié)點的寄生 電容提供。
全文摘要
本發(fā)明提供一種用于讀取存儲器單元的狀態(tài)的讀出放大器電路。在本發(fā)明的一個方面中，所述讀出放大器電路包含接收從所述存儲器單元得到的單元電流和從參考單元得到的參考電流的第一級，以及接收所述單元電流和所述參考電流的第二級。耦合到所述第一級和所述第二級的比較器提供基于由所述第一級和所述第二級提供的電壓的差來指示所述存儲器單元狀態(tài)的輸出，其中所述比較器所指示的狀態(tài)大體上不受所述第一和第二級的瞬變行為所提供的電容性電流分量影響。
文檔編號G11C7/06GK101681667SQ200880002070
公開日2010年3月24日 申請日期2008年1月15日 優(yōu)先權(quán)日2007年1月12日
發(fā)明者加布里埃萊·佩利, 洛倫佐·貝達(dá)里達(dá), 達(dá)維德·曼弗雷, 馬西米利亞諾·弗魯利奧 申請人:愛特梅爾公司