專(zhuān)利名稱(chēng)：電阻改變型存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電阻改變型存儲(chǔ)器。
背景技術(shù)：
電阻改變型存儲(chǔ)器，諸如MRAM(磁隨機(jī)存取存儲(chǔ)器)、ReRAM (阻性隨機(jī)存取存儲(chǔ)器)等，作為繼NAND型閃存之后的下一代非易 失性存儲(chǔ)器已引起了關(guān)注(參考，例如，第6,256,223號(hào)美國(guó)專(zhuān)利)。
通過(guò)使寫(xiě)電流流入例如作為存儲(chǔ)單元的電阻改變?cè)⒏淖兤?狀態(tài)(電阻值)，數(shù)據(jù)被寫(xiě)入電阻改變型存儲(chǔ)器。另外，通過(guò)使讀電 流流入電阻改變?cè)z測(cè)其電阻值，數(shù)據(jù)^皮讀出。讀電流的值被設(shè) 置得小于寫(xiě)電流的值。
用于評(píng)價(jià)非易失性存儲(chǔ)器性能的要素有干擾(disturb)和保持 能力(retention )。
干擾是指當(dāng)數(shù)據(jù)被讀和寫(xiě)時(shí)對(duì)存儲(chǔ)單元造成的擾動(dòng)(錯(cuò)誤的寫(xiě))， 保持能力是指存儲(chǔ)單元的數(shù)據(jù)保持期間。
順帶提一下，當(dāng)存儲(chǔ)單元被小型化時(shí)，因?yàn)椴季€電阻值和晶體管 的導(dǎo)通電阻值增加了，所以當(dāng)驅(qū)動(dòng)電壓具有預(yù)定值時(shí)，能夠流入到存 儲(chǔ)單元的寫(xiě)電流值減小了。
然而，寫(xiě)電流的值影響保持能力。即，當(dāng)寫(xiě)電流的值減小時(shí)，存 儲(chǔ)單元的數(shù)據(jù)保持期間通常被縮短了 。
另外，讀數(shù)據(jù)時(shí)施加到存儲(chǔ)單元上的電壓影響讀靈敏度。因而， 為了保持足夠的讀靈敏度，讀數(shù)據(jù)時(shí)施加到存儲(chǔ)單元上的電壓、即、 讀電流的值，不能被充分減小。
在此情況下，當(dāng)寫(xiě)電流的值如上所述#>減小時(shí)，因?yàn)閷?xiě)數(shù)據(jù)時(shí)施 加到存儲(chǔ)單元上的電壓被減小，所以讀數(shù)據(jù)時(shí)施加到存儲(chǔ)單元上的電
7壓與寫(xiě)數(shù)據(jù)時(shí)施加到存儲(chǔ)單元上的電壓之間的比率被減小了。
因此，當(dāng)寫(xiě)電流的值被減小時(shí)，容易發(fā)生讀干擾(read disturb )。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)方面的電阻改變型存儲(chǔ)器具有沿著第一方向延伸 的第一和第二驅(qū)動(dòng)線；沿著與第一方向交叉的第二方向延伸的第三驅(qū) 動(dòng)線； 一端與第三驅(qū)動(dòng)線相連接的第一電阻改變?cè)?；第一二極管， 具有與第一驅(qū)動(dòng)線相連接的陽(yáng)極和與第一電阻改變?cè)牧硪欢讼?br> 連接的陰極；第二二極管，具有與第一電阻改變?cè)牧硪欢讼噙B接 的陽(yáng)極和與第二驅(qū)動(dòng)線相連接的陰極；驅(qū)動(dòng)器/接收器(sinker)，將 寫(xiě)電流供給到第一電阻改變?cè)灰约皩?xiě)控制電路，其被配置為，當(dāng) 第 一數(shù)據(jù)被寫(xiě)入到第 一電阻改變?cè)r(shí)，使寫(xiě)電流按從第 一驅(qū)動(dòng)線到 第三驅(qū)動(dòng)線的方向流動(dòng)，并且當(dāng)笫二數(shù)據(jù)被寫(xiě)入到第 一 電阻改變?cè)?時(shí)，使寫(xiě)電流按從第三驅(qū)動(dòng)線到第二驅(qū)動(dòng)線的方向流動(dòng)。
本發(fā)明的一個(gè)方面的電阻改變型存儲(chǔ)器具有沿著第一方向延伸 的第一和第二驅(qū)動(dòng)線；沿著與第一方向交叉的第二方向延伸的第三和 第四驅(qū)動(dòng)線； 一端與第三驅(qū)動(dòng)線相連接的第一和第二電阻改變?cè)?一端與第四驅(qū)動(dòng)線相連接的第三和第四電阻改變?cè)?；第一齊納二極 管，具有與第一電阻改變?cè)牧硪欢讼噙B接的陽(yáng)極和與第一驅(qū)動(dòng)線 相連接的陰極；第二齊納二極管，具有與第二電阻改變?cè)牧硪欢?相連接的陽(yáng)極和與第二驅(qū)動(dòng)線相連接的陰極；第三齊納二極管，具有 與第三電阻改變?cè)牧硪欢讼噙B接的陽(yáng)極和與第一驅(qū)動(dòng)線相連接 的陰極；第四齊納二極管，具有與第四電阻改變?cè)牧硪欢讼噙B接 的陽(yáng)極和與第二驅(qū)動(dòng)線相連接的陰極；驅(qū)動(dòng)器/接收器，將寫(xiě)電流供給 到第一電阻改變?cè)?；以及?xiě)控制電路，其被配置為，當(dāng)?shù)谝粩?shù)據(jù)被 寫(xiě)入到第一電阻改變?cè)r(shí)，使寫(xiě)電流按從第一驅(qū)動(dòng)線到第三驅(qū)動(dòng)線 的方向流動(dòng)，并且當(dāng)?shù)诙?shù)據(jù)^L寫(xiě)入到第一電阻改變?cè)r(shí)，使寫(xiě)電 流按從第三驅(qū)動(dòng)線到第一驅(qū)動(dòng)線的方向流動(dòng)。當(dāng)?shù)谝缓偷诙?shù)據(jù)被寫(xiě) 入到第一電阻改變?cè)r(shí)，寫(xiě)控制電路使第二驅(qū)動(dòng)線浮置。寫(xiě)電流被設(shè)置成這樣的值使得當(dāng)?shù)谝粩?shù)據(jù)被寫(xiě)入到第一電阻改變?cè)r(shí)，讓 施加到第一齊納二極管的電壓等于或大于該第一齊納二極管的齊納 電壓而施加到第三齊納二極管的電壓小于該第三齊納二極管齊納電 壓，以及當(dāng)?shù)诙?shù)據(jù);陂寫(xiě)入到第 一 電阻改變?cè)r(shí)讓施加到第四齊納 二極管的電壓小于第四齊納二極管的齊納電壓。


圖1為表示本發(fā)明的第一基本結(jié)構(gòu)的視圖2為表示本發(fā)明的第二基本結(jié)構(gòu)的視圖3為表示本發(fā)明的第三基本結(jié)構(gòu)的視圖4為表示本發(fā)明的第四基本結(jié)構(gòu)的視圖5為表示本發(fā)明的第五基本結(jié)構(gòu)的視圖6為表示本發(fā)明的第六基本結(jié)構(gòu)的視圖7為表示本發(fā)明的第七基本結(jié)構(gòu)的視圖8為表示本發(fā)明的第八基本結(jié)構(gòu)的視圖9為表示第一實(shí)施例的電阻改變型存儲(chǔ)器的視圖IO為表示寫(xiě)控制電路的視圖11為表示譯碼器的視圖12為表示第一實(shí)施例的電阻改變型存儲(chǔ)器的視圖13為表示寫(xiě)控制電路的視圖14為表示譯碼器的視圖15為表示存儲(chǔ)單元陣列的詳細(xì)視圖16為表示寫(xiě)入"l"時(shí)電流路徑的視圖17為表示寫(xiě)入"0"時(shí)電流路徑的^f見(jiàn)圖18為表示寫(xiě)入"l"時(shí)電流路徑的視圖19為表示寫(xiě)入"0"時(shí)電流路徑的^L圖20為表示器件結(jié)構(gòu)的第一示例的視圖21為表示器件結(jié)構(gòu)的第二示例的視圖22為表示器件結(jié)構(gòu)的第三示例的視9圖23為表示器件結(jié)構(gòu)的第四示例的視圖24為表示器件結(jié)構(gòu)的第五示例的視圖25為表示第二實(shí)施例的電阻改變型存儲(chǔ)器的視圖26為表示存儲(chǔ)單元陣列的詳細(xì)視圖27為表示寫(xiě)入"1，，時(shí)電流路徑的視圖28為表示寫(xiě)入"O"時(shí)電流路徑的視圖29為表示寫(xiě)入"l"時(shí)電流路徑的視圖30為表示寫(xiě)入"0"時(shí)電流路徑的視圖31為表示器件結(jié)構(gòu)的第一示例的視圖32為表示器件結(jié)構(gòu)的第二示例的視圖33為表示磁阻效應(yīng)元件的基本結(jié)構(gòu)的視圖；以及
圖34為表示電阻改變?cè)幕窘Y(jié)構(gòu)的視圖。
具體實(shí)施例方式
以下結(jié)合附圖詳細(xì)說(shuō)明本發(fā)明的一個(gè)方面的電阻改變型存儲(chǔ)器。 l.概要
本發(fā)明提出下列兩種單元陣列結(jié)構(gòu)作為交叉點(diǎn)型單元陣列的修 改結(jié)構(gòu)。
(1) 第一單元陣列結(jié)構(gòu)(第一到第六基本結(jié)構(gòu)) 兩個(gè)二極管，沿彼此相反的方向布置，與一個(gè)第一電阻改變?cè)?br> 相連接。
當(dāng)?shù)?一數(shù)據(jù)被寫(xiě)入電阻改變?cè)r(shí)，使寫(xiě)電流正向流到兩個(gè)二極 管中的一個(gè)，并且當(dāng)?shù)诙?shù)據(jù)被寫(xiě)入時(shí)，使寫(xiě)電流正向流到兩個(gè)二極 管中的另一個(gè)。
(2) 第二單元陣列結(jié)構(gòu)(第七到第八基本結(jié)構(gòu)) 電阻改變?cè)妄R納二極管，其彼此被串聯(lián)連接，被配置于彼此
交叉的驅(qū)動(dòng)線的每個(gè)中的交叉部分中。 使寫(xiě)電流流動(dòng)以滿(mǎn)足下列條件
使施加于與所選擇的電阻改變?cè)噙B接的齊納二極管上的電壓等于或大于該齊納二極管的齊納電壓并且使施加于與未選擇的電 阻改變?cè)噙B接的齊納二極管上的電壓小于該齊納二極管的齊納 電壓。
潛行電流(sneak current)，所以當(dāng)寫(xiě)電流增加時(shí)可以抑制寫(xiě)干擾 (write disturb )。
因此，根據(jù)本發(fā)明所述，干擾和保持能力可以通過(guò)增加寫(xiě)電流被 同時(shí)改善。
2.基本結(jié)構(gòu)
下面說(shuō)明本發(fā)明的基本結(jié)構(gòu)。 (1)第一基本結(jié)構(gòu)
圖l表示了本發(fā)明的電阻改變型存儲(chǔ)器的第一基本結(jié)構(gòu)。 第一和第二驅(qū)動(dòng)線L1、 L2沿第一方向延伸，第三驅(qū)動(dòng)線L3沿
與第一方向交叉的第二方向延伸。第一和第二方向例如為相互正交的方向。
第三驅(qū)動(dòng)線L3為位線和字線其中之一。
當(dāng)?shù)谌?qū)動(dòng)線L3為位線時(shí)，第一和第二驅(qū)動(dòng)線L1、 L2分別為 字線。而當(dāng)?shù)谌?qū)動(dòng)線L3為字線時(shí)，第一和第二驅(qū)動(dòng)線L1、 L2分 別為位線。
電阻改變?cè)﨧C的一端^^連接到第三驅(qū)動(dòng)線L3。
電阻改變?cè)﨧C包括通過(guò)自旋注入寫(xiě)入制成的磁阻元件和 通過(guò)電流方向來(lái)控制寫(xiě)數(shù)據(jù)的相變?cè)取?br> 第一二極管Dl的陽(yáng)極被連接到第一驅(qū)動(dòng)線Ll，其陰極被連接 到電阻改變?cè)﨧C的另一端。第二二極管D2的陽(yáng)極被連接到電阻 改變?cè)﨧C的另一端，其陰極被連接到第二驅(qū)動(dòng)線L2。
驅(qū)動(dòng)器/接收器DS被分別連接到第一和第二驅(qū)動(dòng)線Ll和L2， 并且驅(qū)動(dòng)器/接收器DS同樣被連接到第三驅(qū)動(dòng)線L3。這些元件在寫(xiě) 數(shù)據(jù)時(shí)向電阻改變?cè)﨧C供給寫(xiě)電流。
當(dāng)?shù)?一數(shù)據(jù)被寫(xiě)入電阻改變?cè)﨧C時(shí)，寫(xiě)控制電路CNT使寫(xiě)電流按從第一驅(qū)動(dòng)線Ll到第三驅(qū)動(dòng)線L3的方向流動(dòng)，并且當(dāng)?shù)诙?shù) 據(jù)被寫(xiě)入到電阻改變?cè)﨧C時(shí)，寫(xiě)控制電路CNT使寫(xiě)電流按第三 驅(qū)動(dòng)線L3到第二驅(qū)動(dòng)線L2的方向流動(dòng)。
當(dāng)二進(jìn)制數(shù)據(jù)被存儲(chǔ)到電阻改變?cè)﨧C時(shí)，第一數(shù)據(jù)例如為 "1",而第二數(shù)據(jù)例如為"0"。然而，多級(jí)數(shù)據(jù)(multi-level data )諸 如三進(jìn)制數(shù)據(jù)或更多進(jìn)制數(shù)據(jù)也可以被存儲(chǔ)到電阻改變?cè)﨧C。
(2) 第二基本結(jié)構(gòu)
圖2表示了本發(fā)明的電阻改變型存儲(chǔ)器的第二基本結(jié)構(gòu)。 第二基本結(jié)構(gòu)與第一基本結(jié)構(gòu)的不同之處在于連接到第一和第
二驅(qū)動(dòng)線Ll和L2的驅(qū)動(dòng)器At妄收器的配置方式與第一基本結(jié)構(gòu)中的不同。
第一和第二驅(qū)動(dòng)線L1、 L2沿第一方向延伸，第三驅(qū)動(dòng)線L3沿 與第一方向交叉的第二方向延伸。第一和第二方向例如為相互正交的 方向。
電阻改變?cè)﨧C的一端被連接到第三驅(qū)動(dòng)線L3。
第一二極管Dl的陽(yáng)極被連接到第一驅(qū)動(dòng)線Ll，其陰極被連接 到電阻改變?cè)﨧C的另一端。第二二極管D2的陽(yáng)極凈皮連接到電阻 改變?cè)﨧C的另一端，其陰極被連接到第二驅(qū)動(dòng)線L2。
驅(qū)動(dòng)器DRV被連接到第一驅(qū)動(dòng)線Ll，接收器SK被連接到第二 驅(qū)動(dòng)線L2。另外，驅(qū)動(dòng)器/接收器DS被連接到第三驅(qū)動(dòng)線L3。這些 元件在寫(xiě)數(shù)據(jù)時(shí)向電阻改變?cè)﨧C供給寫(xiě)電流。
當(dāng)?shù)谝粩?shù)據(jù)^l寫(xiě)入到電阻改變?cè)﨧C時(shí)，寫(xiě)控制電路CNT使 寫(xiě)電流按從第一驅(qū)動(dòng)線Ll到第三驅(qū)動(dòng)線L3的方向流動(dòng)，并且當(dāng)?shù)诙?數(shù)據(jù)被寫(xiě)入到電阻改變?cè)﨧C時(shí)，寫(xiě)控制電路CNT使寫(xiě)電流按從 第三驅(qū)動(dòng)線L3到第二驅(qū)動(dòng)線L2的方向流動(dòng)。
(3) 第三基本結(jié)構(gòu)
圖3表示了本發(fā)明的電阻改變型存儲(chǔ)器的第三基本結(jié)構(gòu)。 第三基本結(jié)構(gòu)與第 一基本結(jié)構(gòu)的不同之處也在于連接到第 一和 第二驅(qū)動(dòng)線Ll和L2的驅(qū)動(dòng)器/接收器的配置方式與第一基本結(jié)構(gòu)中的不同。
第一和第二驅(qū)動(dòng)線L1、 L2沿第一方向延伸，第三驅(qū)動(dòng)線L3沿 與第一方向交叉的第二方向延伸。第一和第二方向例如為相互正交的 方向。
電阻改變?cè)﨧C的一端被連接到第三驅(qū)動(dòng)線L3。
第一二極管Dl的陽(yáng)極被連接到第一驅(qū)動(dòng)線Ll，其陰極被連接 到電阻改變?cè)﨧C的另一端。第二二極管D2的陽(yáng)極被連接到電阻 改變?cè)﨧C的另一端，其陰極被連接到第二驅(qū)動(dòng)線L2。
驅(qū)動(dòng)器DRV被連接到第一和第二驅(qū)動(dòng)線Ll、 L2的一端。接收 器SK被連接到第一和第二驅(qū)動(dòng)線L1、 L2的另一端。驅(qū)動(dòng)器/接收器 DS被連接到第三驅(qū)動(dòng)線L3。這些元件在寫(xiě)數(shù)據(jù)時(shí)向電阻改變?cè)?MC供給寫(xiě)電流。
當(dāng)?shù)谝粩?shù)據(jù)被寫(xiě)入到電阻改變?cè)﨧C時(shí)，寫(xiě)控制電路CNT使 寫(xiě)電流按從第一驅(qū)動(dòng)線Ll到第三驅(qū)動(dòng)線L3的方向流動(dòng)，當(dāng)?shù)诙?shù)據(jù) 被寫(xiě)入到電阻改變?cè)﨧C時(shí)，寫(xiě)控制電路CNT使寫(xiě)電流按從第三 驅(qū)動(dòng)線L3到第二驅(qū)動(dòng)線L2的方向流動(dòng)。
(4)第四基本結(jié)構(gòu)
圖4表示了本發(fā)明的電阻改變型存儲(chǔ)器的第四基本結(jié)構(gòu)。
第四基本結(jié)構(gòu)與第 一基本結(jié)構(gòu)的不同之處在于連接到第三驅(qū)動(dòng)
線L3的驅(qū)動(dòng)器/接收器的配置方式與第一基本結(jié)構(gòu)中的不同。
第一和第二驅(qū)動(dòng)線L1、 L2沿第一方向延伸，第三驅(qū)動(dòng)線L3沿
與第一方向交叉的第二方向延伸。第一和第二方向例如為相互正交的方向。
電阻改變?cè)﨧C的一端被連接到第三驅(qū)動(dòng)線L3。 第一二極管Dl的陽(yáng)極被連接到第一驅(qū)動(dòng)線Ll，其陰極被連接 到電阻改變?cè)﨧C的另一端。第二二極管D2的陽(yáng)極被連接到電阻 改變?cè)﨧C的另一端，其陰極被連接到第二驅(qū)動(dòng)線L2。
驅(qū)動(dòng)器/接收器DS被連接到第一和第二驅(qū)動(dòng)線Ll、 L2。驅(qū)動(dòng)器 DRV被連接到第三驅(qū)動(dòng)線L3的一端，接收器SK被連接到第三驅(qū)動(dòng)
13線L3的另一端。這些元件在寫(xiě)數(shù)據(jù)時(shí)向電阻改變?cè)﨧C供給寫(xiě)電 流。
當(dāng)?shù)谝粩?shù)據(jù)^f皮寫(xiě)入到電阻改變?cè)﨧C時(shí)，寫(xiě)控制電路CNT使 寫(xiě)電流按從第一驅(qū)動(dòng)線Ll到第三驅(qū)動(dòng)線L3的方向流動(dòng)，當(dāng)?shù)诙?shù)據(jù) 被寫(xiě)入到電阻改變?cè)﨧C時(shí)，寫(xiě)控制電路CNTM吏寫(xiě)電流按從第三 驅(qū)動(dòng)線L3到第二驅(qū)動(dòng)線L2的方向流動(dòng)。
(5) 第五基本結(jié)構(gòu)
圖5表示了本發(fā)明的電阻改變型存儲(chǔ)器的第五基本結(jié)構(gòu)。
第五基本結(jié)構(gòu)與第二基本結(jié)構(gòu)的不同之處在于連接到第三驅(qū)動(dòng)
線L3的驅(qū)動(dòng)器/接收器的配置方式與第二基本結(jié)構(gòu)中的不同。
第一和第二驅(qū)動(dòng)線L1、 L2沿第一方向延伸，第三驅(qū)動(dòng)線L3沿
與第一方向交叉的第二方向延伸。第一和第二方向例如為相互正交的方向。
電阻改變?cè)﨧C的一端被連接到第三驅(qū)動(dòng)線L3。
第一二極管Dl的陽(yáng)極被連接到第一驅(qū)動(dòng)線Ll,其陰極被連接 到電阻改變?cè)﨧C的另 一端。第二二極管D2的陽(yáng)極被連接到電阻 改變?cè)﨧C的另一端，其陰極被連接到第二驅(qū)動(dòng)線L2。
驅(qū)動(dòng)器DRV被連接到第一驅(qū)動(dòng)線Ll，接收器SK被連接到第二 驅(qū)動(dòng)線L2。另外，驅(qū)動(dòng)器DRV被連接到第三驅(qū)動(dòng)線L3的一端，接 收器SK被連接到第三驅(qū)動(dòng)線L3的另一端。這些元件在寫(xiě)數(shù)據(jù)時(shí)向 電阻改變?cè)﨧C供給寫(xiě)電流。
當(dāng)?shù)谝粩?shù)據(jù)4皮寫(xiě)入到電阻改變?cè)﨧C時(shí)，寫(xiě)控制電路CNT使 寫(xiě)電流按從第一驅(qū)動(dòng)線Ll到第三驅(qū)動(dòng)線L3的方向流動(dòng)，當(dāng)?shù)诙?shù)據(jù) 被寫(xiě)入到電阻改變?cè)﨧C時(shí)，寫(xiě)控制電路CNT使寫(xiě)電流按從第三 驅(qū)動(dòng)線L3到第二驅(qū)動(dòng)線L2的方向流動(dòng)。
(6) 第六基本結(jié)構(gòu)
圖6表示了本發(fā)明的電阻改變型存儲(chǔ)器的第六基本結(jié)構(gòu)。 第六基本結(jié)構(gòu)與第三基本結(jié)構(gòu)的不同之處在于連接到第三驅(qū)動(dòng) 線L3的驅(qū)動(dòng)器/接收器的配置方式與第三基本結(jié)構(gòu)中的不同。第一和第二驅(qū)動(dòng)線L1、 L2沿第一方向延伸，第三驅(qū)動(dòng)線L3沿 與第一方向交叉的第二方向延伸。第一和第二方向例如為相互正交的 方向。
電阻改變?cè)﨧C的一端被連接到第三驅(qū)動(dòng)線L3。 第一二極管Dl的陽(yáng)極被連接到第一驅(qū)動(dòng)線Ll，其陰極被連接 到電阻改變?cè)﨧C的另一端。第二二極管D2的陽(yáng)極被連接到電阻 改變?cè)﨧C的另一端，其陰極被連接到第二驅(qū)動(dòng)線L2。
驅(qū)動(dòng)器DRV被連接到第一和第二驅(qū)動(dòng)線Ll、 L2的一端。接收 器SK被連接到第一和第二驅(qū)動(dòng)線Ll、 L2的另一端。另外，驅(qū)動(dòng)器 DRV被連接到第三驅(qū)動(dòng)線L3的一端，接收器SK被連接到第三驅(qū)動(dòng) 線L3的另一端。這些元件在寫(xiě)數(shù)據(jù)時(shí)向電阻改變?cè)﨧C供給寫(xiě)電 流。
當(dāng)?shù)谝粩?shù)據(jù)被寫(xiě)入到電阻改變?cè)﨧C時(shí)，寫(xiě)控制電路CNT使 寫(xiě)電流按從第 一驅(qū)動(dòng)線Ll到第三驅(qū)動(dòng)線L3的方向流動(dòng)，當(dāng)?shù)诙?shù)據(jù) -陂寫(xiě)入到電阻改變?cè)﨧C時(shí)，寫(xiě)控制電路CN1M吏寫(xiě)電流按從第三 驅(qū)動(dòng)線L3到第二驅(qū)動(dòng)線L2的方向流動(dòng)。 (7)第七基本結(jié)構(gòu)
圖7表示了本發(fā)明的電阻改變型存儲(chǔ)器的第七基本結(jié)構(gòu)。
第七基本結(jié)構(gòu)涉及利用齊納二極管執(zhí)行的雙向通電 (bidirectional energizatoin )的寫(xiě)技術(shù)。
第一和第二驅(qū)動(dòng)線L1、 L2沿第一方向延伸，第三和第四驅(qū)動(dòng)線 L3、 L4沿與第一方向交叉的第二方向延伸。第一和第二方向例如為 相互正交的方向。
當(dāng)?shù)谝缓偷诙?qū)動(dòng)線L1、 L2為字線時(shí)，第三和第四驅(qū)動(dòng)線L3、 L4為位線。而當(dāng)?shù)谝缓偷诙?qū)動(dòng)線L1、 L2為位線時(shí)，第三和第四驅(qū) 動(dòng)線L3、 L4為字線。
第一和第二電阻改變?cè)﨧C1、 MC2的一端被連接到第三驅(qū)動(dòng) 線L3，第三和第四電阻改變?cè)﨧C3、 MC4的一端被連接到第四驅(qū) 動(dòng)線L4。第一齊納二極管ZD1的陽(yáng)極被連接到第一電阻改變?cè)﨧CI 的另一端，其陰極被連接到第一驅(qū)動(dòng)線LI,第二齊納二極管ZD2的 陽(yáng)極被連接到第二電阻改變?cè)﨧C2的另一端，其陰極被連接到第 二驅(qū)動(dòng)線L2。
第三齊納二極管ZD3的陽(yáng)極被連接到第三電阻改變?cè)﨧C3 的另一端，其陰極被連接到第一驅(qū)動(dòng)線Ll,第四齊納二極管ZD4的 陽(yáng)極被連接到第四電阻改變?cè)﨧C4的另一端，其陰極被連接到第 二驅(qū)動(dòng)線L2。
電阻改變?cè)﨧C1到MC4包括》茲阻元件、相變?cè)取?br> 驅(qū)動(dòng)器/接收器DS分別被連接到第一和第二驅(qū)動(dòng)線Ll、 L2,并 且驅(qū)動(dòng)器/接收器DS同樣分別被連接到第三和第四驅(qū)動(dòng)線L3、 L4。 這些元件在寫(xiě)數(shù)據(jù)時(shí)將寫(xiě)電流供給到第一電阻改變?cè)﨧C1。
當(dāng)?shù)谝粩?shù)據(jù)被寫(xiě)入到第一電阻改變?cè)﨧C1時(shí)，寫(xiě)控制電路 CNT使寫(xiě)電流按從第一驅(qū)動(dòng)線Ll到第三驅(qū)動(dòng)線L3的方向流動(dòng)，當(dāng) 第二數(shù)據(jù)被寫(xiě)入到第一電阻改變?cè)﨧C1時(shí)，寫(xiě)控制電路CNT使寫(xiě) 電流按從第三驅(qū)動(dòng)線L3到第一驅(qū)動(dòng)線Ll的方向流動(dòng)。
將寫(xiě)電流設(shè)置為這樣的值使得當(dāng)?shù)?一數(shù)據(jù)被寫(xiě)入到電阻改變?cè)?件MC1時(shí)，讓施加到第一齊納二極管ZD1的電壓等于或大于其齊納 電壓而施加到第二和第三齊納二極管ZD2、 ZD3的電壓小于其齊納電 壓，以及當(dāng)?shù)诙?shù)據(jù)4皮寫(xiě)入到電阻改變?cè)﨧C1時(shí)，讓施加到第四 齊納二極管ZD4的電壓小于其齊納電壓。
當(dāng)二進(jìn)制數(shù)據(jù)被存儲(chǔ)到電阻改變?cè)﨧C1時(shí)，第一數(shù)據(jù)例如為 "1",而第二數(shù)據(jù)例如為"0"。然而，多級(jí)數(shù)據(jù)諸如三進(jìn)制數(shù)據(jù)或更多 進(jìn)制數(shù)據(jù)也可以被存儲(chǔ)到電阻改變?cè)﨧C1。 (8)第八基本結(jié)構(gòu)
圖8表示了本發(fā)明的電阻改變型存儲(chǔ)器的第八基本結(jié)構(gòu)。 第八基本結(jié)構(gòu)與第七基本結(jié)構(gòu)的不同之處在于連接到第一到第
四驅(qū)動(dòng)線Ll到L4的驅(qū)動(dòng)器/接收器的配置方式與第七基本結(jié)構(gòu)中的不同。第一和第二驅(qū)動(dòng)線L1、 L2沿第一方向延伸，第三和第四驅(qū)動(dòng)線 L3、 L4沿與第一方向交叉的第二方向延伸。第一和第二方向例如為 相互正交的方向。
第一和第二電阻改變?cè)﨧C1、 MC2的一端被連接到第三驅(qū)動(dòng) 線L3，第三和第四電阻改變?cè)﨧C3、 MC4的一端被連接到第四驅(qū) 動(dòng)線L4。
第一齊納二極管ZD1的陽(yáng)極被連接到第一電阻改變?cè)﨧C1 的另一端，其陰極被連接到第一驅(qū)動(dòng)線Ll，第二齊納二極管ZD2的 陽(yáng)極#>連接到第二電阻改變?cè)﨧C2的另一端，其陰極被連接到第 二驅(qū)動(dòng)線L2。
第三齊納二極管ZD3的陽(yáng)極被連接到第三電阻改變?cè)﨧C3 的另一端，其陰極被連接到第一驅(qū)動(dòng)線Ll，第四齊納二極管ZD4的 陽(yáng)極4皮連接到第四電阻改變?cè)﨧C4的另一端，其陰極被連接到第 二驅(qū)動(dòng)線L2。
驅(qū)動(dòng)器DRV被連接到第一和第二驅(qū)動(dòng)線Ll、 L2的一端，接收 器SK被連接到第一和第二驅(qū)動(dòng)線L1、 L2的另一端。另外，驅(qū)動(dòng)器/ 接收器DS被連接到第三和第四驅(qū)動(dòng)線L3、 L4的一端。這些元件在 寫(xiě)數(shù)據(jù)時(shí)將寫(xiě)電流供給到第 一 電阻改變?cè)﨧C1 。
當(dāng)?shù)谝粩?shù)據(jù)被寫(xiě)入到第一電阻改變?cè)﨧C1時(shí)，寫(xiě)控制電路 CNT使寫(xiě)電流按從第一驅(qū)動(dòng)線Ll到第三驅(qū)動(dòng)線L3的方向流動(dòng)，當(dāng) 第二數(shù)據(jù)被寫(xiě)入到第一電阻改變?cè)﨧C1時(shí)，寫(xiě)控制電路CNT使寫(xiě) 電流按從第三驅(qū)動(dòng)線L3到第一驅(qū)動(dòng)線Ll的方向流動(dòng)。
寫(xiě)電流被設(shè)置為這樣的值使得當(dāng)?shù)?一數(shù)據(jù)被寫(xiě)入到電阻改變?cè)?件MC1時(shí)，讓施加到第一齊納二極管ZD1的電壓等于或大于其齊納 電壓而施加到第二和第三齊納二極管ZD2、 ZD3的電壓小于其齊納電 壓，以及當(dāng)?shù)诙?shù)據(jù)被寫(xiě)入到電阻改變?cè)﨧C1時(shí)，讓施加到第四 齊納二極管ZD4的電壓小于其齊納電壓。 (9)結(jié)論
根據(jù)第一到第八基本結(jié)構(gòu)，因?yàn)榉乐沽藵撔须娏?，所以可以避免由于?xiě)干擾引起的錯(cuò)誤的寫(xiě)。
另外，根據(jù)這些基本結(jié)構(gòu)，因?yàn)橥瑫r(shí)防止讀數(shù)據(jù)時(shí)引起的潛行電 流，所以當(dāng)讀數(shù)據(jù)時(shí)也改善了靈敏度。
3.實(shí)施例
下面"^兌明本發(fā)明的實(shí)施例。
在下述說(shuō)明中，省略了讀電路部分以使根據(jù)本發(fā)明所述的寫(xiě)電路 能易于被理解。
(1)第一實(shí)施例 A-電路酉己置C第一示例)
該電路表示了第二基本結(jié)構(gòu)的具體配置(圖2)。
圖9到ll表示了本發(fā)明的電阻改變型存儲(chǔ)器的寫(xiě)電路。
存儲(chǔ)單元陣列11包括多個(gè)存儲(chǔ)單元。為了簡(jiǎn)單起見(jiàn)，這里表示
了四個(gè)存儲(chǔ)單元MC1、 MC2、 MC3、 MC4。
存儲(chǔ)單元MC1、 MC2、 MC3、 MC4為電阻改變?cè)?沿第一方向延伸的字線WLla、 WLlb、 WL2a、 WL2b被布置
于存儲(chǔ)單元陣列11上。字線WLla、 WLlb組成字線對(duì)并與存儲(chǔ)單元
MC1、 MC3相對(duì)應(yīng)地布置。同樣，字線WL2a、 WL2b組成字線對(duì)并
與存儲(chǔ)單元MC2、 MC4相對(duì)應(yīng)地布置。
字線WLla、 WL2a的一端通過(guò)字線選擇器12被連接到字線驅(qū)
動(dòng)器13。字線WLlb、 WL2b的一端被i殳置為例如開(kāi)路狀態(tài)(不與任
何部件連接)。
字線選擇器12包括柵極被輸入控制信號(hào)Axw<s>、 Axw〈s+^的 P溝道MOS晶體管Pl、 P2。字線驅(qū)動(dòng)器13包括柵極被輸入控制信 號(hào)SRCw的P溝道MOS晶體管P3。
電流源I1產(chǎn)生寫(xiě)電流。
另外，字線WLlb、 WL2b的另一端通過(guò)字線選擇器14被連接 到字線接收器15。字線WLla、 WL2a的另一端被設(shè)置為例如開(kāi)路狀 態(tài)。
字線選擇器14包括柵極^皮輸入控制信號(hào)Axe〈s、Axe〈s+l〉的N
18溝道MOS晶體管Nl、 N2。字線接收器15包括柵極被輸入控制信號(hào) SNKe的N溝道MOS晶體管N3。
另外，沿與第一方向交叉的第二方向延伸的位線BL1、 BL2被 布置于存儲(chǔ)單元陣列11上。位線BL1與存儲(chǔ)單元MC1、 MC2相對(duì) 應(yīng)地布置，并且，位線BL2與存儲(chǔ)單元MC3、 MC4相對(duì)應(yīng)地布置。
位線BL1、 BL2的一端通過(guò)位線選擇器16被連接到位線驅(qū)動(dòng)器 /接收器17。位線BL1、 BL2的另 一端被設(shè)置為例如開(kāi)路狀態(tài)。
位線選擇器16包括柵極被輸入控制信號(hào)AypO、Ayp〈t+l〉的P 溝道MOS晶體管P4、 P5，以及柵極被輸入控制信號(hào)Ayn<t>、 AyiKt+l〉的N溝道MOS晶體管N4、 N5。
字線驅(qū)動(dòng)器/接收器17包括柵極被輸入控制信號(hào)SRCn的P溝 .道MOS晶體管P6，以及柵極被輸入控制信號(hào)SNKn的N溝道晶體 管N6。
電流源12產(chǎn)生寫(xiě)電流。
圖10的寫(xiě)控制電路18產(chǎn)生控制信號(hào)SRCw、 SRCn、 SNKn、 SNKe。另外，圖11的譯碼器19產(chǎn)生控制信號(hào)(譯碼信號(hào))Axw<s>、 <s+l>; Ayp<t>、 <t+l>; Ayn<t>、 <t+l>; Axe<s>、 <s+l>。
B.電路配置(第二示例)
該電路表示了第三基本結(jié)構(gòu)的具體配置(圖3)。
圖12到14表示了本發(fā)明的電阻改變型存儲(chǔ)器的寫(xiě)電路。
與第一示例相比，第二示例的特征在于字線選擇器12、 14。因
為除了字線選擇器12、 14以外的配置與第一示例相同，所以以下將
只說(shuō)明字線選擇器12、 14。
字線WLla、 WL2a、 WLlb、 WL2b的一端通過(guò)字線選擇器12
被連接到字線驅(qū)動(dòng)器13。
字線選擇器12包括柵極被輸入控制信號(hào)Axwa<s>、 Axwb<s>、
Axwa<s+1>、 Axwb〈s+1〉的P溝道MOS晶體管Pla、 Plb、 P2a、 P2b。 另外，字線WLla、 WL2a、 WLlb、 WL2b的另一端通過(guò)字線
選擇器14被連接到字線接收器15。字線選擇器14包括4冊(cè)極^皮輸入控制信號(hào)Axea<s>、 Axeb<s>、 Axea<s+1>、 Axeb〈s+1〉的N溝道MOS晶體管Nla、 Nlb、 N2a、 N2b。
圖14的譯碼器19產(chǎn)生控制信號(hào)(譯碼信號(hào))Axwa<s>、 <s+l>; Axwb<s>、 <s+l>; Ayp<t>、 <t+l>; Ayn<t>、 <t+l>; Axea<s〉、 <s+l>; Axeb<s>、 <s+l>。
C. 存儲(chǔ)單元陣列
圖15詳細(xì)表示了存儲(chǔ)單元陣列。
按彼此相反方向布置的兩個(gè)二極管被連接到放置于字線對(duì)和位 線的交叉部分上的電阻改變?cè)?br> 具體地，電阻改變?cè)﨧C1、 MC2的一端被連接到位線BLl， 電阻改變?cè)﨧C3、 MC4的一端被連接到位線BL2。
二極管Dla、 Dlb按^皮此相反方向被連接到電阻改變?cè)﨧C1 的另一端。即，二極管Dla的陽(yáng)極被連接到字線WLla，其陰極被連 接到電阻改變?cè)﨧C1的另一端。二極管Dlb的陽(yáng)極被連接到電阻 改變?cè)﨧C1的另一端，其陰極被連接到字線WLlb。
二極管D2a、 D2b按;f皮此相反方向^皮連接到電阻改變?cè)﨧C2 的另一端。即，二極管D2a的陽(yáng)極被連接到字線WL2a，其陰極被連 接到電阻改變?cè)﨧C2的另 一端。二極管D2b的陽(yáng)極被連接到電阻 改變?cè)﨧C2的另一端，其陰極被連接到字線WL2b。
二極管D3a、 D3b按彼此相反方向被連接到電阻改變?cè)﨧C3 的另一端。即，二極管D3a的陽(yáng)極被連接到字線WLla，其陰極被連 接到電阻改變?cè)﨧C3的另 一端。二極管D3b的陽(yáng)極被連接到電阻 改變?cè)﨧C3的另一端，其陰極被連接到字線WLlb。
二極管D4a、 D4b按彼此相反方向被連接到電阻改變?cè)﨧C4 的另一端。即，二極管D4a的陽(yáng)極被連接到字線WL2a，其陰極被連 接到電阻改變?cè)﨧C4的另一端。二極管D4b的陽(yáng)極被連接到電阻 改變?cè)﨧C4的另一端，其陰極被連接到字線WL2b。
D. 操作
下面說(shuō)明圖9到15的電阻改變型存儲(chǔ)器的寫(xiě)操作。此處假設(shè)電阻改變?cè)﨧C1到MC4存儲(chǔ)二進(jìn)制數(shù)據(jù)，并且低 電阻狀態(tài)用"0，，表示而高電阻狀態(tài)用"1，，表示。然而，該定義只是舉例。
另外，電阻改變?cè)﨧C1被用作寫(xiě)入數(shù)據(jù)的被選擇的單元。其 他電阻改變?cè)﨧C2到MC4被指定為不寫(xiě)入數(shù)據(jù)的未選擇單元。
第一示例
當(dāng)寫(xiě)"l"時(shí)，字線WLla被連接到電流源II，而位線BL1被接地。 即，字線WLla被置為"H (高)"而位線BL1被置為"L (低)"。
例如以圖9為例，將控制信號(hào)Axw<s>、 SRCw置為"L"，將控 制信號(hào)Ayp<t>、 Ayn<t>、 SNKn置為"H"，將P溝道MOS晶體管 Pl、 P3和N溝道MOS晶體管N4、 N6開(kāi)啟即可。
此時(shí)，如圖16中所示，寫(xiě)電流從電流源II通過(guò)字線WLla和二 極管Dla被供給到電阻改變?cè)﨧C1。另外，寫(xiě)電流通過(guò)位線BL1 ,皮地吸收(通路"l" ( PASS"1"))。
另外，當(dāng)寫(xiě)"l，，時(shí)，例如，使未選擇的字線WLlb、 WL2a、 WL2b 浮置，并且未選擇的位線BL2被置為"H"。
以例如圖9為例，當(dāng)控制信號(hào)Axw〈s+1〉被置為"H"并且控制信 號(hào)Axe<s>、 Axe〈s+1〉被置為"L"時(shí)，因?yàn)镻溝道MOS晶體管P2和 N溝道MOS晶體管Nl、 N2被關(guān)斷，所以使字線WLlb、 WL2a、 WL2b浮置。
另外，當(dāng)控制信號(hào)Ayp<t+1>、 Ayn<t+1>、 SRCn被置為"L"時(shí)， 因?yàn)镻溝道MOS晶體管P5、 P6被開(kāi)啟并且N溝道MOS晶體管N5 被關(guān)斷，所以位線BL2被置為"H"。
如圖16所示，當(dāng)寫(xiě)"1"時(shí)，產(chǎn)生了從字線WLla通過(guò)電阻改變 元件MC3到位線BL2并進(jìn)而從位線BL2通過(guò)電阻改變?cè)﨧C4到 字線WL2b的電流路徑(潛行"1，，B);以及從字線WLla通過(guò)二極 管D3b到字線WLlb的電流路徑(潛行1"A")。
然而，在字線WLlb和位線BLl之間存在二極管Dlb，在字線 WL2b和位線BL1之間存在二極管D2b,其中二極管Dlb被按與電 流路徑(潛行"1"A)中的電流流向相反的方向連接，二極管D2b被按與電流路徑(潛行"1"B)中的電流流向相反的方向連接。因此，由 于這些電流路徑不會(huì)到達(dá)位線BL1，所以防止了所謂的潛行電流。
另外，當(dāng)寫(xiě)"1"時(shí)，使字線WLlb、 WL2a、 WL2b浮置，并且使 位線BL2的電勢(shì)等于字線WLla的電勢(shì)("H，，)。
通過(guò)將位線BL2置為"H",防止了由電流源II產(chǎn)生的寫(xiě)電流作 為潛行電流流到電阻改變?cè)﨧C3。另外，通過(guò)使字線WL2a浮置， 從字線WL2a到位線BL1的電流路徑;陂切斷。當(dāng)使字線WLlb、WL2b 浮置時(shí)，使得字線WLlb、 WL2b的電勢(shì)低于位線BL2的電勢(shì)("H")。
當(dāng)寫(xiě)"0"時(shí)，位線BL1被連接到電流源12，字線WLlb被接地。 即，位線BL1被置為"H"，字線WLlb被置為"L"。
以例如圖9為例，將控制信號(hào)Ayp<t>、 Ayn<t>、 SRCn置為"L"， 將控制信號(hào)Axe<s>、 SNKe置為"H"，并將P溝道MOS晶體管P4、 P6和N溝道MOS晶體管Nl、 N3開(kāi)啟即可。
此時(shí)，如圖17所示，寫(xiě)電流被從電流源12通過(guò)位線BL1供給 到電阻改變?cè)﨧C1。另外，寫(xiě)電流通過(guò)二極管Dlb和字線WLlb 被地吸收(通路"0" (PASS"0"))。
另外，當(dāng)寫(xiě)"0"時(shí)，例如，使未選擇的位線BL2被置為"L"，并 且使未選擇的字線WLla、 WL2a、 WL2b浮置。
以例如圖9為例，當(dāng)控制信號(hào)Ayp<t+1>、 Ayn<t+1>、 SNKn被 置為"H"時(shí)，因?yàn)镹溝道MOS晶體管N5、 N6 #>開(kāi)啟并且P溝道 MOS晶體管P5被關(guān)斷，所以位線BL2被置為"L"。
另外，當(dāng)控制信號(hào)Axw<s>、 Axw〈s+1〉被置為"H"且控制信號(hào) Axe〈s+1:皮置為"L"時(shí)，因?yàn)镻溝道MOS晶體管Pl、 P2和N溝道 MOS晶體管N2被關(guān)斷，所以使字線WLla、 WL2a、 WL2b浮置。
此處，如圖17所示，當(dāng)寫(xiě)"0"時(shí)，產(chǎn)生了從位線BL1通過(guò)電阻 改變?cè)﨧C2到字線WL2b的電流路徑(潛行"0")。
然而，因?yàn)樵谧志€WL2b和位線BL2之間存在二極管D4b，該 二極管D4b被按與電流路徑(潛行"0")中的電流流向相反的方向連 接，所以電流路徑不會(huì)到達(dá)位線BL2，因而防止了所謂的潛行電流。另外，當(dāng)寫(xiě)"0，，時(shí)，使字線WLla、 WL2a、 WL2b浮置，并且使 位線BL2的電勢(shì)等于字線WLlb的電勢(shì)("L")。
通過(guò)將位線BL2置為"L",從位線BL2到字線WLlb的電流路 徑被切斷。另外，通過(guò)使字線WLla浮置，從字線WLla到字線WLlb 的電流路徑被切斷；并且通過(guò)使字線WL2a浮置，從字線WL2a到位 線BL2的電流路徑被切斷。當(dāng)使字線WL2b浮置時(shí)，使得字線WL2b 的電勢(shì)低于位線BL1的電勢(shì)("H")。
第二示例
當(dāng)寫(xiě)"l"時(shí)，字線WLla被連接到電流源II，而位線BL1被接地。 即，字線WLla被置為"H"，而位線BL1被置為"L"。
以例如圖12為例，將控制信號(hào)Axwa<s>、 Axea<s>、 SRCw置 為"L"，將控制信號(hào)AypO、 Ayn<t>、 SNKn置為"H"，并使P溝道 MOS晶體管Pla、 P3和N溝道MOS晶體管N4、 N6開(kāi)啟即可。
此時(shí)，如圖18中所示，寫(xiě)電流被從電流源II通過(guò)字線WLla 供給到電阻改變?cè)﨧C1。寫(xiě)電流通過(guò)位線BL1 ;陂地吸收(通路"l")。
另外，當(dāng)寫(xiě)"1"時(shí)，例如，將未選擇的字線WLlb、 WL2b和未 選擇的位線BL2置為"H"，并將未選擇的字線WL2a置為"L"。
以例3口圖12為例，當(dāng)控制4言號(hào)Axwb<s>、 Axwb<s+1>、 Axeb<s>、 Axeb〈s+1〉被置為"L，，且控制信號(hào)Axwa<s+1>、 Axea<s+1>、 SNKe被 置為"H，，時(shí)，字線WLlb、 WL2b被置為"H"且字線WL2a被置為"L"。 另外，當(dāng)控制信號(hào)Ayp<t+1>、 Ayn<t+1>、 SRCn被置為"L"時(shí)，位線 BL2被置為"H"。
如圖18所示，當(dāng)寫(xiě)"1"時(shí)，產(chǎn)生了從字線WLla通過(guò)電阻改變 元件MC3到位線BL2并進(jìn)而從位線BL2通過(guò)電阻改變?cè)﨧C4到 字線WL2b的電流路徑(潛行"1"B)，以及從字線WLla通過(guò)二極 管D3b到字線WLlb的電流路徑(潛行1"A")。
然而，在字線WLlb和位線BLl之間存在二極管Dlb，且在字 線WL2b和位線BL1之間存在二極管D2b,其中二極管Dlb被按與 電流路徑(潛行"1"A)中的電流流向相反的方向連接，二極管D2b被按與電流路徑(潛行"1"B)中的電流流向相反的方向連接。因此， 由于這些電流路徑不會(huì)到達(dá)位線BL1 ，所以防止了所謂的潛行電流。
另外，當(dāng)寫(xiě)"1"時(shí)，使字線WLlb、 WL2b的電勢(shì)和位線BL2的 電勢(shì)等于字線WLla的電勢(shì)("H")。另外，使字線WL2a的電勢(shì)等 于位線BL1的電勢(shì)("L")。
通過(guò)將位線BL2置為"H"，防止了由電流源II產(chǎn)生的寫(xiě)電流作 為潛行電流流到電阻改變?cè)﨧C3。另外，通過(guò)將字線WL2a置為 "L"，從字線WL2a到位線BL1的電流路徑被切斷。即使將字線 WLlb、 WL2b置為"H"，因?yàn)槎O管Dlb、 D2b存在于字線WLlb、 WL2b和位線BL1之間，使得從字線WLlb、 WL2b到位線BL1的 電流路徑被切斷。
當(dāng)寫(xiě)"0，，時(shí)，位線BL1被連接到電流源12，字線WLlb被接地。 即，位線BL1被置為"H"，字線WLlb被置為"L"。
以例如圖12為例，控制信號(hào)Axwb<s>、 Ayp<t>、 Ayn<t>、 SRCn 被置為"L"，控制信號(hào)Axeb〈s〉、 SNKe被置為"H", P溝道MOS晶 體管P4、 P6和N溝道MOS晶體管Nl、 N3被開(kāi)啟。
此時(shí)，如圖19中所示，寫(xiě)電流被從電流源12通過(guò)位線BL1供 給到電阻改變?cè)﨧C1。另外，寫(xiě)電流通過(guò)字線WLlb^皮地吸收(通 路"O，，)。
另外，當(dāng)寫(xiě)"0"時(shí)，例如，將未選擇的位錢(qián)BL2和未選擇的字線 WLla、 WL2a置為"L"，將未選擇的字線WL2b置為"H"。
以例如圖12為例，當(dāng)控制信號(hào)Axwa<s>、 Axwa<s+1>、 Axea<s>、 Axea<s+1>、 SNKe被置為"H，，且控制信號(hào)Axwb<s+1>、 Axeb<s+1>、 SRCw被置為"L"時(shí)，字線WLla、 WL2a被置為"L"且字線WL2b被 置為"H"。另外，當(dāng)控制信號(hào)Ayp<t+1>、 Ayn<t+1>、 SNKn被置為"H" 時(shí)，位線BL2凈皮置為"L"。
如圖19中所示，當(dāng)寫(xiě)"0"時(shí)，產(chǎn)生了從位線BL1通過(guò)電阻改變 元件MC2到字線WL2b的電流路徑(潛行"0")。
然而，因?yàn)樵谧志€WL2b和位線BL2之間存在二極管D4b，該
24二極管D4b被按與電流路徑(潛行"0")中的電流流向相反的方向連 接，所以電流路徑不會(huì)到達(dá)位線BL2，因而防止了所謂的潛行電流。
另外，當(dāng)寫(xiě)"0"時(shí)，使得字線WLla、 WL2a的電勢(shì)和位線BL2 的電勢(shì)等于字線WLlb的電勢(shì)("L")，并使得字線WL2b的電勢(shì)等 于位線BL1的電勢(shì)("H")。
通過(guò)將位線BL2置為"L"，從位線BL2到字線WLlb的電流路 徑被切斷。另外，通過(guò)將字線WLla置為"L"，從字線WLla到字線 WLlb的電流路徑被切斷；并且通過(guò)將字線WL2a置為"L"，從字線 WL2a到位線BL2的電流路徑被切斷。即使字線WL2b被置為"H"， 因?yàn)槎O管D4b存在于字線WL2b和位線BL2之間，所以從字線 WL2b到位線BL2的電流路徑;故切斷。
在第二示例中，字線WLla、 WLlb、 WL2a、 WL2b以及位線 BL1、 BL2的電勢(shì)受二進(jìn)制值"H"和"L"的控制。在第一示例中，因?yàn)?除了"H"和"L"之外還需要"浮置"，所以與第一示例相比，第二示例 的可控性得到了改善。
E.器件結(jié)構(gòu)
下面說(shuō)明器件結(jié)構(gòu)的示例。 第一示例
圖20表示了器件結(jié)構(gòu)的第一示例。
具有STI (淺溝槽隔離)結(jié)構(gòu)的元件分離絕緣層22被形成于半 導(dǎo)體襯底21中。由n+擴(kuò)散層23a、 23b和p+擴(kuò)散層24a、 24b組成的 二極管Dla、 Dlb被形成于被元件分離絕緣層22所包圍的元件區(qū)中。
作為二極管Dla的陽(yáng)極的p+擴(kuò)散層24a通過(guò)插栓(plug) 25連 接到字線WLla，作為其陰極的n+擴(kuò)散層23a通過(guò)插栓27連接到中 間導(dǎo)電層29。
作為二極管Dlb的陽(yáng)極的p+擴(kuò)散層24b通過(guò)插栓28連接到中 間導(dǎo)電層29，作為其陰極的n+擴(kuò)散層23b通過(guò)插栓26連接到字線 WLlb。
中間導(dǎo)電層29通過(guò)插栓30連接到下電極31 。電阻改變?cè)﨧C1被形成于下電極31上。
電阻改變?cè)﨧C1通過(guò)覆蓋導(dǎo)電層(cap conductive layer) 32 連接到位線BL1。
上述元件被絕緣層33所覆蓋。
第二示例
圖21表示了器件結(jié)構(gòu)的第二示例。
第二示例與第一示例相比其特征在于使用了 SOI (絕緣體上硅) 襯底。第二示例的其它配置與第一示例相同。
絕緣層34被形成于半導(dǎo)體襯底21上。具有STI結(jié)構(gòu)的元件分 離絕緣層22被形成于絕緣層34上。
二極管Dla、 Dlb被形成于被絕緣層22、 34所包圍的元件區(qū)(半 導(dǎo)體層)中。
二極管Dla由作為陰極的n+擴(kuò)散層23a和作為陽(yáng)極的p+擴(kuò)散層 24a組成，二極管Dlb由作為陰極的n+擴(kuò)散層23b和作為陽(yáng)極的p+ 擴(kuò)散層24b組成。
在該結(jié)構(gòu)中，由于二極管Dla、 Dlb^皮絕緣層22、 34完全地包 圍，所以防止了二極管Dla、 Dlb中產(chǎn)生的漏電流。
第三示例
圖22表示了器件結(jié)構(gòu)的第三示例。
第三示例的二極管Dla、 Dlb具有與第一示例不同的結(jié)構(gòu)。第三 示例的其它配置與第一示例相同。
N阱區(qū)35a、35b被形成于被元件分離絕緣層22所包圍的元件區(qū)中。
由n+擴(kuò)散層36a和p+擴(kuò)散層37a組成的二極管Dla ,皮形成于n 阱區(qū)35a中。另外，由n+擴(kuò)散層36b和p+擴(kuò)散層37b組成的二極管 Dlb被形成于n阱區(qū)35b中。
作為二極管Dla的陽(yáng)極的p+擴(kuò)散層37a通過(guò)插栓25連接到字線 WLla，作為其陰極的n+擴(kuò)散層36a通過(guò)插栓27連接到中間導(dǎo)電層 29。作為二極管Dlb的陽(yáng)極的p+擴(kuò)散層37b通過(guò)插栓28連接到中 間導(dǎo)電層29，作為其陰極的n+擴(kuò)散層36b通過(guò)插栓26連接到字線 WLlb。
與笫一示例相比，該結(jié)構(gòu)的優(yōu)點(diǎn)在于減少了關(guān)斷態(tài)漏電流 (off-leak)，盡管二極管Dla、 Dlb的尺寸增加了。 第四示例
圖23表示了器件結(jié)構(gòu)的第四示例。
第四示例的器件結(jié)構(gòu)是通過(guò)將第二和第三示例的器件結(jié)構(gòu)組合 來(lái)構(gòu)成的。
二極管Dla、 Dlb被形成于SOI襯底上。
二極管Dla由n阱區(qū)35a中的n+擴(kuò)散層36a和p+擴(kuò)散層37a 組成，二極管Dlb由n阱區(qū)35b中的n+擴(kuò)散層36b和p+擴(kuò)散層37b 組成。
因?yàn)槭褂肧OI襯底可以抑制雜質(zhì)的擴(kuò)散，所以能夠減小二極管 Dla、 Dlb之間的距離同時(shí)足以確保元件獨(dú)立功能。 第五示例
圖24表示了器件結(jié)構(gòu)的第五示例。 第五示例涉及二極管。
字線WLla、 WLlb纟皮形成于半導(dǎo)體襯底21上。 下電極38a被形成于字線WLla上，由p型半導(dǎo)體和n型半導(dǎo)
體組成的二極管Dla被形成于下電極38a上。上電極39a被形成于二
極管Dla上。
下電極38b被形成于字線WLlb上，由n型半導(dǎo)體和p型半導(dǎo) 體組成的二極管Dlb ,皮形成于下電極38b上。上電極3SMb被形成于二 極管Dlb上。
二極管Dla、 Dlb位于字線WLla、 WLlb與位線BL1之間。 中間導(dǎo)電層40被形成于上電極39a、 39b上以連接它們。中間導(dǎo)
電層40通過(guò)插栓30^皮連接到下電極31。電阻改變?cè)﨧C1被形成
于下電極31上。電阻改變?cè)﨧C1通過(guò)覆蓋導(dǎo)電層32連接到位線BL1。 以上元件被絕緣層33所覆蓋。
所述二極管的優(yōu)點(diǎn)在于，與例如第 一 到第四示例中所示的由半導(dǎo) 體襯底中的擴(kuò)散層所形成的二極管相比，其尺寸可被減小。 F.結(jié)論
如上所述，根據(jù)第一實(shí)施例，按彼此相反的方向布置的兩個(gè)二極 管被連接到 一 個(gè)電阻改變?cè)?。?dāng)?shù)?一 數(shù)據(jù)被寫(xiě)入到電阻改變?cè)?時(shí)，使寫(xiě)電流按正向流到兩個(gè)二極管中的一個(gè)，而當(dāng)?shù)诙?shù)據(jù)被寫(xiě)入 時(shí)，使寫(xiě)電流按正向流到兩個(gè)二極管中的另一個(gè)。利用這種配置，當(dāng) 寫(xiě)數(shù)據(jù)時(shí)，干擾和保持能力可被同時(shí)改善。 (2)第二實(shí)施例
第二實(shí)施例表示了第八基本結(jié)構(gòu)的具體配置(圖8)。 A.電路配置
圖25表示了本發(fā)明的電阻改變型存儲(chǔ)器的寫(xiě)電路。 存儲(chǔ)單元陣列11包括多個(gè)存儲(chǔ)單元。為了簡(jiǎn)單起見(jiàn)，這里表示
了四個(gè)存儲(chǔ)單元MC1、 MC2、 MC3、 MC4。
存儲(chǔ)單元MC1、 MC2、 MC3、 MC4為電阻改變?cè)?沿第一方向延伸的字線WL1、 WL2被布置于存儲(chǔ)單元陣列11
上。字線WL1與存儲(chǔ)單元MC1、 MC3相對(duì)應(yīng)地布置，并且，字線
WL2與存儲(chǔ)單元MC2、 MC4相對(duì)應(yīng)地布置。
字線WL1、 WL2的一端通過(guò)字線選擇器12連接到字線驅(qū)動(dòng)器13。
字線選擇器12包括柵極被輸入控制信號(hào)Axw<s>、 Axw〈s+^的 P溝道MOS晶體管Pl、 P2。字線驅(qū)動(dòng)器13包括柵極被輸入控制信 號(hào)SRCw的P溝道MOS晶體管P3。
電流源I1產(chǎn)生寫(xiě)電流。
另外，字線WL1、 WL2的另一端通過(guò)字線選擇器14連接到字 線接收器15。
字線選擇器14包括柵極被輸入控制信號(hào)Axe〈s、Axe〈s+l〉的N溝道MOS晶體管Nl、 N2。字線接收器15包括柵極被輸入控制信號(hào) SNKe的N溝道MOS晶體管N3。
另外，沿與第一方向交叉的第二方向延伸的位線BL1、 BL2被 布置于存儲(chǔ)單元陣列11上。位線BL1與存儲(chǔ)單元MC1、 MC2相對(duì) 應(yīng)地布置，位線BL2與存儲(chǔ)單元MC3、 MC4相對(duì)應(yīng)地布置。
位線BL1、 BL2的一端通過(guò)位線選擇器16連接到位線驅(qū)動(dòng)器/ 接收器17。位線BL1、 BL2的另一端被置為例如開(kāi)路狀態(tài)。
位線選擇器16包括4冊(cè)極^皮輸入控制信號(hào)Ayp〈t、Ayp〈t+l〉的P 溝道MOS晶體管P4、 P5，以及柵極被輸入控制信號(hào)Ayn<t>、 AyiKt+l〉的N溝道MOS晶體管N4、 N5。
字線驅(qū)動(dòng)器/接收器17包括柵極被輸入控制信號(hào)SRCn的P溝道 MOS晶體管P6，以及柵擬j皮輸入控制信號(hào)SNKn的N溝道晶體管 N6。
電流源12產(chǎn)生寫(xiě)電流。
圖10的寫(xiě)控制電路18產(chǎn)生控制信號(hào)SRCw、 SRCn、 SNKn、 SNKe。另夕卜，圖11的譯碼器19產(chǎn)生控制信號(hào)Axw<s>、<s+1>; Ayp<t>、 <t+l>; Ayn<t>、 <t+l>; Axe<s>、 <s+l>。
B,存儲(chǔ)單元陣列
圖26詳細(xì)表示了存儲(chǔ)單元陣列。
電阻改變?cè)﨧C1、 MC2的一端被連接到位線BL1，電阻改變 元件MC3、 MC4的一端,皮連接到位線BL2。
齊納二極管ZD1的陽(yáng)極被連接到電阻改變?cè)﨧C1的另一端， 其陰極被連接到字線WL1。齊納二極管ZD2的陽(yáng)極被連接到電阻改 變?cè)﨧C2的另一端，其陰極被連接到字線WL2。
齊納二極管ZD3的陽(yáng)極被連接到電阻改變?cè)﨧C3的另一端， 其陰極被連接到字線WL1。齊納二極管ZD4的陽(yáng)極被連接到電阻改 變?cè)﨧C4的另一端，其陰極被連接到字線WL2。
注意，齊納二極管ZD1到ZD4可以按相反方向連接，即，其陰 極可以被連接到電阻改變?cè)?br> 29c.操作
下面說(shuō)明圖25到26的電阻改變型存儲(chǔ)器的寫(xiě)操作。
此處假設(shè)電阻改變?cè)﨧C1到MC4存儲(chǔ)二進(jìn)制數(shù)據(jù)，且低電 阻狀態(tài)用"0，，表示而高電阻狀態(tài)用"1，，表示。然而，該定義只是舉例。
另外，電阻改變?cè)﨧C1被用作寫(xiě)入數(shù)據(jù)的被選擇的單元。其 他電阻改變?cè)﨧C2到MC4被指定為不寫(xiě)入數(shù)據(jù)的未選擇單元。
當(dāng)寫(xiě)"1"時(shí)，字線WL1被連接到電流源II，而位線BL1被接地。 即，字線WL1被置為"H"而位線BL1被置為"L"。
在此情況下，將控制信號(hào)Axw<s>、 SRCw置為"L",將控制信 號(hào)Ayp<t>、 Ayn<t>、 SNKn置為"H"，并將P溝道MOS晶體管Pl、 P3和N溝道MOS晶體管N4、 N6開(kāi)啟即可。
此時(shí)，如圖27所示，寫(xiě)電流凈皮從電流源II通過(guò)字線WL1供給 到電阻改變?cè)﨧C1。因?yàn)榈扔诨虼笥谄潺R納電壓的電壓被施加到齊 納二極管ZD1，所以由于齊納效應(yīng)，寫(xiě)電流按反方向流動(dòng)。寫(xiě)電流通 過(guò)位線BL1纟皮地吸收(通路"l")。
另外，當(dāng)寫(xiě)"l"時(shí)，例如，使未選擇的字線WL2和未選擇的位 線BL2浮置。
在此情況下，控制信號(hào)Axw〈s+1〉被置為"H"，控制信號(hào) Axe〈s+1〉被置為"L"， P溝道MOS晶體管P2和N溝道MOS晶體管 N2被關(guān)斷。另外，控制信號(hào)Ayp々+1〉被置為"H",控制信號(hào)Ayn<t+1> 被置為"L，，， P溝道MOS晶體管P5被開(kāi)啟而N溝道MOS晶體管N5 被關(guān)斷。
此處，如圖27所示，當(dāng)寫(xiě)"l，，時(shí)，產(chǎn)生了從字線WL1到電阻改 變?cè)﨧C3的電流路徑(通路"潛行")。
因而，將寫(xiě)數(shù)據(jù)時(shí)的條件設(shè)置為使得施加到齊納二極管ZD1到 ZD4的電壓滿(mǎn)足下列關(guān)系。
首先，設(shè)字線WL1與位線BL1之間的電勢(shì)差為Vlw，而齊納二 極管ZD1到ZD4的正向電壓為Vldf，其反向電壓為Vldr。另外，為 了簡(jiǎn)單起見(jiàn)，設(shè)施加到每個(gè)電阻改變?cè)﨧C1到MC4的電壓為Vmtj。
在此情況下，在從字線WL1通過(guò)電阻改變?cè)﨧C1到位線BL1 的電流路徑中建立了下列等式 Vlw = Vldr + Vmtj
因此，將Vlw、 Vzv設(shè)置為使得它們滿(mǎn)足下列等式以將等于或大 于齊納電壓Vzv的電壓施加到齊納二極管ZD1即可 Vldr = Vlw — Vmtj ^ Vzv
相反地，為了將從字線WL1順次通過(guò)電阻改變?cè)﨧C3、位線 BL2、電阻改變?cè)﨧C4、字線WL2和電阻改變?cè)﨧C2到達(dá)位 線BL1的電流路徑(潛行路徑)通路"潛行"被切斷，將Vlw設(shè)置為 使得小于其齊納電壓Vzv的電壓被施加到齊納二極管ZD2 、 ZD3即可。
特別地，在潛行路徑通路"潛行"中，建立下列等式
Vlw = 3Vmtj + 2Vldr十Vldf
因此，將Vlw、 Vzv設(shè)置為使得它們滿(mǎn)足下列等式以將小于其齊 納電壓Vzv的電壓施加到齊納二才及管ZD2、 ZD3即可 Vldr = Vlw/2 — 3Vmtj/2 - Vldf/2 < Vzv
其結(jié)果，能夠使寫(xiě)電流只流到電流路徑通路"l"。當(dāng)寫(xiě)"0"時(shí)，位 線BL1 ;陂連接到電流源12，而字線WLl被z接地。即，位線BL1凈皮 置為"H"，而字線WL1,皮置為"L"。
在此情況下，將控制信號(hào)Ayp<t>、 Ayn<t>、 SRCn置為"L"， 將控制信號(hào)Axe〈s〉、 SNKe置為"H"，并使P溝道MOS晶體管P4、 P6和N溝道MOS晶體管Nl、 N3開(kāi)啟即可。
此時(shí)，如圖28所示，寫(xiě)電流被從電流源12通過(guò)位線BL1供給 到電阻改變?cè)﨧C1。寫(xiě)電流正向流到齊納二極管ZD1。另外，寫(xiě) 電流通過(guò)字線WL1 ;故地吸收(通路"0")。
另外，當(dāng)寫(xiě)"0"時(shí)，例如，使未選擇的位線BL2和未選擇的字線 WL2浮置。
在此情況下，控制信號(hào)Ayp々+1〉被置為"H"，控制信號(hào) AyiKt+l〉被置為"L"， P溝道MOS晶體管P5和N溝道MOS晶體管N5被關(guān)斷。另外，控制信號(hào)Axw〈s+1〉被置為"H"，控制信號(hào)Axe<s+1> 被置為"L"， P溝道MOS晶體管P2和N溝道MOS晶體管N2被關(guān)斷。
此處，如圖28所示，當(dāng)寫(xiě)"0"時(shí)，產(chǎn)生了從位線BL1通過(guò)電阻 改變?cè)﨧C2到字線WL2的電流路徑(通路"潛行")。
因而，將寫(xiě)數(shù)據(jù)時(shí)的條件設(shè)置為使得施加到齊納二極管ZD1到 ZD4的電壓滿(mǎn)足下列關(guān)系。
首先，設(shè)字線WL1與位線BL1之間的電勢(shì)差為Vlw，齊納二極 管ZD1到ZD4的正向電壓為Vldf，且其反向電壓為Vldr。另外，為 了簡(jiǎn)單起見(jiàn)，i殳施加到每個(gè)電阻改變?cè)﨧C1到MC4的電壓為 Vmtj。
在此情況下，在從位線BL1通過(guò)電阻改變?cè)﨧C1到字線WL1 的電流路徑中建立下列等式 Vlw = Vldf + Vmtj
相反地，為了將從位線BL1順次通過(guò)電阻改變?cè)﨧C2、字線 WL2、電阻改變?cè)﨧C4、位線BL2和電阻改變?cè)﨧C3到字線 WL1的電流路徑(潛行路徑)通路"潛行"被切斷，將Vlw設(shè)置為使 得小于齊納電壓Vzv的電壓被施加到齊納二極管ZD4即可。
具體地，在潛行路徑通路"潛行"中，建立了下列等式
<formula>formula see original document page 32</formula>
因此，為了將小于齊納電壓Vzv的電壓施加到齊納二極管ZD4， 將Vlw、 Vzv設(shè)置為使得它們滿(mǎn)足下列等式即可。 Vldr = Vlw — 3Vmtj — 2Vldf < Vzv 其結(jié)果，能夠使寫(xiě)電流只流到電流路徑通路"0"。 注意，關(guān)于施加到電阻改變?cè)﨧C1到MC4的電壓Vmtj,當(dāng) 寫(xiě)"0"時(shí)，i殳置這樣的值通過(guò)該值，可將電阻改變?cè)﨧C1從高電 阻狀態(tài)改變到低電阻狀態(tài)；而當(dāng)寫(xiě)"l"時(shí)，設(shè)定這樣的值通過(guò)該值, 可將電阻改變?cè)﨧 C1從低電阻狀態(tài)改變到高電阻狀態(tài)。
齊納電壓Vzv的值可由組成齊納二極管的p型半導(dǎo)體層和n型半導(dǎo)體層的雜質(zhì)濃度所控制。
順帶提一下，在本發(fā)明中，也能夠通過(guò)同一原理來(lái)防止讀操作中 的潛行電流。在讀操作中，使用比寫(xiě)電流小的讀電流。
在該操作中，重要的是當(dāng)寫(xiě)"1"和寫(xiě)"0"時(shí)，使未選擇的字線WL2浮置。
然而，如圖29所示，當(dāng)寫(xiě)"l"時(shí)未選擇的位線BL2可被置為"H"。 在此情況下，將控制信號(hào)Ayp<t+1>、 Ayn<t+1>、 SRCn置為"L"即可。 當(dāng)未選擇的位線BL2被置為"H，，時(shí)，因?yàn)闆](méi)有電壓被施加到齊納二極 管ZD3，所以從字線WL1到位線BL2的電流路徑被切斷。
另外，如圖30所示，當(dāng)寫(xiě)"O"時(shí)未選擇的位線BL2可被置為"L"。 在此情況下，將控制信號(hào)Ayp<t+1>、 Ayn<t+1>、 SNKn置為"H"即 可。
在上述任一情況下，因?yàn)槟軌蛲ㄟ^(guò)二進(jìn)制值"H"和"L"進(jìn)行寫(xiě)控 制，所以可控性比通過(guò)三進(jìn)制值"H"、 "L"、以及"浮置"進(jìn)行寫(xiě)控制 的情況得到更好的改善。
D.器件結(jié)構(gòu)
下面說(shuō)明器件結(jié)構(gòu)的示例。 第一示例
圖31為表示器件結(jié)構(gòu)的第一示例的視圖。
在半導(dǎo)體襯底21中，形成了具有STI結(jié)構(gòu)的元件分離絕緣層22。 由n+擴(kuò)散層23和p+擴(kuò)散層24組成的齊納二極管ZD1被形成于被元 件分離絕緣層22所包圍的元件區(qū)中。
作為齊納二極管ZD1的陽(yáng)極的p+擴(kuò)散層24通過(guò)插栓28連接到 下電極31，作為其陰極的n+擴(kuò)散層23通過(guò)插栓26連接到字線WL1。
電阻改變?cè)﨧C1 ,皮形成于下電極上。
電阻改變?cè)﨧C1通過(guò)覆蓋導(dǎo)電層32連接到位線BL1。
上述元件被絕緣層33所覆蓋。
第二示例
圖32表示了器件結(jié)構(gòu)的第二示例。
33第二示例涉及二極管。
字線WL1被形成于半導(dǎo)體村底21上。
下電極38被形成于字線WL1上，由n型半導(dǎo)體和p型半導(dǎo)體 組成的齊納二極管ZD1被形成于下電極38上。上電極39被形成于齊 納二極管ZD1上。
齊納二極管ZD1位于字線WL1與位線BL1之間。 下電極31被形成于上電極39上。電阻改變?cè)﨧C1被形成于 下電極31上。
電阻改變?cè)﨧C1通過(guò)覆蓋導(dǎo)電層32連接到位線BL1。 上述元件被絕緣層33所覆蓋。
所述二極管的優(yōu)點(diǎn)在于，與例如第 一 示例中所示的由半導(dǎo)體襯底 中的擴(kuò)散層所形成的二極管相比，其尺寸可被減小。 其它
本發(fā)明的齊納二極管可被形成于具有第一實(shí)施例之器件結(jié)構(gòu)的 第二示例中所示的SOI襯底上，或者可被形成于具有第一實(shí)施例之器 件結(jié)構(gòu)的第三示例中所示的阱區(qū)中。
E.結(jié)論
才艮據(jù)上述第二實(shí)施例，可以通過(guò)^f吏齊納二極管雙向通電來(lái)向齊納 二極管寫(xiě)數(shù)據(jù)，并且能夠利用齊納二極管的齊納效應(yīng)防止?jié)撔须娏鳌?利用這種配置，當(dāng)寫(xiě)數(shù)據(jù)時(shí)，干擾和保持能力可被同時(shí)改善。 (3)其它
第一和第二實(shí)施例中所用的二極管或齊納二極管可以是肖特基
二極管。
4.本發(fā)明的應(yīng)用實(shí)例
本發(fā)明可:l皮應(yīng)用于電阻改變型存儲(chǔ)器，諸如MRAM和ReRAM。 電阻改變型存儲(chǔ)器的存儲(chǔ)單元的特征在于，它根據(jù)在其中所流過(guò)
的電流的方向或在其上所施加電壓的方向，表現(xiàn)出不同的電阻值，并
且利用不同的電阻值來(lái)存儲(chǔ)數(shù)據(jù)。
圖33表示了 MRAM的存儲(chǔ)單元的基本結(jié)構(gòu)。MRAM的存儲(chǔ)單元(磁阻元件)包括釘扎層41、自由層42、和 插在它們之間的隧道勢(shì)壘層43。
存儲(chǔ)單元為，例如，MTJ (磁隧道結(jié))元件。
釘扎層41和自由層42由鐵磁體組成。釘扎層41和自由層42 的磁化方向可以為關(guān)于膜表面成水平的方向，如圖的(a)部分中所 示，或者為關(guān)于薄膜表面成垂直的方向，如圖的(b)部分中所示。
釘扎層41和自由層42可以沿垂直方向反向配置。
在MRAM中，例如，可以采用自旋注入寫(xiě)入系統(tǒng)作為寫(xiě)系統(tǒng)。 在此情況下，寫(xiě)電流的方向要根據(jù)寫(xiě)數(shù)據(jù)來(lái)調(diào)整。
例如，為了按相同方向?qū)⑨斣鷮?1和自由層42 (平行狀態(tài)低 電阻值)磁化，將電子從釘扎層41側(cè)流到自由層42側(cè)即可。在此情 況下，因?yàn)榘磁c釘扎層41的》茲化方向相同的方向自i走極化了的電子 對(duì)自由層42中的電子施加自旋矩，所以釘扎層41和自由層42之間 的關(guān)系被設(shè)置為平行狀態(tài)。
另外，為了按彼此相反方向?qū)⑨斣鷮?1和自由層42 (反平行狀 態(tài)高電阻值)磁化，將電子從自由層42側(cè)流到釘扎層41側(cè)即可。 在此情況下，因?yàn)榘磁c釘扎層41的磁化方向相反的方向自旋極化了 的電子被釘扎層41所反射，并對(duì)自由層42中的電子施加自旋矩，所 以釘扎層41和自由層42之間的關(guān)系祐 沒(méi)置為反平行狀態(tài)。
當(dāng)圖33的存儲(chǔ)單元^:應(yīng)用于圖20到24、 31和32中的器件時(shí)， 釘扎層41位于下側(cè)(半導(dǎo)體襯底側(cè))而自由層42位于上側(cè)的存儲(chǔ)單 元為底部4丁扎型(bottom pin type )。在此情況下，電子從字線流到 位線以將釘扎層41和自由層42 ^茲化成平行狀態(tài)，而電子從位線流到 字線以將釘扎層41和自由層42磁化成反平行狀態(tài)。
相反，自由層42位于下側(cè)而釘扎層41位于上側(cè)的存儲(chǔ)單元為頂 部釘扎型(top pin type)。在此情況下，電子從位線流到字線以將釘 扎層41和自由層42磁化成平行狀態(tài)，而電子從字線流到位線以將釘 扎層41和自由層42磁化成反平行狀態(tài)。
圖34表示了 ReRAM的存儲(chǔ)單元的基本結(jié)構(gòu)。ReRAM的存儲(chǔ)單元包括下電極61、上電極63、和插在它們之 間的電阻改變膜62。
下列材料可被用作電阻改變膜62。所述材料例如是非晶氧化物 (選自例如Ti、 V、 Fe、 Co、 Y、 Zr、 Nb、 Mo、 Hf、 Ta、 W、 Ge、 Si的一種或多種元素的氧化物)。電阻改變膜62^皮夾在Ag或Cu制 的電極與TiW、 Ti、 W等制的電極之間，電流方向通過(guò)施加具有不同 極性的電壓而被改變。其結(jié)果，可通過(guò)將作為電極材料的Ag或Cu 離子化，在薄膜中擴(kuò)散它們，并將它們返回電極，來(lái)改變電阻改變膜 62的電阻值。
更具體地說(shuō)，當(dāng)施加電壓使得Ag或Cu制的電極側(cè)被置為正電 勢(shì)時(shí)，Ag或Cu從電極被離子化并在電阻改變膜62中擴(kuò)散，與對(duì)置 側(cè)電極上的電子耦合，并沉淀。利用該操作，因?yàn)楹写罅緼g或Cu 的電流路徑被形成于電阻改變膜62中，所以電阻改變膜62的電阻值 減小。
相反地，當(dāng)施加電壓使得Ag或Cu制的電極側(cè)被置為負(fù)電勢(shì)時(shí)， 因?yàn)闃?gòu)成在電阻改變膜62中形成的電流路徑的Ag或Cu在電阻改變 膜62中反向遷移，返回到Ag或Cu制的電極，所以電阻改變膜62 的電阻值增大。
另外，除了上述示例之外，還可以采用使用下列材料的配置。更 具體地，包括第VI族過(guò)渡金屬元素中的至少一種元素的金屬氧化物 (不包括\￥03)可被用作電阻改變膜62的材料。
具體地，使用Cr203、 Cr02、 Mo02、 Mo2Os、 W02、 0203與 Cr02的混晶、Mo02與Mo205的混晶，W02與W03的混晶等。
另外，包括第VI族過(guò)渡金屬元素中的至少一種元素以及第I族、 第II族、第VII族和第VIII族過(guò)渡金屬元素中的至少一種元素的金 屬氧化物可被用作電阻改變膜62的材料。
具體地，使用NiCr204、 MnCr204、 FeCr204、 CoCr204、 CuCr204、 ZnCr2Oj。
注意，優(yōu)選地，這些金屬氧化物不是非晶的，而是多晶或微晶的。可通過(guò)對(duì)這些材料施加具有不同極性的電壓改變電流方向來(lái)增大或
減小電阻改變膜62的電阻值。
ReRAM可以采用通過(guò)電流來(lái)改變電阻值的寫(xiě)方法，或者通過(guò)電 壓來(lái)改變電阻值的寫(xiě)方法。
注意，以上只表示了電阻改變型存儲(chǔ)器諸如MRAM和ReRAM 的存儲(chǔ)單元的基本結(jié)構(gòu)，并且所述基本結(jié)構(gòu)可以有各種修改。
5.結(jié)論
根據(jù)本發(fā)明，可以實(shí)現(xiàn)同時(shí)改善干擾和保持能力的寫(xiě)技術(shù)。 當(dāng)通過(guò)使存儲(chǔ)單元小型化而將元件尺寸制成數(shù)十納米時(shí)，因?yàn)樗?選擇的晶體管的柵寬度相應(yīng)于元件尺寸也被減小了 ，所以會(huì)引起能夠
流動(dòng)的驅(qū)動(dòng)電流的減小。與MOS晶體管相比，二極管的流過(guò)電流的 溝道具有更大的有效橫截面積。因此，通過(guò)用二極管替代所選擇的晶 體管，可以增大能夠流到電阻改變?cè)碾娏鳌?br> 總之，因?yàn)閿?shù)據(jù)保持期間和寫(xiě)入所需的電流之間存在相關(guān)性，所 以具有良好數(shù)據(jù)保持期間的元件，其寫(xiě)數(shù)據(jù)所需的電流也增加了。因 此，可以通過(guò)增加能夠流到電阻改變?cè)碾娏鱽?lái)增大數(shù)據(jù)保持期 間。
另外，因?yàn)榭梢栽黾幼x電流和寫(xiě)電流之間的比率，所以可以防止 讀數(shù)據(jù)時(shí)的錯(cuò)誤寫(xiě)(讀干擾)。
另夕卜，可以避免由潛行電流引起的讀靈敏度退化的問(wèn)題，以及操 作速度降低的問(wèn)題。通過(guò)將位線和字線之間的電勢(shì)差設(shè)成充分大于寫(xiě) 入所需的閾值，可以實(shí)現(xiàn)約10ns或更小的高速寫(xiě)入。
本領(lǐng)域技術(shù)人員將易于理解其它優(yōu)點(diǎn)和修改。因而，本發(fā)明在廣 義上并不限于在此所示出和說(shuō)明的示例性實(shí)施例。因此，可以在不超 出由所附權(quán)利要求及其等價(jià)物所定義的發(fā)明的總體概念的精神或范 圍的情況下作出各種修改。
權(quán)利要求
1、一種電阻改變型存儲(chǔ)器，其特征在于包含沿著第一方向延伸的第一和第二驅(qū)動(dòng)線；沿著與第一方向交叉的第二方向延伸的第三驅(qū)動(dòng)線；第一電阻改變?cè)?，其一端與第三驅(qū)動(dòng)線相連接；第一二極管，具有與第一驅(qū)動(dòng)線相連接的陽(yáng)極和與第一電阻改變?cè)牧硪欢讼噙B接的陰極；第二二極管，具有與第一電阻改變?cè)牧硪欢讼噙B接的陽(yáng)極和與第二驅(qū)動(dòng)線相連接的陰極；驅(qū)動(dòng)器/接收器，將寫(xiě)電流供給到第一電阻改變?cè)?；以及?xiě)控制電路，其被配置為使得當(dāng)?shù)谝粩?shù)據(jù)被寫(xiě)入到第一電阻改變?cè)r(shí)，使寫(xiě)電流按從第一驅(qū)動(dòng)線到第三驅(qū)動(dòng)線的方向流動(dòng)，而當(dāng)?shù)诙?shù)據(jù)被寫(xiě)入到第一電阻改變?cè)r(shí)，使寫(xiě)電流按從第三驅(qū)動(dòng)線到第二驅(qū)動(dòng)線的方向流動(dòng)。
2、 根據(jù)權(quán)利要求l所述的存儲(chǔ)器，其特征在于還包含沿著第一方向延伸的第四和第五驅(qū)動(dòng)線；沿著第二方向延伸的第六驅(qū)動(dòng)線；第二電阻改變?cè)?，其一端與第三驅(qū)動(dòng)線相連接；第三二極管，具有與第四驅(qū)動(dòng)線相連接的陽(yáng)極和與第二電阻改變?cè)牧?一端相連接的陰極；第四二極管，具有與第二電阻改變?cè)牧?一端相連接的陽(yáng)極和與笫五驅(qū)動(dòng)線相連接的陰極；第三和第四電阻改變?cè)?，其一端與第六驅(qū)動(dòng)線相連接；第五二極管，具有與第一驅(qū)動(dòng)線相連接的陽(yáng)極和與第三電阻改變?cè)牧硪欢讼噙B接的陰極；第六二極管，具有與第三電阻改變?cè)牧?一端相連接的陽(yáng)極和與第二驅(qū)動(dòng)線相連接的陰極；第七二極管，具有與第四驅(qū)動(dòng)線相連接的陽(yáng)極和與第四電阻改變?cè)牧硪欢讼噙B接的陰極；以及第八二極管，具有與第四電阻改變?cè)牧?一端相連接的陽(yáng)極和與第五驅(qū)動(dòng)線相連接的陰極；其中，當(dāng)?shù)谝粩?shù)據(jù)被寫(xiě)入到第一電阻改變?cè)r(shí)，寫(xiě)控制電路使 第二、第四、和第五驅(qū)動(dòng)線浮置并使第六驅(qū)動(dòng)線的電勢(shì)等于第一驅(qū)動(dòng)線的電勢(shì)，而當(dāng)?shù)诙?shù)據(jù)被寫(xiě)入到第一電阻改變?cè)r(shí)，寫(xiě)控制電路 使第一、第四、和第五驅(qū)動(dòng)線浮置并使第六驅(qū)動(dòng)線的電勢(shì)等于第二驅(qū) 動(dòng)線的電勢(shì)。
3、根據(jù)權(quán)利要求l所述的存儲(chǔ)器，其特征在于還包含沿著第一方向延伸的第四和第五驅(qū)動(dòng)線；沿著第二方向延伸的第六驅(qū)動(dòng)線；第二電阻改變?cè)?，其一端與第三驅(qū)動(dòng)線相連接；第三二極管，具有與笫四驅(qū)動(dòng)線相連接的陽(yáng)極和與第二電阻改變?cè)牧?一端相連接的陰極；第四二極管，具有與第二電阻改變?cè)牧?一端相連接的陽(yáng)極和 與第五驅(qū)動(dòng)線相連接的陰極；第三和第四電阻改變?cè)湟欢伺c第六驅(qū)動(dòng)線相連接；第五二極管，具有與第一驅(qū)動(dòng)線相連接的陽(yáng)極和與第三電阻改變 元件的另一端相連接的陰極；第六二極管，具有與第三電阻改變?cè)牧?一端相連接的陽(yáng)極和 與第二驅(qū)動(dòng)線相連接的陰極；第七二極管，具有與第四驅(qū)動(dòng)線相連接的陽(yáng)極和與第四電阻改變 元件的另一端相連接的陰極；以及第八二極管，具有與第四電阻改變?cè)牧?一端相連接的陽(yáng)極和 與第五驅(qū)動(dòng)線相連接的陰極；其中，當(dāng)?shù)谝粩?shù)據(jù)被寫(xiě)入到第一電阻改變?cè)r(shí)，寫(xiě)控制電路使 第二、第五、和第六驅(qū)動(dòng)線的電勢(shì)等于第一驅(qū)動(dòng)線的電勢(shì)并使第四驅(qū) 動(dòng)線的電勢(shì)等于第三驅(qū)動(dòng)線的電勢(shì)，而當(dāng)?shù)诙?shù)據(jù)被寫(xiě)入到第一電阻 改變?cè)r(shí)，寫(xiě)控制電路使第一、第四、和第六驅(qū)動(dòng)線的電勢(shì)等于第二驅(qū)動(dòng)線的電勢(shì)并使第五驅(qū)動(dòng)線的電勢(shì)等于第三驅(qū)動(dòng)線的電勢(shì)。
4、 根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其特征在于，第一和第二二 極管分別被形成于絕緣層上的半導(dǎo)體層中。
5、 根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其特征在于，第一和第二二 極管為分別位于第一和第二驅(qū)動(dòng)線與第三驅(qū)動(dòng)線之間的二極管。
6、 根據(jù)權(quán)利要求l所述的存儲(chǔ)器，其特征在于，笫一和第二二 極管分別為肖特基二極管。
7、 根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其特征在于，第一電阻改變 元件包含從Ti、 V、 Fe、 Co、 Y、 Zr、 Nb、 Mo、 Hf、 Ta、 W、 Ge、 Si中選擇的一種或多種元素的氧化物。
8、 根據(jù)權(quán)利要求7所述的存儲(chǔ)器，其特征在于，第一電阻改變 元件被夾在包含Ag和Cu之一的電極與包含TiW、 Ti、和W之一的 電極之間。
9、 根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其特征在于，第一電阻改變 元件包含0203、 Cr02、 Mo02、 Mo2Os、 W02、 0203與002的混 晶、Mo02與M(hOs的混晶、以及\￥02與\￥03的混晶中的一種。
10、 根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其特征在于，第一電阻改變 元件包含]\10204、 MnCr204、 FeCr204、 CoCr204、 CuCr204、以及 ZnCr204中的一種。
11、 根據(jù)權(quán)利要求l所述的存儲(chǔ)器，其特征在于，第一電阻改變 元件為/P茲阻元件。
12、 一種電阻改變型存儲(chǔ)器，其特征在于包含沿著第一方向延伸的第一和第二驅(qū)動(dòng)線； 沿著與第一方向交叉的第二方向延伸的第三和第四驅(qū)動(dòng)線；第一和第二電阻改變?cè)?，其一端與第三驅(qū)動(dòng)線相連接；第三和第四電阻改變?cè)?，其一端與第四驅(qū)動(dòng)線相連接；第一齊納二極管，具有與第一電阻改變?cè)牧硪欢讼噙B接的陽(yáng) 極和與第一驅(qū)動(dòng)線相連接的陰極；第二齊納二極管，具有與第二電阻改變?cè)牧硪欢讼噙B接的陽(yáng)極和與第二驅(qū)動(dòng)線相連接的陰極；第三齊納二極管，具有與第三電阻改變?cè)牧?一端相連接的陽(yáng) 極和與第 一驅(qū)動(dòng)線相連接的陰極；第四齊納二極管，具有與第四電阻改變?cè)牧?一端相連接的陽(yáng) 極和與第二驅(qū)動(dòng)線相連接的陰極；驅(qū)動(dòng)器/接收器，將寫(xiě)電流供給到第一電阻改變?cè)?；以及?xiě)控制電路，其被配置為使得當(dāng)?shù)谝粩?shù)據(jù)被寫(xiě)入到第 一電阻改變 元件時(shí)，使寫(xiě)電流按從第一驅(qū)動(dòng)線到第三驅(qū)動(dòng)線的方向流動(dòng)，而當(dāng)?shù)?二數(shù)據(jù)被寫(xiě)入到第 一 電阻改變?cè)r(shí)，使寫(xiě)電流按從第三驅(qū)動(dòng)線到第 一驅(qū)動(dòng)線的方向流動(dòng)，其中，當(dāng)?shù)谝缓偷诙?shù)據(jù)被寫(xiě)入到第一電阻改變?cè)r(shí)，寫(xiě)控制 電路使第二驅(qū)動(dòng)線浮置，當(dāng)?shù)?一數(shù)據(jù)被寫(xiě)入到第 一 電阻改變?cè)r(shí)，寫(xiě)電流被置為笫一 值，而當(dāng)?shù)诙?shù)據(jù)被寫(xiě)入到第一電阻改變?cè)r(shí)，寫(xiě)電流被置為第二 值，第一值是使得施加到第一齊納二極管的電壓等于或大于其齊納 電壓而施加到第二或第三齊納二極管的電壓小于其齊納電壓的值，并 且第二值是使得施加到第四齊納二極管的電壓小于其齊納電壓的值。
13、 根據(jù)權(quán)利要求12所述的存儲(chǔ)器，其特征在于，當(dāng)?shù)谝缓偷?二數(shù)據(jù)被寫(xiě)入時(shí)，寫(xiě)控制電路使第四驅(qū)動(dòng)線浮置。
14、 根據(jù)權(quán)利要求12所述的存儲(chǔ)器，其特征在于，當(dāng)?shù)谝缓偷?二數(shù)據(jù)被寫(xiě)入時(shí)，寫(xiě)控制電路使第四驅(qū)動(dòng)線的電勢(shì)等于第一驅(qū)動(dòng)線的 電勢(shì)。
15、 根據(jù)權(quán)利要求12所述的存儲(chǔ)器，其特征在于，第一到第四 二極管分別被形成于絕緣層上的半導(dǎo)體層中。
16、 根據(jù)權(quán)利要求12所述的存儲(chǔ)器，其特征在于，第一到第四 二極管為分別位于第一和第二驅(qū)動(dòng)線與第三和第四驅(qū)動(dòng)線之間的二極管。
17、 根據(jù)權(quán)利要求12所述的存儲(chǔ)器，其特征在于，第一到第四 二極管分別為肖特基二極管。
18、 根據(jù)權(quán)利要求12所述的存儲(chǔ)器，其特征在于，第一到第四 電阻改變?cè)械拿總€(gè)都包含從Ti、 V、 Fe、 Co、 Y、 Zr、 Nb、 Mo、 Hf、 Ta、 W、 Ge、 Si中選擇的一種或多種元素的氧化物。
19、 根據(jù)權(quán)利要求18所述的存儲(chǔ)器，其特征在于，第一到第四 電阻改變?cè)械拿總€(gè)都被夾在包含Ag和Cu之一的電極與包含 TiW、 Ti、和W之一的電極之間。
20、 根據(jù)權(quán)利要求12所述的存儲(chǔ)器，其特征在于，第一到第四 電阻改變?cè)械拿總€(gè)都包含0203、 Cr02、 Mo02、 Mo2Os、 W02、 Cr203與Cr02的混晶、Mo02與Mo2Os的混晶、以及W02與W03 的混晶中的一種。
21、 根據(jù)權(quán)利要求12所述的存儲(chǔ)器，其特征在于，第一到第四 電阻改變?cè)械拿總€(gè)都包含NiCr204、 MnCr204、 FeCr204 、 CoCr204、 CuCr204、以及ZnCr204中的一種。
22、 根據(jù)權(quán)利要求12所述的存儲(chǔ)器，其特征在于，第一到第四 電阻改變?cè)械拿總€(gè)都為磁阻元件。
全文摘要
一種電阻改變型存儲(chǔ)器，包含第一、第二和第三驅(qū)動(dòng)線(L1、L2、L3)；電阻改變?cè)?MC)，其一端與第三驅(qū)動(dòng)線(L3)相連接；第一二極管(D1)，具有與第一驅(qū)動(dòng)線(L1)相連接的陽(yáng)極和與第一電阻改變?cè)?MC)的另一端相連接的陰極；第二二極管(D2)，具有與第一電阻改變?cè)?MC)的另一端相連接的陽(yáng)極和與第二驅(qū)動(dòng)線(L2)相連接的陰極；以及驅(qū)動(dòng)器/接收器(DS)，將寫(xiě)電流供給到電阻改變?cè)?MC)。寫(xiě)控制電路(CNT)被設(shè)置為使得當(dāng)?shù)谝粩?shù)據(jù)被寫(xiě)入時(shí)，使寫(xiě)電流按從第一驅(qū)動(dòng)線(L1)到第三驅(qū)動(dòng)線(L3)的方向流動(dòng)，而當(dāng)?shù)诙?shù)據(jù)被寫(xiě)入時(shí)，使寫(xiě)電流按從第三驅(qū)動(dòng)線(L3)到第二驅(qū)動(dòng)線(L2)的方向流動(dòng)。
文檔編號(hào)G11C11/00GK101483062SQ200910001620
公開(kāi)日2009年7月15日 申請(qǐng)日期2009年1月9日 優(yōu)先權(quán)日2008年1月11日
發(fā)明者下村尚治, 淺尾吉昭 申請(qǐng)人:株式會(huì)社東芝