專利名稱：：具有公共位線結(jié)構(gòu)的非易失性存儲器件的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及存儲器件，更具體地，涉及非易失性存儲器件。
背景技術(shù)：
：包括非易失性存儲器件的半導(dǎo)體裝置有利于更小并能夠處理較大量的數(shù)據(jù)。因此，這樣的半導(dǎo)體非易失性存儲器件也可以包括較高的集成度。在這點上，具有這樣的結(jié)構(gòu)的非易失性存儲器件是有利的，該結(jié)構(gòu)可以以增大的速率處理數(shù)據(jù)，并且在該結(jié)構(gòu)中多個存儲串(memorystring)可以是較小的。
發(fā)明內(nèi)容本發(fā)明提供了具有多個存儲串(memorystring)共享公共位線的結(jié)構(gòu)的非易失性存儲器件。根據(jù)本發(fā)明實施例的器件包括多個第二選擇晶體管和具有第一驅(qū)動電壓的多個第一選擇晶體管，多個第二選擇晶體管中的至少兩個與第一選擇晶體管串聯(lián)連接，且第二選擇晶體管具有低于第一驅(qū)動電壓的第二驅(qū)動電壓。器件可以包括第一存儲串和第二存儲串，該第一存儲串包括第一選擇晶體管中的第一個和第二選擇晶體管中的第一至少兩個，該第二存儲串包括第一選擇晶體管中的第二個和第二選擇晶體管中的第二至少兩個。器件可以包括第一串選擇線，該第一串選擇線連接到第一存儲串的第一選擇晶體管中的該第一個或者第一存儲串的第二選擇晶體管的該第一至少兩個。第二串選擇線可以連接到第二存儲串的第一選擇晶體管的該第二個或者第二存儲串的第二選擇晶體管的該第二至少兩個。公共位線公共地連接第一存儲串和第二存儲串的每個的端部。在一些實施例中，第二選擇晶體管構(gòu)造為兩個第二選擇晶體管形成一對。一些實施例設(shè)置為，第一選擇晶體管和至少兩個第二選擇晶體管沿第一串選擇線和第二串選擇線交替地布置。在一些實施例中，第一串選擇線和第二串選擇線布置在不同的行?！嵤├O(shè)置為，第一存儲串和第二存儲串中的每個還包括串聯(lián)連接的多個單位元件。在一些實施例中，每個單位元件包括控制柵極和電荷存儲層。一些實施例設(shè)置為，電荷存儲層包括電荷俘獲層或浮置導(dǎo)電層。在一些實施例中，單位元件布置為NAND結(jié)構(gòu)。本發(fā)明的一些實施例包括具有公共位線結(jié)構(gòu)的非易失性存儲器件，該非易失性存儲器件包括第一存儲串，該第一存儲串包括具有第一驅(qū)動電壓的第一選擇晶體管；多個第二選擇晶體管，與第一選擇晶體管串聯(lián)連接并具有比第一驅(qū)動電壓低的第二驅(qū)動電壓；以及多個單位元件，每個包括控制柵極和電荷存儲層。器件可以包括第二存儲串，該第二存儲串包括具有第一驅(qū)動電壓的第三選擇晶體管；多個第四選擇晶體管，與第三選擇晶體管串聯(lián)連接并具有第二驅(qū)動電壓；以及多個單位元件，每個包括控制柵極和電荷存儲層。一些實施例包括多條字線，該多條字線分別連接到第一存儲串和第二存儲串的布置在相同行的單位元件的控制柵極并與第一存儲串和第二存儲串交叉。器件可以包括第一串選擇線和第二串選擇線，該第一串選擇線連接到第一存儲串的第一選擇晶體管和多個第二選擇晶體管之一并與第一存儲串交叉，該第二串選擇線連接到第二存儲串的第三選擇晶體管和多個第四選擇晶體管之一并與第二存儲串交叉。器件可以包括公共位線，該公共位線公共地連接第一存儲串和第二存儲串中每個的端部。在一些實施例中，第二選擇晶體管構(gòu)造為兩個第二選擇晶體管形成一對，第四選擇晶體管構(gòu)造為兩個第四選擇晶體管形成一對。一些實施例設(shè)置為，第一選擇晶體管和第二選擇晶體管沿第一串選擇線和第二串選擇線交替地布置，第三選擇晶體管和第四選擇晶體管沿第一串選擇線和第二串選擇線交替地布置。在一些實施例中，第一串選擇線和第二串選擇線布置在不同的行。—些實施例設(shè)置為，電荷存儲層包括電荷俘獲層或浮置導(dǎo)電層。在一些實施例中，單位元件布置為NAND結(jié)構(gòu)。本發(fā)明的一些實施例包括具有公共位線結(jié)構(gòu)的非易失性存儲器件。該器件的實施例可以包括具有NAND單元陣列結(jié)構(gòu)的多個單位元件，布置在多個存儲串的每個中并且每個包括控制柵極和電荷存儲層。器件可以包括多條公共位線，每條公共位線公共地連接到存儲串之中一對存儲串中每個的端部；具有第一驅(qū)動電壓的第一選擇晶體管；以及多個第二選擇晶體管，與第一選擇晶體管串聯(lián)連接并具有低于第一驅(qū)動電壓的第二驅(qū)動電壓。第一選擇晶體管和第二選擇晶體管布置在公共位線和存儲串的單位元件之間。器件可以包括第一串選擇線和第二串選擇線，該第一串選擇線連接到一對存儲串(連接到公共位線之一)中的第一存儲串的第一選擇晶體管和多個第二選擇晶體管之一，該第二串選擇線連接到一對存儲串(連接到公共位線之一)中的第二存儲串的第一選擇晶體管和多個第二選擇晶體管之一。器件可以包括多條字線，該多條字線連接到具有NAND單元陣列結(jié)構(gòu)且布置在相同行的單位元件的控制柵極。在一些實施例中，包括在連接到公共位線之一的一對存儲串中的第一選擇晶體管和第二選擇晶體管沿第一串選擇線和第二串選擇線交替地布置。一些實施例設(shè)置為，包括在連接到公共位線之一的一對存儲串中的第一選擇晶體管和第二選擇晶體管布置為分別相對于包括在連接到相鄰公共位線的另一對存儲串中的第一選擇晶體管和第二選擇晶體管對稱。在一些實施例中，第一選擇晶體管和第二選擇晶體管沿第一串選擇線和第二串選擇線交替地布置。一些實施例設(shè)置為，第一串選擇線和第二串選擇線布置在不同的行。在一些實施例中，電荷存儲層包括電荷俘獲層或浮置導(dǎo)電層。附圖被包括以提供對本發(fā)明的進一步的理解，并且并入本說明書且作為本說明書的一部分。附圖示出了本發(fā)明的一些實施例，并與說明書一起用于解釋本發(fā)明的原理。圖1是根據(jù)本發(fā)明一些實施例的非易失性存儲器陣列的電路圖；圖2是根據(jù)本發(fā)明一些實施例的非易失性存儲器件的平面圖；圖3A和圖3B是分別沿圖2的線A-A'和B-B'的截面圖；圖4A到圖41是根據(jù)本發(fā)明一些實施例的用于解釋制造圖2的非易失性存儲器件的方法的截面圖；圖5是根據(jù)本發(fā)明一些實施例的非易失性存儲器陣列的電路圖；圖6是根據(jù)本發(fā)明一些實施例的非易失性存儲器件的平面圖；些實施例的存儲芯片的方框圖；些實施例的存儲卡的方框圖；些實施例的系統(tǒng)的框圖。3/10頁具體實施例方式在下文中將參照附圖對本發(fā)明做更充分的描述，附圖中示出了本發(fā)明的實施例。然而，本發(fā)明不應(yīng)被解釋為限于此處所述的實施例。而是，提供這些實施例是為了使本公開透徹和完整，并且將本發(fā)明的范圍充分傳達給本領(lǐng)域的技術(shù)人員。應(yīng)當理解，雖然這里可以使用術(shù)語第一、第二等描述各種元件，但這些元件不應(yīng)受限于這些術(shù)語。這些術(shù)語僅用于將一個元件與另一元件區(qū)別開。因此，以下討論的第一元件可以在不背離本發(fā)明范圍的前提下被稱為第二元件。此外，如此處所用的，除非上下文另有明確表述，否則單數(shù)形式"一(a)"、"一(an)"和"該(the)"也旨在包括復(fù)數(shù)形式。還應(yīng)當理解，如此處所用，術(shù)語"包括(comprising)"和/或"包括(comprises)"是開放式的，其包括一個或多個所述元件、步驟和/或功能，但并不排除一個或多個未描述的元件、步驟和/功能。術(shù)語"和/或"包括一個或多個所列相關(guān)項目的任何及所有組合。應(yīng)當理解，當稱一元件在另一元件"上"、"連接到"或"耦接到"另一元件時，它可以直接在其他元件上、直接連接到或直接耦接到其他元件，或者還可以存在插入的元件。相反，當稱一元件"直接在"另一元件上、"直接連接到"或"直接耦接到"另一元件時，則不存在插入元件。應(yīng)當理解，示出元件的尺寸和相對取向并沒有按比例示出，在一些情況下為了解釋的目的，它們被夸大。相似的附圖標記始終指代相似的元件。除非另行定義，此處使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)都具有本發(fā)明所屬領(lǐng)域內(nèi)的普通技術(shù)人員所通常理解的同樣的含義。還應(yīng)當理解，諸如通用詞典中所定義的術(shù)語，除非此處加以明確定義，否則應(yīng)當被解釋為具有與它們在相關(guān)領(lǐng)域的語境中的含義相一致的含義，而不應(yīng)被解釋為理想化的或過度形式化的意義?，F(xiàn)在將參照附圖更充分地描述本發(fā)明，附圖中示出了本發(fā)明的優(yōu)選實施例。然而，本發(fā)明可以以多種不同的形式實施，而不應(yīng)被解釋為限于此處所述的實施例。而是，提供這些實施例是為了使本公開透徹和完整，并且將本發(fā)明的范圍充分傳達給本領(lǐng)域的技術(shù)人員。為便于描述此處可以使用諸如"在...之上"、"上(u卯er)"、"在...之下"、"在...下面"、"下(lower)"等空間相對性術(shù)語來描述如附圖所示的一個元件或特征與另一個(些)元件或特征之間的關(guān)系。應(yīng)當理解，空間相對性術(shù)語是用來概括除附圖所示取向之外的使用或操作中的器件的不同取向的。例如，如果附圖中的器件翻轉(zhuǎn)過來，被描述為"在"其他元件或特征"下面"或"之下"的元件將會在其他元件或特征的"之上"。因此，示范性術(shù)語"在...之上"就能夠涵蓋之上和之下兩種取向。器件可以采取其他取向(旋轉(zhuǎn)90度或在其他取向)，此處所用的空間相對性描述符做相應(yīng)解釋。附圖標記在本發(fā)明的一些實施例中被詳細地指明，它們的示例在參考附圖中示出。在整個附圖中，相似的附圖標記用于指代說明書和附圖中相同或相似的元件。這里參照截面圖來描述示例性實施例，這些截面圖是示例性實施例(和中間結(jié)構(gòu))的示意圖。因此，可以預(yù)期由例如制造技術(shù)和/或公差引起的圖示形狀的變化。因此，示例性實施例不應(yīng)解釋為限于在此所示的區(qū)域的特定形狀，而是可以包括由例如制造所引起的形狀上的偏差。例如，示出為矩形的注入?yún)^(qū)域通常可以具有圓形或者彎曲的特征和/或在其邊緣處的注入濃度梯度，而非從注入?yún)^(qū)域到非注入?yún)^(qū)域的二元改變。同樣，通過注入形成的埋入?yún)^(qū)域可以導(dǎo)致在埋入?yún)^(qū)域與進行注入的表面之間的區(qū)域中的某些注入。因此，附圖中所示的區(qū)域?qū)嵸|(zhì)上是示意性的，它們的形狀并非要展示器件區(qū)的實際形狀，也并非要限制示例性實施例的范圍。在下文中，將參照附圖詳細地描述本發(fā)明的示范性實施例。在附圖中，由例如制造技術(shù)和/或公差引起的插圖形狀的變化是可能發(fā)生的。因此，示范性實施例不應(yīng)被解釋為限于此處示出的區(qū)域的特定形狀，而是包括由例如制造引起的形狀偏差在內(nèi)。現(xiàn)在參照圖1，圖1是根據(jù)本發(fā)明一些實施例的非易失性存儲器陣列100的電路圖。例如，非易失性存儲器陣列100可以是NAND型非易失性存儲器陣列。非易失性存儲器陣列100可以包括多個存儲串MSi到MS8。多個存儲串MSi到MS8中的每個可以包括串聯(lián)連接的多個單位元件(也就是存儲單元)。例如，存儲串MS工可以包括存儲單元Mn到M^存儲串MS8可以包括存儲單元M81到M8N。存儲串MS工到MS8可以每個具有分別電連接到相應(yīng)的第一選擇晶體管ST1_1A、ST1_2B到ST1_8A(稱為ST1)和相應(yīng)的第二選擇晶體管ST2_1B、ST2—2A到ST2—8B(稱為ST2)的一端。在圖1中，跟在"_"后面的符號，也就是，第一選擇晶體管ST1和第二選擇晶體管ST2的附圖標記中的"1A"到"8B"表示在存儲器陣列100中的相對位置，并且在下文中如果需要可以被省略。存儲串MS工到MS8每個可以具有分別電連接到第三選擇晶體管ST'工到ST'8的另一端。存儲串MS工到MS8構(gòu)造為使得兩個相鄰存儲串形成一對并連接到一條公共位線。在這點上，存儲串到MS8分別成對地連接到多條公共位線BLpBL2、BL3和BL4。例如，兩個相鄰存儲串MS工和MS2的相應(yīng)端通過一個公共位線接觸而公共地連接到一條公共位線BLlt)類似地，兩個其它的相鄰存儲串MS3和MS4的相應(yīng)端通過另一個公共位線接觸BC2而公共地連接到另一條公共位線BL2。存儲串MS工到MS8的相應(yīng)其它端可以連接到公共源極線CSL。包括在存儲串MS工到MS8之一中的第一選擇晶體管ST1和第二選擇晶體管ST2彼此串聯(lián)連接。第二選擇晶體管ST2可以具有比第一選擇晶體管ST1低的驅(qū)動電壓。在一些實施例中，第二選擇晶體管312可以具有與存儲單元111、112...1^相同的尺寸，并由此可以具有較低的驅(qū)動電壓。一些實施例設(shè)置為包括在存儲串MS工到MSs之一中的第二選擇晶體管ST2的數(shù)目可以是兩個或更多，兩個第二選擇晶體管可以形成一對。然而，本發(fā)明不限于此。包括在存儲串MS^IJMS8之一中的第一選擇晶體管ST1和第二選擇晶體管ST2的相應(yīng)一個可以連接到第一串選擇線SSL—A并被第一串選擇線SSL—A控制，第一選擇晶體管ST1和第二選擇晶體管ST2中的另一個可以連接到第二串選擇線SSL—B并被第二串選擇線SSL—B控制。現(xiàn)在將示例性地解釋公共連接到一條公共位線Bl^的第一存儲串MS工和第二存儲串M&。包括在第一存儲串MS工中的第一選擇晶體管STljA可以連接到第一串選擇線SSL—A并被第一串選擇線SSL_A控制，第二選擇晶體管ST2_1B可以連接到第二串選擇線SSL_B并被第二串選擇線SSL_B控制。同時，包括在第二存儲串MS2中的第二選擇晶體管ST2_2A可以連接到第一串選擇線SSL_A并被第一串選擇線SSL—A控制，第一選擇晶體管ST1—2B可以連接到第二串選擇線SSL_B并被第二串選擇線SSL_B控制。一些實施例設(shè)置為包括在連接到一條公共位線Bl^的存儲串MS工和MS2中的第一選擇晶體管ST1_1A和ST1_2B以及第二選擇晶體管ST2_1B和ST2_2A分別沿第一串選擇線SSL_A和第二串選擇線SSL_B交替地布置。該布置可以采用在存儲串MS3到MS8中，存儲串MS3到MS8分別連接到其它的公共位線BL2、BL3和BL4。此外，如圖1所示，分別包括在存儲串MS工和MS2中的第一選擇晶體管ST1_1A和第二選擇晶體管ST2_1B以及第二選擇晶體管ST2_2A和第一選擇晶體管ST1_2B可以布置為相對于分別包括在存儲串MS^PMS4的第一和第二選擇晶體管ST2—3A和ST1_3B以及ST1_4A和ST2_4B對稱，其中存儲串MS工和MS2形成一對并可以連接到一條公共位線BLp存儲串MS3和MS4連接到另一相鄰的公共位線BL2。一些實施例設(shè)置為該布置可以完全或部分應(yīng)用在存儲串MS:到MS8中，存儲串MS:到MS8分別連接到一條公共位線BLpBL2、BL3和BL4。在一些實施例中，第一串選擇線SSL—A和第二串選擇線SSL—B可以與存儲串MS工到MSs交叉。一些實施例設(shè)置為第一串選擇線SSL—A和第二串選擇線SSL—B可以布置在不同的行。在一些實施例中，第三選擇晶體管ST'工到ST'8可以被接地選擇線GSL控制。多個存儲單元M工到M8可以被字線Wl^到WLN控制。第一選擇晶體管ST1和第二選擇晶體管ST2、串選擇線SSL—A和SSL_B以及公共源極線CSL的示出的構(gòu)造在這里提供作為非限制性的示例，第一選擇晶體管ST1和第二選擇晶體管ST2、串選擇線SSL—A和SSL_B以及公共源極線CSL提供了一種半導(dǎo)體存儲器件，其中公共位線BLpBl^BLs和BL4被存儲串MS!至ljMSs共享。由于兩個相鄰存儲串通過一個公共位線接觸共享一條公共位線，所以可以減少位線的數(shù)目并且可以增大位線接觸之間的節(jié)距。在圖1的非易失性存儲器陣列100中使用的位線的數(shù)目是4條，與常規(guī)NAND型非易失性存儲器陣列中使用的位線的數(shù)目(8)相比該數(shù)目可以被減小，在常規(guī)NAND型非易失性存儲器陣列中一條位線被分配給一個存儲串。因此，可以放寬與位線和位線接觸如何形成相關(guān)的設(shè)計規(guī)則。在這點上，由于位線之間的距離可以增大，所以位線之間的寄生電容可以被減小，這可以導(dǎo)致較高的工作速度。公共位線接觸BQ、BC2、BC3和BC4可以平行地布置，公共位線BLpBL2、BL3和BL4通過公共位線接觸BQ、B(^、BC3和B(;被共享。然而，本發(fā)明不限于此。例如，一些實施例設(shè)置為，公共位線接觸BQ、BC2、BC3和BC4可以以不是彼此平行的Z字形的方式布置。盡管如圖1所示兩個相鄰存儲串共享一條位線，但一些實施例可以設(shè)置為，三個或更多相鄰存儲串可以通過一個公共位線接觸來共享一條公共位線。在一些實施例中，如圖1所示的公共位線結(jié)構(gòu)可以采用在AND和/或NOR型非易失性存儲結(jié)構(gòu)中。現(xiàn)在將詳細地解釋驅(qū)動包括在存儲串MS工到MS8中的第一選擇晶體管ST1和第二選擇晶體管ST2的方法。盡管將示范性地解釋存儲串MS工和MS2(二者形成一對并連接到一條公共位線BL》，但是該方法還可以用于驅(qū)動其它存儲串MS3到MS8(其連接到其它的公共位線BL2到BL》的第一選擇晶體管ST1和第二選擇晶體管ST2。例如，驅(qū)動第一選擇晶體管ST1所施加的電壓被稱為Vu，驅(qū)動第二選擇晶體管ST2所施加的電壓被稱為Vt2。電壓Vtl大于如上所述的電壓Vt2。電壓Vtl施加到第一串選擇線SSL_A，電壓Vt2施加到第二串選擇線SSL_B。由于施加的電壓Vtl和、2，第一存儲串MS工的第一選擇晶體管STljA被驅(qū)動并且第二選擇晶體管ST2_1B也被驅(qū)動。同時，第二存儲串MS2的第二選擇晶體管ST2—2A被驅(qū)動，但是第一選擇晶體管ST1_2B沒有被驅(qū)動，因為電壓Vt2比第一選擇晶體管ST1_2B的驅(qū)動電壓低。因此，第一存儲串MS工被選擇并連接到位線BLlt)接著，電壓Vt2施加到第一串選擇線SSL_A，電壓Vtl施加到第二串選擇線SSL_B。由于施加的電壓Vt2和Vu，第一存儲串MS工的第一選擇晶體管ST1_1A沒有被驅(qū)動，因為電壓Vt2小于第一選擇晶體管ST1_1A的驅(qū)動電壓，而第二選擇晶體管ST2_1B被驅(qū)動。同時，第二存儲串MS2的第二選擇晶體管ST2—2A和第一選擇晶體管ST1_2B被驅(qū)動。因此，第二存儲串MS2被選擇并連接到位線BL"在這點上，該驅(qū)動方法可以應(yīng)用于非易失性存儲器陣列100。如果電壓Vu施加到第一串選擇線SSL_A并且電壓Vt2施加到第二串選擇線SSL_B，則第一存儲串MSp第四存儲串MSp第五存儲串MS5和第八存儲串MS8被選擇并分別連接到位線BLpBL^BLs和BL4。同時，如果電壓Vt2被施加到第一串選擇線SSL_A并且電壓Vtl施加到第二串選擇線SSL_B，則第二存儲串MSy第三存儲串MSy第六存儲串MS6和第七存儲串MS7被選擇并分別連接到位線BLpBl^BLs和BL4。因此，根據(jù)第一選擇晶體管ST1和第二選擇晶體管ST2的驅(qū)動電壓，通過改變施加到第一串選擇線SSL—A和第二串選擇線SSL_B的電壓，期望的存儲串可以被選擇并連接到位線?，F(xiàn)在將詳細地解釋根據(jù)不同實施例的用于實現(xiàn)圖1的非易失性存儲器陣列100的半導(dǎo)體存儲器件。圖2是根據(jù)本發(fā)明一些實施例的非易失性存儲器件的平面圖。圖3A和圖3B是分別沿圖2的線A-A'和B-B'截取的截面圖。盡管為了解釋的方便在圖2中省略了一些元件，但是被省略的元件在圖3A和圖3B中被示出。參照圖2、3A和3B，非易失性存儲器件包括多個存儲單元列&到~，其可以形成在基板10上并沿第一方向延伸?；?0可以包括絕緣體上硅、藍寶石上硅、鍺、硅-鍺和/或砷化鎵等中的任一種。構(gòu)成存儲單元列&到A8的有源區(qū)域S可以通過在基板10中形成元件隔離層(未示出)(例如，淺溝槽隔離(STI)層)來限定。在一些實施例中，基板IO可以包括P型阱區(qū)11。一些實施例設(shè)置為P型阱區(qū)11可以被N型阱區(qū)12圍繞。多個單位元件(例如，存儲單元晶體管Mn、M^到MpMw)可以分別形成在有源區(qū)域S上。存儲單元晶體管Mn、M12到M1N—pM1N中的每個可以包括柵極堆疊30，該柵極堆疊30包括下絕緣層31、電荷存儲層32、上絕緣層33和/或控制柵極34，其可以依次堆疊在每個有源區(qū)域S上。柵極堆疊30可以通過依次在基板10上堆疊下絕緣層31、電荷存儲層32、上絕緣層33和/或控制柵極34等并圖案化依次堆疊的層31到34而形成。接著，間隔物(未示出)還可以形成在柵極堆疊30的側(cè)壁上。源極/漏極區(qū)域40(其是N+源極/漏極區(qū)域)還可以通過采用柵極堆疊30和/或間隔物作為離子注入掩模來形成。一些實施例設(shè)置為，存儲單元晶體管Mn、M^到M1N—pMw通過共享被柵極堆疊30間隔開的源極/漏極區(qū)域40并通過串聯(lián)連接而定義存儲單元列&到A8。存儲單元晶體管Mn、M12到M1N—pM1N的控制柵極34可以分別形成為字線WLpWL2到WLN—^WLN。在一些實施例中，字線WLpWL2到WLN—pWLN可以沿垂直于第一方向的第二方向延伸，從而與多個存儲單元列&到A8交叉。因此，一些實施例設(shè)置為多個單位元件可以布置為NAND結(jié)構(gòu)。為了實現(xiàn)非易失性存儲器件，電荷存儲層32可以包括提供電子和/或空穴的俘獲中心的浮置導(dǎo)電層和/或電荷俘獲層。根據(jù)半導(dǎo)體存儲器件的編程/擦除模式，下絕緣層31和上絕緣層32可以用作隧穿絕緣層(tunnelinginsulatinglayer)和/或阻擋絕緣層。例如，電荷俘獲層可以是硅氮化物層、金屬氮化物層和/或金屬氧化物層等。在一些實施例中，浮置導(dǎo)電層可以是摻雜的多晶硅層、金屬層、導(dǎo)電金屬氮化物層和/或?qū)щ娊饘傺趸飳拥?。一些實施例設(shè)置為隧穿絕緣層和阻擋絕緣層中的每個可以是硅氧化物層和/或具有比硅氧化物層更高的介電常數(shù)的高k層，例如，硅氧氮化物層、硅氮化物層、鋁氧化物層、鑭氧化物層、鑭鋁氧化物層、鉿氧化物層、鉿鋁氧化物層、鑭鉿氧化物層、鋯氧化物層和/或鉭氧化物層等。柵極堆疊30的結(jié)構(gòu)以及下絕緣層31、電荷存儲層32、上絕緣層33和控制柵極34的功能、順序和材料通過非限制性的示例來解釋。一些實施例設(shè)置為，構(gòu)成柵極堆疊30的下絕緣層31、電荷存儲層32、上絕緣層33和控制柵極34中的每個可以通過堆疊兩個/或多個層而形成從而改善其功能，和/或新層(例如納米晶體層)可以插設(shè)在下絕緣層31、電荷存儲層32、上絕緣層33和/或控制柵極34之間。在一些實施例中，下絕緣層31、電荷存儲層32、上絕緣層33和/或控制柵極34的表面可以被處理。一些實施例設(shè)置為，柵極堆疊30可以具有用于多位操作的裂柵型(splitgate-type)結(jié)構(gòu)和/或三維(3D)鰭型結(jié)構(gòu)。在一些實施例中，存儲單元晶體管Mn、M21到M81的源極/漏極區(qū)域40(其連接到每個存儲單元列A到A8的一個相應(yīng)端)可以通過第一選擇晶體管ST1和第二選擇晶體管ST2連接到位線Bl^到BL4。盡管未示出，如以上參照圖1所述，存儲單元晶體管M『M，到M8N的源極/漏極區(qū)域(其連接到存儲單元列Al到A8的另一端)可以通過第三選擇晶體管ST'工到ST'8(見圖1)連接到公共源極線CSL。—些實施例設(shè)置為，第一選擇晶體管ST1和第二選擇晶體管ST2可以通過依次堆疊柵極絕緣層36和控制柵極37并圖案化堆疊的柵極絕緣層36和控制柵極37而制造。在一些實施例中，源極/漏極區(qū)域40、41和42可以通過采用柵極堆疊35作為離子注入掩模而形成。制造存儲單元晶體管M1N、M2N到M8N以及第一選擇晶體管ST1和第二選擇晶體管ST2的方法通過非限制性的示例來解釋。在一些實施例中，存儲單元晶體管Mw、M^到M，以及第一選擇晶體管ST1和第二選擇晶體管ST2可以單獨地形成。一些實施例設(shè)置為，公共的工藝(例如，用于形成源極/漏極區(qū)域40、41和42的離子注入工藝)可以同時對存儲單元晶體管M1N、M2N到M8N以及第一選擇晶體管ST1和第二選擇晶體管ST2進行。在存儲單元晶體管M1N、M2N到M8N以及第一選擇晶體管ST1和第二選擇晶體管ST2形成之后，層間絕緣層50可以形成在基板10上。一些實施例設(shè)置為，層間絕緣層50可以是通過等離子體增強化學(xué)氣相沉積(PECVD)形成的硅氧化物層。用于電連接公共位線BLpBL2、BL3和BL4與第一選擇晶體管ST1或第二選擇晶體管ST2的公共位線接觸BQ、BC2、BC3和BC4可以公共地連接到相鄰第一選擇晶體管ST1或第二選擇晶體管ST2的源極/漏極區(qū)域42。因此，兩個相鄰存儲單元列可以公共地連接到一條公共位線。在圖2的半導(dǎo)體存儲器件中，如上所述，由于兩個相鄰的存儲串可以共享一條公共位線，所以可以增大位線接觸之間的節(jié)距。在一些實施例中，公共位線接觸BQ、BC2、BC3和BC4中的每個可以形成在相鄰有源區(qū)域S上方以及相鄰的有源區(qū)域S之間的元件隔離層(未示出)上方(如圖2所示)，從而公共地連接到兩個相鄰的選擇晶體管的源極/漏極區(qū)域42。也就是，公共位線接觸BQ、BC2、BC3和B(;中的每個可以具有形成在有源區(qū)域S和/或非有源區(qū)域上方的無邊界接觸(borderlesscontact)結(jié)構(gòu)。一些實施例設(shè)置為，每個具有這樣的無邊界接觸結(jié)構(gòu)的公共位線接觸BQ、BC2、BC3和BC4可以通過形成接觸孔并用導(dǎo)電材料(例如銅(Cu)、鎢(W)和/或摻雜的多晶硅(poly-Si)填充該接觸孔而形成，兩個相鄰選擇晶體管的源極/漏極區(qū)域42以及源極/漏極區(qū)域42之間的元件隔離層(未示出)的表面通過該接觸孔暴露在層間絕緣層50中。在公共位線接觸BCpBC^BQ和BC4形成之后，可以形成連接到公共位線接觸BQ、BC2、BC3和BC4的公共位線BLpBL2、BL3和BL4。一些實施例設(shè)置為，公共位線Bl^、BL2、BL3和BL4中的每個可以通過在層間絕緣層50上形成由鋁和/或銅制成的導(dǎo)電層并將該導(dǎo)電層圖案化為線的形狀而形成。現(xiàn)在參照圖4A到圖41，它們是示出根據(jù)本發(fā)明的一些實施例制造圖2的非易失性存儲器件的方法的截面圖。在圖4A到圖41中，區(qū)域A-A'對應(yīng)于圖2的沿線A-A'截取的截面，區(qū)域B-B'對應(yīng)于圖2的沿線B-B'截取的截面。參照圖4A，第一掩模層16和第二掩模層15可以形成在其上形成有柵極堆疊層13的基板10上方。第一掩模層16和第二掩模層15可以具有不同的蝕刻選擇性。一些實施例設(shè)置為，第一掩模層16可以是光致抗蝕劑層或包括硅氧化物、硅氮化物和/或硅氧氮化物等的硬掩模層。例如，在一些實施例中，第一掩模層16可以是旋涂式硬掩模(spin-on-hardmask，S0H)層。在一些實施例中，第二掩模層15可以是多晶硅層。一些實施例設(shè)置為，第一掩模層16和第二掩模層15的材料可以交換。在一些實施例中，用于保護柵極堆疊層13的保護層14可以形成在基板10與第二掩模層15之間。一些實施例設(shè)置為，保護層14可以是包括硅氧化物、硅氮化物和/或硅氧氮化物等的硬掩模層。柵極堆疊層13可以包括硅氧化物層、硅氮化物層、金屬層或其組合。一些實施例設(shè)置為，柵極堆疊層13可以包括隧穿絕緣層、電荷存儲層、阻擋絕緣層和/或控制柵極層等中的至少一種。參照圖4B，第一掩模層16可以被圖案化以形成第一掩模圖案16a和16b。第一掩模圖案16a和16b可以具有相同的寬度或彼此不同的寬度。在一些實施例中，對應(yīng)于要形成存儲單元晶體管M(見圖4H)的區(qū)域的第一掩模圖案16a的寬度可以形成得比對應(yīng)于要形成選擇晶體管ST1和ST2(見圖4H)的第一掩模圖案16b的寬度更窄。參照圖4C，間隔物17a和17b可以形成在第一掩模圖案16a和16b的側(cè)壁上。一些實施例設(shè)置為，間隔物17a和17b具有高于第一掩模圖案16a和16b的蝕刻抗性。例如，在一些實施例中，間隔物17a和17b可以通過原子層沉積(ALD)形成。一些實施例設(shè)置為，間隔物17a和17b可以具有相同的寬度或彼此不同的寬度。參照圖4D，可以去除第一掩模圖案16a和16b。如上所述，由于間隔物17a和17b可以具有比第一掩模圖案16a和16b高的蝕刻抗性，所以開口18a和18b可以形成在間隔物17a和17b之間。參照圖4E，可以形成覆蓋一些間隔物17b的間隔物保護圖案19。一些實施例設(shè)置為，間隔物保護圖案19具有不同于第二掩模層15的蝕刻選擇性。間隔物保護圖案19可以是包括硅氧化物、硅氮化物和/或硅氧氮化物等的硬掩模層。在一些實施例中，被間隔物保護圖案19覆蓋的區(qū)域?qū)?yīng)于將要在隨后的工藝中形成第一選擇晶體管ST1的區(qū)域。一些實施例設(shè)置為，間隔物保護圖案19的位置可以根據(jù)第一選擇晶體管ST1相對于第二選擇晶體管ST2的位置而變化。例如，在一些實施例中，在區(qū)域A-A'中，間隔物保護圖案19覆蓋最外面的間隔物17b;在區(qū)域B-B'中，間隔物保護圖案19覆蓋位于間隔物17a和17b之間的間隔物17b。參照圖4F，可以利用間隔物17a和17b以及間隔物保護圖案19作為蝕刻掩模來圖案化第二掩模層15以形成第二掩模圖案15a、15b和15c。如果如上所述第二掩模層15由多晶硅形成，則第二掩模層15可以具有不同于間隔物保護圖案19以及間隔物17a和17b的蝕刻選擇性，間隔物保護圖案19以及間隔物17a和17b由氧化物、氮化物和/或氧氮化物等形成。對應(yīng)于要形成存儲單元晶體管M的區(qū)域的第二掩模圖案15a的寬度可以相對地小，在一些實施例中其可以與對應(yīng)于要形成第二選擇晶體管ST2的區(qū)域的第二掩模圖案15b的寬度相同。同時，對應(yīng)于要形成第一選擇晶體管ST1的區(qū)域的第二掩模圖案15c的寬度可以大于第二掩模圖案15a和15b中每個的寬度。參照圖4G和圖4H，部分基板10(也就是，部分柵極堆疊層13)可以利用第二掩模圖案15a、15b和15c去除以形成多個單位元件M以及第一選擇晶體管ST1和第二選擇晶體管ST2。當部分柵極堆疊層13被去除時，保護層14可以保護柵極堆疊層13在保護層14下方的部分不被蝕刻。參照圖41，層間絕緣層50可以形成在基板10上，層間絕緣層50覆蓋多個單位元件M以及第一選擇晶體管ST1和第二選擇晶體管ST2。一些實施例設(shè)置為，層間絕緣層50被蝕刻并且導(dǎo)電材料被填充以形成公共位線接觸BC。在一些實施例中，電連接到公共位線接觸BC的公共位線BL形成在層間絕緣層50上。圖5是根據(jù)本發(fā)明一些實施例的非易失性存儲器陣列200的電路圖。圖6是根據(jù)本發(fā)明一些實施例的非易失性存儲器件的平面圖。為了解釋的方便，對于以上描述的相同元件的重復(fù)解釋將不再給出。參照圖5和圖6，非易失性存儲器陣列200構(gòu)造為兩個相鄰存儲串形成一對并連接到一條公共位線，因此存儲串MS工到MS8分別成對地連接到多條公共位線BLpBL2、BL3和BL4。包括在存儲串MS工到MS8的每個中的第一選擇晶體管ST1和第二選擇晶體管ST2沿第一串選擇線SSL_A和第二串選擇線SSL_B交替地布置。與圖1的非易失性存儲器陣列100相反，包括在存儲串MS工和MS2中的第一和第二選擇晶體管ST2_1A和ST1_1B以及ST1_2A和ST2_2B可以以與包括在存儲串MS3和MS4中的第一和第二選擇晶體管ST2_3A和ST1_3B以及ST1_4A和ST2—4B相同的順序布置，其中存儲串MS工和MS2形成一對并連接到一條公共位線BLp存儲串MS3和MS4連接到另一條相鄰的公共位線BL2。該布置可以完全或部分地應(yīng)用在存儲串MS!到MS8中，存儲串MS!到MS8分別連接到一條公共位線BL"BL2、BL3和BL4?，F(xiàn)在參照圖7，圖7是根據(jù)本發(fā)明一些實施例的存儲芯片4000的方框圖。在一些實施例中，存儲單元陣列410可以包括圖2和圖6的非易失性存儲器件的任一種結(jié)構(gòu)。存儲單元陣列410可以耦接到X緩沖器&行解碼器420和Y緩沖器&列解碼器430以接收并傳送數(shù)據(jù)。例如，存儲單元陣列410的字線可以連接到X緩沖器&行解碼器420。一些實施例設(shè)置為，存儲單元陣列410的位線可以連接到Y(jié)緩沖器&列解碼器430?？刂七壿?40可以耦接到X緩沖器&行解碼器420和Y緩沖器&列解碼器430以控制X緩沖器&行解碼器420和Y緩沖器&列解碼器430。現(xiàn)在參照圖8，圖8是根據(jù)本發(fā)明一些實施例的存儲卡5000的方框圖。一些實施例設(shè)置為，控制器510和存儲器520可以設(shè)置為彼此交換電信號。例如，如果控制器510向存儲器520發(fā)出命令，則存儲器520可以傳送數(shù)據(jù)。存儲器520可以包括圖1到圖6的非易失性存儲器件的任一種。一些實施例設(shè)置為，圖1到圖6的非易失性存儲器件可以根據(jù)期望的邏輯柵極設(shè)計而應(yīng)用在NAND或NOR型存儲器陣列(未示出)中。在一些實施例中，設(shè)置在多行和多列中的存儲器陣列可以具有一個或多個存儲器陣列堆(memoryarraybank)(未示出)。一些實施例設(shè)置為，存儲器520可以包括這種存儲器陣列(未示出)或存儲器陣列堆(未示出)。在一些實施例中，存儲卡5000還可以包括行解碼器(未示出)、列解碼器(未示出)、輸入/輸出(I/O)緩沖器(未示出)和/或控制寄存器(未示出)等，從而驅(qū)動存儲器陣列堆。存儲卡5000可以用作存儲器件，例如記憶棒(卡)、安全媒體(SM)卡、安全數(shù)字(SD)卡、小型SD卡和/或多媒體卡(匪C)等?，F(xiàn)在參照圖9，圖9是根據(jù)本發(fā)明一些實施例的系統(tǒng)6000的方框圖。在一些實施例中，系統(tǒng)600可以包括控制器610、輸入/輸出裝置620、存儲器630和/或接口640等。一些實施例設(shè)置為，系統(tǒng)6000可以是移動系統(tǒng)和/或發(fā)送或接收數(shù)據(jù)的系統(tǒng)。在一些實施例中，移動系統(tǒng)可以是個人數(shù)字助理(PDA，personaldigitalassistant)、便攜式計算機、網(wǎng)絡(luò)寫字板(webtablet)、無線電話、移動電話、數(shù)字音樂播放器和/或存儲卡等。一些實施例設(shè)置為，控制器610可以執(zhí)行軟件程序并控制系統(tǒng)6000。例如，控制器610可以是微處理器、數(shù)字信號處理器、微控制器和/或類似物。一些實施例設(shè)置為，輸入/輸出裝置620可以用于向系統(tǒng)6000輸入數(shù)據(jù)或從系統(tǒng)6000輸出數(shù)據(jù)。在一些實施例中，系統(tǒng)6000可以利用輸入/輸出裝置630連接到外部裝置(例如，個人計算機(PC)或網(wǎng)絡(luò))以與外部裝置交換數(shù)據(jù)。一些實施例設(shè)置為，輸入/輸出裝置620可以是小鍵盤(keypad)、鍵盤和/或顯示裝置等。在一些實施例中，存儲器630可以存儲用于操作控制器610的代碼和/或數(shù)據(jù)，和/或可以存儲被控制器610處理的數(shù)據(jù)。存儲器630可以包括圖2和圖6的非易失性存儲器件的任一種。一些實施例設(shè)置為，接口640可以是系統(tǒng)6000與外部裝置之間的數(shù)據(jù)傳輸路徑?？刂破?10、輸入/輸出裝置620、存儲器630和/或接口640可以經(jīng)由總線650而彼此通訊。例如，系統(tǒng)6000可以應(yīng)用到移動電話、MP3播放器、導(dǎo)航系統(tǒng)、便攜式多媒體播放器(PMP)、固態(tài)盤(SSD)和/或家用電器等。上述是對本發(fā)明的說明而不應(yīng)被解釋為限制本發(fā)明。盡管已經(jīng)描述了本發(fā)明的幾個實施例，但本領(lǐng)域的技術(shù)人員應(yīng)當容易理解的是，在實施例中可以有許過修改而不實質(zhì)性地背離本發(fā)明的新穎的教導(dǎo)和優(yōu)點。因此，所有這種修改旨在被包括在本發(fā)明的由權(quán)利要求書限定的范圍內(nèi)。因此，應(yīng)當理解的是，上述為對本發(fā)明的說明而不應(yīng)被解釋成限制為這里所公開的實施例，對所公開的實施例以及其它實施例的修改旨在被包括在附加的權(quán)利要求書的范圍內(nèi)。本發(fā)明由以下的權(quán)利要求書限定。本申請要求于2008年10月8日提交到韓國知識產(chǎn)權(quán)局的韓國專利申請No.10-2008-0098780的權(quán)益，其全部內(nèi)容在此引入以做參考。權(quán)利要求一種具有公共位線結(jié)構(gòu)的非易失性存儲器件，該非易失性存儲器件包括多個第一選擇晶體管，具有第一驅(qū)動電壓；多個第二選擇晶體管，所述多個第二選擇晶體管中的至少兩個與所述第一選擇晶體管串聯(lián)連接，所述多個第二選擇晶體管中的第二選擇晶體管具有第二驅(qū)動電壓，該第二驅(qū)動電壓低于所述第一驅(qū)動電壓；第一存儲串，包括所述多個第一選擇晶體管中的第一個和所述多個第二選擇晶體管中的第一至少兩個；第二存儲串，包括所述多個第一選擇晶體管中的第二個和所述多個第二選擇晶體管中的第二至少兩個；第一串選擇線，連接到所述第一存儲串的所述多個第一選擇晶體管中的所述第一個或者所述第一存儲串的所述多個第二選擇晶體管中的所述第一至少兩個；第二串選擇線，連接到所述第二存儲串的所述多個第一選擇晶體管中的所述第二個或者所述第二存儲串的所述多個第二選擇晶體管中的所述第二至少兩個；以及公共位線，公共地連接所述第一存儲串和所述第二存儲串中每個的端部。2.如權(quán)利要求1所述的非易失性存儲器件，其中所述多個第二選擇晶體管構(gòu)造為兩個第二選擇晶體管形成一對。3.如權(quán)利要求1所述的非易失性存儲器件，其中所述多個第一選擇晶體管中的第一選擇晶體管和所述多個第二選擇晶體管的所述至少兩個中的第二選擇晶體管沿所述第一串選擇線和所述第二串選擇線交替地布置。4.如權(quán)利要求1所述的非易失性存儲器件，其中所述第一串選擇線和所述第二串選擇線布置在不同的行。5.如權(quán)利要求1所述的非易失性存儲器件，其中所述第一存儲串和所述第二存儲串的每個還包括串聯(lián)連接的多個單位元件。6.如權(quán)利要求5所述的非易失性存儲器件，其中所述多個單位元件中的每個包括控制柵極和電荷存儲層。7.如權(quán)利要求6所述的非易失性存儲器件，其中所述電荷存儲層包括電荷俘獲層或浮8.如權(quán)利要求5所述的非易失性存儲器件，其中所述多個單位元件布置為NAND結(jié)構(gòu)。9.一種具有公共位線結(jié)構(gòu)的非易失性存儲器件，該非易失性存儲器件包括第一存儲串，包括第一選擇晶體管、多個第二選擇晶體管以及多個單位元件，其中所述第一選擇晶體管具有第一驅(qū)動電壓，所述多個第二選擇晶體管與所述第一選擇晶體管串聯(lián)連接并具有第二驅(qū)動電壓，該第二驅(qū)動電壓比所述第一驅(qū)動電壓低，所述多個單位元件中的每個都包括控制柵極和電荷存儲層；第二存儲串，包括第三選擇晶體管、多個第四選擇晶體管以及多個單位元件，其中所述第三選擇晶體管具有所述第一驅(qū)動電壓，所述多個第四選擇晶體管與所述第三選擇晶體管串聯(lián)連接并具有所述第二驅(qū)動電壓，所述多個單位元件中的每個都包括控制柵極和電荷存儲層；多條字線，分別連接到所述第一存儲串和所述第二存儲串的布置在相同行中的所述多個單位元件的控制柵極，并與所述第一存儲串和所述第二存儲串交叉；第一串選擇線，連接到所述第一存儲串的所述第一選擇晶體管和所述多個第二選擇晶體管之一，并與所述第一存儲串交叉；第二串選擇線，連接到所述第二存儲串的所述第三選擇晶體管和所述多個第四選擇晶體管之一，并與所述第二存儲串交叉；公共位線，公共地連接所述第一存儲串和所述第二存儲串中每個的端部。10.如權(quán)利要求9所述的非易失性存儲器件，其中所述第二選擇晶體管構(gòu)造為兩個第二選擇晶體管形成一對，并且其中所述第四選擇晶體管構(gòu)造為兩個第四選擇晶體管形成一對。11.如權(quán)利要求9所述的非易失性存儲器件，其中所述第一選擇晶體管和所述第二選擇晶體管沿所述第一串選擇線和所述第二串選擇線交替地布置，并且其中所述第三選擇晶體管和所述第四選擇晶體管沿所述第一串選擇線和所述第二串選擇線交替地布置。12.如權(quán)利要求9所述的非易失性存儲器件，其中所述第一串選擇線和所述第二串選擇線布置在不同的行。13.如權(quán)利要求9所述的非易失性存儲器件，其中所述電荷存儲層包括電荷俘獲層或浮置導(dǎo)電層。14.如權(quán)利要求9所述的非易失性存儲器件，其中所述多個單位元件布置為NAND結(jié)構(gòu)。15.—種具有公共位線結(jié)構(gòu)的非易失性存儲器件，該非易失性存儲器件包括具有NAND單元陣列結(jié)構(gòu)的多個單位元件，布置在多個存儲串中的每個中，并且每個單位元件包括控制柵極和電荷存儲層；多條公共位線，每條公共位線公共地連接到所述多個存儲串中一對存儲串中的每個存儲串的端部；第一選擇晶體管和多個第二選擇晶體管，所述第一選擇晶體管具有第一驅(qū)動電壓，所述多個第二選擇晶體管與所述第一選擇晶體管串聯(lián)連接并具有低于所述第一驅(qū)動電壓的第二驅(qū)動電壓，其中所述第一選擇晶體管和所述第二選擇晶體管布置在所述公共位線與所述多個存儲串的所述單位元件之間；第一串選擇線，連接到一對存儲串中的第一存儲串的所述第一選擇晶體管和所述多個第二選擇晶體管之一，該對存儲串連接到所述多條公共位線之一；第二串選擇線，連接到一對存儲串中的第二存儲串的所述第一選擇晶體管和所述多個第二選擇晶體管之一，該對存儲串連接到所述多條公共位線之一；多條字線，連接到具有所述NAND單元陣列結(jié)構(gòu)且布置在相同行的所述單位元件的控制柵極。16.如權(quán)利要求15所述的非易失性存儲器件，其中包括在連接到所述多條公共位線之一的一對存儲串中的所述第一選擇晶體管和所述第二選擇晶體管沿所述第一串選擇線和所述第二串選擇線交替地布置。17.如權(quán)利要求15所述的非易失性存儲器件，其中包括在連接到所述多條公共位線之一的一對存儲串中的所述第一選擇晶體管和所述第二選擇晶體管布置為分別相對于包括在連接到相鄰公共位線的另一對存儲串中的所述第一選擇晶體管和所述第二選擇晶體管對稱。18.如權(quán)利要求15所述的非易失性存儲器件，其中所述第一選擇晶體管和所述第二選擇晶體管沿所述第一串選擇線和所述第二串選擇線交替地布置。19.如權(quán)利要求15所述的非易失性存儲器件，其中所述第一串選擇線和所述第二串選擇線布置在不同的行。20.如權(quán)利要求15所述的非易失性存儲器件，其中所述電荷存儲層包括電荷俘獲層或浮置導(dǎo)電層。全文摘要本發(fā)明提供了一種具有公共位線結(jié)構(gòu)的非易失性存儲器件，其包括具有NAND單元陣列結(jié)構(gòu)的多個單位元件，其布置在多個存儲串的每個中且每個單位元件包括控制柵極和電荷存儲層。多條公共位線每條公共連接到存儲串中一對存儲串的每個的端部。設(shè)置了具有第一驅(qū)動電壓的第一選擇晶體管和與第一選擇晶體管串聯(lián)并具有小于第一驅(qū)動電壓的第二驅(qū)動電壓的多個第二選擇晶體管。第一和第二選擇晶體管布置在公共位線與存儲串的單位元件之間。第一串選擇線連接到一對存儲串的第一存儲串的第一和第二選擇晶體管之一。第二串選擇線連接到一對存儲串的第二存儲串的第一和第二選擇晶體管之一。多條字線連接到具有NAND單元陣列結(jié)構(gòu)且布置在相同行中的單位元件的控制柵極。文檔編號G11C16/02GK101719381SQ200910178279公開日2010年6月2日申請日期2009年10月9日優(yōu)先權(quán)日2008年10月8日發(fā)明者姜熙秀,尹永培,張桐熏,樸允文,李昔柱申請人:三星電子株式會社