專利名稱：測試電路和包括該測試電路的半導(dǎo)體存儲裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲裝置，更具體地涉及檢測并修復(fù)半導(dǎo)體存儲裝置的失效的方法。
背景技術(shù)：
隨著半導(dǎo)體存儲裝置的集成度的提高，設(shè)置在單個半導(dǎo)體存儲裝置中的存儲單元和信號線的數(shù)量迅速增加。由于存儲單元集成在有限的空間中，內(nèi)部電路的關(guān)鍵尺寸和存儲單元的大小逐漸減小。由于這些原因，半導(dǎo)體存儲裝置中發(fā)生存儲單元失效的可能性增加提高。盡管存在存儲單元失效，因為在半導(dǎo)體存儲裝置內(nèi)提供冗余電路以及用于修復(fù)失效的存儲單元的修復(fù)電路，仍然可以大量生產(chǎn)具有期望容量的存儲器。通常，在完成晶片工藝后執(zhí)行各種測試。當(dāng)通過測試確定可以將失效的存儲單元修復(fù)時，通過用冗余存儲單元代替失效的存儲單元來修復(fù)失效。因此，當(dāng)輸入與失效的存儲單元相對應(yīng)的地址時，冗余存儲單元代替失效的存儲單元進(jìn)行操作。因此，所述半導(dǎo)體存儲裝置能夠執(zhí)行正常操作。與此同時，使用壓縮測試以減少測試時間。通過向多個存儲單元中寫入相同的數(shù)據(jù)，并將多個存儲單元的寫入數(shù)據(jù)壓縮并輸出，來執(zhí)行壓縮測試。由于半導(dǎo)體存儲裝置分成多個存儲模塊，失效檢測的速率和修復(fù)效率由要測試的存儲模塊的布置和壓縮測試中的數(shù)據(jù)組合來決定。

發(fā)明內(nèi)容
本發(fā)明的一個實施例中，半導(dǎo)體存儲裝置的測試電路包括第一失效檢測單元，被配置為通過將從第一存儲模塊的存儲單元組輸出的多個第一測試數(shù)據(jù)信號進(jìn)行組合來檢測第一存儲模塊的存儲單元組的失效；第二失效檢測單元，被配置為通過將從第二存儲模塊的存儲單元組輸出的多個第二測試數(shù)據(jù)信號進(jìn)行組合來檢測第二存儲模塊的存儲單元組的失效；公共失效檢測單元，被配置為通過將多個第一測試數(shù)據(jù)信號以及多個第二測試數(shù)據(jù)信號進(jìn)行組合來檢測第一存儲模塊和第二存儲模塊的存儲單元組的失效；以及失效確定單元，被配置為根據(jù)第一失效檢測單元和第二失效檢測單元的檢測結(jié)果來輸出第一失效檢測單元和第二失效檢測單元的檢測結(jié)果或輸出公共失效檢測單元的檢測結(jié)果。在本發(fā)明的另一個實施例中，半導(dǎo)體存儲裝置的測試電路包括第一失效檢測單元，被配置為通過將從第一存儲模塊的存儲單元組輸出的多個第一測試數(shù)據(jù)信號進(jìn)行組合來檢測第一存儲模塊的存儲單元組的失效；第二失效檢測單元，被配置為通過將從第二存儲模塊的存儲單元組輸出的多個第二測試數(shù)據(jù)信號進(jìn)行組合來檢測第二存儲模塊的存儲單元組的失效；公共失效檢測單元，被配置為通過將多個第一測試數(shù)據(jù)信號以及多個第二測試數(shù)據(jù)信號進(jìn)行組合來檢測第一存儲模塊和第二存儲模塊的存儲單元組的失效；以及選擇單元，被配置為根據(jù)模式選擇信號來輸出第一失效檢測單元和第二失效檢測單元的檢測結(jié)果或輸出公共失效檢測單元的檢測結(jié)果。在本發(fā)明的另一個實施例中，半導(dǎo)體存儲裝置包括第一失效檢測單元，被配置為通過將從第一存儲模塊的存儲單元組輸出的多個第一測試數(shù)據(jù)信號進(jìn)行組合來檢測第一存儲模塊的存儲單元組的失效；第二失效檢測單元，被配置為通過將從第二存儲模塊的存儲單元組輸出的多個第二測試數(shù)據(jù)信號進(jìn)行組合來檢測第二存儲模塊的存儲單元組的失效；公共失效檢測單元，被配置為通過將多個第一測試數(shù)據(jù)信號以及多個第二測試數(shù)據(jù)信號進(jìn)行組合來檢測第一存儲模塊和第二存儲模塊的存儲單元組的失效；失效確定單元，被配置為輸出第一失效檢測單元和第二失效檢測單元的檢測結(jié)果或輸出所述公共失效檢測單元的檢測結(jié)果；冗余存儲模塊，包括多個冗余存儲單元組；以及修復(fù)單元，被配置為根據(jù)從失效確定單元輸出的檢測結(jié)果，用冗余存儲單元組來代替第一存儲模塊和第二存儲模塊的存儲單元組。


結(jié)合附圖描述本發(fā)明的特征、方面和實施例，其中圖1為示意性地說明根據(jù)本發(fā)明的實施例的半導(dǎo)體存儲裝置的結(jié)構(gòu)的框圖；圖2為說明根據(jù)本發(fā)明第一實施例的在圖1中的測試單元結(jié)構(gòu)的示意圖；圖3為說明圖2中的測試單元的操作的真值表；圖4為說明根據(jù)本發(fā)明第二實施例的在圖1中的測試單元結(jié)構(gòu)的框圖；圖5為說明圖4中的測試單元的操作的真值表；圖6為說明根據(jù)本發(fā)明第三實施例的在圖1中的測試單元結(jié)果的框圖；以及圖7為說明根據(jù)本發(fā)明第四實施例的在圖1中的測試單元結(jié)構(gòu)的框圖。
具體實施例方式現(xiàn)在將詳細(xì)說明與本公開內(nèi)容相符的示例性實施例，在附圖中表示了這些實施例的示例。只要可能，所有附圖使用相同的附圖標(biāo)記來表示相同或相似的部件。作為參考，由于附圖以及此詳細(xì)描述中的指代裝置、模塊等的術(shù)語、標(biāo)志和符號在必要時可用于具體單元，在整個電路中相同的術(shù)語、標(biāo)記和符號可能并不指代相同裝置、模塊等。此外，電路的邏輯信號以及二進(jìn)制數(shù)據(jù)數(shù)值劃分成與電壓電平相對應(yīng)的高電平(H) 或低電平(L)，并且可以表示為“1”與“0”。而且，可根據(jù)需要定義與描述高阻抗?fàn)顟B(tài)(高 Z狀態(tài))。圖1為示意性地說明根據(jù)本發(fā)明的實施例的半導(dǎo)體存儲裝置結(jié)構(gòu)的框圖。為了清楚解釋本發(fā)明的技術(shù)原理，根據(jù)本發(fā)明的實施例的半導(dǎo)體存儲裝置可以包括簡單的結(jié)構(gòu)。參見圖1，半導(dǎo)體存儲裝置可以包括多個存儲模塊100A和100B、測試單元200、修復(fù)單元300以及冗余存儲模塊400。下文將描述具有如上配置的半導(dǎo)體存儲裝置的詳細(xì)結(jié)構(gòu)與基本操作。
多個存儲模塊100A和100B包括第一存儲模塊100A和第二存儲模塊100B。第一存儲模塊100A被劃分成第一子存儲模塊和第二子存儲模塊，每個子存儲模塊包括多個存儲單元。同樣地，第二存儲模塊100B被劃分成第三子存儲模塊和第四子存儲模塊，每個子存儲模塊包括多個存儲單元?？傊?，多個存儲單元被配置為以組為單位來輸入/輸出數(shù)據(jù)。分配給第一存儲模塊100A的多個位線讀出放大單元BLSA1_1至BLSA1_8通過位線BL與第一和第二子存儲模塊的存儲單元交換數(shù)據(jù)。多個位線讀出放大單元BLSA1_1至 BLSA1_8在數(shù)據(jù)讀取操作模式下將通過位線傳輸?shù)拇鎯卧臄?shù)據(jù)讀出并放大，并將放大的數(shù)據(jù)向外輸出。此外，多個位線讀出放大單元BLSA1_1至BLSA1_8在數(shù)據(jù)寫入操作模式下通過位線將外部數(shù)據(jù)傳輸至存儲單元。根據(jù)所述實施例的半導(dǎo)體存儲裝置可以設(shè)計成開放位線體系結(jié)構(gòu)。例如，在第一存儲模塊100A的第二位線讀出放大單元BLSA1_2中，第二位線讀出放大單元BLSA1_2的位線BL2被分配給第一子存儲模塊，而第二位線讀出放大單元BLSA1_2的取反位線BL2B被分配給第二子存儲模塊。由于第二存儲模塊100B具有與第一存儲模塊100A相同的結(jié)構(gòu)，所以省略其詳細(xì)說明。在壓縮測試中，在選中的存儲單元組中儲存相同的測試數(shù)據(jù)，并且從存儲單元組輸出的多個測試數(shù)據(jù)信號被壓縮并輸出。修復(fù)電路根據(jù)壓縮失效檢測結(jié)果，用冗余存儲單元組來代替相應(yīng)的存儲單元組。測試單元200根據(jù)從第一存儲模塊100A的存儲單元組輸出的多個第一測試數(shù)據(jù)信號Dl_l至Dl_8以及從第二存儲模塊100B的存儲單元組輸出的多個第二測試數(shù)據(jù)信號 D2_l至D2_8來檢測相應(yīng)的存儲單元組的失效。另外，修復(fù)單元300用冗余存儲模塊400的冗余存儲單元組來代替根據(jù)測試單元 200的檢測結(jié)果被確定為失效的存儲單元組。冗余存儲模塊400包括多個冗余存儲單元組。 雖然在圖1中冗余存儲模塊400和存儲模塊100A與100B是分開地設(shè)置的，但可以在存儲模塊100A和100B中設(shè)置多個冗余存儲單元組。圖2為說明根據(jù)本發(fā)明的第一實施例的在圖1中的測試單元結(jié)構(gòu)的框圖。參見圖2，測試單元通過將從第一存儲模塊100A的存儲單元組輸出的多個第一測試數(shù)據(jù)信號Dl_l至Dl_8以及從第二存儲模塊100B的存儲單元組輸出的多個第二測試數(shù)據(jù)信號D2_l至D2_8進(jìn)行組合來同時地檢測第一存儲模塊100A和第二存儲模塊100B的相應(yīng)的存儲單元組的失效。當(dāng)?shù)谝淮鎯δK100A的存儲單元組和第二存儲模塊100B的存儲單元組中的任意一個存儲單元失效時，測試單元輸出表示第一存儲模塊100A和第二存儲模塊100B的全部存儲單元組失效的檢測結(jié)果。測試單元可以包括多個子公共失效檢測部21_1至21_4和信號組合部21_5。多個子公共失效檢測部21_1至21_4將與所分配的數(shù)量一樣多的多個第一測試數(shù)據(jù)信號Dl_l 至Dl_8和多個第二測試數(shù)據(jù)信號D2_l至D2_8進(jìn)行組合，并輸出多個子公共失效檢測信號 DET_C1B至DET_C4B。由于多個子公共失效檢測部21_1至21_4具有相同的結(jié)構(gòu)并執(zhí)行相同的操作，本文將代表性地說明第一子公共失效檢測部21_1。第一子公共失效檢測部21_1可以包括異或非(XNOR)邏輯。XNOR邏輯可以由與運算元件AND1、或非運算元件NORl以及或運算元件ORl組成。
第一子公共失效檢測部21_1通過對兩個測試數(shù)據(jù)信號Dl_2與Dl_6以及兩個測試數(shù)據(jù)信號D2_2與D2_6執(zhí)行XNOR運算來輸出第一子公共失效檢測信號DET_C1B，其中，兩個測試數(shù)據(jù)信號Dl_2與Dl_6是從第一存儲模塊100A輸出的多個第一測試數(shù)據(jù)信號Dl_l 至Dl_8中分配給第一子公共失效檢測部21_1的信號，兩個測試數(shù)據(jù)信號D2_2與D2_6是從第二存儲模塊100B輸出的多個第二測試數(shù)據(jù)信號D2_l至D2_8中分配給第一子公共失效檢測部21_1的信號。所以，當(dāng)四個測試數(shù)據(jù)信號Dl_2、Dl_6、D2_2和D2_6具有相同的數(shù)據(jù)值時，第一子公共失效檢測信號DET_C1B被去激活為高電平。這意味沒有檢測到失效。 當(dāng)四個測試數(shù)據(jù)信號D1_2、D1_6、D2_2和D2_6中的任意一個具有不同的數(shù)據(jù)值時，第一子公共失效檢測信號DET_C1B被激活為低電平。這意味檢測到失效。由于失效是通過將四個測試數(shù)據(jù)信號D1_2、D1_6、D2_2和D2_6進(jìn)行組合來檢測的，這種測試也稱為4比特壓縮測試ο信號組合部21_5通過將多個子公共失效檢測信號DET_C1B至DET_C4B進(jìn)行組合來輸出公共失效檢測信號DET_C0UTB。信號組合部21_5通過對多個子公共失效檢測信號 DET_C1B至DET_C4B進(jìn)行“與運算”來輸出公共失效檢測信號DET_C0UTB。在該實施例中，信號組合部21_5可以包括與運算元件AND0。如果第二至第四子公共失效檢測信號DET_C2B 至DET_C4B被去激活為高電平，而僅有第一子公共失效檢測信號DET_C1B被激活為低電平， 則公共失效檢測信號DET_C0UTB被激活為低電平，測試單元輸出表示第一存儲模塊100A和第二存儲模塊100B中相應(yīng)的存儲單元組已經(jīng)失效的檢測結(jié)果。因此，由于修復(fù)操作是根據(jù)公共失效檢測信號DET_C0UTB來執(zhí)行的，第一存儲模塊100A和第二存儲模塊100B中相應(yīng)的存儲單元組被同時用冗余存儲單元組所代替。在這種修復(fù)操作中，當(dāng)檢測到第一存儲模塊100A和第二存儲模塊100B中的任意一個存儲單元組失效時，用冗余存儲單元組來同時代替第一存儲模塊100A和第二存儲模塊100B中的相應(yīng)的兩個存儲單元組。圖3為說明圖2中的測試單元的操作的真值表。圖3示出第一子公共失效檢測部21_1的內(nèi)部操作結(jié)果?，F(xiàn)在將參考圖3中的真值表與圖2來描述第一子公共失效檢測部21_1的內(nèi)部操作。假設(shè)當(dāng)四個測試數(shù)據(jù)信號Dl_2、 Dl_6、D2_2和D2_6輸出為“0”時存儲單元為正常。首先，當(dāng)四個測試數(shù)據(jù)信號D1_2、D1_6、D2_2和D2_6為“0”時，第一子公共失效檢測信號DET_C1B被去激活為高電平，因而輸出沒有檢測到任何失效的檢測結(jié)果。接著，當(dāng)四個測試數(shù)據(jù)信號D1_2、D1_6、D2_2和D2_6中的任意一個為“ 1”時，第一子公共失效檢測信號DET_C1B被激活為低電平，因而輸出檢測到失效的檢測結(jié)果。接著，當(dāng)四個測試數(shù)據(jù)信號Dl_2、D1_6、D2_2和D2_6為“1”時，應(yīng)該檢測到失效。 然而，第一子公共失效檢測信號DET_C1B被去激活為高電平，因而輸出正常的檢測結(jié)果。4 比特壓縮測試執(zhí)行這種錯誤確定的算數(shù)概率為6. 25%，但是全部存儲單元同時失效的概率非常低，因為四個測試數(shù)據(jù)信號D1_2、D1_6、D2_2和D2_6是從彼此不相鄰的存儲單元中輸出的。圖4為說明根據(jù)本發(fā)明第二實施例的在圖1中的測試單元結(jié)構(gòu)的框圖。參見圖4，測試單元可以包括第一失效檢測部22_1至22_5以及第二失效檢測部 23_1 至 23_5。
第一失效檢測部22_1至22_5通過將從第一存儲模塊100A的存儲單元組輸出的多個第一測試數(shù)據(jù)信號Dl_l至Dl_8進(jìn)行組合來檢測第一存儲模塊100A的存儲單元組的失效。第一失效檢測部22_1至22_5可以包括多個第一子失效檢測部22_1至22_4以及第一信號組合部22_5。多個第一子失效檢測部22_1至22_4將與所分配的數(shù)量一樣多的多個第一測試數(shù)據(jù)信號Dl_l至Dl_8進(jìn)行組合，并輸出多個第一子失效檢測信號DET1_1B至 DET1_4B。由于多個第一子失效檢測部21_1至21_4具有相同的結(jié)構(gòu)并執(zhí)行相同的操作，所以本發(fā)明將代表性地描述第一子失效檢測部21_1。第一子失效檢測部21_1包含XNOR邏輯。第一子失效檢測部21_1對兩個測試數(shù)據(jù)信號Dl_2和Dl_6執(zhí)行XNOR運算以輸出第一子失效檢測信號DET1_1B，其中兩個測試數(shù)據(jù)信號Dl_2和Dl_6是多個第一測試數(shù)據(jù)信號Dl_l至Dl_8中分配給第一子失效檢測部 21_1的信號。因此，當(dāng)兩個測試數(shù)據(jù)信號Dl_2和Dl_6具有相同的數(shù)據(jù)值時，第一子失效檢測信號DET1_1B被去激活為高電平。這意味沒有檢測到失效。當(dāng)兩個測試數(shù)據(jù)信號Dl_2 和Dl_6具有不同的數(shù)據(jù)值時，第一子失效檢測信號DET1_1B被激活為低電平。這意味檢測到失效。由于通過將兩個測試數(shù)據(jù)信號Dl_2和Dl_6進(jìn)行組合來檢測失效，這種測試也稱為2比特壓縮測試。第一信號組合部22_5通過將多個第一子失效檢測信號DET1_1B至DET1_4B進(jìn)行組合來輸出第一失效檢測信號DET_0UT1B。第一信號組合部22_5通過對多個第一子失效檢測信號DET1_1B至DET1_4B進(jìn)行“與運算”來輸出第一失效檢測信號DET_0UT1B。在該實施例中，第一信號組合部22_5可以包括與運算元件ANDl。如果三個第一子失效檢測信號 DET1_2B至DET1_4B被去激活為高電平，而僅有第一子失效檢測信號DET1_1B被激活為低電平，則第一失效檢測信號DET_0UT1B被激活為低電平，而測試單元輸出表示第一存儲模塊100A中的相應(yīng)的存儲單元組已經(jīng)失效的檢測結(jié)果。也就是說，當(dāng)多個第一子失效檢測信號DET1_1B至DET1_4B中的任意一個被激活為低電平時，第一失效檢測信號DET_0UT1B被激活為低電平，而測試單元輸出表示第一存儲模塊100A中的相應(yīng)的存儲單元組已經(jīng)失效的檢測結(jié)果。第二失效檢測部23_1至23_5通過將從第二存儲模塊100B的存儲單元組輸出的多個第二測試數(shù)據(jù)信號D2_l至D2_8進(jìn)行組合來檢測第二存儲模塊100B的存儲單元組的失效。第二失效檢測部23_1至23_5可以包括多個第二子失效檢測部23_1至23_4以及第二信號組合部23_5。多個第二子失效檢測部23_1至23_4將與所分配的數(shù)量一樣多的多個第二測試數(shù)據(jù)信號D2_l至D2_8進(jìn)行組合，并輸出多個第二子失效檢測信號DET2_1B至 DET2_4B。由于多個第二子失效檢測部23_1至23_4具有相同的結(jié)構(gòu)并執(zhí)行相同的操作，本發(fā)明將代表性地描述第二子失效檢測部23_1。第二子失效檢測部23_1包含XNOR邏輯。第二子失效檢測部23_1對兩個測試數(shù)據(jù)信號D2_2和D2_6執(zhí)行XNOR運算來輸出第二子失效檢測信號DET2_1B，其中，兩個測試數(shù)據(jù)信號D2_2與D2_6是多個第二測試數(shù)據(jù)信號D2_l至D2_8中分配給第二子失效檢測部 23_1的信號。因此，當(dāng)兩個測試數(shù)據(jù)信號D2_2和D2_6具有相同的數(shù)據(jù)值時，第二子失效檢測信號DET2_1B被去激活為高電平。這意味著沒有檢測到失效。當(dāng)兩個測試數(shù)據(jù)信號D2_2和D2_6具有不同的數(shù)據(jù)值時，第二子失效檢測信號DET2_1B被激活為低電平。這意味著檢測到失效。第二信號組合部23_5通過將多個第二子失效檢測信號DET2_1B至DET2_4B進(jìn)行組合來輸出第二失效檢測信號DET_0UT2B。第二信號組合部23_5通過對多個第二子失效檢測信號DET2_1B至DET2_4B進(jìn)行“與運算”來輸出第二失效檢測信號DET_0UT2B。在該實施例中，第二信號組合部23_5可以包括與運算元件AND2。如果三個第二子失效檢測信號DET2_2B至DET2_4B被去激活為高電平，而僅有第二子失效檢測信號DET2_1B被激活為低電平，則第二失效檢測信號DET_0UT2B被激活為低電平，而測試單元輸出表示第二存儲模塊100B中相應(yīng)的存儲單元組已經(jīng)失效的檢測結(jié)果。也就是說，當(dāng)多個第二子失效檢測信號DET2_1B至DET2_4B中的任意一個被激活為低電平時，第二失效檢測信號DET_0UT2B被激活為低電平，而測試單元輸出表示第二存儲模塊100B中相應(yīng)的存儲單元組已經(jīng)失效的檢測結(jié)果。因此，由于修復(fù)操作是根據(jù)第一失效檢測信號DET_0UT1B和第二失效檢測信號 DET_0UT2B來執(zhí)行的，第一存儲模塊100A中的相應(yīng)的存儲單元組和第二存儲模塊100B中的相應(yīng)的存儲單元組分別被冗余存儲單元組代替。在這種修復(fù)操作中，當(dāng)?shù)谝淮鎯δK100A 和第二存儲模塊100B中的任意一個存儲單元組被檢測為失效的存儲單元組時，只將存儲模塊中失效的存儲單元組用冗余存儲單元組代替。圖5為說明圖4中的測試單元的操作的真值表。圖5示出第一子失效檢測部22_1和第二子失效檢測部23_1的內(nèi)部操作結(jié)果。參考圖5中的真值表與圖4來描述第一子失效檢測部21_1和第二子失效檢測部23_1的內(nèi)部操作。假設(shè)當(dāng)兩個第一測試數(shù)據(jù)信號Dl_2與Dl_6輸出為“0”時，存儲單元為正常。作為參考，示出了輸入至第二子失效檢測部23_1的兩個第二測試數(shù)據(jù)信號D2_2和D2_6。此外， 假設(shè)第一子失效檢測部22_1和第二子失效檢測部23_1作為一組進(jìn)行操作。首先，當(dāng)兩個測試數(shù)據(jù)信號Dl_2和Dl_6為“0”時，第一子失效檢測信號DET1_1B 被去激活為高電平，因而輸出沒有檢測到失效的檢測結(jié)果。接著，當(dāng)兩個測試數(shù)據(jù)信號Dl_2與Dl_6中任意一個為“ 1”時，第一子失效檢測信號DET1_1B被激活為低電平，因而輸出檢測到失效的檢測結(jié)果。接著，當(dāng)兩個測試數(shù)據(jù)信號Dl_2與Dl_6為“1”時，應(yīng)該檢測到失效。然而，第一子失效檢測信號DET1_1B被激活為高電平，因而輸出正常的檢測結(jié)果。2比特壓縮測試執(zhí)行不正確確定的算數(shù)概率為25%。圖6為說明根據(jù)本發(fā)明的第三實施例的在圖1中的測試單元結(jié)構(gòu)的框圖。參見圖6，測試單元可以包括第一失效檢測部M、第二失效檢測部25、公共失效檢測部26以及失效確定部27。下文描述如上配置的測試單元的詳細(xì)結(jié)構(gòu)和基本操作。第一失效檢測部M通過將從第一存儲模塊100A的存儲單元組輸出的多個第一測試數(shù)據(jù)信號Dl_l至Dl_8進(jìn)行組合來檢測第一存儲模塊100A的存儲單元組的失效。也就是說，第一失效檢測部M根據(jù)多個第一測試數(shù)據(jù)信號Dl_l至Dl_8來檢測失效，并且在檢測到失效時將第一失效檢測信號DET_0UT1B激活為低電平。由于第一失效檢測部M的結(jié)構(gòu)可以與圖4中測試單元的第一失效檢測部22_1至22_5基本相同，所以省略重復(fù)說明。
第二失效檢測部25通過將從第二存儲模塊100B的存儲單元組輸出的多個第二測試數(shù)據(jù)信號D2_l至D2_8進(jìn)行組合來檢測第二存儲模塊100B的存儲單元組的失效。也就是說，第二失效檢測部25根據(jù)多個第二測試數(shù)據(jù)信號D2_l至D2_8來檢測失效，并且在檢測到失效時將第二失效檢測信號DET_0UT2B激活為低電平。由于第二失效檢測部25的結(jié)構(gòu)可以與圖4中測試單元的第二失效檢測部23_1至23_5基本相同，所以省略重復(fù)說明。公共失效檢測部沈通過將從第一存儲模塊100A的存儲單元組輸出的多個第一測試數(shù)據(jù)信號Dl_l至Dl_8以及從第二存儲模塊100B的存儲單元組輸出的多個第二測試數(shù)據(jù)信號D2_l至D2_8進(jìn)行組合來同時地檢測第一存儲模塊100A和第二存儲模塊100B的存儲單元組的失效。當(dāng)?shù)谝淮鎯δK100A的存儲單元組和第二存儲模塊100B的存儲單元組中任意一個存儲單元失效時，公共失效檢測部沈輸出表示第一存儲模塊100A和第二存儲模塊100B 的全部存儲單元組已經(jīng)失效的檢測結(jié)果。公共失效檢測部沈可以包括多個子公共失效檢測部至沈_4以及信號組合部26_5。多個子公共失效檢測部至沈_4將與所分配的數(shù)量一樣多的多個第一測試數(shù)據(jù)信號Dl_l至Dl_8以及多個第二測試數(shù)據(jù)信號D2_l至D2_8進(jìn)行組合，并輸出多個子公共失效檢測信號DET_C1至DET_C4。由于多個子公共失效檢測部至沈_4具有相同的結(jié)構(gòu)并執(zhí)行相同的操作，只代表性地描述第一子公共失效檢測部26_1。第一子公共失效檢測部沈_1可以包括XNOR邏輯。XNOR邏輯包括與運算元件 AND1、第一或非元件NORl以及第二或非元件N0R2。第一子公共失效檢測部通過對兩個測試數(shù)據(jù)信號Dl_2和Dl_6以及兩個測試數(shù)據(jù)信號D2_2和D2_6執(zhí)行XNOR運算來輸出第一子公共失效檢測信號DET_C1，其中，兩個測試數(shù)據(jù)信號Dl_2和Dl_6是從第一存儲模塊100A輸出的多個第一測試數(shù)據(jù)信號Dl_l 至Dl_8中分配給第一子公共失效檢測部的信號，兩個測試數(shù)據(jù)信號D2_2與D2_6是從第二存儲模塊100B輸出的多個第二測試數(shù)據(jù)信號D2_l至D2_8中分配給第一子公共失效檢測部的信號。因此，當(dāng)四個測試數(shù)據(jù)信號Dl_2、Dl_6、D2_2以及D2_6具有相同的數(shù)據(jù)值時，第一子公共失效檢測信號DET_C1被去激活為低電平。這意味著沒有檢測到失效。當(dāng)四個測試數(shù)據(jù)信號D1_2、D1_6、D2_2以及D2_6中的任意一個具有不同的數(shù)據(jù)值時， 第一子公共失效檢測信號DET_C1被激活為高電平。這意味著檢測到失效。因為通過組合四個測試數(shù)據(jù)信號D1_2、D1_6、D2_2和D2_6來檢測失效，這種測試也稱為4比特壓縮測試。信號組合部沈_5通過將多個子公共失效檢測信號DET_C1至DET_C4進(jìn)行組合來輸出公共失效檢測信號DET_C0UT。信號組合部沈_5通過對多個子公共失效檢測信號DET_ Cl至DET_C4進(jìn)行“與運算”來輸出公共失效檢測信號DET_C0UT。在該實施例中，信號組合部26_5可以包括或操作元件0R0。如果第二至第四子公共失效檢測信號DET_C2至DET_C4 被去激活為低電平，而僅有第一子公共失效檢測信號DET_C1被激活為高電平，則公共失效檢測信號DET_C0UT被激活為高電平，而測試單元輸出表示第一存儲模塊100A和第二存儲模塊100B中相應(yīng)的存儲單元組已經(jīng)失效的檢測結(jié)果。失效確定部27根據(jù)第一失效檢測部M和第二失效檢測部25的失效檢測結(jié)果來輸出第一失效檢測部M和第二失效檢測部25的失效檢測結(jié)果或者輸出公共失效檢測部沈的失效檢測結(jié)果作為最終失效檢測結(jié)果。當(dāng)?shù)谝皇z測部24和第二失效檢測部25中的一個檢測到相應(yīng)存儲模塊的存儲單元組的失效時，失效確定部27將檢測到失效的失效檢測部的檢測結(jié)果輸出作為最終失效檢測結(jié)果。當(dāng)?shù)谝皇z測部M與第二失效檢測部25 在相應(yīng)存儲模塊的存儲單元組沒有檢測到失效時，失效確定部27將公共失效檢測部沈的檢測結(jié)果輸出作為最終失效檢測結(jié)果。在該實施例中，失效確定部27可以包括失效檢測組合部27_1、第一信號輸出部 27_2以及第二信號輸出部27_3。失效檢測組合部27_1通過將從第一失效檢測部M輸出的第一失效檢測信號DET_ 0UT1B、從第二失效檢測部25輸出的第二失效檢測信號DET_0UT2B以及從公共失效檢測部 26輸出的公共失效檢測信號DET_C0UT進(jìn)行組合來輸出失效組合信號DETB。失效檢測組合部27_1可以包括與非運算元件NANDl，所述與非運算元件NANDl被配置為通過對第一失效檢測信號DET_0UT1B、第二失效檢測信號DET_0UT2B以及公共失效檢測信號DET_C0UT進(jìn)行 “與非運算”來輸出失效組合信號DETB。第一信號輸出部27_2通過將失效組合信號DETB和第一失效檢測信號DET_0UT1B 進(jìn)行組合來輸出第一最終失效檢測信號DET_C0MP1B。第一信號輸出部27_2可以包括與運算元件AND7，所述與運算元件AND7被配置為通過對失效組合信號DETB以及第一失效檢測信號DET_0UT1B進(jìn)行“與運算”來輸出第一最終失效檢測信號DET_C0MP1B。第二信號輸出部27_3通過將失效組合信號DETB和第二失效檢測信號DET_0UT2B 進(jìn)行組合來輸出第二最終失效檢測信號DET_C0MP2B。第二信號輸出部27_3可以包括與運算元件AND8，所述與運算元件AND8被配置為通過對失效組合信號DETB以及第二失效檢測信號DET_0UT2B進(jìn)行“與運算”來輸出第二最終失效檢測信號DET_C0MP2B。下文將描述失效確定部27的詳細(xì)內(nèi)部操作。首先，假設(shè)第一失效檢測信號DET_0UT1B和第二失效檢測信號DET_0UT2B中的一個被激活為低電平。因此，所述信號表示失效發(fā)生在第一存儲模塊100A的存儲單元組或第二存儲模塊100B的存儲單元組中。進(jìn)而，假設(shè)第一失效檢測信號DET_0UT1B被激活為低電平，因而失效發(fā)生在第一存儲模塊100A的存儲單元組中。由于第一失效檢測信號DET_0UT1B被激活為低電平，失效檢測組合部27_1輸出具有高電平的失效組合信號DETB。因此，第一信號輸出部27_2將第一最終失效檢測信號DET_ COMPlB激活為低電平。失效確定部27通過第一最終失效檢測信號DET_C0MP1B指示失效發(fā)生在第一存儲模塊100A的存儲單元組中。也就是說，當(dāng)?shù)谝皇z測部M與第二失效檢測部25中的一個檢測到相應(yīng)存儲模塊的存儲單元組的失效時，失效確定部27將檢測到失效的失效檢測部的檢測結(jié)果輸出作為最終失效檢測結(jié)果。接著，假設(shè)第一失效檢測信號DET_0UT1B和第二失效檢測信號DET_0UT2B被去激活為高電平。因此，所述信號表示第一存儲模塊100A的存儲單元組或第二存儲模塊100B 的存儲單元組為正常。此外，假設(shè)無論所述信號的指示如何，在任意一個存儲模塊中發(fā)生了失效，這意味在2比特壓縮測試中發(fā)生了確定錯誤。由于第一失效檢測信號DET_0UT1B以及第二失效檢測信號DET_0UT2B被去激活為高電平，從失效檢測組合部27_1輸出的失效組合信號DETB由公共失效檢測信號DET_C0UT 的電平確定。在因檢測到失效而將公共失效檢測信號DET_C0UT激活為高電平時，失效檢測組合部27_1輸出具有低電平的失效組合信號DETB。因此，第一信號輸出部27_2將第一最終失效檢測信號DET_C0MP1B激活為低電平，第二信號輸出部27_3將第二最終失效檢測信號DET_C0MP2B激活為低電平。失效確定部27通過第一最終失效檢測信號DET_C0MP1B與第二最終失效檢測信號DET_C0MP2B指示失效發(fā)生在第一存儲模塊100A和第二存儲模塊 100B的存儲單元組中。換言之，當(dāng)?shù)谝皇z測部M和第二失效檢測部25沒有檢測到相應(yīng)存儲模塊的存儲單元組的失效時，失效確定部27將公共失效檢測部沈的檢測結(jié)果輸出作為最終失效檢測結(jié)果。因此，即使失效檢測部M與第二失效檢測部25作出不正確的確定，失效確定部27仍通過輸出公共失效檢測部沈的檢測結(jié)果來減少確定錯誤。當(dāng)根據(jù)第一最終失效檢測信號DET_C0MP1B和第二最終失效檢測信號DET_C0MP2B 來執(zhí)行半導(dǎo)體存儲裝置的修復(fù)操作時，可以用冗余存儲單元組來代替包含失效的存儲單元組的每一個存儲模塊。替代地，可以用冗余存儲單元組來同時代替包含失效的存儲單元組的存儲模塊以及與所述包含失效的存儲單元組的存儲模塊一起測試的存儲模塊。也就是說，在根據(jù)從失效確定部27輸出的最后失效檢測結(jié)果來修復(fù)第一存儲模塊100A和第二存儲模塊100B時，如果失效確定部27將第一失效檢測部M或第二失效檢測部25的失效檢測結(jié)果輸出作為最終失效檢測結(jié)果，則半導(dǎo)體存儲裝置的修復(fù)電路執(zhí)行僅將存儲模塊的失效的存儲單元組用冗余存儲單元組來代替的操作。當(dāng)失效確定部27將公共失效檢測部26的失效檢測結(jié)果輸出作為最終失效檢測結(jié)果時，半導(dǎo)體存儲裝置的修復(fù)電路執(zhí)行將第一存儲模塊100A和第二存儲模塊100B的相應(yīng)存儲單元組用冗余存儲單元組同時代替的操作。因此，包含圖6的測試單元的半導(dǎo)體存儲裝置可以減少失效確定錯誤， 并且僅將失效的存儲單元用冗余存儲單元代替，從而提高修復(fù)效率。圖7為說明根據(jù)本發(fā)明第四實施例的在圖1中的測試單元結(jié)構(gòu)的框圖。參見圖7，測試單元可以包括第一失效檢測部觀、第二失效檢測部四、公共失效檢測部30以及選擇部31。由于已經(jīng)通過第一至第三實施例的測試單元的操作詳細(xì)描述了第一失效檢測部觀、第二失效檢測部四以及公共失效檢測部30，下文省略重復(fù)說明而僅描述它們的主要操作。第一失效檢測部觀通過將從第一存儲模塊100A的存儲單元組輸出的多個第一測試數(shù)據(jù)信號Dl_l至Dl_8進(jìn)行組合來檢測第一存儲模塊100A的存儲單元組的失效。也就是說，第一失效檢測部觀根據(jù)多個第一測試數(shù)據(jù)信號Dl_l至Dl_8來檢測失效，并且在檢測到失效時將第一失效檢測信號DET_0UT1B激活為低電平。第二失效檢測部四通過將從第二存儲模塊100B的存儲單元組輸出的多個第二測試數(shù)據(jù)信號D2_l至D2_8進(jìn)行組合來檢測第二存儲模塊100B的存儲單元組的失效。也就是說，第二失效檢測部四根據(jù)多個第二測試數(shù)據(jù)信號D2_l至D2_8來檢測失效，并且在檢測到失效時將第二失效檢測信號DET_0UT2B激活為低電平。公共失效檢測部30通過將從第一存儲模塊100A的存儲單元組輸出的多個第一測試數(shù)據(jù)信號Dl_l至Dl_8以及從第二存儲模塊100B的存儲單元組輸出的多個第二測試數(shù)據(jù)信號D2_l至D2_8進(jìn)行組合來同時檢測第一存儲模塊100A和第二存儲模塊100B的存儲單元組的失效。當(dāng)檢測到失效時，公共失效檢測部30將公共失效檢測信號DET_C0UTB激活為低電平。選擇部31根據(jù)模式選擇信號M0DE_SEL輸出第一失效檢測部觀和第二失效檢測部四的檢測結(jié)果或輸出公共失效檢測部30的檢測結(jié)果作為最終失效檢測結(jié)果。模式選擇
14信號M0DE_SEL是用于確定失效檢測結(jié)果要被輸出的那個失效檢測部的選擇信號。模式選擇信號M0DE_SEL可定義為從模式寄存器組(MRS)、從與修復(fù)相關(guān)的控制電路、或直接從外界輸入的信號。此外，模式選擇信號M0DE_SEL也可以被定義為代表晶片測試或封裝測試的信號。選擇部31可以包括多個切換器MUXl和MUX2。當(dāng)模式選擇信號M0DE_SEL被激活時，多個切換器MUXl和MUX2將從公共失效檢測部30輸出的公共失效檢測信號DET_C0UTB 輸出作為最終失效檢測信號DET_C0MP1B和DET_C0MP2B。當(dāng)模式選擇信號M0DE_SEL被去激活時，多個切換器MUXl和MUX2將從第一失效檢測部觀輸出的第一失效檢測信號DET_ OUTlB和從第二失效檢測部四輸出的第二失效檢測信號DET_0UT2B輸出作為最終失效檢測信號 DET_C0MP1B 和 DET_C0MP2B。如上所述，半導(dǎo)體存儲裝置的測試電路能夠提高失效檢測速率和修復(fù)效率。作為參考，可以舉例說明包含其它組成元件的實施例以更詳細(xì)描述本發(fā)明。此外， 用于指示信號和電路的激活狀態(tài)的高有效(active high)配置或低有效(active low)配置可以根據(jù)實施例的不同而變化。應(yīng)當(dāng)理解，可以根據(jù)需要改變晶體管和邏輯門的結(jié)構(gòu)以實現(xiàn)相同的功能。也就是說，可以通過與非門、或非門、反相器等的各種組合來配置與非運算元件、或非運算元件等。因為這些電路的變化具有很多情形，并且可以由本領(lǐng)域技術(shù)人員容易地推出，在此略去其闡述。雖然上面已經(jīng)利用示例性實例針對特定應(yīng)用描述了一些實施例，但本領(lǐng)域技術(shù)人員應(yīng)理解所描述的實施例只是示例性的。本領(lǐng)域技術(shù)人員通過本公開內(nèi)容提供的教導(dǎo)將認(rèn)識到本發(fā)明會具有顯著實用性的其它修改、應(yīng)用和/或?qū)嵤├Ｒ虼?，本文所述的測試電路與半導(dǎo)體存儲裝置不應(yīng)受限于所述的實施例。相反，本文所述的測試電路與半導(dǎo)體存儲裝置僅應(yīng)當(dāng)根據(jù)所附的權(quán)利要求并結(jié)合上面的描述以及附圖來限定。
權(quán)利要求
1.一種半導(dǎo)體存儲裝置的測試電路，包括第一失效檢測單元，所述第一失效檢測單元被配置為通過將從第一存儲模塊的存儲單元組輸出的多個第一測試數(shù)據(jù)信號進(jìn)行組合來檢測所述第一存儲模塊的存儲單元組的失效；第二失效檢測單元，所述第二失效檢測單元被配置為通過將從第二存儲模塊的存儲單元組輸出的多個第二測試數(shù)據(jù)信號進(jìn)行組合來檢測所述第二存儲模塊的存儲單元組的失效；公共失效檢測單元，所述公共失效檢測單元被配置為通過將所述多個第一測試數(shù)據(jù)信號以及所述多個第二測試數(shù)據(jù)信號進(jìn)行組合來檢測所述第一存儲模塊和所述第二存儲模塊的存儲單元組的失效；以及失效確定單元，所述失效確定單元被配置為根據(jù)所述第一失效檢測單元和所述第二失效檢測單元的檢測結(jié)果來輸出所述第一失效檢測單元和第二失效檢測單元的檢測結(jié)果或者輸出所述公共失效檢測單元的檢測結(jié)果。
2.如權(quán)利要求1所述的測試電路，其中，當(dāng)所述第一存儲模塊和所述第二存儲模塊的任意一個存儲單元組失效時，所述公共失效檢測單元輸出表示所述第一存儲模塊和所述第二存儲模塊的存儲單元組失效的檢測結(jié)果。
3.如權(quán)利要求1所述的測試電路，其中，當(dāng)所述第一失效檢測單元和所述第二失效檢測單元中的一個檢測到相應(yīng)的存儲模塊的存儲單元組的失效時，所述失效確定單元將檢測到失效的失效檢測單元的檢測結(jié)果輸出；以及當(dāng)所述第一失效檢測單元和所述第二失效檢測單元沒有檢測到相應(yīng)的存儲模塊的存儲單元組中的失效時，所述失效確定單元將所述公共失效檢測單元的檢測結(jié)果輸出。
4.如權(quán)利要求1所述的測試電路，其中，所述第一失效檢測單元包括多個第一子失效檢測部，所述多個第一子失效檢測部被配置為通過將所述多個第一測試數(shù)據(jù)信號進(jìn)行組合來輸出多個第一子失效檢測信號；以及信號組合部，所述信號組合部被配置為通過將所述多個第一子失效檢測信號進(jìn)行組合來輸出第一失效檢測信號。
5.如權(quán)利要求1所述的測試電路，其中，所述第二失效檢測單元包括多個第二子失效檢測部，所述多個第二子失效檢測部被配置為通過將所述多個第二測試數(shù)據(jù)信號進(jìn)行組合來輸出多個第二子失效檢測信號；以及信號組合部，所述信號組合部被配置為通過將所述多個第二子失效檢測信號進(jìn)行組合來輸出第二失效檢測信號。
6.如權(quán)利要求1所述的測試電路，其中，所述公共失效檢測單元包括多個子公共失效檢測部，所述多個子公共失效檢測部被配置為通過將所述多個第一測試數(shù)據(jù)信號和所述多個第二測試數(shù)據(jù)信號進(jìn)行組合來輸出多個子公共失效檢測信號；以及信號組合部，所述信號組合部被配置為通過將所述多個子公共失效檢測信號進(jìn)行組合來輸出公共失效檢測信號。
7.如權(quán)利要求1所述的測試電路，其中，所述失效確定單元包括失效檢測組合部，所述失效檢測組合部被配置為通過將從所述第一失效檢測單元輸出的第一失效檢測信號、從所述第二失效檢測單元輸出的第二失效檢測信號以及從所述公共失效檢測單元輸出的公共失效檢測信號進(jìn)行組合來輸出失效組合信號；第一信號輸出部，所述第一信號輸出部被配置為通過將所述失效組合信號和所述第一失效檢測信號進(jìn)行組合來輸出第一最終失效檢測信號；以及第二信號輸出部，所述第二信號輸出部被配置為通過將所述失效組合信號和所述第二失效檢測信號進(jìn)行組合來輸出第二最終失效檢測信號。
8.一種半導(dǎo)體存儲裝置的測試電路，包括第一失效檢測單元，所述第一失效檢測單元被配置為通過將從第一存儲模塊的存儲單元組輸出的多個第一測試數(shù)據(jù)信號進(jìn)行組合來檢測所述第一存儲模塊的存儲單元組的失效；第二失效檢測單元，所述第二失效檢測單元被配置為通過將從第二存儲模塊的存儲單元組輸出的多個第二測試數(shù)據(jù)信號進(jìn)行組合來檢測所述第二存儲模塊的存儲單元組的失效；公共失效檢測單元，所述公共失效檢測單元被配置為通過將所述多個第一測試數(shù)據(jù)信號和所述多個第二測試數(shù)據(jù)信號進(jìn)行組合來檢測所述第一存儲模塊和所述第二存儲模塊的存儲單元組的失效；以及選擇單元，所述選擇單元被配置為根據(jù)模式選擇信號來輸出所述第一失效檢測單元和所述第二失效檢測單元的檢測結(jié)果或者輸出所述公共失效檢測單元的檢測結(jié)果。
9.如權(quán)利要求8所述的測試電路，其中，當(dāng)所述第一存儲模塊和所述第二存儲模塊的任意一個存儲單元組失效時，所述公共失效檢測單元輸出表示第一存儲模塊和第二存儲模塊中的存儲單元組失效的檢測結(jié)果。
10.如權(quán)利要求8所述的測試電路，其中，所述第一失效檢測單元包括多個第一子失效檢測部，所述多個第一子失效檢測部被配置為通過將所述多個第一測試數(shù)據(jù)信號進(jìn)行組合來輸出多個第一子失效檢測信號；以及信號組合部，所述信號組合部被配置為通過將所述多個第一子失效檢測信號進(jìn)行組合來輸出第一失效檢測信號。
11.如權(quán)利要求8所述的測試電路，其中，所述第二失效檢測單元包括多個第二子失效檢測部，所述多個第二子失效檢測部被配置為通過將所述多個第二測試數(shù)據(jù)信號進(jìn)行組合來輸出多個第二子失效檢測信號；以及信號組合部，所述信號組合部被配置為通過將所述多個第二子失效檢測信號進(jìn)行組合來輸出第二失效檢測信號。
12.如權(quán)利要求8所述的測試電路，其中，所述公共失效檢測單元包括多個子公共失效檢測部，所述多個子公共失效檢測部被配置為通過將所述多個第一測試數(shù)據(jù)信號以及所述多個第二測試數(shù)據(jù)信號進(jìn)行組合來輸出多個子公共失效檢測信號；以及信號組合部，所述信號組合部被配置為通過將所述多個子公共失效檢測信號進(jìn)行組合來輸出公共失效檢測信號。
13.如權(quán)利要求8所述的測試電路，其中，所述選擇單元包括多個切換部，當(dāng)所述模式選擇信號被激活時，所述多個切換部將從所述公共失效檢測單元輸出的公共失效檢測信號輸出；以及當(dāng)所述模式選擇信號被去激活時，所述多個切換部將從所述第一失效檢測單元和所述第二失效檢測單元輸出的第一失效檢測信號和第二失效檢測信號輸出。
14.一種半導(dǎo)體存儲裝置，包括第一失效檢測單元，所述第一失效檢測單元被配置為通過將從第一存儲模塊的存儲單元組輸出的多個第一測試數(shù)據(jù)信號進(jìn)行組合來檢測所述第一存儲模塊的存儲單元組的失效；第二失效檢測單元，所述第二失效檢測單元被配置為通過將從第二存儲模塊的存儲單元組輸出的多個第二測試數(shù)據(jù)信號進(jìn)行組合來檢測所述第二存儲模塊的存儲單元組的失效；公共失效檢測單元，所述公共失效檢測單元被配置為通過將所述多個第一測試數(shù)據(jù)信號以及多個第二測試數(shù)據(jù)信號進(jìn)行組合來檢測所述第一存儲模塊和所述第二存儲模塊的存儲單元組的失效；失效確定單元，所述失效確定單元被配置為輸出所述第一失效檢測單元和所述第二失效檢測單元的檢測結(jié)果或輸出所述公共失效檢測單元的檢測結(jié)果；冗余存儲模塊，所述冗余存儲模塊包括多個冗余存儲單元組；以及修復(fù)單元，所述修復(fù)單元被配置為根據(jù)從所述失效確定單元輸出的檢測結(jié)果，用所述冗余存儲單元組來代替所述第一存儲模塊和所述第二存儲模塊的存儲單元組。
15.如權(quán)利要求14所述的半導(dǎo)體存儲裝置，其中，所述失效確定單元根據(jù)所述第一失效檢測單元和所述第二失效檢測單元的檢測結(jié)果來輸出所述第一失效檢測單元和所述第二失效檢測單元的檢測結(jié)果或輸出所述公共失效檢測單元的檢測結(jié)果。
16.如權(quán)利要求15所述的半導(dǎo)體存儲裝置，其中，當(dāng)所述第一失效檢測單元和所述第二失效檢測單元中的一個檢測到相應(yīng)的存儲模塊的存儲單元組的失效時，所述失效確定單元將檢測到失效的失效檢測單元的檢測結(jié)果輸出；以及當(dāng)所述第一失效檢測單元和所述第二失效檢測單元沒有檢測到相應(yīng)的存儲模塊的存儲單元組中的失效時，所述失效確定單元將所述公共失效檢測單元的檢測結(jié)果輸出。
17.如權(quán)利要求14所述的半導(dǎo)體存儲裝置，其中，當(dāng)所述失效確定單元輸出所述第一失效檢測單元或所述第二失效檢測單元的檢測結(jié)果時，所述修復(fù)單元用所述冗余存儲單元組代替所述存儲模塊的失效的存儲單元組；以及當(dāng)所述失效確定單元輸出所述公共失效檢測單元的檢測結(jié)果時，所述修復(fù)單元用所述冗余存儲單元組同時代替所述第一存儲模塊和所述第二存儲模塊的相應(yīng)的存儲單元組。
18.如權(quán)利要求14所述的半導(dǎo)體存儲裝置，其中，所述失效確定單元根據(jù)模式選擇信號來輸出所述第一失效檢測單元和所述第二失效檢測單元的檢測結(jié)果或輸出所述公共失效檢測單元的檢測結(jié)果。
19.如權(quán)利要求14所述的半導(dǎo)體存儲裝置，其中，當(dāng)所述第一存儲模塊和所述第二存儲模塊中的任意一個存儲單元組失效時，所述公共失效檢測單元輸出表示所述第一存儲模塊和所述第二存儲模塊中的存儲單元組失效的檢測結(jié)果。
20.如權(quán)利要求14所述的半導(dǎo)體存儲裝置，其中，所述第一失效檢測單元包括多個第一子失效檢測部，所述多個第一子失效檢測部被配置為通過將所述多個第一測試數(shù)據(jù)信號進(jìn)行組合來輸出多個第一子失效檢測信號；以及信號組合部，所述信號組合部被配置為通過將所述多個第一子失效檢測信號進(jìn)行組合來輸出第一失效檢測信號。
21.如權(quán)利要求14所述的半導(dǎo)體存儲裝置，其中，所述第二失效檢測單元包括多個第二子失效檢測部，所述多個第二子失效檢測部被配置為通過將所述多個第二測試數(shù)據(jù)信號進(jìn)行組合來輸出多個第二子失效檢測信號；以及信號組合部，所述信號組合部被配置為通過將所述多個第二子失效檢測信號進(jìn)行組合來輸出第二失效檢測信號。
22.如權(quán)利要求14所述的半導(dǎo)體存儲裝置，其中，所述公共失效檢測單元包括多個子公共失效檢測部，所述多個子公共失效檢測部被配置為通過將所述多個第一測試數(shù)據(jù)信號以及所述第二測試數(shù)據(jù)信號進(jìn)行組合來輸出多個子公共失效檢測信號；以及信號組合部，所述信號組合部被配置為通過將所述多個子公共失效檢測信號進(jìn)行組合來輸出公共失效檢測信號。
23.如權(quán)利要求14所述的半導(dǎo)體存儲裝置，其中，所述失效確定單元包括失效檢測組合部，所述失效檢測組合部被配置為通過將從所述第一失效檢測單元輸出的第一失效檢測信號、從所述第二失效檢測單元輸出的第二失效檢測信號以及從所述公共失效檢測單元輸出的公共失效檢測信號進(jìn)行組合來輸出失效組合信號；第一信號輸出部，所述第一信號輸出部被配置為通過將所述失效組合信號和所述第一失效檢測信號進(jìn)行組合來輸出第一最終失效檢測信號；以及第二信號輸出部，所述第二信號輸出部被配置為通過將所述失效組合信號和所述第二失效檢測信號進(jìn)行組合來輸出第二最終失效檢測信號。
全文摘要
本發(fā)明提供一種半導(dǎo)體存儲裝置的測試電路，包括第一失效檢測單元，被配置為通過將從第一存儲模塊的存儲單元組輸出的多個第一測試數(shù)據(jù)信號進(jìn)行組合來檢測第一存儲模塊的存儲單元組的失效；第二失效檢測單元，被配置為通過將從第二存儲模塊的存儲單元組輸出的多個第二測試數(shù)據(jù)信號進(jìn)行組合來檢測第二存儲模塊的存儲單元組的失效；公共失效檢測單元，被配置為通過將多個第一測試數(shù)據(jù)信號以及多個第二測試數(shù)據(jù)信號進(jìn)行組合來檢測第一存儲模塊和第二存儲模塊的存儲單元組的失效；以及失效確定單元，被配置為根據(jù)第一失效檢測單元和第二失效檢測單元的檢測結(jié)果來輸出第一失效檢測單元和第二失效檢測單元的檢測結(jié)果或輸出公共失效檢測單元的檢測結(jié)果。
文檔編號G11C29/04GK102237144SQ201010258548
公開日2011年11月9日 申請日期2010年8月20日 優(yōu)先權(quán)日2010年4月30日
發(fā)明者樸文必, 李康悅 申請人:海力士半導(dǎo)體有限公司