顯示裝置、半導(dǎo)體裝置以及它們的驅(qū)動(dòng)方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明的一個(gè)實(shí)施方式涉及顯示裝置。例如，本發(fā)明的一個(gè)實(shí)施方式涉及液晶顯 示裝置。技術(shù)領(lǐng)域之一涉及由柵極信號線和源極信號線選擇像素來顯示圖像的顯示裝置。 另外，技術(shù)領(lǐng)域之一涉及用于顯示裝置的驅(qū)動(dòng)電路等的半導(dǎo)體裝置和使用顯示裝置的電子 設(shè)備。
【背景技術(shù)】
[0002] 已在對包括非晶硅晶體管（也稱為a-Si TFT)的柵極驅(qū)動(dòng)電路進(jìn)行研究開發(fā)（例 如，參見專利文獻(xiàn)1至專利文獻(xiàn)2)。這種柵極驅(qū)動(dòng)器具有控制將高電壓輸出到柵極線的時(shí)序 的晶體管(這種晶體管也稱為上拉晶體管）。在上拉晶體管中，源極和漏極中的一方連接于 時(shí)鐘線，而源極和漏極中的另一方連接于柵極線。并且，這種柵極驅(qū)動(dòng)器使用如下驅(qū)動(dòng)方 法:利用電容耦合將上拉晶體管的柵極的電位上升到高于時(shí)鐘信號的高(H電平）電位。為了 實(shí)現(xiàn)上述驅(qū)動(dòng)方法，需要使上拉晶體管的柵極成為浮動(dòng)狀態(tài)。為此，需要使與上拉晶體管的 柵極連接的所有晶體管成為截止?fàn)顟B(tài)。
[0003] 專利文獻(xiàn)1:日本專利申請公開2007-207413號公報(bào) 專利文獻(xiàn)2:日本專利申請公開2008-009393號公報(bào)。
[0004] 但是，在現(xiàn)有技術(shù)中，即使與上拉晶體管的柵極連接的所有晶體管成為截止?fàn)顟B(tài)， 也因該晶體管的截止電流而隨時(shí)間的經(jīng)過失去上拉晶體管的柵極所保持的電荷。因此，難 以降低柵極驅(qū)動(dòng)電路等的半導(dǎo)體裝置的驅(qū)動(dòng)頻率。另外，半導(dǎo)體裝置能夠工作的驅(qū)動(dòng)頻率 的范圍窄。結(jié)果，對半導(dǎo)體裝置的驅(qū)動(dòng)能力的提高有限制。

【發(fā)明內(nèi)容】

[0005] 鑒于上述問題，本發(fā)明的一個(gè)實(shí)施方式的目的在于:在具有控制將預(yù)定的電壓輸 出到位于后級的電路的時(shí)序的晶體管(上拉晶體管）的半導(dǎo)體裝置中，實(shí)現(xiàn)半導(dǎo)體裝置的更 好工作。本發(fā)明的一個(gè)實(shí)施方式的目的在于:在具有控制將預(yù)定的電壓輸出到位于后級的 電路的時(shí)序的晶體管(上拉晶體管）的半導(dǎo)體裝置中，提高半導(dǎo)體裝置的驅(qū)動(dòng)能力。
[0006] 本發(fā)明的一個(gè)實(shí)施方式是一種半導(dǎo)體裝置，包括:第一晶體管；以及與第一晶體管 的柵極電連接的第二晶體管。第一晶體管的第一端子與第一布線電連接，第一晶體管的第 二端子與第二布線電連接，并且第一晶體管的柵極與第二晶體管的第一端子或第二端子電 連接。在上述半導(dǎo)體裝置中，第一晶體管及第二晶體管可以至少在其溝道區(qū)中具有氧化物 半導(dǎo)體且具有低截止電流?；蛘撸谏鲜霭雽?dǎo)體裝置中，至少第二晶體管可以至少在其溝道 區(qū)中具有氧化物半導(dǎo)體且具有低截止電流。具體地說，第一晶體管及第二晶體管在室溫(這 里為20°C)下可以具有l(wèi)aA/μπι以下每Ιμπι溝道寬度的截止電流。在上述半導(dǎo)體裝置中，可以 設(shè)置一個(gè)或多個(gè)第二晶體管。在設(shè)置多個(gè)第二晶體管時(shí)，優(yōu)選所有這些晶體管至少在其溝 道區(qū)中具有氧化物半導(dǎo)體且具有低截止電流。在上述半導(dǎo)體裝置中，第二布線可以與位于 后級的電路電連接。由此，可以將第一晶體管用作控制將預(yù)定的電壓輸出到位于后級的電 路的時(shí)序的晶體管(上拉晶體管）。
[0007] 本發(fā)明的另一個(gè)實(shí)施方式是一種半導(dǎo)體裝置，包括:第一晶體管;第二晶體管；以 及第三晶體管。第一晶體管的第一端子與第一布線電連接，第一晶體管的第二端子與第二 布線電連接。第二晶體管的第一端子與第二布線電連接，第二晶體管的第二端子與第一晶 體管的柵極電連接，第二晶體管的柵極與第一布線電連接，第三晶體管的第一端子與第三 布線電連接，第三晶體管的第二端子與第一晶體管的柵極電連接，并且第三晶體管的柵極 與第三布線電連接。在上述半導(dǎo)體裝置中，第一至第三晶體管的至少溝道區(qū)可以使用氧化 物半導(dǎo)體形成，并且第一至第三晶體管的截止電流為laA/μπι以下?；蛘?，在上述半導(dǎo)體裝置 中，至少第二及第三晶體管的至少溝道區(qū)可以使用氧化物半導(dǎo)體形成，并且第二及第三晶 體管的截止電流可以為laA/μπι以下。
[0008] 本發(fā)明的另一個(gè)實(shí)施方式是一種半導(dǎo)體裝置，包括:第一晶體管;第二晶體管；以 及第三晶體管，其中第一晶體管的第一端子與第一布線電連接，第一晶體管的第二端子與 第二布線電連接，第二晶體管的第一端子與第三布線電連接，第二晶體管的第二端子與第 二布線電連接，第三晶體管的第一端子與第四布線電連接，第三晶體管的第二端子與第一 晶體管的柵極電連接，并且第三晶體管的柵極與第四布線電連接。在上述半導(dǎo)體裝置中，第 一至第三晶體管的至少溝道區(qū)可以使用氧化物半導(dǎo)體形成，并且第一至第三晶體管的截止 電流可以為laA/μπι以下?；蛘?，在上述半導(dǎo)體裝置中，至少第三晶體管的至少溝道區(qū)可以使 用氧化物半導(dǎo)體形成，并且至少第三晶體管的截止電流為laA/μπι以下。
[0009] 本發(fā)明的另一個(gè)實(shí)施方式是一種半導(dǎo)體裝置，包括:第一晶體管;第二晶體管;第 三晶體管；以及第四晶體管，其中第一晶體管的第一端子與第一布線電連接，第一晶體管的 第二端子與第二布線電連接，第二晶體管的第一端子與第三布線電連接，第二晶體管的第 二端子與第二布線電連接，第三晶體管的第一端子與第三布線電連接，第三晶體管的第二 端子與第一晶體管的柵極電連接，第三晶體管的柵極與第二晶體管的柵極電連接，第四晶 體管的第一端子與第四布線電連接，第四晶體管的第二端子與第一晶體管的柵極電連接， 并且第四晶體管的柵極與第四布線電連接。在上述半導(dǎo)體裝置中，第一至第四晶體管的至 少溝道區(qū)可以使用氧化物半導(dǎo)體形成，并且第一至第四晶體管的截止電流可以為laA/μπι以 下?；蛘撸谏鲜霭雽?dǎo)體裝置中，至少第二至第四晶體管的至少溝道區(qū)可以使用氧化物半導(dǎo) 體形成，并且至少第二至第四晶體管的截止電流可以為laA/μπι以下。
[0010] 本發(fā)明的另一個(gè)實(shí)施方式是一種半導(dǎo)體裝置，包括:第一晶體管;第二晶體管;第 三晶體管；以及第四晶體管，其中第一晶體管的第一端子與第一布線電連接，第一晶體管的 第二端子與第二布線電連接，第二晶體管的第一端子與第三布線電連接，第二晶體管的第 二端子與第二布線電連接，第三晶體管的第一端子與第四布線電連接，第三晶體管的第二 端子與第一晶體管的柵極電連接，第三晶體管的柵極與第四布線電連接，第四晶體管的第 一端子與第三布線電連接，第四晶體管的第二端子與第一晶體管的柵極電連接，并且第四 晶體管的柵極與第五布線電連接。在上述半導(dǎo)體裝置中，第一至第四晶體管的至少溝道區(qū) 可以使用氧化物半導(dǎo)體形成，并且第一至第四晶體管的截止電流可以為laA/μπι以下?；蛘?， 在上述半導(dǎo)體裝置中，至少第二至第四晶體管的至少溝道區(qū)可以使用氧化物半導(dǎo)體形成， 并且第一至第四晶體管的截止電流可以為laA/μπι以下。
[0011] 本發(fā)明的另一實(shí)施方式是一種包括柵極驅(qū)動(dòng)電路的顯示裝置，其中使用上述半導(dǎo) 體裝置作為柵極驅(qū)動(dòng)電路。
[0012] 注意，在本說明書等中，當(dāng)明確描述為"X與Y相互連接"時(shí)，可意為X與Y相互電連 接。在此，X和Y各表示對象(例如，裝置、元件、電路、布線、電極、端子、導(dǎo)電膜、層等）。作為X 和Y相互電連接的情況的一個(gè)例子，有如下結(jié)構(gòu):在X和Y之間連接一個(gè)以上的能夠電連接X 和Y的元件(例如開關(guān)、晶體管、電容器、電感器、電阻元件、二極管等）。
[0013] 本發(fā)明的一個(gè)實(shí)施方式是具有控制將高電壓輸出到位于后級的電路的時(shí)序的晶 體管(上拉晶體管)的半導(dǎo)體裝置。在這一半導(dǎo)體裝置中可以長期保持存儲在上拉晶體管的 柵極中的電荷。由此，可以降低半導(dǎo)體裝置的驅(qū)動(dòng)頻率且可以擴(kuò)大半導(dǎo)體裝置能夠工作的 驅(qū)動(dòng)頻率的范圍。由此，可以實(shí)現(xiàn)半導(dǎo)體裝置的更好工作?；蛘?，可以提高半導(dǎo)體裝置的驅(qū) 動(dòng)能力。
【附圖說明】
[0014] 圖IA至IF是說明根據(jù)實(shí)施方式1的電路的結(jié)構(gòu)的圖； 圖2A是用來說明根據(jù)實(shí)施方式1的電路的工作的時(shí)序圖，且圖2B至2E是用來說明根據(jù) 實(shí)施方式1的電路的工作的示意圖； 圖3A至3C是用來說明根據(jù)實(shí)施方式1的電路的工作的示意圖； 圖4A至4F是說明根據(jù)實(shí)施方式1的電路的結(jié)構(gòu)的圖； 圖5A和5B是用來說明根據(jù)實(shí)施方式1的電路的工作的時(shí)序圖； 圖6A至6F是說明根據(jù)實(shí)施方式1的電路的結(jié)構(gòu)的圖； 圖7A至7F是用來說明根據(jù)實(shí)施方式1的電路的結(jié)構(gòu)的圖，且圖7B至7F是用來說明根據(jù) 實(shí)施方式1的電路的工作的示意圖； 圖8是說明根據(jù)實(shí)施方式2的移位寄存器電路的結(jié)構(gòu)的圖； 圖9是用來說明根據(jù)實(shí)施方式2的移位寄存器電路的工作的時(shí)序圖； 圖10是說明根據(jù)實(shí)施方式2的移位寄存器電路的結(jié)構(gòu)的圖； 圖IlA至IlD是用來說明根據(jù)實(shí)施方式3的晶體管的制造工序的圖的示例； 圖12A至12C是說明根據(jù)實(shí)施方式4的顯示裝置的結(jié)構(gòu)的圖； 圖13A至13H是示出使本發(fā)明的技術(shù)思想具體化的設(shè)備的圖； 圖14A至14H是示出使本發(fā)明的技術(shù)思想具體化的設(shè)備的圖。
[0015] 本發(fā)明的選擇圖為圖2A至2E。
【具體實(shí)施方式】
[0016]以下，參照【附圖說明】實(shí)施方式。但是，實(shí)施方式可以以多個(gè)不同方式來實(shí)施，所屬
技術(shù)領(lǐng)域的普通技術(shù)人員可以很容易地理解一個(gè)事實(shí)，就是實(shí)施方式的模式和詳細(xì)內(nèi)容可 以被變換為各種各樣的形式而不脫離本發(fā)明的宗旨及其范圍。因此，本發(fā)明不應(yīng)該被解釋 為僅限定在本實(shí)施方式所記載的內(nèi)容中。另外，在以下所說明的結(jié)構(gòu)中，在不同附圖之間共 同使用同一參考標(biāo)記表不同一部分或具有同樣功能的部分，省略該同一部分或具有同樣功 能的部分的詳細(xì)說明。另外，在參照附圖中，為便于清楚地說明有時(shí)對大小、層的厚度或區(qū) 域進(jìn)行夸張的描述。因此，本發(fā)明的實(shí)施方式不局限于這些尺度。
[0017]實(shí)施方式！ 在本實(shí)施方式中，說明根據(jù)本發(fā)明的一個(gè)實(shí)施方式的顯示裝置的電路。
[0018] 圖IA示出電路的結(jié)構(gòu)例，該電路具有晶體管101、晶體管102、晶體管103、晶體管 104、晶體管105以及電路200。圖IA所示的電路的晶體管為N溝道型晶體管。N溝道型晶體管 是當(dāng)柵極和源極之間的電位差高于閾值電壓時(shí)成為導(dǎo)通狀態(tài)的。
[0019] 另外，包括在圖IA所示的電路中的晶體管可各具有氧化物半導(dǎo)體的半導(dǎo)體層，該 氧化物半導(dǎo)體中的氫濃度充分得到降低而使氧化物半導(dǎo)體高純度化，載流子濃度充分小， 并且呈現(xiàn)本征（i型）特性或在實(shí)際上呈現(xiàn)本征（i型）特性。由此，這可以提高該晶體管的亞 閾值擺動(dòng)（S值）?？梢詼p小該晶體管的截止電流?？梢蕴岣咴摼w管的耐壓。可以提高該晶 體管的溫度特性。
[0020] 另外，一個(gè)或一些晶體管可以具有上述氧化物半導(dǎo)體的半導(dǎo)體層，其他的晶體管 可以具有上述氧化物半導(dǎo)體以外的半導(dǎo)體(例如，硅(非晶硅、微晶硅或多晶硅等）、有機(jī)半 導(dǎo)體等）的半導(dǎo)體層。但是，至少晶體管101的源極或漏極與其電連接的晶體管具有上述氧 化物半導(dǎo)體的半導(dǎo)體層。
[0021] 以下，說明圖IA所示的電路的連接。晶體管101的第一端子(源極和漏極中的一方） 與布線111連接，晶體管101的第二端子(源極和漏極中的另一方)與布線112連接。晶體管 102的第一端子與布線113連接，晶體管102的第二端子與布線112連接，晶體管102的柵極與 電路200連接。晶體管103的第一端子與布線112連接，晶體管103的第二端子與晶體管101的 柵極連接，晶體管103的柵極與布線111連接。晶體管104的第一端子與布線114連接，晶體管 104的第二端子與晶體管101的柵極連接，晶體管104的柵極與布線114連接。晶體管105的第 一端子與布線113連接，晶體管105的第二端子與晶體管101的柵極連接，晶體管105的柵極 與布線115連接。另外，將晶體管101的柵極、晶體管103的第二端子、晶體管104的第二端子 以及晶體管105的第二端子的連接點(diǎn)表示為節(jié)點(diǎn)11。將晶體管102的柵極與電路200的連接 點(diǎn)表示為節(jié)點(diǎn)12。
[0022] 另外，與根據(jù)本發(fā)明的一個(gè)實(shí)施方式的顯示裝置有關(guān)的電路不局限于圖IA所示的 結(jié)構(gòu)。例如，如圖IB所示，晶體管103的柵極可以與晶體管102的柵極連接。作為另一例子，如 圖IC所示，晶體管103的第一端子可以與布線113連接，晶體管103的柵極可以與晶體管102 的柵極連接。作為另一例子，如圖ID所示，晶體管105的第二端子可以與布線112連接。作為 另一例子，如圖IE所示，晶體管104的第一端子可以與布線116連接。作為另一例子，如圖IF 所示，晶體管104的柵極可以與布線116連接。另外，可以組合圖IB至IF所示的至少兩個(gè)以上 的結(jié)構(gòu)。例如，通過相互組合圖IC所示的結(jié)構(gòu)和圖IE所示的結(jié)構(gòu)，可以使晶體管103的第一 端子與布線113連接，并且可以使晶體管104的第一端子與布線116連接。
[0023]另外，電路200可以根據(jù)其結(jié)構(gòu)而與預(yù)定布線或節(jié)點(diǎn)連接。例如，電路200可以與布 線111、布線112、布線113、布線114以及節(jié)點(diǎn)11中的至少一個(gè)連接。
[0024]將時(shí)鐘信號輸入到布線111。將本實(shí)施方式的電路的輸出信號供應(yīng)到布線112。將 電壓V2供應(yīng)到布線113。將起始脈沖輸入到布線114。將復(fù)位信號輸入到布線115。這里，為了 方便起見，將輸入到布線111、布線112、布線114以及布線115的H電平信號的電位表示為電 位VI，將輸入到布線111、布線112、布線114以及布線115的L電平信號的電位表示為電位V2。 [0025]布線111用來將時(shí)鐘信號等的信號從控制器等的外部電路傳到本實(shí)施方式的電 路，布線111具有信號線或時(shí)鐘線的功能。布線112用來將本實(shí)施方式的電路的輸出信號傳 到像素電路或多路復(fù)用器等的電路，布線112具有信號線或柵極線的功能。布線113用來將 電壓V2等的電源電壓從電源電路等的外部電路供應(yīng)到本實(shí)施方式的電路，布線113具有電 源線、負(fù)電源線或接地線的功能。布線114用來將起始信號從時(shí)序控制器等的外部電路或另 一電路傳到本實(shí)施方式的電路，布線114具有信號線的功能。布線115是用來將復(fù)位信號從 時(shí)序控制器等的外部電路或另一電路傳到本實(shí)施方式的電路，布線115具有信號線的功能。 [0026]晶體管101具有控制布線111與布線112的連接的開關(guān)的功能。另外，晶體管101具 有控制由于第二端子與晶體管101的柵極的電容耦合而使節(jié)點(diǎn)11的電位上升的時(shí)序的功 能。晶體管102具有控制布線113與布線112之間的連接的開關(guān)的功能。晶體管103具有控制 節(jié)