專利名稱：一種在系統(tǒng)編程isp編程模塊及其用于fpaa在系統(tǒng)編程的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體領(lǐng)域，涉及一種半導(dǎo)體集成電路，尤其是一種用 于 FPAA(Field-programmable analog arrays)的在系統(tǒng)編禾呈(ISP， In-System ProgrammabiIity)方法。
背景技術(shù)：
在系統(tǒng)編程ISP (In-System Programmability)指利用 EEPROM 或 FLASH 來存儲(chǔ) 編程信息，在印刷電路板上對(duì)電子系統(tǒng)中一個(gè)或多個(gè)可編程邏輯器件進(jìn)行編程或改寫的技 術(shù)。當(dāng)前ISP技術(shù)可分為專用方法和標(biāo)準(zhǔn)方法。專用方法是可編程器件生產(chǎn)廠家采用針對(duì) 本公司器件結(jié)構(gòu)的專用編程算法作為在系統(tǒng)編程算法；標(biāo)準(zhǔn)方法即針對(duì)具有JTAG邊界掃 描機(jī)構(gòu)的可編程邏輯器件采用JTAG編程算法作為在系統(tǒng)編程算法。幾乎所有的可編程邏 輯器件制造商都在IEEE1149. 1標(biāo)準(zhǔn)的基礎(chǔ)上提供ISP功能。與可編程邏輯器件相對(duì)應(yīng)，現(xiàn)場可編程模擬陣列FPAA (Field Programmab 1 e Analog Array)器件屬于可編程模擬器件，是一類新型集成電路。該電路屬于模擬電路，即 電路的輸入、輸出以及器件內(nèi)部的狀態(tài)均為時(shí)間連續(xù)變化，且幅值未經(jīng)過量化的模擬信號(hào)， 同時(shí)，它又同可編程邏輯器件一樣，可由用戶通過現(xiàn)場編程和軟件來改變其內(nèi)部連接和元 件參數(shù)，從而獲得所需要的電路功能。可編程模擬陣列FPAA的基本結(jié)構(gòu)(圖1) 一般是由可配置模擬模塊 (Configurable Analog Block, CAB)禾口可配置互連網(wǎng)絡(luò)(Configurable Interconnect Network, CIN)為核心，配合配置存儲(chǔ)器，輸入/輸出模塊(1/0 Block)等共同構(gòu)成?？膳?置模擬模塊CAB作為FPAA的核心部分，用于實(shí)現(xiàn)模擬電路的主要功能，一般由運(yùn)算放大器、 可編程開關(guān)陣列、可編程電容陣列以及可編程電阻陣列等構(gòu)成。可配置互連網(wǎng)絡(luò)CIN主要 由可編程開關(guān)陣列構(gòu)成。因此，F(xiàn)PAA中需要進(jìn)行編程的模塊主要為可編程開關(guān)陣列、可編 程電容陣列和可編程電阻陣列。FPAA作為一種可編程的高精度模擬集成電路，現(xiàn)場編程和配置技術(shù)是FPAA的關(guān) 鍵技術(shù)之一。由于FPAA器件結(jié)構(gòu)的特殊性，一般生產(chǎn)廠家采用針對(duì)本公司器件結(jié)構(gòu)的專用 編程算法作為在系統(tǒng)編程算法。

發(fā)明內(nèi)容
本發(fā)明提出的一種適用于現(xiàn)場可編程模擬陣列FPAA的ISP編程方法，實(shí)現(xiàn)了在系 統(tǒng)編程配置模塊集成在FPAA器件中，無需專門的下載適配器，只需JTAG標(biāo)準(zhǔn)接口即可完成 在系統(tǒng)編程，從而有效的提高了 FPAA的編程效率。本發(fā)明的具體技術(shù)方案如下一種在系統(tǒng)編程ISP編程模塊，所述ISP編程模塊由器件ID寄存器1、旁路寄存器 2、指令寄存器3、配置寄存器4、高壓編程模塊5、多路選擇器6、指令譯碼邏輯7、ISP控制邏輯8、TAP控制器9、EEPROM陣列模塊10、可編程開關(guān)陣列11、可編程電容陣列12和可編程 電阻陣列13構(gòu)成；所述ISP控制邏輯8和TAP控制器9構(gòu)成該ISP編程模塊的控制部分， 用于產(chǎn)生狀態(tài)機(jī)的各個(gè)狀態(tài)，控制TDI到TDO之間的連接通路，用戶控制指令通過TDI由外 設(shè)輸入，在ISP控制邏輯8的控制下，用戶控制指令被移入指令寄存器，再由指令譯碼電路 翻譯指令并執(zhí)行相應(yīng)的操作；所述配置寄存器4 一般由N位串行寄存器構(gòu)成，寄存器的個(gè)數(shù) 依據(jù)PAC塊的配置EEPROM單元個(gè)數(shù)而定；所述指令寄存器3和指令譯碼邏輯7共同完成指 令的存儲(chǔ)與譯碼，并把命令信息傳遞到ISP控制邏輯8，控制ISP模塊的運(yùn)行。所述TAP控制器是一個(gè)由時(shí)鐘和測(cè)試模式控制的狀態(tài)機(jī)，共包含了 16個(gè)工作狀 態(tài)，每個(gè)工作狀態(tài)不僅與當(dāng)前的TCK和TMS值有關(guān)，而且還與TAP狀態(tài)機(jī)的前一個(gè)狀態(tài)有 關(guān)；TAP控制器的ASM圖表是對(duì)稱的，通過一條路徑控制數(shù)據(jù)寄存器的行為動(dòng)作，用另一條 路徑控制TAP指令寄存器的行為動(dòng)作。所述旁路寄存器2占據(jù)一位，當(dāng)沒有其他寄存器被選中時(shí)，旁路寄存器在TDI與 TDO之間提供一個(gè)一位的串行連接，旁路寄存器能夠在不影響器件正常工作的情況下允許 數(shù)據(jù)通過一個(gè)器件傳入到另外一個(gè)器件，實(shí)現(xiàn)菊花鏈連接?；谒鯥SP編程模塊的FPAA在系統(tǒng)編程方法(1)通過JTAG接口輸入指令，控制集成在FPAA器件內(nèi)JTAG TAP狀態(tài)機(jī)的運(yùn)行狀 態(tài)；(2)通過ISP控制邏輯8控制編程數(shù)據(jù)的傳輸、校驗(yàn)和編程；所述編程是由集成在FPAA芯片上的高壓編程模塊5對(duì)非易失性存儲(chǔ)器EEPROM陣 列模塊10進(jìn)行編程實(shí)現(xiàn)的。所述步驟(2)是指編程時(shí)，下載移位寄存器中的數(shù)據(jù)在電荷泵高壓下被一次性寫 入EEPROM存儲(chǔ)單元中。寫入完成后，ISP控制邏輯8會(huì)執(zhí)行VERUSR(校驗(yàn))指令將寫入的 信息讀入用戶寄存器，再由TDO輸出來驗(yàn)證寫入信息的正確性。本發(fā)明提出了一種應(yīng)用于FPAA的基于JTAG標(biāo)準(zhǔn)的ISP器件編程方法，該方法在 兼容JTAG標(biāo)準(zhǔn)的基礎(chǔ)上，對(duì)標(biāo)準(zhǔn)JTAG結(jié)構(gòu)進(jìn)行了改造，擴(kuò)展了指令集；使用該方法實(shí)現(xiàn)的 在系統(tǒng)編程模塊集成在FPAA器件中。在進(jìn)行ISP編程時(shí)，首先通過JTAG接口輸入指令控制集成在FPAA器件內(nèi)JTAG TAP狀態(tài)機(jī)的運(yùn)行狀態(tài)；其次是通過TAP狀態(tài)機(jī)控制編程數(shù)據(jù)的傳輸、校驗(yàn)和編程；編程是由集成在FPAA芯片上的高壓電路對(duì)非易失性存儲(chǔ)器EEPROM進(jìn)行編程實(shí)現(xiàn) 的。現(xiàn)場編程和配置技術(shù)(ISP)是可編程模擬陣列(FPAA)的關(guān)鍵技術(shù)之一。本發(fā)明 提出的基于JTAG IEEE 1149. 1標(biāo)準(zhǔn)的應(yīng)用于FPAA的ISP方法具有實(shí)現(xiàn)簡單、易于單片集 成和編程效率較高的特點(diǎn)。


圖1為本發(fā)明的可編程模擬陣列FPAA結(jié)構(gòu)簡圖；圖2為本發(fā)明的帶有JTAG存取端口的ISP模塊結(jié)構(gòu)圖；圖3為本發(fā)明的TAP控制狀態(tài)機(jī)的ASM圖。
4
其中1為器件ID寄存器；2為旁路寄存器；3為指令寄存器；4為配置寄存器；5為 高壓編程模塊；6為多路選擇器；7為指令譯碼邏輯；8為ISP控制邏輯；9為TAP控制器；10 為EEPROM陣列模塊；11為可編程開關(guān)陣列；12可編程電容陣列；13可編程電阻陣列。
具體實(shí)施例方式下面結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步詳細(xì)描述可編程模擬陣列FPAA結(jié)構(gòu)簡圖如圖1所示，通過把編程數(shù)據(jù)寫入配置數(shù)據(jù)存儲(chǔ)器 完成FPAA的結(jié)構(gòu)配置。使用本發(fā)明實(shí)現(xiàn)的應(yīng)用于FPAA的在系統(tǒng)編程ISP編程模塊如圖2所示，由器件ID 寄存器1、旁路寄存器2、指令寄存器3、配置寄存器4、高壓編程模塊5、多路選擇器6、指令 譯碼邏輯7、ISP控制邏輯8、TAP控制器9、EEPROM陣列模塊10、可編程開關(guān)陣列11、可編 程電容陣列12、可編程電阻陣列13構(gòu)成。該編程模塊集成在FPAA器件中。該編程模塊的控制部分由ISP控制邏輯8和TAP控制器9構(gòu)成。TAP控制器9是 一個(gè)由模式TMS和時(shí)鐘TCK驅(qū)動(dòng)的Moore狀態(tài)機(jī)；ISP控制邏輯8是針對(duì)FPAA的應(yīng)用，在 基于TAP狀態(tài)機(jī)基礎(chǔ)上設(shè)計(jì)的輔助控制邏輯，并由其對(duì)整個(gè)ISP模塊發(fā)出控制命令。用戶 控制指令通過TDI由外設(shè)輸入，在ISP控制邏輯8的控制下，用戶控制指令被移入指令寄存 器，再由指令譯碼電路翻譯指令并執(zhí)行相應(yīng)的操作。ISP控制邏輯8和TAP控制器9用于產(chǎn)生狀態(tài)機(jī)的各個(gè)狀態(tài)，控制TDI到TDO之間 的連接通路，不僅可以選擇數(shù)據(jù)寄存器和指令寄存器，而且還發(fā)出控制信號(hào)，例如，編程、擦 除、校驗(yàn)等等。TAP控制器9的ASM圖如圖3所示，TAP控制器是一個(gè)由時(shí)鐘和測(cè)試模式控 制的狀態(tài)機(jī)，共包含了 16個(gè)工作狀態(tài)，每個(gè)工作狀態(tài)不僅與當(dāng)前的TCK和TMS值有關(guān)，而且 還與TAP狀態(tài)機(jī)的前一個(gè)狀態(tài)有關(guān)。TAP控制器的ASM圖表基本上是對(duì)稱的，通過一條路徑 控制數(shù)據(jù)寄存器的行為動(dòng)作，用另一條路徑控制TAP指令寄存器的行為動(dòng)作。FPAA的用戶寄存器是由設(shè)計(jì)者定義的用于特殊目的的一些寄存器，它能夠?qū)崿F(xiàn)配 置數(shù)據(jù)的下載、讀出、以及驗(yàn)證。它們的結(jié)構(gòu)為串行移位寄存器。如圖2所示，用戶寄存器 由器件ID寄存器1、旁路寄存器2、配置寄存器4構(gòu)成。器件ID寄存器設(shè)計(jì)為32位，內(nèi)容包括器件的類型、版本以及工藝制造信息等。 IDCODE寄存器是一個(gè)能立即執(zhí)行的寄存器，當(dāng)電路啟動(dòng)，或著通過TRST端初始化。狀態(tài)機(jī) 進(jìn)入Test-Logic-Reset指令狀態(tài)時(shí)，連接TDI與TDO之間的便是IDCODE寄存器，用于校驗(yàn) 電路型號(hào)是否正確。旁路寄存器2占據(jù)一位，當(dāng)沒有其他寄存器被選中時(shí)，旁路寄存器在TDI與TDO之 間提供一個(gè)一位的串行連接，旁路寄存器能夠在不影響器件正常工作的情況下允許數(shù)據(jù)通 過一個(gè)器件傳入到另外一個(gè)器件，實(shí)現(xiàn)菊花鏈連接。這點(diǎn)在多個(gè)器件串行下載時(shí)很重要，不 執(zhí)行操作的器件，通過將旁路寄存器連接在TDI與TDO之間，這時(shí)其它的器件可以執(zhí)行編 程、擦除等操作。配置寄存器4 一般由N位串行寄存器構(gòu)成，寄存器的個(gè)數(shù)依據(jù)PAC塊的可要配置 EEPROM單元個(gè)數(shù)而定。指令寄存器3和指令譯碼邏輯7共同完成指令的存儲(chǔ)與譯碼，并把命令信息傳遞 到ISP控制邏輯8，控制ISP模塊的運(yùn)行。根據(jù)實(shí)際需要，增加指令并修改相應(yīng)指令譯碼邏
5輯，可以完成用戶特殊功能要求。在進(jìn)行ISP編程時(shí)，首先通過JTAG接口輸入指令，控制集成在FPAA器件內(nèi)JTAG TAP狀態(tài)機(jī)的運(yùn)行狀態(tài)；其次是通過ISP控制邏輯8控制編程數(shù)據(jù)的傳輸、校驗(yàn)和編程；編 程是由集成在FPAA芯片上的高壓編程模塊5對(duì)非易失性存儲(chǔ)器EEPROM陣列模塊10進(jìn)行 編程實(shí)現(xiàn)的。FPAA的數(shù)據(jù)配置采用EEPROM編程控制傳輸門開關(guān)的方式。配置執(zhí)行過程如下編 程時(shí)，下載移位寄存器中的數(shù)據(jù)在電荷泵高壓下被一次性寫入EEPROM存儲(chǔ)單元中。寫入完 成后，ISP控制邏輯8會(huì)執(zhí)行VERUSR(校驗(yàn))指令將寫入的信息讀入用戶寄存器，再由TDO 輸出來驗(yàn)證寫入信息的正確性。多路選擇器6用于確定輸出端TDO與各寄存器之間的連接關(guān)系，TDI與TDO之間 連接的寄存器，由ISP控制邏輯8發(fā)出的控制信號(hào)決定。以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對(duì)本發(fā)明所作的進(jìn)一步詳細(xì)說明，不能認(rèn)定 本發(fā)明的具體實(shí)施方式
僅限于此，對(duì)于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫 離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單的推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明由所 提交的權(quán)利要求書確定專利保護(hù)范圍。
權(quán)利要求
一種在系統(tǒng)編程ISP編程模塊，其特征在于所述ISP編程模塊由器件ID寄存器(1)、旁路寄存器(2)、指令寄存器(3)、配置寄存器(4)、高壓編程模塊(5)、多路選擇器(6)、指令譯碼邏輯(7)、ISP控制邏輯(8)、TAP控制器(9)、EEPROM陣列模塊(10)、可編程開關(guān)陣列(11)、可編程電容陣列(12)和可編程電阻陣列(13)構(gòu)成；所述ISP控制邏輯(8)和TAP控制器(9)構(gòu)成該ISP編程模塊的控制部分，用于產(chǎn)生狀態(tài)機(jī)的各個(gè)狀態(tài)，控制TDI到TDO之間的連接通路，用戶控制指令通過TDI由外設(shè)輸入，在ISP控制邏輯(8)的控制下，用戶控制指令被移入指令寄存器，再由指令譯碼電路翻譯指令并執(zhí)行相應(yīng)的操作；所述配置寄存器(4)一般由N位串行寄存器構(gòu)成，寄存器的個(gè)數(shù)依據(jù)PAC塊的配置EEPROM單元個(gè)數(shù)而定；所述指令寄存器(3)和指令譯碼邏輯(7)共同完成指令的存儲(chǔ)與譯碼，并把命令信息傳遞到ISP控制邏輯(8)，控制ISP模塊的運(yùn)行。
2.如權(quán)利要求1所述一種在系統(tǒng)編程ISP編程模塊，其特征在于所述TAP控制器是 一個(gè)由時(shí)鐘和測(cè)試模式控制的狀態(tài)機(jī)，共包含了 16個(gè)工作狀態(tài)，每個(gè)工作狀態(tài)不僅與當(dāng)前 的TCK和TMS值有關(guān)，而且還與TAP狀態(tài)機(jī)的前一個(gè)狀態(tài)有關(guān)；TAP控制器的ASM圖表是對(duì) 稱的，通過一條路徑控制數(shù)據(jù)寄存器的行為動(dòng)作，用另一條路徑控制TAP指令寄存器的行 為動(dòng)作。
3.如權(quán)利要求1所述一種在系統(tǒng)編程ISP編程模塊，其特征在于所述旁路寄存器(2) 占據(jù)一位，當(dāng)沒有其他寄存器被選中時(shí)，旁路寄存器在TDI與TDO之間提供一個(gè)一位的串行 連接，旁路寄存器能夠在不影響器件正常工作的情況下允許數(shù)據(jù)通過一個(gè)器件傳入到另外 一個(gè)器件，實(shí)現(xiàn)菊花鏈連接。
4.基于權(quán)利要求1、2或3所述ISP編程模塊的FPAA在系統(tǒng)編程方法，其特征在于(1)通過JTAG接口輸入指令，控制集成在FPAA器件內(nèi)JTAGTAP狀態(tài)機(jī)的運(yùn)行狀態(tài)；(2)通過ISP控制邏輯(8)控制編程數(shù)據(jù)的傳輸、校驗(yàn)和編程；所述編程是由集成在FPAA芯片上的高壓編程模塊(5)對(duì)非易失性存儲(chǔ)器EEPROM陣列 模塊(10)進(jìn)行編程實(shí)現(xiàn)的。
5.基于權(quán)利要求4所述ISP編程模塊的FPAA在系統(tǒng)編程方法，其特征在于，所述步驟 (2)是指編程時(shí)，下載移位寄存器中的數(shù)據(jù)在電荷泵高壓下被一次性寫入EEPROM存儲(chǔ)單元 中。寫入完成后，ISP控制邏輯(8)會(huì)執(zhí)行校驗(yàn)指令將寫入的信息讀入用戶寄存器，再由TDO 輸出來驗(yàn)證寫入信息的正確性。
全文摘要
本發(fā)明公開了一種在系統(tǒng)編程ISP編程模塊及其用于FPAA在系統(tǒng)編程的方法，該方法在兼容JTAG標(biāo)準(zhǔn)的基礎(chǔ)上，對(duì)標(biāo)準(zhǔn)JTAG結(jié)構(gòu)進(jìn)行了改造，擴(kuò)展了指令集；使用該方法實(shí)現(xiàn)的在系統(tǒng)編程模塊集成在FPAA器件中；在進(jìn)行ISP編程時(shí)，首先通過JTAG接口輸入指令控制集成在FPAA器件內(nèi)JTAG TAP狀態(tài)機(jī)的運(yùn)行狀態(tài)；其次是通過TAP狀態(tài)機(jī)控制編程數(shù)據(jù)的傳輸、校驗(yàn)和編程；編程是由集成在FPAA芯片上的高壓電路對(duì)非易失性存儲(chǔ)器EEPROM進(jìn)行編程實(shí)現(xiàn)的。本發(fā)明提出的基于JTAG IEEE 1149.1標(biāo)準(zhǔn)的應(yīng)用于FPAA的ISP方法具有實(shí)現(xiàn)簡單、易于單片集成和編程效率較高的特點(diǎn)。
文檔編號(hào)G11C16/06GK101916588SQ201010259990
公開日2010年12月15日 申請(qǐng)日期2010年8月23日 優(yōu)先權(quán)日2010年8月23日
發(fā)明者劉智 申請(qǐng)人:中國航天科技集團(tuán)公司第九研究院第七七一研究所