專利名稱：非易失性存儲器件和系統(tǒng)及非易失性存儲器件編程方法
技術領域：
這里描述的本發(fā)明構思涉及非易失性存儲器件和在該非易失性存儲器件中執(zhí)行 的編程方法，更具體地，涉及包括多電平單元(MLC)存儲單元的非易失性閃速存儲器件和 在該非易失性閃速存儲器件中執(zhí)行的編程方法。
背景技術：
圖1示意地示出了其中多個非易失性存儲器單元MC<1:9>耦接在字線 WL<m+l:m-l>和位線BL<n+l:n-l>的各個交叉處的存儲單元陣列。多電平單元(MLC)存儲 器件的特征在于在每一個單個存儲單元中編程兩個(2)或多個比特的存儲數(shù)據(jù)。在N比特 MLC閃速存儲器件(其中N為正整數(shù))的情況下，這通過將每個存儲單元MC的閾值電壓(例 如通過福勒-諾德海姆(Fowler-Nordheim)隧道)設置在2N個閾值分布之一內來實現(xiàn)。圖2是示出了編程3比特MLC閃速存儲器件的示例的示意圖。一般地，編程N比 特MLC存儲單元包括N個編程步驟的序列，即，MLC存儲單元的每個比特一個編程步驟。因 而，在圖2的3比特MLC編程的情況下，執(zhí)行三(3)個編程步驟的序列，即最低有效位(LSB) 編程、中間有效位(CSB)編程和最高有效位(MSB)編程。閃速存儲器件的特征部分在于在寫入之前被擦除。這顯示在圖2的上方，其中MLC 存儲單元的初始編程狀態(tài)是具有最低的閾值電壓(Vth)分布的擦除狀態(tài)E。在第一 LSB編 程步驟中，MLC存儲單元的閾值電壓(Vth)被設置為擦除狀態(tài)E或編程狀態(tài)LP之一。在第 二 CSB編程步驟中，MLC存儲單元的閾值電壓(Vth)被設置為擦除狀態(tài)E或(基于擦除狀態(tài) E的)編程狀態(tài)CPl之一，或被設置為(基于編程狀態(tài)LP的)編程狀態(tài)CP2或CP3之一。 在第三MSB編程步驟中，閾值電壓(Vth)被設置為擦除狀態(tài)E或(基于擦除狀態(tài)E的)編 程狀態(tài)Pl之一、或被設置為(基于編程狀態(tài)CPl的)編程狀態(tài)P2或P3之一、或被設置為 (基于編程狀態(tài)CP2的)編程狀態(tài)P4或P5之一、或被設置為(基于編程狀態(tài)CP3的)編程 狀態(tài)P6或P7之一。根據(jù)在每個單元中存儲2比特數(shù)據(jù)的MLC編程方法，每個存儲單元具有這些狀態(tài) 之一‘11，、‘10，、‘01，和‘00，。具有狀態(tài)‘11，的存儲單元是擦除單元并且具有最低的閾 值電壓。具有狀態(tài)‘10’、‘01’和‘00’之一的存儲單元是編程單元，并且具有比具有狀態(tài) ‘11’的單元更高的閾值電壓。另一方面，根據(jù)在每個單元中存儲3比特數(shù)據(jù)的MLC編程方 法，每個存儲單元具有這些狀態(tài)之一 ‘111，、‘110，、‘101，、‘100，、‘011，、‘010，、‘001，和 ‘000’。具有狀態(tài)‘111’的存儲單元是擦除單元并且具有最低的閾值電壓。處于其它狀態(tài) 中的存儲單元是編程單元，并且具有比具有狀態(tài)‘111’的單元更高的閾值電壓。一般地，MLC存儲單元的每個比特具有單獨的頁地址。例如，在2比特MLC存儲單元中，字線的單元的存儲的LSB比特構成第一頁數(shù)據(jù)，該字線的單元的存儲的MSB比特構成 第二頁數(shù)據(jù)。因而，連接到給定字線的N比特MLC存儲單元(其中，N是2或更大)存儲N
頁數(shù)據(jù)。在編程操作中，按照逐頁順序從LSB到MSB編程數(shù)據(jù)，即，按照第一頁、第二頁.....
第(N-I)頁、第N頁的次序。MLC存儲器件已經應較高集成度的要求而發(fā)展。但是，從圖2看出，MLC存儲單元 的閾值電壓分布之間的間隙隨著比特數(shù)(N)的增加而減小，這對讀出裕度會有負面影響。 此外，存儲芯片正在物理上以日益較高的密度集成，這可能產生由編程期間存儲單元之間 的耦合效應引起的問題。例如，參考圖1的存儲單元陣列，存儲單元MC5的編程可能改變相 鄰存儲單元MC2和/或MC8的閾值電壓分布。這還會負面地影響讀出裕度。

發(fā)明內容
根據(jù)本發(fā)明構思的一方面，提供一種對包括N比特多電平單元(MLC)存儲單元的 非易失性存儲器進行編程的方法，其中N是2或更大的整數(shù)。該方法包括使用遞增步長脈 沖編程(ISPP)方法執(zhí)行第一至第(N-I)頁編程操作，以將第一至第(N-I)數(shù)據(jù)頁編程在該 MLC存儲單元中，其中第一至第(N-I)頁編程操作的每一個包括該MLC存儲單元當中的擦除 單元的擦除編程。該方法還包括使用該ISPP方法執(zhí)行第N頁編程操作，以將第N數(shù)據(jù)頁編 程在該MLC存儲單元中。根據(jù)本發(fā)明構思的另一方面，提供一種非易失性存儲器，其包括多電平單元(MLC) 存儲單元的陣列和被配置為對該MLC存儲單元執(zhí)行遞增步長脈沖編程(ISPP)操作的寫入 電路。該ISPP操作包括最低有效位(LSB)頁編程、至少一個中間有效位(CSB)頁編程和最 高有效位(MSB)頁編程的編程序列。LSB和CSB頁編程的每一個包括該MLC存儲單元當中 的擦除單元的擦除編程，其中該擦除編程增大該MLC存儲單元當中的擦除單元的閾值電壓 分布。根據(jù)本發(fā)明構思的另一方面，提供一種存儲系統(tǒng)，其包括非易失性存儲器件，包 括連接到多個字線和位線的多電平單元(MLC)存儲單元的陣列；和存儲器控制器，包括主 機接口并且可操作地連接到該非易失性存儲器件。該非易失性存儲器件包括被配置為對連 接到每個字線的MLC存儲單元執(zhí)行遞增步長脈沖編程(ISPP)操作的寫入電路。該ISPP操 作包括最低有效位(LSB)頁編程、至少一個中間有效位(CSB)頁編程和最高有效位(MSB) 頁編程的編程序列。LSB和CSB頁編程的每一個包括該MLC存儲單元當中的擦除單元的擦 除編程，其中該擦除編程增大該MLC存儲單元當中的擦除單元的閾值電壓分布。


通過下面參考附圖的詳細描述，本發(fā)明構思的以上和其它方面將變得容易理解， 其中圖1是非易失性存儲器陣列的示意圖；圖2是用于描述多電平單元(MLC)閃速存儲器件的多比特編程的閾值電壓分布 圖；圖3是用于描述多電平單元(MLC)閃速存儲器件的存儲單元之間的耦合效應的閾 值電壓分布圖4是用于描述根據(jù)本發(fā)明構思的實施例的多電平單元(MLC)閃速存儲器件的編 程的閾值電壓分布圖；圖5A、6A和7A是用于描述根據(jù)本發(fā)明構思的實施例的多電平單元(MLC)閃速存 儲器件的編程步驟的序列的閾值電壓分布圖；圖5B、6B和7B是用于描述根據(jù)本發(fā)明構思的實施例的多電平單元(MLC)閃速存 儲器件的編程步驟的序列的示意圖；圖8是用于描述根據(jù)本發(fā)明構思的實施例的多電平單元(MLC)閃速存儲器件的編 程的流程圖；圖9是根據(jù)發(fā)明構思的實施例的存儲系統(tǒng)的框圖；圖10是根據(jù)發(fā)明構思的實施例的圖12所示的非易失性存儲器的框圖；圖11是根據(jù)發(fā)明構思的另一個實施例的存儲系統(tǒng)的框圖；和圖12是根據(jù)發(fā)明構思的實施例的計算機系統(tǒng)的框圖。
具體實施例方式下面參考附圖來描述本發(fā)明構思的各個示例實施例，其中相似的參考數(shù)字用于指 示相似或類似的元件。然而，本發(fā)明構思可以被實施為許多不同的形式，并且不應當被理解 為限于這里闡述的實施例。為了便于理解，可以使用大量非限制的描述性術語，但是不意欲限定本發(fā)明構思 的范圍。例如，盡管術語“第一”、“第二”等在這里可以用來描述各種元件，但是這些元件不 應該被這些術語限制。這些術語僅僅用于區(qū)分各個元件彼此。例如，第一元件可以被稱為第 二元件，類似地，第二元件可以被稱為第一元件，而不會脫離或限制本發(fā)明構思的范圍。同 樣，詞語“上方”、“下方”、“上面”、“下面”等是相對術語，不意欲將本發(fā)明構思限制為特定的 器件方向。這里使用的術語“和/或”包括相關列出的項中的一個或多個的任意和所有組合。應當理解，當元件被稱為“連接”或“耦接”到另一個元件時，它可以直接連接或耦 接到該另一個元件，或者可以存在插入元件。相反，當元件被稱為“直接連接”或“直接耦接” 到另一個元件時，不存在插入的元件。用于描述元件之間的關系的其它詞語應當按照類似 的方式來解釋(例如，“在...之間”對“直接在...之間”，“相鄰”對“直接相鄰”，等等)。這里使用的術語用于描述特定實施例的目的，而不意欲限制本發(fā)明。這里使用的 單數(shù)形式“一”、“一個”和“該”意欲也包括復數(shù)形式，除非上下文明顯指示。還應該理解，這 里使用的術語“包括”、“包括的”、“包含”和/或“包含的”指定所述特征、整數(shù)、步驟、操作、 元件和/或組件的存在，但是不排除一個或多個其它特征、整數(shù)、步驟、操作、元件、組件和/ 或它們的組合的存在或添加。除非另外定義，否則這里使用的所有術語(包括技術和科學術語)具有本發(fā)明所 屬的領域的普通技術人員所通常理解的含義。還應當理解，諸如在通常使用的詞典中定義 的那些術語應當被解釋為具有與相關領域的背景下的含義一致的含義，并且不會被在理想 化或過度形式的意義上解釋，除非這里明確說明。下面將首先參考圖3的閾值電壓分布圖來描述在MLC編程期間的耦合效應。參考 該圖，為了在最低有效位(LSB)編程期間將閃速存儲器單元從狀態(tài)E改變到狀態(tài)LP，必須實現(xiàn)閾值電壓移位ΔΜ1。在中間有效位(CSB)編程期間，需要閾值電壓移位AVA2來將閃速存儲器單元狀 態(tài)從狀態(tài)E改變到狀態(tài)CPl，并且需要閾值電壓移位Δ VA3來將閃速存儲器單元狀態(tài)從狀態(tài) LP改變到狀態(tài)CP3。這里，AVA2 > AVA3。在最高有效位(MSB)編程期間，需要閾值電壓移位ΔVA4來將閃速存儲器單元狀 態(tài)從狀態(tài)E改變到狀態(tài)Pl，需要閾值電壓移位Δ VA5來將閃速存儲器單元狀態(tài)從狀態(tài)CPl 改變到狀態(tài)Ρ3，需要閾值電壓移位△ VA6來將閃速存儲器單元狀態(tài)從狀態(tài)CP2改變到狀態(tài) Ρ5，并且需要閾值電壓移位Δ VA7來將閃速存儲器單元狀態(tài)從狀態(tài)CP3改變到狀態(tài)Ρ7。這 里，AVA4 > AVA5 > AVA6 > MkrJ。一般地，相鄰存儲單元上的耦合效應引起相鄰存儲單元的閾值電壓分布加寬，從 而降低了讀出裕度。此外，耦合效應與閾值電壓Vt的移位量成比例增大(AVA<1:7>)。但 是，通過采用被稱為遞增步長脈沖編程(ISPP)的技術，可以基本上消除或抵消(negate)編 程狀態(tài)(非擦除狀態(tài))上的耦合效應。在NAND型閃速存儲器的示例中，數(shù)據(jù)編程操作包括 多次重復地執(zhí)行編程操作，其將高的編程字線電壓施加于被選的字線并且將參考位線電壓 施加于位線，并且根據(jù)編程字線電壓和參考位線電壓之間的電壓差來執(zhí)行數(shù)據(jù)編程(后面 是讀出檢驗)。通過將編程字線電壓設置為隨著編程次數(shù)的增加而遞增的可變電壓，對數(shù)據(jù) 進行編程以使得編程電壓的差隨著編程次數(shù)的增加而遞增。該技術被稱為遞增步長脈沖編 程(ISPP)方法。ISPP方法在增大已被之前由耦合效應加寬的閾值電壓分布的低端方面是 有效的，從而減小閾值電壓分布的寬度。例如，參考圖3，能夠看出狀態(tài)CP2的閾值電壓分布 的低端相對于狀態(tài)LP的閾值電壓分布的低端增大，并且狀態(tài)CP2的閾值電壓分布的寬度相 對于狀態(tài)LP的閾值電壓分布的寬度減小。但是，ISPP技術沒有應用于擦除單元，因而對于抑制擦除(E)單元上的耦合效應 沒有作用。反而，施加于擦除單元上的耦合效應(閾值電壓分布展寬)在每次編程相鄰的 單元時都累積。結果，擦除(E)單元成了耦合效應的主要來源并且受耦合效應的影響最大。圖4示出了根據(jù)本發(fā)明構思的實施例的在對連接到字線的N比特存儲單元編程期 間的閾值電壓Vt分布的示例。在該特定示例中，N = 3。但是，本發(fā)明構思不限制此，相反， 本發(fā)明構思可應用于N為2或更大的MLC存儲單元。所示的實施例的編程至少部分特征在于除MSB頁編程之外在字線的每個ISPP頁 編程步驟之內包括ISPP擦除(E)單元編程步驟。參考圖4，字線的所有存儲單元開始時處于擦除狀態(tài)E1。然后根據(jù)ISPP技術執(zhí)行LSB/擦除頁編程步驟(LSB PGM)以將第一頁數(shù)據(jù)編程在 字線的存儲單元中并且編程該字線的擦除單元。此時，使用ISPP技術，字線的每個存儲單 元的閾值電壓Vt或者(a)從開始的擦除狀態(tài)El分布移位AVE2到第二擦除狀態(tài)E2分布， 或者(b)移位AVBl到編程狀態(tài)LP分布。作為字線的擦除單元的ISPP擦除編程(從El 到E2)的結果，抵消了擦除單元(El)中任何先前積累的耦合效應。接著，根據(jù)ISPP技術執(zhí)行一個或多個CSB頁編程步驟(CSB PGM)，以將第二頁數(shù)據(jù) (或第二和第三頁，等等)編程在字線的存儲單元中并且編程字線的擦除單元。此時，每個 存儲單元的閾值電壓Vt或者(a)從第二擦除狀態(tài)E2分布移位AVE3到第三擦除狀態(tài)E3 分布，或者(b)從擦除狀態(tài)E2分布移位AVB2到編程狀態(tài)CPl分布，或者(c)從編程狀態(tài)LP分布移位Δ VB3到編程狀態(tài)CP3分布，或者(d)通過ISPP編程從編程狀態(tài)LP改變到編 程狀態(tài)CP2。作為字線的擦除單元的ISPP擦除編程(從E2到E3)的結果，抵消了擦除單元 (E2)中任何先前積累的耦合效應。接著，根據(jù)ISPP技術執(zhí)行MSB頁編程步驟(MSB PGM)以將最后一頁數(shù)據(jù)編程在字 線的存儲單元中。這里，不執(zhí)行擦除編程。也就是說，在MSB頁編程中，每個存儲單元的閾值 電壓Vt或者(a)從擦除狀態(tài)E3分布移位Δ VB4到編程狀態(tài)Pl分布，或者(b)從編程狀態(tài) CPl分布移位AVB5到編程狀態(tài)P3分布，或者(c)從編程狀態(tài)CP2分布移位AVB6到編程 狀態(tài)P5分布，或者(d)從編程狀態(tài)CP3分布移位AVB7到編程狀態(tài)P7，或者(e)通過ISPP 方法從第三擦除狀態(tài)E3改變AVE4到第四擦除狀態(tài)E4分布，或者(f)通過ISPP方法分別 從編程狀態(tài)CP1、CP2或CP3改變到編程狀態(tài)P2、P4或P6。在此MSB編程中，不執(zhí)行擦除單 元的擦除編程。但是，作為ISPP技術的結果，抵消了存儲單元中任何先前累積的耦合效應。當比較圖3和4時，能夠看出，在根據(jù)本發(fā)明構思的實施例的LSB和CSB頁編程期 間，通過擦除單元的ISPP編程降低了字線的編程單元的最后一個電壓閾值Vt分布。現(xiàn)在將參照圖4和5A至7B所示的示例更詳細地描述3比特MLC閃速存儲器件 (即，N =3)的頁編程序列。該示例遵循如下編程協(xié)議其指示每個字線的第N頁編程可以 在至少一個相鄰字線的第(n-1)頁編程已被執(zhí)行之后執(zhí)行，其中η為1到N。圖5Α為描述在執(zhí)行頁編程序列的開始的兩(2)個編程步驟之后的相鄰字線 WLm-l、WLm和WLm+1的閾值電壓(Vt)分布的圖。圖5B是示出執(zhí)行頁編程步驟的順序的圖， 括號中的數(shù)字指示該序列的頁編程步驟編號。參考圖5B，該序列中第一頁編程步驟是根據(jù)字線WLm-I的ISPP技術的LSB/擦除 頁編程。如參考先前描述的圖4所討論的，字線WLm-I的每個存儲單元的閾值電壓Vt或者 (a)從第一擦除狀態(tài)El分布移位AVE2到第二擦除狀態(tài)E2分布，或者(b)從擦除狀態(tài)El 分布移位Δ VBl到編程狀態(tài)LP分布。這里，AVBl > AVE2，并且AVBl的最大閾值電壓移 位對相鄰字線WLm的單元施加耦合效應(CE)。接著，該序列中的第二頁編程步驟是根據(jù)字線WLm的ISPP技術的LSB/擦除頁編 程。再一次，字線WLm的每個存儲單元的閾值電壓Vt或者(a)從第一擦除狀態(tài)El分布移 位AVE2到第二擦除狀態(tài)E2分布，或者(b)從擦除狀態(tài)El分布移位AVBl到編程狀態(tài)LP 分布。這里，作為ISPP編程的結果，對于字線WLm-I的擦除單元E2，抵消了由第一步驟產生 的耦合效應(AVBl)。此外，在此示例的第三頁編程步驟中，AVBl > AVE2，并且AVBl的 最大閾值電壓移位對字線WLm-I和WLm+1的存儲單元施加耦合效應。圖6A為描述在執(zhí)行頁編程序列的接著三(3)個頁編程步驟之后的相鄰字線 WLm-U WLm和WLm+1的閾值電壓(Vt)分布的圖。圖6B是示出執(zhí)行頁編程步驟的順序，括 號中的數(shù)字指示該序列的頁編程步驟編號。參考圖6B，根據(jù)ISPP編程方法，第三頁編程步驟是字線WLm-I的CSB/擦除頁編 程。參考圖4，字線WLm-I的每個存儲單元的閾值電壓Vt或者(a)從第二擦除狀態(tài)E2分布 移位AVE3到第三擦除狀態(tài)E3分布，或者(b)從擦除狀態(tài)E2分布移位AVB2到編程狀態(tài) CPl分布，或者(c)從編程狀態(tài)LP分布移位AVB3到編程狀態(tài)CP3分布，或者(d)通過ISPP 編程從編程狀態(tài)LP改變到編程狀態(tài)CP2。這里，作為ISPP編程的結果，對于字線WLm+1的 擦除單元E3，抵消了由第二步驟產生的耦合效應(AVBl)。此外，在此示例的第三頁編程步驟中，AVB2> AVB3 > Δ VE2，并且Δ VB2的最大閾值電壓移位對字線WLm的存儲單元施 加耦合效應。該序列中第四頁編程步驟是字線WLm+1的LSB/擦除頁編程。再參考圖4，字線 WLm+1的每個存儲單元的閾值電壓Vt或者(a)從第一擦除狀態(tài)El分布移位AVE2到第二擦 除狀態(tài)E2分布，或者(b)從擦除狀態(tài)El移位AVBl到編程狀態(tài)LP分布。這里，作為ISPP 編程的結果，對于字線WLm+1的擦除單元E2，抵消了由第二步驟產生的耦合效應(AVB1)。 此外，在此示例的第四頁編程步驟中，AVBl > AVE2，并且AVBl的最大閾值電壓移位對字 線WLm的存儲單元施加耦合效應。接著，該序列中第五頁編程步驟是字線WLm的CSB/擦除頁編程。因而，字線WLm的 每個存儲單元的閾值電壓Vt或者(a)從第二擦除狀態(tài)E2分布移位AVE3到第三擦除狀態(tài) E3分布，或者(b)從擦除狀態(tài)E2分布移位AVB2到編程狀態(tài)CPl分布，或者(c)從編程狀 態(tài)LP分布移位Δ VB3到編程狀態(tài)CP3分布，或者(d)通過ISPP編程從編程狀態(tài)LP改變到 編程狀態(tài)CP2。這里，作為ISPP編程的結果，對于字線WLm的擦除單元E3，抵消了由第三和 第四步驟產生的耦合效應(AVB1+AVB2)。此外，在此示例的第五頁編程步驟中，AVB2> Δ VB3 > Δ VE3,并且Δ VB2的最大閾值電壓移位對字線WLm-I和WLm+1的存儲單元施加耦 合效應。圖7A為描述在執(zhí)行頁編程序列的接著三(3)個頁編程步驟之后的相鄰字線 WLm-U WLm和WLm+1的閾值電壓(Vt)分布的圖。圖7B是示出執(zhí)行頁編程步驟的順序，括 號中的數(shù)字指示該序列的頁編程步驟編號。參考圖7B，該序列中的第六頁編程步驟是字線WLm-I的MSB頁編程。這里，不與 MSB編程一起執(zhí)行擦除編程。結果，參考圖4，字線WLm-I的每個存儲單元的閾值電壓Vt或 者(a)從擦除狀態(tài)E3分布移位AVB4到編程狀態(tài)Pl分布，或者(b)從編程狀態(tài)CPl分布 移位Δ VB5到編程狀態(tài)Ρ3分布，或者(c)從編程狀態(tài)CP2分布移位Δ VB6到編程狀態(tài)Ρ5 分布，或者(d)從編程狀態(tài)CP3分布移位AVB7到編程狀態(tài)P7，或者(e)通過ISPP方法從 第三擦除狀態(tài)E3分布改變AVE4到第四擦除狀態(tài)E4分布，或者(f)通過ISPP方法分別從 編程狀態(tài)CP1、CP2或CP3改變到編程狀態(tài)P2、P4或P6。這里，作為ISPP編程的結果，對于 字線WLm-Ι，抵消了由第五步驟產生的耦合效應(AVB2)。此外，在此示例的第六頁編程步 驟中，AVB4 > AVB5 > AVB6 > AVB7 > AVE4，并且AVB4的最大閾值電壓移位對字線 WLm的存儲單元施加耦合效應。這里注意，字線WLm-I的擦除單元的LSB/擦除和MSB/擦除編程降低了相鄰的字 線WLm上的耦合效應。也就是說，參考圖3，能夠看出，擦除單元的編程對字線WLm的相鄰單 元施加Δ VA4的耦合效應。相反，參考圖4，通過在LSB和CSB頁編程期間執(zhí)行字線WLm-I 的擦除操作，在字線WLm-I的MSB編程期間，字線WLm上的耦合效應降低為AVB4。換句話說，在字線WLm-I的MSB編程期間，實現(xiàn)了耦合效應的降低Δ VA4-Δ VB4。接著，該序列中的第七頁編程步驟是字線WLm+1的CSB頁編程。因而，字線WLm+1 的每個存儲單元的閾值電壓Vt或者(a)從第二擦除狀態(tài)E2分布移位AVE3到第三擦除狀 態(tài)E3分布，或者(b)從擦除狀態(tài)E2分布移位AVB2到編程狀態(tài)CPl分布，或者(c)從編程 狀態(tài)LP分布移位Δ VB3到編程狀態(tài)CP3分布，或者(d)通過ISPP編程從編程狀態(tài)LP改變 到編程狀態(tài)CP2。這里，作為ISPP編程的結果，對于字線WLm+1的擦除單元E3，抵消了由第五步驟產生的耦合效應(AVB2)。此外，在此示例的第七頁編程步驟中，AVB2> AVB3 > AVE3，并且AVB2的最大閾值電壓移位對字線WLm的存儲單元施加耦合效應。該序列中的第八頁編程步驟是字線WLm的MSB頁編程。再一次，沒有擦除編程與 MSB編程一起執(zhí)行。結果，參考圖4，字線WLm-I的每個存儲單元的閾值電壓Vt或者(a)從 擦除狀態(tài)E3分布移位Δ VB4到編程狀態(tài)Pl分布，或者(b)從編程狀態(tài)CPl分布移位Δ VB5 到編程狀態(tài)Ρ3分布，或者(c)從編程狀態(tài)CP2分布移位AVB6到編程狀態(tài)Ρ5分布，或者 (d)從編程狀態(tài)CP3分布移位Δ VB7到編程狀態(tài)Ρ7，或者(e)通過ISPP方法從第三擦除 狀態(tài)E3分布改變AVE4到第四擦除狀態(tài)E4分布，或者(f)通過ISPP方法分別從編程狀態(tài) 〇 1丄 2或0 3改變到編程狀態(tài)？2、？4或？6。這里，作為ISPP編程的結果，對于字線WLm， 抵消了由第六和第七步驟產生的耦合效應(Δ VB4+Δ VB2)。此外，在此示例的第八頁編程步 驟中，AVB4> AVB5 > AVB6 > AVB7 > AVE4，并且ΔVB4的最大閾值電壓移位對字線 WLm-I和WLm+1的存儲單元施加耦合效應。再一次，這里注意，在字線WLm的MSB編程期間，字線WLm的擦除單元的LSB/擦除 和CSB/擦除頁編程降低了相鄰的字線WLm-I和WLm+1上的耦合效應。也就是說，如上所述， 在字線WLm的MSB編程期間，實現(xiàn)了耦合效應的降低Δ VA4- Δ VB4。編程序列的其余部分(包括字線WLm+1的MSB編程)對本領域技術人員將是顯而 易見的。此外，本領域技術人員將理解，為了說明，該示例僅僅呈現(xiàn)了三個字線WL，實際的存 儲器件可以具有數(shù)百個字線，并且特定的序列可以通過增加的字線而改變。如上所述，該示例實施例的編程方法使得擦除單元上施加的耦合效應在LSB、CSB 和MSB編程期間能夠被抵消，并且在MSB編程期間進一步降低了相鄰的字線上的耦合效應。 此外，可以降低在MSB編程完成之后的閾值電壓Vth分布。圖8是用于描述根據(jù)本發(fā)明構思的實施例的編程N比特MLC閃速存儲器的方法的 流程圖。參考圖8，接收一頁的編程數(shù)據(jù)(S210)，然后確定接收的頁數(shù)據(jù)是否是要被存儲 在字線的存儲單元中的MSB頁數(shù)據(jù)(即，第N頁數(shù)據(jù))(S220)。例如，在3比特存儲單元的 情況下，確定編程數(shù)據(jù)是否用于第三頁，并且在4比特存儲單元的情況下，確定編程數(shù)據(jù)是 否用于第四頁，等等。執(zhí)行確定過程S220的方法不受限。例如，可以基于編程數(shù)據(jù)的頁地址來進行該確 定?？商鎿Q地，可以參考指示多少比特已被編程到給定字線的存儲單元中的標志單元。作 為另一個替換方式，可以使用表來存儲編程到每個單元中的比特數(shù)目。在接收的頁數(shù)據(jù)不是MSB頁數(shù)據(jù)的情況下(S220處的否)，根據(jù)先前描述的實施例 編程接收的頁數(shù)據(jù)，即，按照包括字線的擦除單元的擦除頁編程的方式執(zhí)行頁數(shù)據(jù)編程。在接收的頁數(shù)據(jù)是MSB頁數(shù)據(jù)的情況下(S220處的是)，根據(jù)正常方式編程接收的 頁數(shù)據(jù)，即，在沒有字線的擦除單元的擦除編程的情況下執(zhí)行MSB頁數(shù)據(jù)編程。圖9是示出了根據(jù)本發(fā)明構思的實施例的存儲系統(tǒng)9的框圖，圖10是根據(jù)本發(fā)明 構思的實施例的存儲系統(tǒng)10的非易失性存儲器200的框圖。存儲系統(tǒng)10可以例如是固態(tài) 驅動器(SSD)，但是本發(fā)明構思不限于此。存儲系統(tǒng)10的其它示例包括多媒體卡(MMC)卡、 安全數(shù)字(SD)卡、微SD卡、存儲棒、ID卡、PCMCIA卡、芯片卡、USB卡、智能卡和致密閃速 (CF)卡。
存儲器控制器100通過各種接口協(xié)議中的一個與外部設備(例如，主機)通信，接 口協(xié)議的示例包括通用串行總線(USB)、多媒體卡(MMC)接口、高速外圍設備互連(PCI-E)、 串行高級技術附件(SATA)、并行高級技術附件(PATA)、小型計算機系統(tǒng)接口(SCSI)、增強 小型磁盤接口(ESDI)、集成驅動器電子電路(IDE)等等。存儲器控制器100響應于來自于 外部設備的命令，以將寫入數(shù)據(jù)從外部設備編程到非易失性存儲器200中并且從非易失性 存儲器200中取回(retrieve)讀出數(shù)據(jù)以發(fā)送到外部設備。如圖10所示，此示例的非易失性存儲器200包括非易失性存儲器單元陣列210、地 址譯碼器220、讀出&寫入電路230、和控制邏輯240。地址譯碼器響應于控制邏輯240以譯 碼讀出/寫入地址ADDR，從而選擇非易失性存儲器單元陣列的尋址的字線WL，讀出&寫入 電路230響應于控制邏輯240以將輸入數(shù)據(jù)(DATA)施加到處于編程模式中的地址位線BL， 并且從處于讀出模式的地址位線BL讀出數(shù)據(jù)(DATA)?？刂七壿?40控制非易失性存儲器 200的全部操作。此外，在此實施例中，控制邏輯240包括編程控制(PGM)單元241以及正 常和擦除編程(PGM)單元243。在操作中，編程控制單元241控制是將執(zhí)行正常的MSB頁編 程還是將執(zhí)行LSB/擦除或CSB/擦除頁編程。例如，編程控制單元241可以按照先前描述 的圖8的流程圖中描述的方式工作。正常和擦除編程(PGM)單元243根據(jù)從編程控制單元 241接收到的控制信號執(zhí)行正常頁編程和/或擦除頁編程。邏輯單元240可以由數(shù)字和/ 或模擬電路和/或由軟件控制實現(xiàn)。圖11是示出存儲系統(tǒng)20的另一個示例的框圖。除了存儲器控制器300通過多個 信道CHl<l:k>與包含多個閃速存儲器芯片的非易失性存儲器400通信之外，此示例與圖9 的相似。每個信道CH可以被配置為向一組閃速存儲器芯片提供通信，并且每個閃速存儲器 芯片可以按照圖10的方式配置。再一次，此示例可以被實現(xiàn)為SSD或存儲卡等，但是本發(fā) 明構思不限于此。圖12是根據(jù)發(fā)明構思的實施例的計算機系統(tǒng)500的框圖。計算系統(tǒng)500的示例 包括移動設備、個人計算機、數(shù)字照相機、攝錄機、手機、MP3播放器、便攜式多媒體播放器 (PMP)、個人數(shù)字助理(PDA)和高清晰度電視機(HDTV)。此示例的計算系統(tǒng)500包括中央 處理單元(CPU)510、用戶接口 530、隨機存取存儲器(RAM)520、電源540和存儲系統(tǒng)(10或 20)，全部可操作地連接到總線系統(tǒng)550。CPU 510、用戶接口 530、RAM 520、電源540和總線 系統(tǒng)550的功能是本領域技術人員能很好理解的。存儲系統(tǒng)可以例如對應于圖9所示的存 儲系統(tǒng)10或圖12所示的存儲系統(tǒng)20。不論是哪一種情況，存儲系統(tǒng)(10或20)包括用于每 存儲單元存儲N比特數(shù)據(jù)的非易失性MLC存儲單元，其中N是2或更大的整數(shù)。此外，存儲 系統(tǒng)(10或20)的非易失性存儲器件被配置為根據(jù)這里描述的一個或多個實施例在(N-I) 頁編程之后執(zhí)行擦除編程。根據(jù)本發(fā)明構思中的一個或多個的MLC閃速存儲器可以位于各種不同的封裝類 型中的任何一個上或內。例如，根據(jù)本發(fā)明構思中的一個或多個的閃速存儲器件可以位于 層疊封裝(PoP)、球柵陣列(BGA)、芯片尺寸封裝(CSP)、塑料引線芯片載體(PLCC)、塑料雙 列直插式封裝(PDIP)、晶片中華夫封裝(Die in Waffle Pack)、晶圓中管芯形式(Die in Wafer Form)、板上芯片(COB)、陶瓷雙列直插式封裝(CERDIP)、塑料四方扁平封裝(MQFP)、 薄型四方扁平封裝(TQFP)、小外形集成電路(SOIC)、收縮型小外形封裝(SSOP)、薄型小外 形封裝(TSOP)、系統(tǒng)級封裝(SIP)、多芯片封裝(MCP)、晶圓級制作封裝(WFP)、晶圓級堆疊封裝(WSP)等等之上或之內。 盡管已經參考本發(fā)明構思的特定示范性實施例對本發(fā)明構思進行了特別圖示和 描述，但是本領域技術人員應當理解，在不脫離以下權利要求書的精神和范圍的情況下，可 以對本發(fā)明構思做出形式和細節(jié)上的各種變化。
權利要求
一種對包括N比特多電平單元MLC存儲單元的非易失性存儲器編程的方法，其中N是2或更大的整數(shù)，所述方法包括使用遞增步長脈沖編程ISPP方法執(zhí)行第一至第(N 1)頁編程操作，以將第一至第(N 1)數(shù)據(jù)頁編程在該MLC存儲單元中，其中第一至第(N 1)頁編程操作的每一個包括該MLC存儲單元當中的擦除單元的擦除編程，使用該ISPP方法執(zhí)行第N頁編程操作，以將第N數(shù)據(jù)頁編程在該MLC存儲單元中。
2.如權利要求1所述的方法，其中該擦除編程不作為該第N頁編程操作的一部分而執(zhí)行。
3.如權利要求1所述的方法，其中N比特MLC存儲單元連接到多個字線，并且其中連接 到每個字線的MLC存儲單元用于存儲N頁數(shù)據(jù)。
4.如權利要求1所述的方法，其中N是3或更大的整數(shù)。
5.如權利要求4所述的方法，其中在相鄰字線的第(n-1)頁編程之后執(zhí)行每個字線的 第η頁編程，其中η為1到N。
6.如權利要求4所述的方法，其中該N頁編程操作包括最低有效位LSB頁編程、至少一 個中間有效位CSB頁編程和最高有效位MSB頁編程。
7.如權利要求6所述的方法，其中該多個字線包括第(m-1)字線、與該第(m-1)字線 相鄰的第m字線、和與該第m字線相鄰的第(m+1)字線，其中m為整數(shù)，并且其中該方法包 括該第(m-Ι)字線的LSB和擦除頁編程； 該第m字線的LSB和擦除頁編程； 該第(m-Ι)字線的CSB和擦除頁編程； 該第(m+1)字線的LSB和擦除頁編程； 該第m字線的CSB和擦除頁編程； 該第(m-Ι)字線的MSB頁編程； 該第(m+1)字線的CSB和擦除頁編程； 該第m字線的MSB頁編程； 該第(m+1)字線的MSB頁編程。
8.如權利要求1所述的方法，其中該MLC存儲單元是由福勒_諾德海姆隧道編程的閃 速存儲單元。
9.一種非易失性存儲器，包括 多電平單元MLC存儲單元的陣列；寫入電路，被配置為對該MLC存儲單元執(zhí)行遞增步長脈沖編程ISPP操作，其中該ISPP 操作包括最低有效位LSB頁編程、至少一個中間有效位CSB頁編程和最高有效位MSB頁編 程的編程序列；其中LSB和CSB頁編程的每一個包括該MLC存儲單元當中的擦除單元的擦除編程，其 中該擦除編程增大該MLC存儲單元當中的擦除單元的閾值電壓分布。
10.如權利要求9所述的非易失性存儲器，其中該MSB編程不包括該MLC存儲單元當中 的擦除單元的擦除編程。
11.如權利要求9所述的非易失性存儲器，其中N比特MLC存儲單元連接到多個字線，并且其中連接到每個字線的MLC存儲單元用于存儲N頁數(shù)據(jù)。
12.如權利要求9所述的非易失性存儲器，還包括控制邏輯，控制邏輯包括編程單元，被配置為執(zhí)行該LSB和擦除編程、CSB和擦除編程、以及MSB編程；和編程控制單元，被配置為基于要被編程到該MLC存儲單元中的頁數(shù)據(jù)來控制該正常編 程單元和擦除編程單元。
13.如權利要求12所述的非易失性存儲器，還包括被配置為將從外部設備接收到的地 址譯碼的地址譯碼器和被配置為從該MLC存儲單元的陣列讀出數(shù)據(jù)的讀出電路。
14.如權利要求10所述的非易失性存儲器，其中該MLC存儲單元是由福勒-諾德海姆 隧道編程的閃速存儲單元。
15.一種存儲系統(tǒng)，包括非易失性存儲器件，包括連接到多個字線和位線的多電平單元MLC存儲單元的陣列；存儲器控制器，包括主機接口并且可操作地連接到該非易失性存儲器件；其中該非易失性存儲器件包括被配置為對連接到每個字線的MLC存儲單元執(zhí)行遞增 步長脈沖編程ISPP操作的寫入電路，其中該ISPP操作包括最低有效位LSB頁編程、至少一 個中間有效位CSB頁編程和最高有效位MSB頁編程的編程序列；其中LSB和CSB頁編程的每一個包括該MLC存儲單元當中的擦除單元的擦除編程，其 中該擦除編程增大該MLC存儲單元當中的擦除單元的閾值電壓分布。
16.如權利要求15所述的存儲系統(tǒng)，其中該MSB編程不包括該MLC存儲單元當中的擦 除單元的擦除編程。
17.如權利要求15所述的存儲系統(tǒng)，其中該存儲系統(tǒng)是多媒體卡(MMC)卡、安全數(shù)字 (SD)卡、微SD卡、存儲棒、ID卡、PCMCIA卡、芯片卡、USB卡、智能卡和致密閃速(CF)卡中 的至少一個。
18.如權利要求15所述的存儲系統(tǒng)，其中該主機接口是通用串行總線(USB)、多媒體 卡(MMC)接口、高速外圍設備互連(PCI-E)、串行高級技術附件(SATA)、并行高級技術附 件(PATA)、小型計算機系統(tǒng)接口(SCSI)、增強小型磁盤接口(ESDI)、集成驅動器電子電路 (IDE)中的至少一個。
19.如權利要求15所述的存儲系統(tǒng)，其中連接到每個字線的N比特MLC存儲單元用于 存儲N頁數(shù)據(jù)。
20.如權利要求15所述的存儲系統(tǒng)，其中該MLC存儲單元是由福勒_諾德海姆隧道編 程的閃速存儲單元。
全文摘要
一種對包括N比特多電平單元(MLC)存儲單元的非易失性存儲器編程的方法包括使用遞增步長脈沖編程(ISPP)方法執(zhí)行第一至第(N-1)頁編程操作，以將第一至第(N-1)數(shù)據(jù)頁編程在該MLC存儲單元中，其中第一至第(N-1)頁編程操作的每一個包括該MLC存儲單元當中的擦除單元的擦除編程。該方法還包括使用該ISPP方法執(zhí)行第N頁編程操作，以將第N數(shù)據(jù)頁編程在該MLC存儲單元中。
文檔編號G11C16/14GK101996680SQ201010260550
公開日2011年3月30日 申請日期2010年8月24日 優(yōu)先權日2009年8月24日
發(fā)明者姜東求, 林瀛湖, 金亨埈 申請人:三星電子株式會社