專利名稱：存儲(chǔ)器擦除方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般來說涉及存儲(chǔ)器裝置，且特定來說本發(fā)明涉及存儲(chǔ)器裝置及擦除存儲(chǔ)器的方法。
背景技術(shù)：
存儲(chǔ)器裝置通常提供作為計(jì)算機(jī)中的內(nèi)部存儲(chǔ)區(qū)域。術(shù)語存儲(chǔ)器識(shí)別以集成電路芯片的形式出現(xiàn)的數(shù)據(jù)存儲(chǔ)裝置。在現(xiàn)代電子裝置中使用數(shù)種不同類型的存儲(chǔ)器，一種常見類型是RAM(隨機(jī)存取存儲(chǔ)器)。在特性上發(fā)現(xiàn)RAM用作計(jì)算機(jī)環(huán)境中的主存儲(chǔ)器。多數(shù) RAM為易失性的，此意味著其需要穩(wěn)定電流來維持其內(nèi)容。一關(guān)斷電力，RAM中的任何數(shù)據(jù)均丟失。計(jì)算機(jī)幾乎始終含有保持用于啟動(dòng)計(jì)算機(jī)的指令的少量只讀存儲(chǔ)器(ROM)。當(dāng)移除電力時(shí)不丟失其存儲(chǔ)器單元的數(shù)據(jù)內(nèi)容的存儲(chǔ)器裝置一般稱作非易失性存儲(chǔ)器。 EEPROM(電可擦除可編程只讀存儲(chǔ)器)是可通過將其暴露于電荷而被擦除的特殊類型的非易失性ROM。EEPROM包含具有電荷存儲(chǔ)節(jié)點(diǎn)(例如(舉例來說)浮動(dòng)?xùn)艠O或電荷陷阱)的大量存儲(chǔ)器單元。數(shù)據(jù)以電荷存儲(chǔ)節(jié)點(diǎn)上的電荷的形式存儲(chǔ)于浮動(dòng)?xùn)艠O場(chǎng)效應(yīng)晶體管(FET) 存儲(chǔ)器單元中。一種類型的電荷存儲(chǔ)節(jié)點(diǎn)(浮動(dòng)?xùn)艠O)通常由經(jīng)摻雜的多晶硅(其安置于溝道區(qū)上方且通過電介質(zhì)材料(通常為氧化物)與其它單元元件電隔離)制成。分別通過專門的編程及擦除操作將電荷運(yùn)輸?shù)礁?dòng)?xùn)艠O或陷獲層或者從所述浮動(dòng)?xùn)艠O或陷獲層移除電荷以更改裝置的閾值電壓。又一類型的非易失性存儲(chǔ)器是快閃存儲(chǔ)器。典型快閃存儲(chǔ)器包含存儲(chǔ)器陣列，所述存儲(chǔ)器陣列包括大量基于電荷存儲(chǔ)節(jié)點(diǎn)的存儲(chǔ)器單元。所述單元通常分組成叫作“擦除塊”的區(qū)段?？赏ㄟ^使電荷隧穿到其個(gè)別電荷存儲(chǔ)節(jié)點(diǎn)來電編程擦除塊內(nèi)的單元中的每一者。然而，與編程操作不同，快閃存儲(chǔ)器中的擦除操作通常以大量擦除操作來擦除存儲(chǔ)器單元，其中以單個(gè)操作擦除選定擦除塊中的所有存儲(chǔ)器單元。應(yīng)注意，在近來的非易失性存儲(chǔ)器裝置中，已通過利用多個(gè)閾值電平或非導(dǎo)電電荷陷獲層以及將所陷獲的數(shù)據(jù)存儲(chǔ)于存儲(chǔ)器單元FET的源極/漏極中的每一者附近的電荷中而將多個(gè)位存儲(chǔ)于單個(gè)單元中。如常規(guī)NOR陣列那樣，EEPROM或快閃的NAND架構(gòu)陣列以行及列的矩陣布置其非易失性存儲(chǔ)器單元陣列，使得所述陣列中的每一非易失性存儲(chǔ)器單元的柵極按行耦合到字線(WL)。然而，與NOR不同，每一存儲(chǔ)器單元不直接耦合到源極線及列位線。相反，所述陣列中的存儲(chǔ)器單元一起布置成若干串(通常為每串8個(gè)、16個(gè)、32個(gè)或32個(gè)以上)，其中所述串中的存儲(chǔ)器單元源極到漏極地一起串聯(lián)耦合在共用源極線與列位線之間。注意，存在其它非易失性存儲(chǔ)器陣列架構(gòu)，包括(但不限于)AND陣列、OR陣列及虛擬接地陣列。在現(xiàn)代NAND快閃存儲(chǔ)器中，NAND陣列密度正在增加。隨著每一代新制作工藝的進(jìn)步，陣列間距圖案正變得越來越小。由于陣列密度的增加，陣列相關(guān)的區(qū)域耗用大量裸片空間，且可潛在地多于裸片封裝，比如薄型小輪廓封裝(TSOP)存儲(chǔ)器外殼。作為進(jìn)步的工藝技術(shù)的結(jié)果，陣列相關(guān)區(qū)域中的缺陷率因?yàn)閿?shù)據(jù)線(例如通常稱作位線的那些數(shù)據(jù)線)到數(shù)據(jù)線的極緊密間距而有可能增加。舉例來說，密度增加的陣列中的位線解碼通常具有高缺陷率。較新形式的NAND快閃存儲(chǔ)器通過用較低電壓晶體管替換位線解碼的高電壓晶體管以解碼位線群組(例如偶數(shù)頁及奇數(shù)頁)來補(bǔ)償這些困難。此些較低電壓晶體管(通常稱作低電壓晶體管(舉例來說，NMOS或PMOSS))在物理大小上比較大較高功率晶體管小， 且以比較大較高功率晶體管低的電壓操作。在擦除操作期間位線通常充電到接近20伏特。 在此些擦除操作中，低電壓晶體管(通常為選擇柵極η型金屬氧化物半導(dǎo)體)也充電到較高電壓使得其不會(huì)擊穿。此低電壓晶體管的擊穿可在位線上陷獲高電壓。出于上述原因，且出于所屬領(lǐng)域的技術(shù)人員在閱讀及理解本說明書之后將明了的下述其它原因，此項(xiàng)技術(shù)中需要在低電壓晶體管不擊穿的情況下擦除存儲(chǔ)器塊。

發(fā)明內(nèi)容


圖1是根據(jù)本發(fā)明的實(shí)施例的部分存儲(chǔ)器結(jié)構(gòu)的圖示；圖2是根據(jù)本發(fā)明的另一實(shí)施例的存儲(chǔ)器的部分電路圖；圖3是根據(jù)本發(fā)明的另一實(shí)施例的方法的流程圖；圖4是根據(jù)本發(fā)明的另一實(shí)施例的方法的時(shí)序圖；圖5是根據(jù)本發(fā)明的實(shí)施例的系統(tǒng)的功能框圖；且圖6是根據(jù)本發(fā)明的另一實(shí)施例的擦除控制電路的功能框圖。
具體實(shí)施例方式在以下對(duì)實(shí)施例的詳細(xì)說明中，參考形成其一部分的隨附圖式。在所述圖式中，在所有數(shù)個(gè)視圖中相似編號(hào)描述實(shí)質(zhì)上類似的組件。充分詳細(xì)地描述這些實(shí)施例旨在使所屬領(lǐng)域的技術(shù)人員能夠?qū)嵺`本發(fā)明。在不背離本發(fā)明的范圍的情況下，可利用其它實(shí)施例且可做出結(jié)構(gòu)、邏輯及電改變。因此，以下詳細(xì)說明不應(yīng)視為具有限定意義，且本發(fā)明的范圍僅由所附權(quán)利要求書以及此權(quán)利要求書被授權(quán)的等效內(nèi)容的全部范圍界定。圖1中展示NAND陣列100的一部分。在一個(gè)實(shí)施例中，NAND陣列100包含形成于半導(dǎo)體材料(例如襯底101)中的槽區(qū)(tub)(例如，阱)102。如圖所示源極線104經(jīng)由源極連接而連接到所述槽區(qū)。源極側(cè)選擇柵極105及漏極側(cè)選擇柵極107控制對(duì)存儲(chǔ)器中的 NAND串的存取。在一個(gè)實(shí)施例中，串選擇柵極晶體管106及108為低電壓NMOS晶體管(舉例來說，與晶體管105及107相同類型的構(gòu)造的低電壓晶體管)，且用于控制存儲(chǔ)器100中的擦除操作。數(shù)據(jù)線(例如通常稱作位線的那些數(shù)據(jù)線)110用于感測(cè)存儲(chǔ)于陣列100的存儲(chǔ)器單元112中的信息且將信息編程到陣列112中。單元112布置成若干邏輯行及列。可在圖2中的電路圖形式中參看陣列100的所述部分。單元112布置成若干NAND 串(例如偶數(shù)串202及奇數(shù)串204)，分別通過使用信號(hào)AWMUX_EVEN及AWMUX_0DD接通偶數(shù)串選擇柵極晶體管106來存取偶數(shù)串202及接通奇數(shù)串選擇柵極晶體管108來存取奇數(shù)串 204。源極側(cè)選擇柵極晶體管105及漏極側(cè)選擇柵極晶體管107分別由信號(hào)SGS及SGD控制。在NAND存儲(chǔ)器中，存儲(chǔ)器單元塊通常是通過將所述塊中的所有字線接地且將擦除電壓施加到其上形成存儲(chǔ)器單元的半導(dǎo)體材料(例如，半導(dǎo)體材料中的槽區(qū))且因此施加到所述存儲(chǔ)器單元的溝道以從電荷存儲(chǔ)節(jié)點(diǎn)移除電荷來擦除。更具體來說，通常經(jīng)由電子從電荷存儲(chǔ)節(jié)點(diǎn)到溝道的傅勒-諾得翰O^owler-Nordheim)隧穿來移除電荷。針對(duì)使用低電壓串選擇柵極晶體管的NAND存儲(chǔ)器的典型擦除操作將槽區(qū)、源極及串選擇柵極晶體管的柵極充電到擦除電壓。通過經(jīng)由槽區(qū)對(duì)PN結(jié)的正向偏壓來將位線充電。當(dāng)完成擦除操作的擦除部分時(shí)，通常將槽區(qū)及源極放電到參考電壓Vss (例如，襯底電壓，舉例來說接地)。串選擇柵極晶體管的柵極通過槽區(qū)向下耦合到Vss。經(jīng)由PN結(jié)的擊穿而將位線放電。對(duì)于典型位線放電來說，PN結(jié)在約8伏特下?lián)舸?，此可?duì)低電壓串選擇柵極晶體管施加應(yīng)力，所述晶體管一般不能夠在不擊穿的情況下耐受此高電壓應(yīng)力，因此降低其可靠性。與PN結(jié)擊穿電壓一樣高的電壓可陷獲在位線上達(dá)長(zhǎng)時(shí)間周期，從而導(dǎo)致低電壓串選擇柵極晶體管的進(jìn)一步不可靠性。在操作中，在圖3中以流程圖形式展示根據(jù)本發(fā)明的實(shí)施例的擦除操作。在框302 中，將待擦除的塊的槽區(qū)及源極線充電到擦除電壓(在一個(gè)實(shí)施例中為大約20伏特)。也將串選擇柵極晶體管的柵極充電到擦除電壓。在一個(gè)實(shí)施例中，通過經(jīng)由槽區(qū)電壓進(jìn)行的 PN柵極正向偏置而將位線充電到擦除電壓。所述擦除電壓擦除待擦除的塊中的存儲(chǔ)器單元。當(dāng)擦除部分完成時(shí)，擦除操作在框304中繼續(xù)將槽區(qū)及源極線以及串選擇柵極晶體管的柵極放電。此放電是到低于擦除電壓的中間電壓(在一個(gè)實(shí)施例中為大約16伏特，比擦除電壓低至少串選擇柵極晶體管的接通電壓)。在框306中，做出關(guān)于槽區(qū)電壓及/或源極線的放電的電平的確定。舉例來說，如果槽區(qū)電壓尚未達(dá)到中間電壓，那么在框307處繼續(xù)放電，且在框306處監(jiān)視槽區(qū)電壓。當(dāng)槽區(qū)電壓達(dá)到中間電壓時(shí)，在框308處停止放電，例如通過使源極線及/或槽區(qū)浮動(dòng)。在框310中使串選擇柵極晶體管的柵極與槽區(qū)及源極線斷開，且在框312中將其柵極再充電到擦除電壓。此動(dòng)作使串選擇柵極晶體管接通。一旦所述串選擇柵極晶體管接通，位線110即放電到槽區(qū)/源極電壓，且在框314 中(例如)通過將槽區(qū)及源極線連接到參考電壓(例如Vss(例如，接地))來重新開始槽區(qū)及源極線的放電。使串選擇柵極晶體管的柵極浮動(dòng)，且通過到槽區(qū)及源極線的耦合效應(yīng)而將所述柵極放電。經(jīng)由位線110與槽區(qū)之間的PN結(jié)的擊穿而將所述位線放電。串選擇柵極晶體管在擦除操作的整個(gè)放電部分期間保持接通，因?yàn)槠浔３衷诓坏陀诖蠹s擦除電壓與中間電壓之間的差的電壓(在一個(gè)實(shí)施例中為約4伏特)下。因此，無高電壓留在位線上，且保護(hù)串選擇柵極晶體管免于擊穿。在一個(gè)實(shí)施例中，在比較器中將槽區(qū)及/或源極電壓與中間電壓進(jìn)行比較。比較器信號(hào)在槽區(qū)及/或源極電壓達(dá)到中間電壓時(shí)改變且停止放電。應(yīng)理解，存在用以在中間電壓下停止槽區(qū)及/或源極的放電的眾多方法及電路，且在所屬領(lǐng)域的技術(shù)人員的技能范圍內(nèi)的那些眾多方法及電路適于與本發(fā)明的各種實(shí)施例一起使用且在本發(fā)明的各種實(shí)施例的范圍中。在圖4中展示擦除操作的時(shí)序圖，其中參考編號(hào)對(duì)應(yīng)于圖1及圖2的圖示。圖4 中展示在整個(gè)擦除操作期間的槽區(qū)/源極102/104、串選擇柵極晶體管106/108的柵極、位線110以及源極選擇柵極105及漏極選擇柵極107信號(hào)中的每一者的電壓。在擦除操作開始的時(shí)間t0處，槽區(qū)102及源極104以及位線110處于參考電壓(Vss)。低電壓串選擇柵極晶體管106及108的柵極處于一電源電壓(Vcc)。在時(shí)間tl處，晶體管106及108的柵極放電到Vss。在時(shí)間t2處，晶體管106及108連接到槽區(qū)/源極102/104，且將槽區(qū)/源極102/104充電到擦除電壓，借此將晶體管106及108向上耦合到擦除電壓。槽區(qū)/源極 102/104、源極選擇柵極105及漏極選擇柵極107的柵極以及串選擇柵極晶體管106及108 的柵極中的每一者充電到擦除電壓。位線經(jīng)由位線110與槽區(qū)102之間的PN結(jié)的正向偏置而向上耦合到擦除電壓。在時(shí)間t3處，槽區(qū)/源極102/104與擦除電壓斷開且連接到Vss。槽區(qū)/源極 102/104、漏極選擇柵極105及源極選擇柵極107的柵極以及晶體管106及108的柵極開始朝向Vss放電。在時(shí)間t4處，槽區(qū)/源極102/104、漏極選擇柵極105及源極選擇柵極107 的柵極以及晶體管106及108的柵極的電壓達(dá)到中間電壓，且源極/槽區(qū)102/104與Vss 斷開。晶體管106及108的柵極與槽區(qū)/源極102/104斷開，且充電到擦除電壓。到時(shí)間 t5其充電回到擦除電壓，從而當(dāng)晶體管106及108接通時(shí)，到時(shí)間t6將位線110放電到中間電壓。在時(shí)間t6處，隨著晶體管106及108接通，其與擦除電壓斷開且被允許浮動(dòng)。并且，槽區(qū)/源極102/104連接到Vss，且位線110、源極選擇柵極105及漏極選擇柵極107的柵極以及槽區(qū)/源極102/104開始從中間電壓放電到Vss。晶體管106及108的柵極開始通過與槽區(qū)/源極102/104的向下耦合而以相同的速率放電。晶體管106及108在其與槽區(qū)/源極102/104之間的電壓差下保持接通。在時(shí)間t7處，槽區(qū)/源極102/104、漏極選擇柵極105及源極選擇柵極107的柵極以及位線110放電到Vss，且晶體管106及108的柵極已經(jīng)由向下耦合放電到擦除電壓與中間電壓之間的差(在一個(gè)實(shí)施例中為大約4伏特)。在一個(gè)實(shí)施例中選取中間電壓與擦除電壓之間的差以確保晶體管106及108在擦除操作的整個(gè)放電部分內(nèi)保持接通，以便避免由于高電壓應(yīng)力所致的擊穿。在晶體管106 及108不擊穿的情況下位線110適當(dāng)?shù)胤烹姷絍ss。在時(shí)間偽處，當(dāng)完成向下耦合時(shí)，晶體管106及108的柵極充電到Vcc。在此實(shí)施例中，選擇柵極在擦除操作的放電到Vss部分內(nèi)保持接通，且通過保持接通而保護(hù)所述選擇柵極免于擊穿。此外，由于不存在擊穿，且串選擇柵極晶體管106及108保持接通，因此在適當(dāng)?shù)厍彝耆胤烹姷奈痪€110上不陷獲任何電壓。圖5圖解說明包括非易失性存儲(chǔ)器裝置500的存儲(chǔ)器系統(tǒng)520的功能框圖。已簡(jiǎn)化存儲(chǔ)器裝置500以集中于存儲(chǔ)器的有助于理解本發(fā)明編程實(shí)施例的特征。存儲(chǔ)器裝置 500耦合到外部控制器510?？刂破?10可為微處理器或某一其它類型的控制電路。存儲(chǔ)器裝置500包括非易失性存儲(chǔ)器單元陣列530，例如先前所論述的圖1中所圖解說明的非易失性存儲(chǔ)器單元陣列。存儲(chǔ)器陣列530布置成例如字線行的存取線及例如位線列的數(shù)據(jù)線的若干個(gè)庫(kù)。在一個(gè)實(shí)施例中，存儲(chǔ)器陣列530的列由存儲(chǔ)器單元的串聯(lián)串組成。如此項(xiàng)技術(shù)中眾所周知，單元到位線的連接確定所述陣列是NAND架構(gòu)、AND架構(gòu)還是NOR架構(gòu)。提供地址緩沖器電路MO以鎖存經(jīng)由I/O電路560提供的地址信號(hào)。地址信號(hào)由行解碼器544及列解碼器546接收及解碼以存取存儲(chǔ)器陣列530。所屬領(lǐng)域的技術(shù)人員受益于本說明將了解，地址輸入連接的數(shù)目取決于存儲(chǔ)器陣列530的密度及構(gòu)架。也就是說，地址的數(shù)目隨存儲(chǔ)器單元計(jì)數(shù)的增加以及庫(kù)及塊計(jì)數(shù)的增加兩者而增加。存儲(chǔ)器裝置500通過使用感測(cè)放大器/數(shù)據(jù)高速緩存電路550感測(cè)存儲(chǔ)器陣列列中的電壓或電流改變來讀取存儲(chǔ)器陣列530中的數(shù)據(jù)。在一個(gè)實(shí)施例中，感測(cè)放大器/數(shù)據(jù)高速緩存電路550經(jīng)耦合以讀取及鎖存來自存儲(chǔ)器陣列530的一行數(shù)據(jù)。包括數(shù)據(jù)輸入及輸出緩沖器電路560以用于經(jīng)由多個(gè)數(shù)據(jù)連接562與控制器510進(jìn)行雙向數(shù)據(jù)通信以及地址通信。提供寫入電路555以將數(shù)據(jù)寫入到存儲(chǔ)器陣列。存儲(chǔ)器控制電路570提供地址電路及用以解碼在控制連接572上從處理器510提供的信號(hào)的電路。這些信號(hào)用于控制對(duì)存儲(chǔ)器陣列530的操作，包括數(shù)據(jù)讀取、數(shù)據(jù)寫入 (編程)及擦除操作。存儲(chǔ)器控制電路570可為產(chǎn)生存儲(chǔ)器控制信號(hào)的狀態(tài)機(jī)、定序器或某一其它類型的控制器。在一個(gè)實(shí)施例中，存儲(chǔ)器控制電路570經(jīng)配置以控制先前所論述的編程實(shí)施例的位線充電。在一個(gè)實(shí)施例中，存儲(chǔ)器控制電路570還包括控制系統(tǒng)520的擦除操作的擦除控制電路571 (在圖6中更詳細(xì)地展示)。所述擦除控制電路經(jīng)配置以執(zhí)行本文中所描述的擦除操作，包括將適當(dāng)?shù)碾妷禾峁┑疥嚵屑捌浣M件，例如施加到選擇解碼電路M8以控制用于奇數(shù)及偶數(shù)頁操作的串選擇柵極晶體管106及108且用于控制根據(jù)本文中關(guān)于至少圖3 及圖4所描述的各種方法中的一者或一者以上的擦除操作的電壓。應(yīng)理解，許多電路適于執(zhí)行此控制，且那些電路的選取及配置在本發(fā)明的范圍內(nèi)。在圖6中的框圖中所示的一個(gè)實(shí)例性實(shí)施例中，例如電路571的擦除控制電路包括電荷泵602，其可泵升到擦除電壓，且其選擇性地連接到串選擇控制件604、槽區(qū)控制件 606及源極控制件608。槽區(qū)控制件606及源極控制件608各自還選擇性地連接到Vss以允許放電相同量。除選擇性地連接到槽區(qū)及/或源極以外，串選擇控制件選擇性地連接到 Vcc及Vss以允許充電到Vcc且放電到Vss。擦除檢測(cè)器610確定槽區(qū)及/或源極的放電何時(shí)達(dá)到如上論述的中間電壓。串選擇柵極控制件612控制槽區(qū)及/或源極到串選擇柵極的柵極的連接。應(yīng)理解，此電路的設(shè)計(jì)及實(shí)施方案完全在所屬領(lǐng)域的技術(shù)人員的技能范圍內(nèi)，且關(guān)于本文中所描述的各種方法詳述其操作，且因此將不進(jìn)一步對(duì)其進(jìn)行論述。已展示擦除方法及使用那些擦除方法的存儲(chǔ)器，其包括在存儲(chǔ)器擦除之后的放電期間使低電壓晶體管維持在接通狀態(tài)中，以便防止晶體管擊穿及位線上的電壓陷獲。盡管本文中已圖解說明且描述了特定實(shí)施例，但所屬領(lǐng)域的技術(shù)人員將了解旨在實(shí)現(xiàn)相同目的的任一布置均可替代所述所示特定實(shí)施例。此申請(qǐng)案打算涵蓋本發(fā)明的任何修改或變化形式。因此，本發(fā)明顯然意在僅由權(quán)利要求書及其等效內(nèi)容限制。
權(quán)利要求
1.一種在存儲(chǔ)器中進(jìn)行擦除的方法，其包含 用擦除電壓擦除存儲(chǔ)器塊；及在所述擦除電壓的放電期間保護(hù)所述存儲(chǔ)器的串選擇柵極晶體管。
2.根據(jù)權(quán)利要求1所述的方法，其中保護(hù)串選擇柵極晶體管進(jìn)一步包含 將槽區(qū)、源極及所述串選擇柵極晶體管的柵極充電到擦除電壓；將所述槽區(qū)及所述源極放電到中間電壓； 接通所述串選擇柵極晶體管以將所述存儲(chǔ)器的數(shù)據(jù)線放電；及將所述槽區(qū)及所述源極放電到參考電壓。
3.根據(jù)權(quán)利要求2所述的方法，其中通過每一數(shù)據(jù)線與所述槽區(qū)之間的PN結(jié)的擊穿來將所述存儲(chǔ)器的所述數(shù)據(jù)線放電。
4.根據(jù)權(quán)利要求2所述的方法，其中所述串選擇柵極晶體管經(jīng)由將所述槽區(qū)及所述源極放電到所述參考電壓而保持接通。
5.根據(jù)權(quán)利要求2所述的方法，其中將所述槽區(qū)及所述源極放電到中間電壓進(jìn)一步包含將所述槽區(qū)及所述源極連接到所述參考電壓；將槽區(qū)電壓及/或源極電壓與所述中間電壓進(jìn)行比較；及當(dāng)所述槽區(qū)電壓及/或所述源極電壓等于所述中間電壓時(shí)，將所述槽區(qū)及所述源極與所述參考電壓斷開。
6.根據(jù)權(quán)利要求1所述的方法，其中保護(hù)進(jìn)一步包含在所述擦除電壓的部分放電之后接通所述串選擇柵極晶體管，其中在所述擦除電壓的整個(gè)放電期間使所述串選擇柵極晶體管在接通狀態(tài)中操作。
7.根據(jù)權(quán)利要求2所述的方法，其中經(jīng)由到所述槽區(qū)及/或源極的耦合效應(yīng)而將所述串選擇柵極晶體管的所述柵極從所述擦除電壓放電。
8.根據(jù)權(quán)利要求6所述的方法，其中在所述擦除電壓的部分放電之后接通所述串選擇柵極晶體管進(jìn)一步包含將所述槽區(qū)、源極及所述串選擇柵極晶體管的柵極放電到低于所述擦除電壓；及將所述串選擇柵極晶體管的所述柵極再充電到所述擦除電壓，其中在所述槽區(qū)被放電時(shí)經(jīng)由與所述槽區(qū)的耦合效應(yīng)而將所述串選擇柵極晶體管的所述柵極放電。
9.根據(jù)權(quán)利要求1所述的擦除方法，其中在所述擦除電壓的放電期間保護(hù)所述存儲(chǔ)器的串選擇柵極晶體管進(jìn)一步包含在所述串選擇柵極晶體管的所述電壓與數(shù)據(jù)線電壓之間的差達(dá)到所述串選擇柵極晶體管的擊穿電壓之前接通所述串選擇柵極晶體管，其中在所述存儲(chǔ)器的槽區(qū)及源極放電到參考電壓時(shí)使所述串選擇柵極晶體管維持在導(dǎo)通操作模式中。
10.一種存儲(chǔ)器裝置，其包含 存儲(chǔ)器單元陣列；及用于控制及/或存取所述存儲(chǔ)器單元陣列的電路，所述控制電路經(jīng)配置以執(zhí)行一方法，所述方法包含在擦除操作的放電部分內(nèi)使串選擇柵極晶體管的柵極維持在高于槽區(qū)電壓及源極電壓的電壓下。
11.根據(jù)權(quán)利要求10所述的裝置，其中所述控制電路進(jìn)一步經(jīng)配置以將所述槽區(qū)及所述源極從擦除電壓放電到比所述擦除電壓低至少所述串選擇柵極晶體管的接通電壓的中間電壓；將所述串選擇柵極晶體管的柵極再充電到所述擦除電壓；及將所述槽區(qū)及源極從所述中間電壓放電到參考電壓。
12.根據(jù)權(quán)利要求10所述的裝置，其中控制電路進(jìn)一步經(jīng)配置以將槽區(qū)及源極放電到低于擦除電壓的電壓；接通所述串選擇柵極晶體管；及將所述槽區(qū)及源極放電。
13.根據(jù)權(quán)利要求10所述的存儲(chǔ)器裝置，其中所述控制電路進(jìn)一步經(jīng)配置以將所述陣列的待擦除的區(qū)段中的槽區(qū)、源極及多個(gè)串選擇柵極晶體管的柵極充電到第一電壓；將所述槽區(qū)及所述源極放電到低于所述第一電壓至少與用于所述串選擇柵極晶體管的接通電壓一樣高的量的第二電壓；接通所述多個(gè)串選擇柵極晶體管；及將所述槽區(qū)及所述源極連接到參考電壓。
14.根據(jù)權(quán)利要求13所述的存儲(chǔ)器裝置，其中所述控制電路進(jìn)一步包含用于以下操作的擦除控制電路監(jiān)視所述槽區(qū)電壓及/或所述源極電壓；當(dāng)所述槽區(qū)電壓達(dá)到所述中間電壓時(shí)，將所述槽區(qū)及源極與所述多個(gè)串選擇柵極晶體管的所述柵極及所述參考電壓斷開；將所述多個(gè)串選擇柵極晶體管的所述柵極再充電；允許所述多個(gè)串選擇柵極晶體管的所述柵極電壓浮動(dòng)；及當(dāng)所述多個(gè)串選擇柵極晶體管的所述柵極被再充電時(shí)，將所述槽區(qū)及所述源極重新連接到所述參考電壓。
15.根據(jù)權(quán)利要求13所述的存儲(chǔ)器裝置，其中在所述槽區(qū)及所述源極從所述中間電壓被放電到所述參考電壓時(shí)，所述多個(gè)串選擇柵極晶體管維持在導(dǎo)通操作狀態(tài)中。
16.根據(jù)權(quán)利要求13所述的存儲(chǔ)器裝置，其中在所述槽區(qū)及源極從所述中間電壓被放電到所述參考電壓時(shí)，所述多個(gè)串選擇柵極晶體管的所述柵極維持在高于所述槽區(qū)及源極電壓的電壓差下。
17.根據(jù)權(quán)利要求13所述的存儲(chǔ)器裝置，其中所述存儲(chǔ)器的數(shù)據(jù)線經(jīng)配置以通過每一數(shù)據(jù)線與所述槽區(qū)之間的PN結(jié)的擊穿而放電。
18.根據(jù)權(quán)利要求13所述的存儲(chǔ)器裝置，其中所述多個(gè)串選擇柵極晶體管是通過將所述多個(gè)串選擇柵極晶體管再充電到所述第一電壓而接通的。
全文摘要
本發(fā)明揭示存儲(chǔ)器裝置及存儲(chǔ)器擦除方法，例如適于從存儲(chǔ)器塊放電擦除電壓同時(shí)通過在放電期間使低電壓串選擇柵極晶體管維持在接通狀態(tài)中而保護(hù)所述串選擇柵極晶體管的那些存儲(chǔ)器裝置及存儲(chǔ)器擦除方法。
文檔編號(hào)G11C7/24GK102449704SQ201080024099
公開日2012年5月9日 申請(qǐng)日期2010年5月27日 優(yōu)先權(quán)日2009年6月3日
發(fā)明者山田重和, 田中智晴 申請(qǐng)人:美光科技公司