專利名稱：識(shí)別非易失性存儲(chǔ)裝置中的有風(fēng)險(xiǎn)數(shù)據(jù)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性存儲(chǔ)裝置。
背景技術(shù)：
半導(dǎo)體存儲(chǔ)器裝置已更加普遍用在各種電子裝置中。例如，非易失性半導(dǎo)體存儲(chǔ)器用在蜂窩電話、數(shù)字?jǐn)z像裝置、個(gè)人數(shù)字助理、移動(dòng)計(jì)算裝置、非移動(dòng)計(jì)算裝置以及其它裝置中。電可擦除可編程只讀存儲(chǔ)器(EEPROM)和閃存是其中最流行的非易失性半導(dǎo)體存儲(chǔ)器。EEPROM和閃存均利用位于半導(dǎo)體襯底中的溝道區(qū)域之上且與該溝道區(qū)域絕緣的 浮置柵。浮置柵位于源區(qū)與漏區(qū)之間?？刂茤旁O(shè)置在浮置柵上方且與浮置柵絕緣。晶體管的閾值電壓由保留在浮置柵上的電荷量來控制。即，必須在晶體管導(dǎo)通之前施加到控制柵以允許晶體管的源極與漏極之間導(dǎo)通的最小電壓量由浮置柵上的電荷水平來控制。當(dāng)對(duì)EEPROM或閃存裝置編程時(shí)，通常將編程電壓施加到控制柵并且將位線接地。電子從溝道注入浮置柵。當(dāng)電子積聚在浮置柵中時(shí)，浮置柵變?yōu)閹ж?fù)電，并且存儲(chǔ)器單元的閾值電壓上升，以使得存儲(chǔ)器單元處于編程狀態(tài)。關(guān)于編程的更多信息可以在題為“SourceSide Self Boosting Technique For Non-Volatile Memory” 的美國(guó)專利 6，859，397 和題為“Detecting Over Programmed Memory”的美國(guó)專利6，917，542中找到,這兩個(gè)專利的全部?jī)?nèi)容通過引用合并于此。一些EEPROM和閃存裝置具有用于存儲(chǔ)兩個(gè)范圍的電荷的浮置柵，因此，可以在兩個(gè)狀態(tài)(對(duì)應(yīng)于數(shù)據(jù)“I”和數(shù)據(jù)“0”的擦除狀態(tài)和編程狀態(tài))之間對(duì)存儲(chǔ)器單元編程/擦除。這樣的裝置稱為二進(jìn)制裝置或具有單電平的存儲(chǔ)器單元。多狀態(tài)(或多電平)閃存單元通過識(shí)別多個(gè)不同的允許閾值電壓范圍來實(shí)現(xiàn)。各個(gè)不同的閾值電壓范圍對(duì)應(yīng)于數(shù)據(jù)位集合的預(yù)定值。如其它集成電路的非易失性存儲(chǔ)器易受到制造缺陷的影響。一些制造缺陷嚴(yán)重到足以使得集成電路無法正確地運(yùn)行。通常通過在制造階段期間進(jìn)行測(cè)試來發(fā)現(xiàn)這些缺陷。其它缺陷較少或者直到集成電路已使用一段時(shí)間才暴露出來。一些存儲(chǔ)器制造者試圖將識(shí)別壞的單元作為制造過程的一部分。例如，用于閃存的一些測(cè)試方法包括向存儲(chǔ)器的每個(gè)塊施加應(yīng)力(溫度、電壓、循環(huán))，以盡力加速具有在工作一段時(shí)間之后會(huì)引起故障的缺陷的存儲(chǔ)器塊的失效。在一些情況下，在應(yīng)力之后或應(yīng)力期間對(duì)存儲(chǔ)器編程，讀回所編程的數(shù)據(jù)，并且將原始數(shù)據(jù)與所編程且讀回的數(shù)據(jù)進(jìn)行比較。如果差別大于某一預(yù)定閾值，則將塊標(biāo)記為壞的并且永不使用。存在一組備用塊，以適應(yīng)壞塊，以使得總裝置容量在產(chǎn)品規(guī)范內(nèi)。第二種情形包括當(dāng)編程或擦除操作失敗時(shí)識(shí)別壞塊。出故障的塊可以被標(biāo)記為壞的并且永不再使用。上述測(cè)試解決方案都無法檢測(cè)如下情形編程處理成功，但是存儲(chǔ)器裝置后來劣化(甚至沒有被訪問或者僅被訪問以進(jìn)行讀取)并且逐漸丟失其內(nèi)容或讀取其內(nèi)容的能力。


圖I是NAND串的頂視圖。圖2是NAND串的等效電路圖。圖3是非易失性存儲(chǔ)器系統(tǒng)的框圖。圖4是示出存儲(chǔ)器陣列的一個(gè)實(shí)施例的框圖。圖5是示出感測(cè)塊的一個(gè)實(shí)施例的框圖。圖6是控制器的一個(gè)實(shí)施例的框圖。 圖7示出了存儲(chǔ)器單元的閾值電壓分布。圖8A-8F示出了存儲(chǔ)器單元在編程處理期間的閾值電壓分布。圖9A和圖9B示出了存儲(chǔ)器單元在擦除處理期間的閾值電壓分布。圖10是描述用于操作非易失性存儲(chǔ)器的處理的一個(gè)實(shí)施例的流程圖。圖11是描述用于將數(shù)據(jù)編程至非易失性存儲(chǔ)器中的處理的一個(gè)實(shí)施例的流程圖。圖12是描述用于對(duì)非易失性存儲(chǔ)器元件進(jìn)行編程的處理的一個(gè)實(shí)施例的流程圖。圖13是說明對(duì)一組字線編程的順序的一個(gè)示例的圖。圖14示出了描述當(dāng)對(duì)非易失性存儲(chǔ)器元件編程時(shí)執(zhí)行的處理的一個(gè)實(shí)施例的流程圖。圖15以讀取比較電平和驗(yàn)證比較電平示出了存儲(chǔ)器單元的閾值電壓分布。圖16是說明讀取處理的時(shí)序圖。圖17是描述用于擦除非易失性存儲(chǔ)器元件的處理的一個(gè)實(shí)施例的流程圖。圖18是描述用于檢查塊是否易于出故障的處理的一個(gè)實(shí)施例的流程圖。圖19是描述用于執(zhí)行當(dāng)檢查塊是否易于出故障時(shí)的測(cè)試的處理的一個(gè)實(shí)施例的流程圖。圖20是描述用于執(zhí)行當(dāng)檢查塊是否易于出故障時(shí)的測(cè)試的處理的一個(gè)實(shí)施例的流程圖。圖21是描述用于執(zhí)行當(dāng)檢查塊是否易于出故障時(shí)的測(cè)試的處理的一個(gè)實(shí)施例的流程圖。圖22是描述用于執(zhí)行當(dāng)檢查塊是否易于出故障時(shí)的測(cè)試的處理的一個(gè)實(shí)施例的流程圖。圖23是描述用于執(zhí)行當(dāng)檢查塊是否易于出故障時(shí)的測(cè)試的處理的一個(gè)實(shí)施例的流程圖。圖24是描述用于執(zhí)行當(dāng)檢查塊是否易于出故障時(shí)的測(cè)試的處理的一個(gè)實(shí)施例的流程圖。圖25是描述用于執(zhí)行當(dāng)檢查塊是否易于出故障時(shí)的測(cè)試的處理的一個(gè)實(shí)施例的流程圖。
圖26是描述用于執(zhí)行當(dāng)檢查塊是否易于出故障時(shí)的測(cè)試的處理的一個(gè)實(shí)施例的流程圖。
具體實(shí)施例方式本文中描述了用于識(shí)別非易失性存儲(chǔ)系統(tǒng)中的有風(fēng)險(xiǎn)數(shù)據(jù)和重新將該數(shù)據(jù)編程至更安全的位置的技術(shù)。在一個(gè)實(shí)施例中，系統(tǒng)可以基于性能數(shù)據(jù)預(yù)測(cè)哪些塊(或存儲(chǔ)裝置的其它單位)將變壞。可以將被預(yù)測(cè)為變壞的這些塊中的數(shù)據(jù)編程至其它塊，并且可以移除被預(yù)測(cè)為變壞的塊以避免進(jìn)一步使用。可以實(shí)現(xiàn)本文中描述的技術(shù)的非易失性存儲(chǔ)系統(tǒng)的一個(gè)示例是NAND閃存；然而，也可以使用其它類型的非易失性存儲(chǔ)裝置。NAND閃存包括夾在兩個(gè)選擇柵之間、串聯(lián)布置的多個(gè)晶體管。串聯(lián)的晶體管和選擇棚被稱為NAND串。圖I是不出一個(gè)NAND串的頂視圖。圖2是該NAND串的等效電路。圖I和圖2中示出的NAND串包括串聯(lián)的且夾在第一(漏極側(cè))選擇柵120和第二(源極側(cè))選擇柵122之間的四個(gè)晶體管100、102、104和106。選 擇柵120將NAND串經(jīng)由位線觸點(diǎn)126連接到位線。選擇柵122將NAND串連接到源極線128。通過向選擇線S⑶施加適當(dāng)電壓來控制選擇柵120。通過向選擇線SGS施加適當(dāng)電壓來控制選擇柵122。晶體管100、102、104和106中的每個(gè)晶體管均具有控制柵和浮置柵。例如，晶體管100具有控制柵100CG和浮置柵100FG。晶體管102包括控制柵102CG和浮置柵102FG。晶體管104包括控制柵104CG和浮置柵104FG。晶體管106包括控制柵106CG和浮置柵106FG。控制柵100CG連接到字線WL3，控制柵102CG連接到字線WL2，控制柵104CG連接到字線WLl，并且控制柵106CG連接到字線WLO。注意，盡管圖I和圖2示出了 NAND串中的四個(gè)存儲(chǔ)器單元，但是僅提供這四個(gè)存儲(chǔ)器單元的使用作為示例。NAND串可以具有少于四個(gè)存儲(chǔ)器單元或多于四個(gè)存儲(chǔ)器單元。例如，一些NAND串將包括八個(gè)存儲(chǔ)器單元、16個(gè)存儲(chǔ)器單元、32個(gè)存儲(chǔ)器單元、64個(gè)存儲(chǔ)器單元、128個(gè)存儲(chǔ)器單元等等。本文中的討論不限于NAND串中的任意特定數(shù)量的存儲(chǔ)器單元。一個(gè)實(shí)施例使用具有66個(gè)存儲(chǔ)器單元的NAND串，其中64個(gè)存儲(chǔ)器單元用于存儲(chǔ)數(shù)據(jù)，并且兩個(gè)存儲(chǔ)器單元由于不存儲(chǔ)數(shù)據(jù)而被稱為空存儲(chǔ)器單元。使用NAND結(jié)構(gòu)的閃存系統(tǒng)的典型架構(gòu)將包括多個(gè)NAND串。每個(gè)NAND串通過由選擇線SGS控制的源極選擇柵而連接到共源極線并且通過由選擇線S⑶控制的漏極選擇柵而連接到相關(guān)聯(lián)的位線。每條位線和經(jīng)由位線觸點(diǎn)連接到該位線的各個(gè)NAND串包括存儲(chǔ)器單元陣列的各列。位線與多個(gè)NAND串共享。典型地，位線在垂直于字線的方向上在NAND串之上延伸并且連接到感測(cè)放大器。在以下美國(guó)專利/專利申請(qǐng)中提供了 NAND型閃存及其操作的相關(guān)示例，這些專利/專利申請(qǐng)的全部?jī)?nèi)容通過引用而合并于此美國(guó)專利第5，570，315號(hào)；美國(guó)專利5，774，397號(hào)；美國(guó)專利6，046，935號(hào)；美國(guó)專利第6，456，528號(hào)；以及美國(guó)專利公布第US2003/0002348號(hào)。除了 NAND閃存之外，還可以使用其它類型的非易失性存儲(chǔ)裝置，包括其它類型的閃存(例如，N0R)以及不是閃存的非易失性存儲(chǔ)裝置。例如，非易失性存儲(chǔ)器裝置還由使用電介質(zhì)層來儲(chǔ)存電荷的存儲(chǔ)器單元制造而成。取代較早描述的導(dǎo)電浮置柵元件，使用電介質(zhì)層。Eitan 等人的 “NROM :A Novel Localized Trapping, 2~Bit Nonvolatile MemoryCell”, IEEE Electron Device Letters, vol. 21, no. 11, 2000 年 11 月，pp. 543-545 已描述了利用電介質(zhì)存儲(chǔ)元件的這種存儲(chǔ)器裝置。ONO電介質(zhì)層跨越源擴(kuò)散與漏擴(kuò)散之間的溝道而延伸。一個(gè)數(shù)據(jù)位的電荷位于與漏極相鄰的電介質(zhì)層中，并且其它數(shù)據(jù)位的電荷位于與源極相鄰的電介質(zhì)層中。美國(guó)專利第5，768，192號(hào)和第6，011，725號(hào)公開了具有夾在兩個(gè)二氧化硅層之間的俘獲電介質(zhì)的非易失性存儲(chǔ)器單元。多狀態(tài)數(shù)據(jù)存儲(chǔ)裝置通過單獨(dú)地讀取電介質(zhì)內(nèi)的空間上分離的電荷儲(chǔ)存區(qū)域的二進(jìn)制狀態(tài)來實(shí)現(xiàn)。也可以使用基于MONOS或TANOS型結(jié)構(gòu)或納米晶體的非易失性存儲(chǔ)裝置。也可以使用其它類型的非易失性存儲(chǔ)裝置。圖3示出了具有用于并行地對(duì)存儲(chǔ)器單元(例如，NAND多狀態(tài)閃存)的頁、字線或其它單位進(jìn)行讀取和編程的讀/寫電路的存儲(chǔ)器裝置210。存儲(chǔ)器裝置210可包括一個(gè)或多個(gè)存儲(chǔ)器裸片或芯片212。存儲(chǔ)器裸片/芯片212包括一個(gè)或多個(gè)存儲(chǔ)器單元陣列(二維或三維)200、控制電路220以及讀/寫電路230A和230B。在一個(gè)實(shí)施例中，各種外圍電路對(duì)存儲(chǔ)器陣列200的存取在陣列的相對(duì)側(cè)以對(duì)稱形式來實(shí)現(xiàn)，以使得各側(cè)的存取線和電路的密度減半。讀/寫電路230A和230B包括允許并行地對(duì)存儲(chǔ)器單元的頁進(jìn)行讀取或編 程的多個(gè)感測(cè)塊300。可經(jīng)由行解碼器240A和240B通過字線以及經(jīng)由列解碼器242A和242B通過位線來對(duì)存儲(chǔ)器陣列200尋址。字線和位線是控制線的示例。在典型實(shí)施例中，控制器244包括在與一個(gè)或多個(gè)存儲(chǔ)器裸片/芯片212相同的存儲(chǔ)器裝置210 (例如，可移動(dòng)存儲(chǔ)卡或封裝件)中。命令和數(shù)據(jù)經(jīng)由線232在主機(jī)與控制器244之間傳遞并且經(jīng)由線234在控制器與一個(gè)或多個(gè)存儲(chǔ)器裸片212之間傳遞。在一個(gè)實(shí)施例中，存儲(chǔ)器芯片212僅包括一個(gè)存儲(chǔ)器陣列200。在其它實(shí)施例中，存儲(chǔ)器芯片212包括多個(gè)存儲(chǔ)器陣列200。在使用多個(gè)存儲(chǔ)器陣列的一些實(shí)施方式中，每個(gè)存儲(chǔ)器陣列均用作具有其自身的一組外圍電路(例如，解碼器、驅(qū)動(dòng)器等)的平面。在一個(gè)示例中，在同一存儲(chǔ)器芯片212上存在兩個(gè)并排的平面(兩個(gè)陣列)，其中每個(gè)陣列周圍具有相關(guān)聯(lián)的外圍電路，以使得可以同時(shí)在兩個(gè)陣列上執(zhí)行存儲(chǔ)操作。即，每個(gè)存儲(chǔ)器陣列均將具有在兩側(cè)的行解碼器、在頂部和底部的列解碼器以及在頂部和底部的讀/寫電路?？刂齐娐?20與讀/寫電路230A和230B協(xié)作，以對(duì)存儲(chǔ)器陣列200執(zhí)行存儲(chǔ)操作。控制電路220包括狀態(tài)機(jī)222、片上地址解碼器224以及功率控制模塊226。狀態(tài)機(jī)222提供存儲(chǔ)操作的芯片級(jí)控制。片上地址解碼器224提供主機(jī)或存儲(chǔ)器控制器使用的地址與解碼器240A、240B、242A和242B使用的硬件地址之間的地址接口。功率控制模塊226控制在存儲(chǔ)操作期間供給至字線和位線的功率和電壓。在一個(gè)實(shí)施例中，功率控制模塊226包括可以產(chǎn)生大于供電電壓的電壓的一個(gè)或多個(gè)電荷泵?？刂齐娐?20將地址線ADDR提供到行解碼器240A和240B以及列解碼器242A和242B。列解碼器242A和242B經(jīng)由標(biāo)記為數(shù)據(jù)I/O的信號(hào)線將數(shù)據(jù)提供到控制器244。在一個(gè)實(shí)施例中，控制電路220、功率控制電路226、解碼器電路224、狀態(tài)機(jī)電路222、解碼器電路242A、解碼器電路242B、解碼器電路240A、解碼器電路240B、讀/寫電路230A、讀/寫電路230B和/或控制器244的一個(gè)或任意組合可以被稱為一個(gè)或多個(gè)管理電路。一個(gè)或多個(gè)管理電路執(zhí)行本文中描述的處理。圖4示出了存儲(chǔ)器陣列200的示例性結(jié)構(gòu)。在一個(gè)實(shí)施例中，存儲(chǔ)器單元陣列被劃分成大量的存儲(chǔ)器單元塊。通常對(duì)于閃存系統(tǒng)，塊是擦除單位。即，每個(gè)塊均包含一起擦除的最小數(shù)量的存儲(chǔ)器單元。也可以使用其它擦除單位。塊包含經(jīng)由位線(例如，位線BL0-BL69，623)和字線(WLO、WL1、WL2、WL3)訪問的一組NAND串。圖4示出了串聯(lián)連接以形成NAND串的四個(gè)存儲(chǔ)器單元。盡管示出了四個(gè)單元包括在每個(gè)NAND串中，但是可以使用多于或少于四個(gè)(例如，16、32、64、128或另一數(shù)量的存儲(chǔ)器單元可以在NAND串上)。NAND串的一端經(jīng)由漏極選擇柵(連接到選擇柵漏極線S⑶)連接到相應(yīng)的位線，并且另一端經(jīng)由源極選擇柵(連接到選擇柵源極線SGS)連接到源極線。每個(gè)塊通常被劃分成多個(gè)頁。在一個(gè)實(shí)施例中，頁是編程單位。也可以使用其它編程單位。一個(gè)或多個(gè)數(shù)據(jù)頁通常存儲(chǔ)在一行存儲(chǔ)器單元中。例如，一個(gè)或多個(gè)數(shù)據(jù)頁可存儲(chǔ)在連接到公共字線的存儲(chǔ)器單元中。頁可以存儲(chǔ)一個(gè)或多個(gè)扇區(qū)。扇區(qū)包括用戶數(shù)據(jù)和開銷數(shù)據(jù)(也稱為系統(tǒng)數(shù)據(jù))。開銷數(shù)據(jù)通常包括報(bào)頭信息和已根據(jù)扇區(qū)的用戶數(shù)據(jù)算出的糾錯(cuò)碼(ECC)冗余度。控制器244 (或其它部件)在數(shù)據(jù)正被編程至陣列中時(shí)計(jì)算ECC字節(jié)，并且還在正從陣列讀取數(shù)據(jù)時(shí)使用ECC字節(jié)來檢測(cè)和/或校正用戶數(shù)據(jù)中所讀取的錯(cuò)誤。替選地，與錯(cuò)誤所屬的用戶數(shù)據(jù)相比，ECC和/或其它開銷數(shù)據(jù)存儲(chǔ)在不同的頁或者甚至不同的塊中。用戶數(shù)據(jù)的扇區(qū)通常是512字節(jié)，這對(duì)應(yīng)于磁盤驅(qū)動(dòng)器的扇區(qū)的大小。也可以使用不同大小的塊、頁和扇區(qū)。另外，塊可以具有多于或少于69，624條位線。
圖5是劃分成稱為感測(cè)模塊480的核心部分和公共部分490的單獨(dú)感測(cè)塊300的框圖。在一個(gè)實(shí)施例中，對(duì)于每條位線，將存在單獨(dú)的感測(cè)模塊480，并且對(duì)于多個(gè)感測(cè)模塊480的組，將存在一個(gè)公共部分490。在一個(gè)示例中，感測(cè)塊將包括一個(gè)公共部分490和八個(gè)感測(cè)模塊480。組中的每個(gè)感測(cè)模塊均將經(jīng)由數(shù)據(jù)總線472與相關(guān)聯(lián)的公共部分通信?？梢栽诿绹?guó)專利申請(qǐng)公布2006/0140007中找到一個(gè)示例，其全部?jī)?nèi)容通過引用而合并于此。感測(cè)模塊480包括感測(cè)電路470，感測(cè)電路470確定所連接的位線中的傳導(dǎo)電流是高于還是低于預(yù)定電平。在一些實(shí)施例中，感測(cè)電路470包括通常稱為感測(cè)放大器的電路。感測(cè)模塊480還包括位線鎖存器482，位線鎖存器482用于設(shè)置所連接的位線上的電壓條件。例如，鎖存在位線鎖存器482中的預(yù)定狀態(tài)將導(dǎo)致所連接的位線被拉至指定編程禁止的狀態(tài)(例如，Vdd)，以鎖定存儲(chǔ)器單元而阻止編程。公共部分490包括處理器492、一組數(shù)據(jù)鎖存器494以及耦合在該組數(shù)據(jù)鎖存器494與數(shù)據(jù)總線420之間的I/O接口 496。處理器492執(zhí)行計(jì)算。例如，該處理器的功能之一是確定存儲(chǔ)在所感測(cè)的存儲(chǔ)器單元中的數(shù)據(jù)并且將所確定的數(shù)據(jù)存儲(chǔ)在該組數(shù)據(jù)鎖存器中。該組數(shù)據(jù)鎖存器494用于存儲(chǔ)處理器492在讀取操作期間確定的數(shù)據(jù)位。該組數(shù)據(jù)鎖存器494還用于存儲(chǔ)在編程操作期間從數(shù)據(jù)總線420輸入的數(shù)據(jù)位。所輸入的數(shù)據(jù)位表示打算被編程至存儲(chǔ)器中的寫入數(shù)據(jù)。I/O接口 496提供數(shù)據(jù)鎖存器494與數(shù)據(jù)總線420之間的接口。在讀取或感測(cè)期間，系統(tǒng)的操作在狀態(tài)機(jī)222的控制之下，狀態(tài)機(jī)222 (使用功率控制226)來控制到所尋址的存儲(chǔ)器單元的不同控制柵電壓的供給。由于通過與存儲(chǔ)器支持的各種存儲(chǔ)器狀態(tài)對(duì)應(yīng)的各種預(yù)定控制柵電壓而步增(step)，因此感測(cè)模塊480可在這些電壓之一處切斷(trip)，并且將從感測(cè)模塊480將輸出經(jīng)由總線472提供到處理器492。此時(shí)，處理器492通過考慮感測(cè)模塊的切斷事件以及關(guān)于經(jīng)由輸入線493從狀態(tài)機(jī)施加的控制柵電壓的信息來確定所得到的存儲(chǔ)器狀態(tài)。然后，處理器492計(jì)算存儲(chǔ)器狀態(tài)的二進(jìn)制編碼并且將所得到的數(shù)據(jù)位存儲(chǔ)到數(shù)據(jù)鎖存器494中。在核心部分的另一實(shí)施例中，位線鎖存器482起到雙重用途，既作為用于鎖存感測(cè)模塊480的輸出的鎖存器又作為如上所述的位線鎖存器。預(yù)期的是,一些實(shí)施方式將包括多個(gè)處理器492。在一個(gè)實(shí)施例中，每個(gè)處理器492將包括輸出線(圖5中未示出)，以使得各條輸出線線或(wired-OR)在一起。在一些實(shí)施例中，輸出線在連接到線或線之前被反轉(zhuǎn)(invert)。由于容納線或線的狀態(tài)機(jī)可以確定正被編程的全部位何時(shí)已達(dá)到了期望電平，因此該配置實(shí)現(xiàn)了在編程驗(yàn)證處理期間對(duì)編程處理何時(shí)已完成的快速確定。例如，當(dāng)每個(gè)位均達(dá)到其期望電平時(shí)，對(duì)于該位的邏輯零將被發(fā)送到線或線(或數(shù)據(jù)一被反轉(zhuǎn))。當(dāng)全部位都輸出數(shù)據(jù)0(或反轉(zhuǎn)的數(shù)據(jù)一)時(shí)，于是狀態(tài)機(jī)知道終止編程處理。在每個(gè)處理器與八個(gè)感測(cè)模塊通信的實(shí)施例中，狀態(tài)機(jī)會(huì)(在一些實(shí)施例中)需要讀取線或線八次，或者邏輯被添加到處理器492以累積相關(guān)聯(lián)的位線的結(jié)果，以使得狀態(tài)機(jī)僅需要讀取線或線一次。在另一實(shí)施例中，處理器492對(duì)“I”的數(shù)量進(jìn)行計(jì)數(shù)，并且在“I”的數(shù)量小于某個(gè)預(yù)定小閾值的情況下，于是推斷編程操作成功。該閾值有時(shí)被稱為“忽略位數(shù)”。數(shù)據(jù)鎖存器堆棧494包括與感測(cè)模塊對(duì)應(yīng)的數(shù)據(jù)鎖存器堆棧。在一個(gè)實(shí)施例中，每個(gè)感測(cè)模塊480有三個(gè)(或者四個(gè)或者其它數(shù)量的)數(shù)據(jù)鎖存器。在一個(gè)實(shí)施例中，鎖
存器是一位一個(gè)。在編程或驗(yàn)證期間，將要編程的數(shù)據(jù)從數(shù)據(jù)總線420存儲(chǔ)到該組數(shù)據(jù)鎖存器494中。在驗(yàn)證處理期間，處理器492監(jiān)測(cè)相對(duì)于期望的存儲(chǔ)器狀態(tài)的、所驗(yàn)證的存儲(chǔ)器狀態(tài)。當(dāng)二者一致時(shí)，處理器492設(shè)置位線鎖存器482，以使得位線被拉至指定編程禁止的狀態(tài)。這使得即使對(duì)存儲(chǔ)器單元的控制柵施加編程脈沖，也能禁止耦合到位線的存儲(chǔ)器單元進(jìn)一步進(jìn)行編程。在其它實(shí)施例中，處理器初始加載位線鎖存器482，并且感測(cè)電路在驗(yàn)證處理期間將該位線鎖存器設(shè)置為禁止值。在一些實(shí)現(xiàn)方式中(但不是要求的)，數(shù)據(jù)鎖存器被實(shí)現(xiàn)為移位寄存器，以使得存儲(chǔ)于其中的并行數(shù)據(jù)對(duì)于數(shù)據(jù)總線420而言被轉(zhuǎn)換為串行數(shù)據(jù)，并且反之亦然。在一個(gè)優(yōu)選實(shí)施例中，與存儲(chǔ)器單元的讀/寫塊對(duì)應(yīng)的全部數(shù)據(jù)鎖存器可以鏈接在一起以形成塊移位寄存器，以使得可以通過串行傳輸輸入或輸出數(shù)據(jù)塊。特別地，讀/寫模塊的庫被適配成使得其數(shù)據(jù)鎖存器組中的每個(gè)數(shù)據(jù)鎖存器將順序地將數(shù)據(jù)移入或移出數(shù)據(jù)總線，就像它們是整個(gè)讀/寫塊的移位寄存器的一部分一樣。關(guān)于感測(cè)操作和感測(cè)放大器的另外的信息可以在以下專利申請(qǐng)公布中找到(I) 2004年3月25日公布的美國(guó)專利申請(qǐng)公布第2004/0057287號(hào)，“Non-VolatileMemory And Method With Reduced Source Line Bias Errors” ；(2) 2004 年 6 月 10 日公布的美國(guó)專利申請(qǐng)公布第 2004/0109357 號(hào)，“Non-Volatile Memory And Method withImproved Sensing” ；(3)美國(guó)專利申請(qǐng)公布第20050169082號(hào)；(4) 2005年4月5日提交的、發(fā)明人為 Jian Chen 的題為 “Compensating for Coupling During Read Operationsof Non-Volatile Memory” 的美國(guó)專利申請(qǐng)公布 2006/0221692 ;以及(5)2005 年 12 月 28日提交的、發(fā)明人為 Siu Lung Chan 和 Raul-Adrian Cernea 的題為 “Reference SenseAmplifier For Non-Volatile Memory” 的美國(guó)專利申請(qǐng)公布第 2006/0158947 號(hào)。以上緊接著列出的全部五個(gè)專利文獻(xiàn)的全部?jī)?nèi)容通過弓I用而合并于此。圖6是控制器244的一個(gè)實(shí)施例的框圖。也可以使用其它架構(gòu)。圖6示出了從主機(jī)(例如，數(shù)字?jǐn)z像裝置、蜂窩電話、PDA、計(jì)算機(jī)等)接收數(shù)據(jù)和命令的主機(jī)接口 502。主機(jī)接口 502還可以將數(shù)據(jù)和狀態(tài)提供到主機(jī)。在一個(gè)實(shí)施例中，主機(jī)接口 502包括用于接收信息并將信息提供到主機(jī)的各種電路。在一些實(shí)現(xiàn)方式中，主機(jī)接口 502包括處理器和用于對(duì)該處理器編程的軟件。主機(jī)接口 502連接到緩沖器緩存(buffer cache) 504。主機(jī)接口 502從主機(jī)接收到的數(shù)據(jù)從主機(jī)接口 502傳遞到緩沖器緩存504，以存儲(chǔ)在緩沖器緩存504中。緩沖器緩存504連接到存儲(chǔ)器接口 506。數(shù)據(jù)從緩沖器緩存504提供到存儲(chǔ)器接口 506，存儲(chǔ)器接口 506提供用于向(圖3的)存儲(chǔ)器芯片212傳送數(shù)據(jù)和命令以及用于從(圖3的)存儲(chǔ)器芯片212接收數(shù)據(jù)和狀態(tài)的接口。然后，在存儲(chǔ)器接口 506處從(圖3的)存儲(chǔ)器芯片212接收的數(shù)據(jù)存儲(chǔ)在緩沖器緩存504中，以經(jīng)由主機(jī)接口 502傳送到主機(jī)。存儲(chǔ)器接口 506包括一個(gè)或多個(gè)電路。在一些實(shí)施例中，存儲(chǔ)器接口可以包括處理器和用于對(duì)該處理器編程的軟件?？刂破?44包括CPU 508，CPU 508可以是本領(lǐng)域公知的任意處理器。CPU 508與主機(jī)接口 502、緩沖器緩存504、存儲(chǔ)器接口 506、ECC加速器510、RAM 512以及代碼存儲(chǔ)器514通信。ECC加速器510包括用于輔助CPU 508計(jì)算要存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)的糾錯(cuò)冗余度或使用從存儲(chǔ)器讀取的冗余度來校正從存儲(chǔ)器讀取的數(shù)據(jù)中的錯(cuò)誤的一個(gè)或多個(gè)電路。在一些實(shí)施例中，當(dāng)ECC加速器510正計(jì)算糾錯(cuò)冗余度時(shí)，數(shù)據(jù)存儲(chǔ)在緩沖器緩存504中。 ECC加速器510可以從緩沖器緩存504讀取數(shù)據(jù)并且將糾錯(cuò)冗余度存儲(chǔ)在緩沖器緩存504中。在一個(gè)實(shí)施例中，ECC加速器510可以包括處理器和用于實(shí)現(xiàn)所述計(jì)算的軟件。ECC加速器510的一些實(shí)現(xiàn)方式將執(zhí)行所有糾錯(cuò)相關(guān)計(jì)算，而在其它實(shí)施例中，ECC加速器510將在與糾錯(cuò)過程相關(guān)的計(jì)算方面輔助CPU 508。原始數(shù)據(jù)從主機(jī)接口讀入，糾錯(cuò)冗余度與數(shù)據(jù)相加，并且具有冗余度的數(shù)據(jù)可以存儲(chǔ)在緩沖器緩存504中，以最終存儲(chǔ)在存儲(chǔ)器芯片中。RAM 512用作CPU 508的存儲(chǔ)器。代碼存儲(chǔ)器514包括用于操作CPU 508的固件?？刂破?44還包括用于向(圖3的)控制器244和存儲(chǔ)器芯片212的部件提供穩(wěn)定電壓的電壓調(diào)節(jié)器516。時(shí)鐘發(fā)生器518還向(圖3的)控制器244和(圖3的)存儲(chǔ)器芯片212的部件提供穩(wěn)定時(shí)鐘。在一個(gè)實(shí)施例中，(圖3的)存儲(chǔ)器陣列200的存儲(chǔ)器單元將數(shù)據(jù)存儲(chǔ)為二進(jìn)制數(shù)據(jù)。即，一個(gè)數(shù)據(jù)位可以存儲(chǔ)在每個(gè)存儲(chǔ)器單元中，并且對(duì)每個(gè)存儲(chǔ)器單元充電，以使得當(dāng)讀取時(shí)，其閾值電壓對(duì)應(yīng)于兩個(gè)閾值電壓分布之一。例如，圖7不出了兩個(gè)閾值電壓分布與已被擦除的存儲(chǔ)器單元相關(guān)聯(lián)的一個(gè)閾值電壓分布Er和與已被編程的存儲(chǔ)器單元相關(guān)聯(lián)的第二閾值電壓分布P。在一個(gè)實(shí)施例中，閾值電壓分布Er中的那些存儲(chǔ)器單元存儲(chǔ)數(shù)據(jù)“1”，而閾值電壓分布P中的那些存儲(chǔ)器單元存儲(chǔ)數(shù)據(jù)“O”。當(dāng)擦除存儲(chǔ)器陣列時(shí)，全部存儲(chǔ)器單元(除了歸于壞列的單元之外)將在分布Er中。當(dāng)數(shù)據(jù)要存儲(chǔ)在存儲(chǔ)器陣列中時(shí)，一些存儲(chǔ)器單兀將被編程至分布P。在一些實(shí)施例中，分布Er低于零伏,而分布P高于零伏。在其它實(shí)施例中，(圖3的)存儲(chǔ)器陣列200的存儲(chǔ)器單元將在每個(gè)存儲(chǔ)器單元中存儲(chǔ)多個(gè)位。例如，存儲(chǔ)器單元可以每個(gè)存儲(chǔ)器單元存儲(chǔ)兩個(gè)位，每個(gè)存儲(chǔ)器單元存儲(chǔ)三個(gè)位，每個(gè)存儲(chǔ)器單元存儲(chǔ)四個(gè)位，等等。對(duì)于本文中描述的技術(shù)，不需要每個(gè)存儲(chǔ)器單元為特定數(shù)量的位或者不需要對(duì)這些位中的數(shù)據(jù)編碼。僅出于示例目的，以下討論將說明每個(gè)存儲(chǔ)器單元使用四個(gè)位的實(shí)施例。然而，其它實(shí)施例將每個(gè)存儲(chǔ)器單元使用不同數(shù)量的位。
每個(gè)存儲(chǔ)器單元使用四個(gè)位的系統(tǒng)將利用與十六個(gè)可能的數(shù)據(jù)狀態(tài)對(duì)應(yīng)的十六個(gè)閾值電壓分布。為了該文獻(xiàn)的目的，將互換地使用數(shù)據(jù)狀態(tài)和閾值電壓分布。對(duì)于具有十六個(gè)數(shù)據(jù)狀態(tài)的系統(tǒng)，數(shù)據(jù)狀態(tài)將被標(biāo)記為0-9和A-F。狀態(tài)0對(duì)應(yīng)于擦除的存儲(chǔ)器單元的閾值電壓分布。因此，當(dāng)擦除全體(population)中的全部存儲(chǔ)器單元時(shí)，全部存儲(chǔ)器單元都處于狀態(tài)O。在擦除存儲(chǔ)器單元之后，可以將存儲(chǔ)器單元從狀態(tài)0被編程至其它15個(gè)狀態(tài)中的任意狀態(tài)。下表提供了將數(shù)據(jù)編碼成十六個(gè)狀態(tài)的一個(gè)示例。在一個(gè)實(shí)施例中，每個(gè)數(shù)據(jù)位與單獨(dú)的頁相關(guān)聯(lián)，以使得每個(gè)存儲(chǔ)器單元將數(shù)據(jù)存儲(chǔ)在四個(gè)頁中。
權(quán)利要求
1.一種用于檢測(cè)有風(fēng)險(xiǎn)的非易失性存儲(chǔ)元件的方法，包括 將第一數(shù)據(jù)編程至第一組非易失性存儲(chǔ)元件中； 在成功地完成編程之后，確定所述第一組非易失性存儲(chǔ)元件是否易于出故障；以及 如果所述第一組非易失性存儲(chǔ)元件易于出故障，則將所述第一數(shù)據(jù)重新編程至與所述第一組非易失性存儲(chǔ)元件不同的第二組非易失性存儲(chǔ)元件。
2.根據(jù)權(quán)利要求I所述的方法，其中，確定所述第一組非易失性存儲(chǔ)元件是否易于出故障包括 對(duì)所述第一組非易失性存儲(chǔ)元件執(zhí)行第一測(cè)試，以確定所述第一組非易失性存儲(chǔ)元件是否易于出故障； 如果所述第一組非易失性存儲(chǔ)元件未通過所述第一測(cè)試，則對(duì)所述第一組非易失性存儲(chǔ)元件執(zhí)行第二測(cè)試，以確定所述第一組非易失性存儲(chǔ)元件是否易于出故障；以及 如果所述第一組非易失性存儲(chǔ)元件未通過所述第二測(cè)試，則推斷所述第一組非易失性存儲(chǔ)元件易于出故障。
3.根據(jù)權(quán)利要求2所述的方法，其中 所述第一組非易失性存儲(chǔ)元件連接到存儲(chǔ)器系統(tǒng)的特定字線，所述存儲(chǔ)器系統(tǒng)包括控制器和存儲(chǔ)器電路，所述存儲(chǔ)器電路包括存儲(chǔ)器陣列和支持電路，所述存儲(chǔ)器陣列包括非易失性存儲(chǔ)元件的塊，每個(gè)塊均包括多條字線，所述特定字線在特定塊中，所述編程包括執(zhí)行編程操作的多次迭代以及將特定編程循環(huán)計(jì)數(shù)保持在所述存儲(chǔ)器電路中，所述特定編程循環(huán)計(jì)數(shù)表示對(duì)所述第一組非易失性存儲(chǔ)元件執(zhí)行了所述編程操作的多少次迭代；以及 執(zhí)行所述第一測(cè)試包括所述控制器執(zhí)行包括以下步驟的方法從所述存儲(chǔ)器電路檢索所述特定編程循環(huán)計(jì)數(shù)；針對(duì)連接到所述特定塊的其它字線的非易失性存儲(chǔ)元件，從所述存儲(chǔ)器電路檢索其它編程循環(huán)計(jì)數(shù)；計(jì)算所檢索到的特定編程循環(huán)計(jì)數(shù)和其它編程循環(huán)計(jì)數(shù)的平均值；確定所述特定編程循環(huán)計(jì)數(shù)是否在所述平均值的范圍內(nèi)；以及如果所述特定編程循環(huán)計(jì)數(shù)不在所述平均值的范圍內(nèi)，則推斷所述第一組非易失性存儲(chǔ)元件未通過所述第一測(cè)試。
4.根據(jù)權(quán)利要求2所述的方法，其中 所述編程包括執(zhí)行編程操作的多次迭代以及保持所述第一組非易失性存儲(chǔ)元件的特定編程循環(huán)計(jì)數(shù)； 執(zhí)行所述第一測(cè)試包括將所述特定存儲(chǔ)器循環(huán)計(jì)數(shù)與基于其它存儲(chǔ)器循環(huán)計(jì)數(shù)的數(shù)據(jù)進(jìn)行比較。
5.根據(jù)權(quán)利要求2、3或4所述的方法，其中 所述第一組非易失性存儲(chǔ)元件連接到存儲(chǔ)器系統(tǒng)的特定字線，所述存儲(chǔ)器系統(tǒng)包括控制器和存儲(chǔ)器電路，所述存儲(chǔ)器電路包括存儲(chǔ)器陣列和支持電路，所述存儲(chǔ)器陣列包括多條字線，所述多條字線包括所述特定字線；以及 執(zhí)行所述第二測(cè)試包括所述控制器確定閾值電壓在閾值電壓間隔內(nèi)的所述第一組非易失性存儲(chǔ)元件的數(shù)量；以及如果閾值電壓在間隔內(nèi)的所述第一組非易失性存儲(chǔ)元件的數(shù)量在一定范圍之外，則確定所述第一組非易失性存儲(chǔ)元件未通過所述第二測(cè)試。
6.根據(jù)權(quán)利要求5所述的方法，其中 所述間隔包括高于第一電壓的閾值電壓值。
7.根據(jù)權(quán)利要求5所述的方法，其中 所述間隔包括低于第一電壓的閾值電壓值。
8.根據(jù)權(quán)利要求5所述的方法，其中 所述間隔包括在第一電壓與第二電壓之間的閾值電壓值。
9.根據(jù)權(quán)利要求2、3或4所述的方法，其中，執(zhí)行所述第二測(cè)試包括 確定包括所述第一組非易失性存儲(chǔ)元件的全體非易失性存儲(chǔ)元件的閾值電壓分布； 識(shí)別多個(gè)最小點(diǎn)；以及 計(jì)算所述全體非易失性存儲(chǔ)元件中在所述最小點(diǎn)中的兩個(gè)最小點(diǎn)之間的非易失性存儲(chǔ)元件的數(shù)量，如果所述全體非易失性存儲(chǔ)元件中在所述兩個(gè)最小點(diǎn)之間的非易失性存儲(chǔ)元件的數(shù)量大于比較值，則所述第一組非易失性存儲(chǔ)元件未通過所述第二測(cè)試。
10.根據(jù)權(quán)利要求10所述的方法，其中 所述全體非易失性存儲(chǔ)元件是所述第一組非易失性存儲(chǔ)元件。
11.根據(jù)權(quán)利要求2、3或4所述的方法，其中，執(zhí)行所述第二測(cè)試包括 讀取存儲(chǔ)在所述第一組非易失性存儲(chǔ)元件中的所述第一數(shù)據(jù)； 將所讀取的第一數(shù)據(jù)與原始數(shù)據(jù)進(jìn)行比較；以及 確定所讀取的第一數(shù)據(jù)與所述原始數(shù)據(jù)之間的差量是否小于參考數(shù)，如果所讀取的第ー數(shù)據(jù)與所述原始數(shù)據(jù)之間的差量不小于所述參考數(shù)，則所述第一組非易失性存儲(chǔ)元件未通過所述第二測(cè)試。
12.根據(jù)權(quán)利要求1-11中任一項(xiàng)所述的方法，還包括 如果所述第一組非易失性存儲(chǔ)元件易于出故障，則將所述第一組非易失性存儲(chǔ)元件標(biāo)記為壞的； 確定已被標(biāo)記為壞的非易失性存儲(chǔ)元件的単位數(shù)，確定所述第一組非易失性存儲(chǔ)元件是否易于出故障包括對(duì)所述第一組非易失性存儲(chǔ)元件執(zhí)行測(cè)試； 基于已被標(biāo)記為壞的非易失性存儲(chǔ)元件的単位數(shù)而調(diào)整所述測(cè)試。
13.根據(jù)權(quán)利要求I所述的方法，其中，確定所述第一組非易失性存儲(chǔ)元件是否易于出故障包括 對(duì)所述第一組非易失性存儲(chǔ)元件執(zhí)行第一測(cè)試，以確定所述第一組非易失性存儲(chǔ)元件是否易于出故障； 如果所述第一組非易失性存儲(chǔ)元件由于第一條件而未通過所述第一測(cè)試，則對(duì)所述第一組非易失性存儲(chǔ)元件執(zhí)行第二測(cè)試，以確定所述第一組非易失性存儲(chǔ)元件是否易于出故障； 如果所述第一組非易失性存儲(chǔ)元件未通過所述第二測(cè)試，則推斷所述第一組非易失性存儲(chǔ)元件易于出故障；以及 如果所述第一組非易失性存儲(chǔ)元件由于第二條件而未通過所述第一測(cè)試，則推斷所述第一組非易失性存儲(chǔ)元件易于出故障。
14.一種非易失性存儲(chǔ)設(shè)備，包括 存儲(chǔ)器電路，包括多個(gè)非易失性存儲(chǔ)元件；以及 控制器，與所述存儲(chǔ)器電路通信，所述控制器使得所述非易失性存儲(chǔ)元件中的第一組非易失性存儲(chǔ)元件改變存儲(chǔ)條件，在改變存儲(chǔ)條件之后，所述控制器對(duì)所述第一組非易失性存儲(chǔ)元件執(zhí)行第一測(cè)試，以確定所述第一組非易失性存儲(chǔ)元件是否易于出故障，如果所述第一組非易失性存儲(chǔ)元件由于第一條件而未通過所述第一測(cè)試，則所述控制器對(duì)所述第一組非易失性存儲(chǔ)元件執(zhí)行第二測(cè)試，以確定所述第一組非易失性存儲(chǔ)元件是否易于出故障，如果所述第一組非易失性存儲(chǔ)元件未通過所述第二測(cè)試，則所述控制器將所述第一組非易失性存儲(chǔ)元件標(biāo)記為壞的。
15.根據(jù)權(quán)利要求14所述的非易失性存儲(chǔ)設(shè)備，其中 如果所述第一組非易失性存儲(chǔ)元件由于不同于所述第一條件的第二條件而未通過所述第一測(cè)試，則所述控制器將所述第一組非易失性存儲(chǔ)元件標(biāo)記為壞的。
16.根據(jù)權(quán)利要求14、15或16所述的非易失性存儲(chǔ)設(shè)備，其中 改變存儲(chǔ)條件包括所述存儲(chǔ)器電路執(zhí)行存儲(chǔ)操作的多次迭代以及保持所述第一組非易失性存儲(chǔ)元件的特定循環(huán)計(jì)數(shù)，所述特定循環(huán)計(jì)數(shù)表示對(duì)所述第一組非易失性存儲(chǔ)元件的存儲(chǔ)操作的迭代次數(shù)； 執(zhí)行所述第一測(cè)試包括所述控制器將所述特定循環(huán)計(jì)數(shù)與基于除所述第一組非易失性存儲(chǔ)元件之外的非易失性存儲(chǔ)元件的循環(huán)計(jì)數(shù)的數(shù)據(jù)進(jìn)行比較；以及 所述第一條件是所述特定循環(huán)計(jì)數(shù)與基于除所述第一組非易失性存儲(chǔ)元件之外的非易失性存儲(chǔ)元件的循環(huán)計(jì)數(shù)的數(shù)據(jù)之間的第一差異，所述第一差異大于一定值。
17.根據(jù)權(quán)利要求14、15或16所述的非易失性存儲(chǔ)設(shè)備，其中 所述控制器確定已被標(biāo)記為壞的非易失性存儲(chǔ)元件的単位數(shù)，并且基于已被標(biāo)記為壞的非易失性存儲(chǔ)元件的単位數(shù)而調(diào)整所述第一測(cè)試。
18.一種非易失性存儲(chǔ)設(shè)備，包括 存儲(chǔ)器電路，包括多個(gè)非易失性存儲(chǔ)元件；以及 控制器，與所述存儲(chǔ)器電路通信，所述控制器使得將第一數(shù)據(jù)編程至第一組非易失性存儲(chǔ)元件中，在成功地完成編程之后，所述控制器確定所述第一組非易失性存儲(chǔ)元件是否易于出故障，如果所述第一組非易失性存儲(chǔ)元件易于出故障，則所述控制器將所述第一數(shù)據(jù)重新編程至與所述第一組非易失性存儲(chǔ)元件不同的第二組非易失性存儲(chǔ)元件。
19.根據(jù)權(quán)利要求18所述的非易失性存儲(chǔ)設(shè)備，其中 所述控制器通過對(duì)所述第一組非易失性存儲(chǔ)元件執(zhí)行第一測(cè)試以確定所述第一組非易失性存儲(chǔ)元件是否易于出故障，來確定所述第一組非易失性存儲(chǔ)元件是否易于出故障；如果所述第一組非易失性存儲(chǔ)元件未通過所述第一測(cè)試，則所述控制器對(duì)所述第一組非易失性存儲(chǔ)元件執(zhí)行第二測(cè)試，以確定所述第一組非易失性存儲(chǔ)元件是否易于出故障；如果所述第一組非易失性存儲(chǔ)元件未通過所述第二測(cè)試，則所述控制器推斷所述第一組非易失性存儲(chǔ)元件易于出故障。
20.根據(jù)權(quán)利要求18或19所述的非易失性存儲(chǔ)設(shè)備，其中 所述控制器通過使得所述存儲(chǔ)器電路執(zhí)行編程操作的多次迭代來實(shí)現(xiàn)對(duì)所述第一數(shù)據(jù)的編程，所述存儲(chǔ)器電路保持所述第一組非易失性存儲(chǔ)元件的特定循環(huán)計(jì)數(shù)，所述特定循環(huán)計(jì)數(shù)表示對(duì)所述第一組非易失性存儲(chǔ)元件的編程操作的迭代次數(shù)；以及 所述控制器通過將所述第一組非易失性存儲(chǔ)元件的編程循環(huán)計(jì)數(shù)與基于其它非易失性存儲(chǔ)元件的其它編程循環(huán)計(jì)數(shù)的數(shù)據(jù)進(jìn)行比較來確定所述第一組非易失性存儲(chǔ)元件是否易于出故障。
21.根據(jù)權(quán)利要求18、19或20所述的非易失性存儲(chǔ)設(shè)備，其中 所述存儲(chǔ)器電路包括多條字線； 所述第一組非易失性存儲(chǔ)元件連接到所述多條字線中的特定字線； 所述控制器通過確定閾值電壓在閾值電壓間隔內(nèi)的所述第一組非易失性存儲(chǔ)元件的數(shù)量來確定所述第一組非易失性存儲(chǔ)元件是否易于出故障，如果閾值電壓在間隔內(nèi)的所述第一組非易失性存儲(chǔ)元件的數(shù)量在期望范圍之外，則所述第一組非易失性存儲(chǔ)元件易于出故障。
22.—種非易失性存儲(chǔ)設(shè)備，包括 用于將第一數(shù)據(jù)編程至第一組非易失性存儲(chǔ)元件中的裝置； 用于在成功地完成編程之后確定所述第一組非易失性存儲(chǔ)元件是否易于出故障的裝置；以及 用于在所述第一組非易失性存儲(chǔ)元件易于出故障的情況下將所述第一數(shù)據(jù)重新編程至與所述第一組非易失性存儲(chǔ)元件不同的第二組非易失性存儲(chǔ)元件的裝置。
全文摘要
非易失性存儲(chǔ)系統(tǒng)基于性能數(shù)據(jù)預(yù)測(cè)哪些塊(或其它存儲(chǔ)單位)將變壞?？梢詫⒈活A(yù)測(cè)為變壞的那些塊中的用戶數(shù)據(jù)重新編程至其它塊，并且可以移除被預(yù)測(cè)為變壞的塊以避免進(jìn)一步使用。
文檔編號(hào)G11C16/34GK102782764SQ201080040014
公開日2012年11月14日 申請(qǐng)日期2010年9月7日 優(yōu)先權(quán)日2009年9月11日
發(fā)明者伊特沙克·阿弗里亞, 伊詹·阿爾羅德, 埃蘭·沙倫, 尼馬·莫赫萊西, 裴根, 顧蘭蘭 申請(qǐng)人:桑迪士克技術(shù)有限公司