專利名稱：存儲器裝置中的數(shù)據(jù)線管理的制作方法
技術領域：
本發(fā)明大體來說涉及半導體存儲器且更特定來說在一個或一個以上實施例中涉及非易失性存儲器裝置。
背景技術：
快閃存儲器裝置已發(fā)展成為用于廣泛的電子應用的非易失性存儲器的普遍來源。快閃存儲器裝置通常使用允許高存儲器密度、高可靠性及低電力消耗的單晶體管存儲器單元(例如，浮動柵極存儲器單元)。單元的閾值電壓的改變(通過對電荷存儲節(jié)點(例如，浮動柵極或電荷陷阱)的編程或其它物理現(xiàn)象)確定每一單元的數(shù)據(jù)值?？扉W存儲器及其它非易失性存儲器的常見用途包括個人計算機、個人數(shù)字助理(PDA)、數(shù)碼相機、數(shù)字媒體播放器、數(shù)字記錄器、游戲、器具、車輛、無線裝置、移動電話及可拆卸存儲器模塊，且非易失性存儲器的用途繼續(xù)擴展?？扉W存儲器通常使用稱為NOR快閃及NAND快閃的兩種基本架構中的一者。所述名稱從用于讀取裝置的邏輯而獲得。圖1圖解說明NAND型快閃存儲器陣列架構100，其中存儲器陣列的浮動柵極存儲器單元102在邏輯上布置成行與列的矩陣。陣列的存儲器單元102還一起布置成串(例如，NAND串)，通常每一串具有8、16、32或更多個存儲器單元，其中串中的存儲器單元在共用源極線114與數(shù)據(jù)線116(通常稱作位線)之間源極到漏極串聯(lián)連接在一起。接著由行解碼器通過選擇連接到浮動柵極存儲器單元行(例如，120)的柵極的特定存取線(例如，1184)(通常稱作字線)而激活所述浮動柵極存儲器單元行(例如，120)來存取陣列。另外，位線BLl到BL4 116還可依據(jù)正在執(zhí)行的當前操作驅動為高或低。如所屬領域的技術人員已知，字線及位線的數(shù)目可遠大于圖1中所展示的字線及位線。位線BLl到BL4 116耦合到通過感測特定位線116上的電壓或電流而檢測每一單元的狀態(tài)的感測裝置(例如，讀出放大器)130。字線WL7到mi) 118選擇串聯(lián)串中的待向其寫入或從其讀取的個別存儲器單元102且以通過模式操作每一串聯(lián)串中的剩余存儲器單元。舉例來說，每一存儲器單元串聯(lián)串通過源極選擇柵極110耦合到源極線114且通過漏極選擇柵極KM1-合到個別位線BLl 11610源極選擇柵極110由耦合到源極選擇柵極控制柵極的源極選擇柵極控制線SG(S) 112控制。漏極選擇柵極(例如104)由漏極選擇柵極控制線SG(D) 106控制。在對如圖1中所圖解說明的存儲器陣列執(zhí)行的典型編程操作期間，舉例來說，選擇特定字線用于編程，例如WL4 IlS40在編程操作期間，啟用及禁止交替位線進行編程。舉例來說，可啟用偶數(shù)位線用于編程耦合到偶數(shù)位線的存儲器單元，同時禁止奇數(shù)位線編程耦合到奇數(shù)位線的存儲器單元。接著，隨后的編程操作禁止偶數(shù)位線且啟用奇數(shù)位線。通常通過將OV施加到位線來啟用這些位線用于對其相關聯(lián)存儲器單元的編程。舉例來說，通常通過將供應電壓Vcc (例如，2. 3V)施加到位線來禁止這些位線編程其相關聯(lián)存儲器單元。另一編程方法采用在編程操作期間將位線中的一者或一者以上偏置到不禁止編程但有效地減小編程的速率的電平。舉例來說，可將位線偏置到0. 5V的電壓以在編程操作期間減慢對耦合到所述位線的存儲器單元的編程。圖1進一步圖解說明可在對選定存儲器單元行(例如，WL4 IlS4)執(zhí)行的編程操作期間施加的偏置電位的實例。在實例性編程操作期間，由于存在于SG(D)線106上的啟用選擇柵極KM1,3的2. 5V，通道區(qū)12 ,3被偏置到0V。由于存在于那些位線上的將選擇柵極1042,4置于關斷條件下的Vcc電位，通道區(qū)12忑,4不被偏置到BL2、BL4 1162,4上的電位。每一串的源極選擇柵極110由SG(S)電壓(例如，0.5V)以使其處于關斷條件下的方式偏置。在圖1的實例中，將VPASS電壓施加到每一未選字線1187到1185、11 到11 。舉例來說，VPASS可為10V。VPASS電壓足以將未選存儲器單元接通，但不足夠高導致對這些存儲器單元的編程。舉例來說，將編程電位VPGM施加到被選擇用于編程的字線，例如札4 1184。VPGM通常包含貫穿編程操作的一系列增加的電壓脈沖。舉例來說，VPGM編程脈沖范圍可從12V到25V。由于置于每一未選字線上的VPASS電壓及置于選定字線上的VPGM電壓，BL2 1162串的通道區(qū)由虛線指示)升壓。舉例來說，由于漏極選擇柵極1042處于關斷狀態(tài)，通道區(qū)12 可升壓到8V的電位。通道區(qū)12 保持處于BLl Iiei的OV電位，因為漏極選擇柵極KM1處于接通狀態(tài)。然而，漏極選擇柵極1042,4仍可從通道區(qū)1222,4(升壓到8V)向偏置為Vcc (例如，2. 3V)的BL2、BL4 1162,4泄漏電荷。經(jīng)由漏極選擇柵極1042,4的此電荷泄漏可導致對未被選擇用于編程的存儲器單元的不期望效應。這些不期望效應稱作編程干擾效應，其可將存儲器單元的經(jīng)編程狀態(tài)變?yōu)榉羌榷顟B(tài)。出于上文所陳述的原因，且出于所屬領域的技術人員在閱讀及理解本說明書后將易知的其它原因，此項技術中需要(舉例來說)用于減輕編程干擾效應的替代偏置方案。

發(fā)明內(nèi)容


圖1展示組織成NAND架構的存儲器陣列的多個存儲器單元串聯(lián)串的典型布置。圖2展示閾值電壓分布。圖3A及;3B展示根據(jù)本發(fā)明的實施例的用于編程的偏置方案。圖4展示圖解說明根據(jù)本發(fā)明的實施例的編程方法的流程圖。圖5展示根據(jù)本發(fā)明的實施例的編程方法步驟(例如圖4中所展示)圖6展示根據(jù)本發(fā)明的實施例的編程方法步驟(例如圖4中所展示)圖7展示根據(jù)本發(fā)明的實施例的編程方法步驟(例如圖4中所展示)圖8展示根據(jù)本發(fā)明的實施例的編程方法步驟(例如圖4中所展示)圖9展示根據(jù)本發(fā)明的實施例的編程方法步驟(例如圖4中所展示)圖10展示根據(jù)本發(fā)明的實施例的系統(tǒng)的功能框圖。圖11展示根據(jù)本發(fā)明的實施例的電路的示意圖。圖12展示根據(jù)本發(fā)明的實施例的波形的圖示。
具體實施例方式在本發(fā)明實施例的以下詳細說明中，參照形成本發(fā)明的一部分且其中以圖解說明的方式展示可實踐所述實施例的特定實施例的附圖。為使得所屬領域的技術人員能夠實踐
的額外細節(jié)。的額外細節(jié)。的額外細節(jié)。的額外細節(jié)。的額外細節(jié)。本發(fā)明而足夠詳細地描述這些實施例，且應理解，可利用其它實施例且可做出過程、電氣或化學改變，而不背離本發(fā)明的范圍。因此，不可將以下詳細說明視為具有限制意義。隨著電子系統(tǒng)的性能及復雜性的增加，在這些系統(tǒng)中對額外存儲器的需求也增加?？赏ㄟ^增加集成電路的存儲器密度(通過使用例如多電平單元(MLC)等技術)來解決此需求。舉例來說，MLC NAND快閃存儲器是具成本效益的非易失性存儲器。多電平存儲器單元將數(shù)據(jù)狀態(tài)(例如，由位型式表示)指派給存儲于存儲器單元上的特定范圍的閾值電壓(Vt)。單電平存儲器單元(SLC)準許將數(shù)據(jù)的單個二進制數(shù)字(例如，位)存儲于每一存儲器單元上。同時，MLC技術準許依據(jù)指派給單元的閾值電壓范圍的數(shù)量及在存儲器單元的操作壽命期間所指派閾值電壓范圍的穩(wěn)定性來存儲每單元兩個或兩個以上二進制數(shù)字(例如，2、4、8、16個位)。用于表示由N位組成的位型式的閾值電壓范圍的數(shù)目(其有時稱作Vt分布窗)為2n。舉例來說，一個位可由兩個范圍表示，兩個位可由四個范圍表示，三個位可由八個范圍表示，等等。一些存儲器單元可存儲每單元分數(shù)數(shù)目個位，例如1.5個位。一種常用命名慣例是將SLC存儲器稱作MLC (兩電平)存儲器，因為SLC存儲器使用兩個數(shù)據(jù)狀態(tài)，以便存儲由0或1表示的一個數(shù)據(jù)位(舉例來說)。經(jīng)配置以存儲兩個數(shù)據(jù)位的MLC存儲器可由MLC (四電平)表示，經(jīng)配置以存儲三個數(shù)據(jù)位的MLC存儲器可由MLC (八電平)表示，等等。圖2圖解說明MLC(四電平)存儲器單元的Vt分布200的實例。舉例來說，可將存儲器裝置的單元編程為歸屬于四個200mV的不同電壓范圍202到208中的一者內(nèi)的Vt，每一電壓范圍用于表示對應于由兩個位組成的位型式的數(shù)據(jù)狀態(tài)。通常，在每一范圍之間維持0.2V到0.4V的死空間210(其有時稱作限度)以防止范圍重疊。作為一個實例，如果存儲于單元上的電壓在Vt范圍202內(nèi)，那么此情況下的單元正存儲邏輯‘11’狀態(tài)且通常被視為經(jīng)擦除狀態(tài)。如果電壓在Vt范圍204內(nèi)，那么此情況下的單元正存儲邏輯‘01’狀態(tài)。四個Vt范圍中的范圍206中的電壓將指示此情況下的單元正存儲邏輯‘00’狀態(tài)。最后，存在于Vt范圍208中的Vt指示邏輯‘10，存儲于單元中?！?1，、‘00，及‘10，狀態(tài)可稱作經(jīng)編程狀態(tài)。圖3A及;3B圖解說明根據(jù)本發(fā)明的一個或一個以上實施例的用于編程若干個存儲器單元的偏置方案。舉例來說，圖3的存儲器單元302陣列300可包含SLC及/或MLC存儲器單元且可包含比所展示的字線及位線更多的字線318及位線316、324。舉例來說，圖3A圖解說明根據(jù)本發(fā)明的各種實施例在編程操作的第一部分期間的偏置方案且圖:3B圖解說明根據(jù)本發(fā)明的各種實施例在編程操作的第二部分期間的偏置方案。在圖3所圖解說明的特定實例中，選擇耦合到字線WL4 3184的存儲器單元3201>3用于編程。將禁止存儲器單元3202,4編程。在稍后的編程操作期間，舉例來說，可禁止存儲器單元3201>3編程且可選擇存儲器單元3202,4用于編程。存儲器單元3201>3可被視為第一頁存儲器單元，而存儲器單元3202,4可被視為第二頁存儲器單元。如上文所論述，編程操作通常包含將一系列編程脈沖施加到選定字線。未選字線318^^具有在編程操作期間施加到其的Vpass電位(例如，10V)。所述系列編程脈沖(例如，Vpgm)在第一電平處開始且隨著將每一脈沖施加到選定字線31 而增加某一量(例如，0. 5V增量)。舉例來說，VreM范圍可從12V到25V。信號SG (S) 312以電壓(例如，0. 5V)偏置每一源極選擇晶體管310的控制柵極以停用每一源極柵極晶體管310。舉例來說，信號SG (D) 306以2. 5V偏置每一漏極選擇晶體管304的控制柵極。然而，當耦合到這些柵極316^3中的每一者的位線偏置為OV時，僅漏極選擇柵極3041>3變?yōu)閷щ姷?例如，接通)。漏極選擇晶體管3162,4未接通，因為這些柵極31 ,4所耦合到的位線偏置到阻止這些柵極接通的 Vml例如，Vcc)。由于圖3Α中所圖解說明的偏置條件，使得耦合到編程啟用位線316。的存儲器單元串的通道區(qū)32 ,3導電，且由于漏極選擇柵極3041>3的接通狀態(tài)其被拉動到其相應位線電位(例如，0V)。耦合到編程禁止位線31 ,4的漏極選擇柵極3042,4的關斷狀態(tài)允許通道區(qū)32 ,4向上電容性耦合到禁止未選存儲器單元3202,4編程的電位(例如，8V)。然而，如上文所論述，可能情況是，經(jīng)停用漏極選擇柵極3042,4可能由于跨越每一漏極選擇晶體管的約8V的通道電位32 ,4與位線電位Vira 的電位差而泄漏。此電荷泄漏可減小經(jīng)隔離通道區(qū)32 ,4的電位且導致未選存儲器單元3202,4的某一量的編程干擾。舉例來說，由于經(jīng)由經(jīng)停用漏極選擇柵極3042,4的電荷泄漏，經(jīng)隔離通道區(qū)32 ,4可從8V的電位減小到6V。舉例來說，在一個或一個以上編程(例如，Vpgm)脈沖的施加之間，執(zhí)行檢驗操作以檢查每一選定存儲器單元以確定其是否已達到其既定經(jīng)編程狀態(tài)，例如圖2中所圖解說明的那些狀態(tài)。如果選定存儲器單元已達到其既定經(jīng)編程狀態(tài)，那么在選定行剩余仍需要額外編程脈沖以達到其既定經(jīng)編程狀態(tài)的其它存儲器單元的情況下禁止所述選定存儲器單元進一步編程。在檢驗操作之后，在存在尚未完成編程的存儲器單元的情況下施加額外編程脈沖VreM。施加編程脈沖接著執(zhí)行檢驗操作的此過程繼續(xù)，直到所有選定存儲器單元已達到其既定經(jīng)編程狀態(tài)。舉例來說，如果已施加特定數(shù)目個編程脈沖(例如，最大數(shù)據(jù))且一個或一個以上選定存儲器單元仍未完成編程，那么可將這些存儲器單元標記為有缺陷的。當選定行的存儲器單元已達到其既定經(jīng)編程狀態(tài)時，通過將其相關聯(lián)位線偏置到編程禁止電平(例如，偏置到如所展示被施加到圖3A的BL2及BL43162,4的Vinh 來禁止其進一步編程。舉例來說，VINH—可為Vcc。盡管圖3A中未展示，但一旦選定存儲器單元320!達到其既定經(jīng)編程狀態(tài)，則其相關聯(lián)位線BLl Siei將從偏置到OV(如圖3A中所展示)改變?yōu)樘娲仄玫絍ira 舉例來說)。隨著越來越多的選定存儲器單元達到其既定編程電平，將以Vira 偏置陣列300的更多位線316以便禁止這些存儲器單元進一步編程。圖3A中所圖解說明的偏置方案的進一步結果是，由于編程禁止位線3162,4與被驅動到OV的電位的鄰近選定位線316u之間的高位線電容，將編程禁止位線3162,4充電到編程禁止電平(例如，Vinh mw)較困難。選定存儲器單元頁中待編程的數(shù)據(jù)型式可從每個存儲器單元被選擇用于編程到僅一個存儲器單元被選擇用于編程而不同。因此，最糟情況位線電容條件將可能在將編程選定頁的每個存儲器單元時發(fā)生，因為此條件將產(chǎn)生被偏置到OV的最大數(shù)目個位線，因此導致編程啟用位線(例如，偶數(shù)頁位線)與編程禁止位線(例如，奇數(shù)頁位線)之間的最大量的位線電容。隨著選定存儲器單元開始達到其既定經(jīng)編程狀態(tài)，其相關聯(lián)位線偏置將從經(jīng)啟用(例如，0V)改變?yōu)榻?jīng)禁止(例如，VinilOT)。隨著越來越多的位線從經(jīng)啟用改變?yōu)榻?jīng)禁止，陣列300的總位線到位線電容將開始降低。根據(jù)本發(fā)明的一個或一個以上實施例，偏置方案在編程操作期間響應于特定閾值事件而從圖3A中所圖解說明的偏置方案改變?yōu)閳D:3B中所圖解說明的偏置方案。稍后關于圖4到7論述根據(jù)本發(fā)明的各種實施例的特定閾值事件。圖;3B圖解說明響應于特定閾值事件(例如，在特定數(shù)目個編程脈沖的施加之后)而使用的偏置方案，所述特定閾值事件觸發(fā)從圖3A中所圖解說明的偏置方案到圖:3B的偏置方案的改變。在改變圖3B的偏置方案之前，已將一個或一個以上編程脈沖施加到耦合到被選擇用于編程的存儲器單元3201>3頁的字線WL43184。圖;3B圖解說明存儲器單元3202及3204像其如圖3A中所展示的那樣保持被禁止編程。在圖:3B的實例中，舉例來說，現(xiàn)在禁止先前編程啟用且選定的存儲器單元320i，因為其已達到其既定經(jīng)編程狀態(tài)。盡管未展示，在被偏置到圖3B中所展示的條件之前，位線SM1 (例如，圖3A的位線316》可已連同位線3162,4—起偏置到Vinh ot，如上文所論述。選定存儲器單元3203尚未實現(xiàn)其既定經(jīng)編程狀態(tài)且其位線3243仍通過所述位線上的OV偏壓而為編程啟用的。如上文所論述，在編程操作中的特定點處，將原始被禁止的編程禁止位線及/或當其相應選定存儲器單元達到其既定經(jīng)編程狀態(tài)時改變?yōu)榻範顟B(tài)的位線偏置到高于VINH—的位線電位。此在圖3B中由位線324"4到Vinh hkh的位線偏置指示。根據(jù)本發(fā)明的一個或一個以上實施例，Vinh hkh可約為Vcc的兩倍。舉例來說，Vinh hkh可實質上等于4V。如上文所論述，隨著越來越多的位線被編程禁止，總位線到位線電容降低。在某一點處，此電容足夠減小，使得現(xiàn)在可將編程禁止位線驅動到較高位線電壓(例如，Vinh HKH)。隨著編程脈沖電位(VreM)增加，編程干擾效應越來越大。較高禁止電壓Vinh hkh的施加用于減小跨越漏極選擇柵極304u3及經(jīng)隔離通道區(qū)326U4的電位差。電位差的此減小減小電荷經(jīng)由經(jīng)停用漏極選擇柵極泄漏到其耦合位線的可能性，此又有助于減輕經(jīng)禁止存儲器單元中的編程干擾效應。根據(jù)一個或一個以上實施例，所有編程禁止位線可同時向上偏置到Vinh hkh電平。另外其它實施例可僅向上偏置編程禁止位線的子組。舉例來說，如果被偏置到較低禁止電平(例如，Vinh low)的特定數(shù)目個編程禁止位線彼此鄰近，那么可將這些位線偏置到較高電平(例如，VinilHreH)，同時鄰近編程啟用位線的編程禁止位線可保持偏置為較低Vinil
禁止電壓。將執(zhí)行額外編程脈沖及檢驗操作，直到所有選定存儲器單元已達到其既定經(jīng)編程狀態(tài)，或直到已執(zhí)行最大數(shù)目個操作。圖4圖解說明根據(jù)本發(fā)明的一個或一個以上實施例的編程操作的流程圖。舉例來說，選擇存儲器單元行及頁用于編程400且對編程脈沖計數(shù)PRG PULSE CT值進行復位，例如復位為零。舉例來說，將未選位線偏置到第一編程禁止電壓402，例如上文所論述的Vinh靜舉例來說，將選定位線偏置到編程啟用電壓，例如0V。將編程脈沖施加到選定行404，接著是檢驗操作以確定選定存儲器單元是否已完成編程。如果所有選定存儲器單元已完成編程406，那么編程操作完成420。如果所有選定存儲器單元尚未完成編程，那么更新PGMPULSE CT值(例如，遞增1)。做出偏置方案(例如，編程模式)是否應繼續(xù)(例如圖3A中所展示)或偏置方案是否應改變?yōu)閳D3B所圖解說明的方案的確定410。如果確定不改變偏置方案428，那么增加編程脈沖電平412(例如，增加IV)。再次將未選位線偏置到第一(例如，較低)禁止電壓且再次將選定位線偏置到編程啟用電壓402。將處于通過步驟412確定的電平的編程脈沖施加到選定字線且再次檢驗選定存儲器單元以確定是否所有選定存儲器單元已完成編程406。重復這些步驟，直到所有選定存儲器單元完成編程或做出改變430為圖3B的偏置方案的確定410。關于圖5到7論述根據(jù)本發(fā)明的各種實施例可導致改變位線偏置方案的決策410的各種閾值事件?？身憫趫D5中所圖解說明的閾值事件500而做出到圖:3B的偏置方案的改變?？勺龀霎斍癙GM PULSE CT與特定脈沖計數(shù)的比較以確定偏置方案是否應改變。舉例來說，如果PGM PULSE CT已達到15的計數(shù)(例如，已在步驟404中施加15個編程脈沖)，那么可改變偏置方案430i。如果已將少于15個編程脈沖施加到選定字線，那么可使用相同偏置方案428!且如關于步驟412所論述遞增編程脈沖電平。根據(jù)本發(fā)明的一個或一個以上實施例，可使用所施加編程脈沖的其它數(shù)目作為改變偏置方案的準則。舉例來說，根據(jù)一個或一個以上實施例，可存在可施加的編程脈沖的特定最大數(shù)目。在特定數(shù)目個(例如，最大數(shù)目中的特定數(shù)目個及/或最大數(shù)目的一定百分比)編程脈沖的施加之后，偏置方案可改變。舉例來說，最大數(shù)目可為20個編程脈沖且偏置方案可在脈沖編號15的施加之后改變。此外，根據(jù)一個或一個以上實施例，舉例來說，如果在已施加最大數(shù)目個脈沖(例如，20個)時一個或一個以上存儲器單元尚未完成編程，那么可將這些存儲器單元標記為有缺陷的。也可響應于閾值事件600而改變偏置方案，如圖6中所圖解說明。舉例來說，可在特定數(shù)目個選定存儲器單元已達到其既定狀態(tài)時改變偏置方案。舉例來說，特定數(shù)目根據(jù)一個或一個以上實施例可為完成編程的存儲器單元的實際計數(shù)。其它實施例可響應于選定存儲器單元頁的一定百分比的存儲器單元達到其既定狀態(tài)而改變偏置狀態(tài)。舉例來說，可在待編程的選定存儲器單元頁的80%的存儲器單元已達到其既定狀態(tài)時改變偏置方案4302。然而，此百分比可根據(jù)經(jīng)歷編程的單元的數(shù)目而不同。舉例來說，選定頁的75%的存儲器單元具有經(jīng)擦除狀態(tài)(例如，圖2的狀態(tài)202)作為其既定狀態(tài)(舉例來說)。因此，在實現(xiàn)80%閾值實例之前僅選定存儲器單元頁的5%的存儲器單元可實際上經(jīng)編程。換句話說，根據(jù)本發(fā)明的一個或一個以上實施例，百分比準則可不依據(jù)實際上經(jīng)歷編程(例如，閾值電壓改變)的存儲器單元的數(shù)目，而是依據(jù)編程禁止位線的百分比，而不管經(jīng)禁止位線是原始被禁止還是在編程操作的過程期間從經(jīng)啟用狀態(tài)改變?yōu)榻?jīng)禁止狀態(tài)。也可響應于閾值事件700而改變偏置方案，如圖7中所圖解說明。圖7的事件700是當特定數(shù)目個(例如，一定百分比及/或有的)待編程存儲器單元達到其既定狀態(tài)或另一特定狀態(tài)時。舉例來說，選定存儲器單元頁可經(jīng)配置以編程為如圖2中所圖解說明的經(jīng)編程狀態(tài)中的一者。閾值事件可為當待編程存儲器單元已實現(xiàn)其既定經(jīng)編程狀態(tài)或其它狀態(tài)時。舉例來說，可在待編程為‘01’狀態(tài)的存儲器單元已全部達到‘01’狀態(tài)時改變偏置方案(舉例來說)。根據(jù)本發(fā)明的一個或一個以上實施例，其它閾值事件及/或經(jīng)編程狀態(tài)是可能的。返回參照圖4，在改變偏置方案的決策430之后，將未選位線偏置到第二編程禁止電平414(例如，Vinil_)。再次將選定位線偏置到編程啟用電平(例如，0V)。接著將額外編程脈沖施加到選定字線，接著是檢驗操作以確定418對選定頁的編程是否完成。如果選定頁的存儲器單元已完成編程，那么編程操作完成420。如果額外編程是必要的，那么遞增PGM PULSE CT 422。將PGM PULSE CT的當前值與特定計數(shù)值(例如，最大計數(shù)值)進行比較424。如果特定計數(shù)值(例如，所施加編程脈沖的數(shù)目)已達到設定最大值，那么可停止編程操作420及/或可做出哪些存儲器單元已在所分配數(shù)目個所施加編程脈沖中編程失敗的確定(未展示)?？勺柚贡淮_定為有缺陷的存儲器單元及/或包含有缺陷存儲器單元的整個存儲器單元頁將來用于存儲器裝置。如果尚未施加最大數(shù)目個編程脈沖，那么再次將編程脈沖電平增加某一量4 或可在已達到特定最大VreM電平的情況下保持其恒定。接著，再次將未選位線偏置到第二禁止電平且將選定位線偏置到啟用電壓414。再次將增加的編程脈沖電平施加到選定存儲器單元頁416且執(zhí)行另一檢驗操作。重復此步驟序列，直到編程完成418或已施加最大數(shù)目個編程脈沖424。圖4的步驟414圖解說明偏置方案，例如關于圖:3B所論述的偏置方案。圖8及9提供根據(jù)本發(fā)明的各種實施例的步驟414偏置方案的進一步細節(jié)。圖8圖解說明步驟411的額外細節(jié)且展示其中僅將未選位線偏置到第二編程禁止電平(例如，Vinh hkh)的偏置方案800。將選定位線偏置到編程啟用偏置電平(例如，0V)。舉例來說，此后接著是將編程脈沖施加到選定字線，例如416。根據(jù)本發(fā)明的一個或一個以上實施例，可以任一次序將選定及未選位線偏置到其相應電平或可實質上同時偏置。圖9圖解說明根據(jù)本發(fā)明的一個或一個以上實施例的替代位線偏置方案4142。圖9圖解說明步驟4142包含至少兩個步驟900及902。舉例來說，將未選及選定位線兩者偏置到第二編程禁止電平900。此后接著是僅將選定位線902放電，再接著是施加編程脈沖及執(zhí)行檢驗操作，例如步驟416(舉例來說)。此方法4142的期望結果是，當陣列的所有位線被向上偏置到相同高禁止電壓時，因此減小位線到位線電容(如上文所論述)的量，從而使驅動電路(例如，330)更容易地將位線偏置到比在鄰近選定位線被偏置到低編程啟用電壓的情況下更高的禁止電壓(舉例來說)。盡管圖4中未展示，舉例來說，額外實施例也可將所有位線偏置到第一禁止電壓，接著是將選定位線放電，再接著是施加編程脈沖，例如在步驟402及404期間。盡管圖8及9圖解說明將未選位線偏置到第二編程禁止電壓，但可使用額外電平。舉例來說，可僅將未選位線偏置到第一或第二電平，例如偏置到Vinilot或VINH—HKH。額外實施例可在步驟414的每次執(zhí)行期間將位線電壓增加特定量。舉例來說，每一遍步驟414可將編程禁止位線偏置電壓增加0. IV(舉例來說)。根據(jù)本發(fā)明的各種實施例，可使用其它電壓步長。應注意，圖4到9所圖解說明的編程方法不限于特定描述的那些編程方法。舉例來說，不是每個編程脈沖均有必要后跟檢驗操作。圖10是根據(jù)本發(fā)明的一個或一個以上實施例具有至少一個存儲器裝置的電子系統(tǒng)的功能框圖。圖10中所圖解說明的存儲器裝置1000耦合到主機，例如處理器1010。處理器1010可為微處理器或某一其它類型的控制電路。存儲器裝置1000及處理器1010形成電子系統(tǒng)1020的部分。存儲器裝置1000已被簡化以聚焦于有助于理解本發(fā)明的各種實施例的存儲器裝置的特征上。存儲器裝置1000包括可布置成行與列的庫的一個或一個以上存儲器單元陣列1030。舉例來說，存儲器陣列1030可包含SLC及/或MLC存儲器。根據(jù)一個或一個以上實施例，存儲器陣列1030的這些存儲器單元為快閃存儲器單元。存儲器陣列1030可由駐存于作為存儲器裝置1000的部分的單個或多個裸片上的多個存儲器單元庫、塊及段組成。存儲器陣列1030的存儲器單元還可適于在每一單元中存儲不同密度(例如，MLC(四電平)及MLC(八電平))的數(shù)據(jù)。地址緩沖器電路1040經(jīng)提供以鎖存在地址輸入連接AO到Ax 1042上提供的地址信號。地址信號由行解碼器1044及列解碼器1046接收及解碼以存取存儲器陣列1030。所屬領域的技術人員將了解，受益于本說明，地址輸入連接1042的數(shù)目取決于存儲器陣列1030的密度及架構。也就是說，地址的數(shù)目隨增加的存儲器單元計數(shù)及增加的庫及塊計數(shù)兩者而增加。存儲器裝置1000通過使用感測裝置(例如，感測/數(shù)據(jù)高速緩沖存儲器電路1050)感測存儲器陣列列中的電壓或電流改變來讀取存儲器陣列1030中的數(shù)據(jù)。感測/數(shù)據(jù)高速緩沖存儲器電路1050在至少一個實施例中經(jīng)耦合以從存儲器陣列1030讀取數(shù)據(jù)行并將其鎖存。舉例來說，感測/數(shù)據(jù)高速緩沖存儲器電路可用作感測裝置330，例如圖3中所展示。包括用于經(jīng)由多個數(shù)據(jù)連接1062與處理器1010進行雙向數(shù)據(jù)通信的數(shù)據(jù)輸入及輸出緩沖器電路1060。提供寫入電路1055以將數(shù)據(jù)寫入到存儲器陣列1030。舉例來說，控制電路1070經(jīng)配置以至少部分地實施本發(fā)明的各種實施例的方法，例如各種數(shù)據(jù)線偏置方案。根據(jù)本發(fā)明的一個或一個以上實施例，控制電路1070還可經(jīng)配置以確定何時改變偏置方案，如上文所論述。在至少一個實施例中，控制電路1070可使用狀態(tài)機?？刂菩盘柤懊羁捎商幚砥?010經(jīng)由命令總線1072發(fā)送到存儲器裝置1000。舉例來說，命令總線1072可為離散信號或可由多個信號組成。這些命令信號1072用于控制對存儲器陣列1030的操作，包括數(shù)據(jù)讀取、數(shù)據(jù)寫入(編程)及擦除操作?？蓪⒚羁偩€1072、地址總線1042及數(shù)據(jù)總線1062全部組合或可部分地組合以形成若干個標準接口1078。舉例來說，存儲器裝置1000與處理器1010之間的接口 1078可為通用串行總線(USB)接口。接口 1078還可為與許多硬盤驅動器(HDD) —起使用的標準接口，如所屬領域的技術人員已知。舉例來說，接口可采取SATA或PATA接口的形式。圖10中所圖解說明的電子系統(tǒng)已被簡化以促進對存儲器的特征的基本理解且僅用于圖解說明的目的。所屬領域的技術人員已知非易失性存儲器的內(nèi)部電路及功能的更詳
細理解。圖11圖解說明根據(jù)本發(fā)明的一個或一個以上實施例耦合到控制電路1112的存儲器單元1102的兩個NAND串1120的簡化圖。舉例來說，圖11中所展示的控制電路1112可為上文關于圖10所論述的控制電路1070的部分。存儲器單元1120的兩個NAND串(省略一些細節(jié)來進行圖解說明以改善可讀性)在配置上類似于上文關于圖3A及;3B所論述的那些NAND串。舉例來說，NAND串IUO1可被視為奇數(shù)串，而NAND串11202可被視為偶數(shù)串。因此，位線IKM1可被視為奇數(shù)位線且11042可被視為偶數(shù)位線。圖11的控制電路1112包含兩個電路子組。1114為多路復用器(例如，高電壓)電路WMUX。1116為也可包含上文關于圖10所論述的高速緩沖存儲器電路1050的部分的高速緩沖存儲器電路(例如，低電壓)?？刂齐娐?112是以簡化形式展示的以改善圖的可讀性且可進一步包含除所展示的電路以外的額外電路。圖11中所展示的電路既定圖解說明上文關于本發(fā)明的各種實施例論述的方法的若干個實施方案中的一者。根據(jù)本發(fā)明的各種實施例，圖11中所展示的信號名稱既定作為說明性而非限制性。根據(jù)一個或一個以上實施例，例如在對一個或一個以上選定存儲器單元執(zhí)行編程操作之前，WMUX 1114電路可將兩個位線預充電到VBL_PRECHG電位。舉例來說，VBL_PRECHG電平可為4V。根據(jù)一個或一個以上實施例，VBL_PRECHG電位可為Vcc的兩倍。也可使用大于Vcc的其它VBL_PRECHG電壓。舉例來說，VBL_PRECHG電平可在Vcc與4V之間的電壓范圍中?？赏ㄟ^使用施加到晶體管1118及1120的相應晶體管控制柵極的信號BIAS_0及BIAS_E激活晶體管1118及1120來個別地及/或同時地將兩個位線1104充電到VBL_PRECHG電位，如圖11中所展示。同時，使用施加到晶體管1122及IlM的相應晶體管控制柵極的信號BLS_0及BLS_E來去激活晶體管1122及11M。舉例來說，在晶體管1118被激活的情況下，經(jīng)由晶體管1118將位線IKM1向上偏置到VBL_PRECHG電位。當晶體管1122及IlM被去激活時，電路1116不影響位線1104的偏置。在位線IKM1及/或11042的向上偏置之后，例如通過改變施加到晶體管控制柵極的BIAS_0及BIAS_E信號來去激活晶體管 1118 及 1120。耦合到經(jīng)預充電位線1104的NAND串1120可以或可不包括被選擇用于編程的存儲器單元。如上文所論述，通常一起編程偶數(shù)及奇數(shù)NAND串，例如，可編程所有偶數(shù)NAND串，同時禁止奇數(shù)NAND串編程，且反之亦然。如果被選擇用于編程的NAND串(例如，偶數(shù)或奇數(shù)NAND串)的群組不包含被選擇用于編程的存儲器單元，例如在將不對一個或一個以上存儲器單元進行編程及/或其已經(jīng)實現(xiàn)既定經(jīng)編程狀態(tài)的情況下，可在特定編程操作期間全部禁止多個鄰近NAND串編程。舉例來說，沒有一個NAND串1120可包含被選擇用于編程的存儲器單元。在另一實例中，NAND串1104中的一者可包含被選擇用于編程的存儲器單元。為啟用包含選定存儲器單元的NAND串，將減小存在于對應位線(例如，VBL_PRECHG)上的預充電電壓。在一個實施例中，可將位線電壓放電到OV(例如，接地)電位。在其它實施例中，可將位線放電到足夠低的非零電平(例如，0.5V)以允許在選定存儲器單元中發(fā)生至少一些編程效應。根據(jù)本發(fā)明的各種實施例，其它電壓是可能的。舉例來說，例如經(jīng)由晶體管1122及IlM將包含選定存儲器單元的位線1104的全部及/或部分放電放電。如果NAND串11202包含選定存儲器單元，那么可通過圖11中所展示的信號BLS_E激活晶體管1124。此將位線11042耦合到電路1116。當未啟用晶體管1122時，位線IKM1從電路1116切斷，且因此保持VBL_PRECHG電位。電路1116圖解說明分別耦合到晶體管1126、1130及1132的控制柵極的多個控制信號(例如，REG、BLC、EQU)。然而，本發(fā)明的一個或一個以上實施例不限于這些信號，而是經(jīng)圖解說明以提供根據(jù)根據(jù)本發(fā)明的各種實施例的方法的一個實施方案的實例。可通過圖11中所示的耦合到電路1116的晶體管11 的控制柵極的信號REG來激活及/或去激活所述晶體管。電路1116進一步包含耦合到晶體管11 且耦合到接地iGND'電位的第二晶體管11觀。晶體管11 的控制柵極耦合到反向器1134及1136的輸出。這些反向器可由晶體管1130及1132控制且可通過所展示的耦合到這些晶體管的控制柵極的信號BLC及EQU來激活及/或去激活這些晶體管。電路1116可包含除圖中所展示的那些以外的其它電路及/或電路組件(例如，邏輯電路)。如上文所論述，為減小特定經(jīng)預充電位線上的預充電電壓，去激活晶體管1118及1120且激活晶體管1122及/或11M。激活晶體管1122及IlM中的一者或其兩者將相應經(jīng)預充電位線1104耦合到耦合電路1114與1116的節(jié)點1138。舉例來說，為完成對經(jīng)預充電位線的既定電壓調(diào)整，可驅動信號REG、BLC及EQU的一個或一個以上組合以便激活晶體管11 及11觀。這兩個晶體管的激活完成到接地GND的路徑，其是從經(jīng)預充電位線1104經(jīng)由經(jīng)激活晶體管1122及/或1124、經(jīng)由信號1138且經(jīng)由經(jīng)激活晶體管11 及11 到達GND。舉例來說，此路徑允許在對選定存儲器單元執(zhí)行編程操作之前將存在于位線1104上的預充電電位的部分及/或全部放電。圖12圖解說明經(jīng)開發(fā)以實施根據(jù)本發(fā)明的各種實施例的一個或一個以上偏置方法的波形1200。執(zhí)行編程操作的兩個階段圖解說明于圖12中。執(zhí)行預充電階段1202，接著是編程階段1204。所展示信號的絕對振幅、相對振幅及/或持續(xù)時間(例如，時間)不打算作為限制性，而是既定作為說明性，以描述根據(jù)本發(fā)明的一個或一個以上實施例。舉例來說，借助對選定存儲器單元(例如，圖:3B的存儲器單元3203)執(zhí)行的編程操作的實例來論述圖12中所展示的波形。表1提供在圖12中所展示的編程操作期間施加且根據(jù)本發(fā)明的一個或一個以上實施例的偏置條件的實例。舉例來說，圖12及表1中所展示的S⑶信號可對應于S⑶信號306，UN_WL (未選字線)可對應于信號線318^及3185_7，SEL_WL (選定字線)可對應于信號3184，SGS可對應于信號312，SEL_BL (選定位線)可對應于信號3243，UN_BL (未選位線)可對應于3 "及3244，且SRC可對應于信號314。在時間Tl處的預充電階段1202期間，將S⑶、UN_WL及SEL_WL信號偏置到表1中所展示的電平。舉例來說，在T2處，將SEL_BL及UN_BL向上偏置到大于Vcc的電壓(例如，Vinh HreH)，例如向上偏置到4V。舉例來說，如T3處所展示，UN_BL偏置電平保持處于4V且SEL_BL放電到低及/或OV電壓?？蓪EL_BL偏置到0.5V的電位，例如上文關于圖11所論述。應注意，舉例來說，在T4處從預充電節(jié)點1202轉變1206到編程階段1204之后，將UN_WL偏壓調(diào)整到Vpass電位，例如調(diào)整到10V。舉例來說，Vpass電位可跨越所有未選字線恒定(例如，10V)且/或Vpass電位可依據(jù)各種條件(例如，未選字線與選定字線的接近性)而改變。通過將編程電位施加到SEL_WL來增加SEL_WL偏置電位。舉例來說，所施加編程電位(例如，編程脈沖)可從12V向上增加到20V。信號(例如，S⑶、SGS、SRC)的額外信號偏置電平改變展示于表1中。在T5處，SEL_WL上的編程電位及UN_WL上的Vpass電位已被放電。最后，舉例來說，在T6及編程操作的完成時，可將圖12中所展示的信號線中的一者或全部放電到OV的電位。表 權利要求
1.一種操作具有多個存儲器單元的存儲器裝置的方法，所述方法包含在編程操作的第一部分期間將第一編程禁止偏壓施加到數(shù)據(jù)線；及在所述編程操作的第二部分期間將第二編程禁止偏壓施加到數(shù)據(jù)線，其中所述第二編程禁止偏壓大于所述第一編程禁止偏壓。
2.根據(jù)權利要求1所述的方法，其中在編程操作的第一部分期間將第一編程禁止偏壓施加到數(shù)據(jù)線包含在所述編程操作的所述第一部分期間將耦合到將被禁止編程的存儲器單元的一個或一個以上數(shù)據(jù)線偏置到第一編程禁止電壓且在所述編程操作的所述第一部分期間將一個或一個以上第一編程脈沖施加到經(jīng)啟用以用于編程的存儲器單元。
3.根據(jù)權利要求2所述的方法，其中在所述編程操作的第二部分期間將第二編程禁止偏壓施加到數(shù)據(jù)線包含在所述編程操作的所述第二部分期間將耦合到將被禁止編程的存儲器單元的所述數(shù)據(jù)線中的一者或一者以上偏置到第二編程禁止電壓且在所述編程操作的所述第二部分期間將一個或一個以上第二編程脈沖施加到經(jīng)啟用以用于編程的存儲器單元。
4.根據(jù)權利要求2所述的方法，其中將一個或一個以上數(shù)據(jù)線偏置到所述第一編程禁止電壓進一步包含將所述一個或一個以上數(shù)據(jù)線偏置到供應電壓。
5.根據(jù)權利要求3所述的方法，其中將一個或一個以上數(shù)據(jù)線偏置到所述第二編程禁止電壓進一步包含將所述一個或一個以上數(shù)據(jù)線偏置到約為所述供應電壓的兩倍的電壓。
6.根據(jù)權利要求3所述的方法，其中將一個或一個以上數(shù)據(jù)線偏置到所述第二編程禁止電壓進一步包含偏置所述一個或一個以上數(shù)據(jù)線，其中所述第二編程禁止電壓在供應電壓到4V的電壓范圍中。
7.根據(jù)權利要求2所述的方法，其進一步包含通過將耦合到將啟用以用于編程的存儲器單元的數(shù)據(jù)線接地來啟用將編程的一個或一個以上存儲器單元。
8.根據(jù)權利要求3所述的方法，其中將所述一個或一個以上數(shù)據(jù)線偏置到所述第二編程禁止電壓進一步包含在經(jīng)啟用以用于編程的特定數(shù)目個所述存儲器單元已在所述編程操作的所述第一部分期間完成編程之后將所述一個或一個以上數(shù)據(jù)線偏置到所述第二編程禁止電壓。
9.根據(jù)權利要求3所述的方法，其中將所述一個或一個以上數(shù)據(jù)線偏置到所述第二編程禁止電壓進一步包含在特定數(shù)目個第一編程脈沖已在所述編程操作的所述第一部分期間施加到經(jīng)啟用以用于編程的所述存儲器單元之后將所述一個或一個以上數(shù)據(jù)線偏置到所述第二編程禁止電壓。
10.根據(jù)權利要求9所述的方法，其中將所述一個或一個以上數(shù)據(jù)線偏置到所述第二編程禁止電壓進一步包含在經(jīng)啟用以用于編程的特定數(shù)目個所述存儲器單元已在所述編程操作的所述第一部分期間達到特定狀態(tài)之后將所述一個或一個以上數(shù)據(jù)線偏置到所述第二編程禁止電壓。
11.根據(jù)權利要求3所述的方法，其中將一個或一個以上數(shù)據(jù)線偏置到所述禁止電壓中的一者包含在耦合到特定數(shù)據(jù)線的存儲器單元未被選擇用于編程及/或已在所述編程操作的其相應部分期間完成編程的情況下將所述特定數(shù)據(jù)線偏置到所述禁止電壓中的所述一者。
12.根據(jù)權利要求2所述的方法，其中將一個或一個以上數(shù)據(jù)線偏置到第一編程禁止電壓包含在施加所述一個或一個以上第一編程脈沖之前，在所述編程操作的所述第一部分期間將多個數(shù)據(jù)線偏置到所述第一編程禁止電壓，接著將耦合到經(jīng)啟用以用于編程的存儲器單元的所述數(shù)據(jù)線中的一者或一者以上放電。
13.根據(jù)權利要求3所述的方法，其中將所述數(shù)據(jù)線中的一者或一者以上偏置到第二編程禁止電壓進一步包含在施加所述一個或一個以上第二編程脈沖之前，在所述編程操作的所述第二部分期間將多個數(shù)據(jù)線偏置到所述第二編程禁止電壓，接著將耦合到經(jīng)啟用以用于編程的存儲器單元的所述數(shù)據(jù)線中的一者或一者以上放電。
14.根據(jù)權利要求1所述的方法，其進一步包含在所述編程操作的第三部分期間將耦合到將被禁止編程的存儲器單元的所述數(shù)據(jù)線中的一者或一者以上偏置到第三編程禁止電壓且在所述編程操作的所述第三部分期間將一個或一個以上第三編程脈沖施加到經(jīng)啟用以用于編程的存儲器單元，其中所述第三編程禁止電壓大于所述第二編程禁止電壓且其中在所述一個或一個以上第二編程脈沖之后施加所述一個或一個以上第三編程脈沖。
15.一種存儲器裝置，其包含多個存儲器單元；及控制電路，其中所述控制電路經(jīng)配置以在編程操作的第一部分期間將第一編程禁止偏壓施加到數(shù)據(jù)線；及在所述編程操作的第二部分期間將第二編程禁止偏壓施加到數(shù)據(jù)線，其中所述第二編程禁止偏壓大于所述第一編程禁止偏壓。
16.根據(jù)權利要求15所述的存儲器裝置，其中所述控制電路進一步經(jīng)配置以在所述編程操作的所述第一部分期間將所述第一編程禁止偏壓施加到耦合到將被禁止編程的存儲器單元的數(shù)據(jù)線，在所述編程操作的所述第一部分期間將一個或一個以上第一編程脈沖施加到經(jīng)啟用以用于編程的存儲器單元，在所述編程操作的所述第二部分期間將所述第二編程禁止偏壓施加到耦合到將被禁止編程的存儲器單元的數(shù)據(jù)線，且在所述編程操作的所述第二部分期間將一個或一個以上第二編程脈沖施加到經(jīng)啟用以用于編程的存儲器單元。
17.根據(jù)權利要求16所述的存儲器裝置，其中所述控制電路進一步經(jīng)配置以在所述施加所述一個或一個以上第一編程脈沖之前，同時在所述編程操作的所述第一部分期間將所述第一編程禁止偏壓施加到耦合到將被禁止編程的存儲器單元的數(shù)據(jù)線且在所述編程操作的所述第一部分期間將所述第一編程禁止偏壓施加到耦合到將被啟用以用于編程的存儲器單元的數(shù)據(jù)線，接著在所述編程操作的所述第一部分期間將耦合到經(jīng)啟用以編程的存儲器單元的數(shù)據(jù)線放電。
18.根據(jù)權利要求16所述的存儲器裝置，其中所述控制電路進一步經(jīng)配置以在所述施加所述一個或一個以上第二編程脈沖之前，同時在所述編程操作的所述第二部分期間將所述第二編程禁止偏壓施加到耦合到將被禁止編程的存儲器單元的數(shù)據(jù)線且在所述編程操作的所述第二部分期間將所述第二編程禁止偏壓施加到耦合到將被啟用以用于編程的存儲器單元的數(shù)據(jù)線，接著在所述編程操作的所述第二部分期間將耦合到經(jīng)啟用以編程的存儲器單元的數(shù)據(jù)線放電。
19.根據(jù)權利要求15所述的存儲器裝置，其中所述控制電路進一步經(jīng)配置以響應于若干個存儲器單元已在所述編程操作的所述第一部分期間完成編程而執(zhí)行所述編程操作的所述第二部分。
20.根據(jù)權利要求15所述的存儲器裝置，其中所述存儲器單元為多電平NAND配置的存儲器單元，且其中所述控制電路經(jīng)配置以響應于若干個所述多電平存儲器單元已在所述編程操作的所述第一部分期間達到特定狀態(tài)而執(zhí)行所述編程操作的所述第二部分。
全文摘要
本發(fā)明揭示存儲器裝置及方法，例如經(jīng)配置以在編程操作的第一部分期間將第一編程禁止偏壓施加到數(shù)據(jù)線且在所述編程操作的第二部分期間將第二編程禁止偏壓施加到數(shù)據(jù)線的裝置。所述第二編程禁止偏壓大于所述第一編程禁止偏壓。
文檔編號G11C16/34GK102598142SQ201080040137
公開日2012年7月18日 申請日期2010年9月9日 優(yōu)先權日2009年9月10日
發(fā)明者合田晃, 安德魯·比克斯勒, 朱塞平娜·普齊利, 維奧蘭特·莫斯基亞諾 申請人:美光科技公司