專利名稱：：讀取快閃存儲(chǔ)器中儲(chǔ)存數(shù)據(jù)的方法、存儲(chǔ)器控制器與裝置的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及讀取快閃存儲(chǔ)器(flashmemory)中所儲(chǔ)存的數(shù)據(jù)，更具體地說，涉及一種通過參照快閃存儲(chǔ)器的存儲(chǔ)單元(memorycell)所讀出的位序列(bitsequence)的二進(jìn)制數(shù)字分布特性(binarydigitdistributioncharacteristic)來讀取快閃存儲(chǔ)器中所儲(chǔ)存的數(shù)據(jù)的方法與存儲(chǔ)器控制器。
背景技術(shù)：
：快閃存儲(chǔ)器可通過電子式的擦除(erase)與寫入/程序化(program)以進(jìn)行數(shù)據(jù)儲(chǔ)存，并且廣泛地應(yīng)用于記憶卡(memorycard)、固態(tài)硬盤(solid-statedrive)與便攜式多媒體播放器等等。由于快閃存儲(chǔ)器為非揮發(fā)性(non-volatile)存儲(chǔ)器，因此，不需要額外電力來維持快閃存儲(chǔ)器所儲(chǔ)存的信息，此外，快閃存儲(chǔ)器可提供快速的數(shù)據(jù)讀取與較佳的抗震能力，而這些特性也說明了快閃存儲(chǔ)器為何會(huì)如此普及的原因。快閃存儲(chǔ)器可區(qū)分為NOR型快閃存儲(chǔ)器與NAND型快閃存儲(chǔ)器。對(duì)于NAND型快閃存儲(chǔ)器來說，其具有較短的擦除及寫入時(shí)間且每一存儲(chǔ)器單元需要較少的芯片面積，因而相較于NOR型快閃存儲(chǔ)器，NAND型快閃存儲(chǔ)器會(huì)允許較高的儲(chǔ)存密度以及較低的每一儲(chǔ)存位元的成本。一般來說，快閃存儲(chǔ)器以存儲(chǔ)器單元陣列的方式來儲(chǔ)存數(shù)據(jù)，而存儲(chǔ)器單元是由一浮動(dòng)?xùn)艠O晶體管(floating-gatetransistor)來加以實(shí)作，且每一存儲(chǔ)器單元可通過適當(dāng)?shù)乜刂聘?dòng)?xùn)艠O晶體管的浮動(dòng)?xùn)艠O上的電荷個(gè)數(shù)來設(shè)定導(dǎo)通該浮動(dòng)?xùn)艠O晶體管所實(shí)作的該存儲(chǔ)器單元的所需臨界電壓，進(jìn)而儲(chǔ)存單一個(gè)位元的信息或者一個(gè)位元以上的信息，如此一來，當(dāng)一或多個(gè)預(yù)定控制柵極電壓施加于浮動(dòng)?xùn)艠O晶體管的控制柵極之上，則浮動(dòng)?xùn)艠O晶體管的導(dǎo)通狀態(tài)便會(huì)指示出浮動(dòng)?xùn)艠O晶體管中所儲(chǔ)存的一或多個(gè)二進(jìn)制數(shù)字(binarydigit)0然而，由于某些因素，快閃存儲(chǔ)器單元中原本儲(chǔ)存的電荷的個(gè)數(shù)可能會(huì)受到影響/擾亂，舉例來說，快閃存儲(chǔ)器中所存在的干擾可能來自于寫入干擾(write/programdisturbance)、讀取干擾(readdisturbance)及/或保持干擾(retentiondisturbance)。以具有各自儲(chǔ)存一個(gè)位元以上的信息的存儲(chǔ)器單元的NAND型快閃存儲(chǔ)器為例，一個(gè)存儲(chǔ)器物理頁(physicalpage)會(huì)包含多個(gè)存儲(chǔ)器邏輯頁(logicalpage)，且每一存儲(chǔ)器邏輯頁采用一或多個(gè)控制柵極電壓來進(jìn)行讀取。舉例來說，對(duì)于一個(gè)用以儲(chǔ)存3個(gè)位元的信息的快閃存儲(chǔ)器單元來說，該快閃存儲(chǔ)器單元會(huì)具有分別對(duì)應(yīng)不同電荷個(gè)數(shù)(即不同臨界電壓)的8種狀態(tài)(即電荷準(zhǔn)位)的其中之一，然而，由于寫入/擦除次數(shù)(program/erasecount,P/Ecount)及/或數(shù)據(jù)保留時(shí)間(retentiontime)的緣故，快閃存儲(chǔ)器單元中的存儲(chǔ)器單元的臨界電壓分布(thresholdvoltagedistribution)便會(huì)有所改變，因此，使用原本的控制柵極電壓設(shè)定(即臨界電壓設(shè)定)來讀取存儲(chǔ)器單元中所儲(chǔ)存的信息可能會(huì)因?yàn)楦淖兒蟮呐R界變壓分布而無法正確地獲得所儲(chǔ)存的信息
發(fā)明內(nèi)容因此，本發(fā)明所要解決的技術(shù)問題是提供一種通過參照快閃存儲(chǔ)器的存儲(chǔ)單元所讀出的位序列的二進(jìn)制數(shù)字分布特性來讀取快閃存儲(chǔ)器中所儲(chǔ)存的數(shù)據(jù)的方法與存儲(chǔ)器控制器，以解決上述問題。依據(jù)本發(fā)明的一實(shí)施例，揭示了一種讀取一快閃存儲(chǔ)器中所儲(chǔ)存的數(shù)據(jù)的方法。該方法包含有控制該快閃存儲(chǔ)器來執(zhí)行多次讀取操作給該快閃存儲(chǔ)器的多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元；分別從該多個(gè)存儲(chǔ)器單元讀出多個(gè)位序列，其中該多次讀取操作通過不同的控制柵極電壓設(shè)定而從該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元讀出具有一預(yù)定位元次序的多個(gè)位元來作為該多個(gè)位序列中的一位序列；以及依據(jù)該多個(gè)位序列的二進(jìn)制數(shù)字分布特性，來決定出該多個(gè)存儲(chǔ)器單元的一讀出信息。依據(jù)本發(fā)明的另一實(shí)施例，揭示了一種用以讀取一快閃存儲(chǔ)器中所儲(chǔ)存的數(shù)據(jù)的存儲(chǔ)器控制器。該存儲(chǔ)器控制器包含有一接收電路以及一控制邏輯電路。該接收電路用以獲得從該快閃存儲(chǔ)器的多個(gè)存儲(chǔ)器單元所分別讀取出來的多個(gè)位序列。該控制邏輯電路，耦接于該接收電路，用以控制該快閃存儲(chǔ)器來執(zhí)行多次讀取操作給該快閃存儲(chǔ)器的該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元，以及依據(jù)該多個(gè)位序列的二進(jìn)制數(shù)字分布特性來決定出該多個(gè)存儲(chǔ)器單元的一讀出信息，其中該多次讀取操作通過不同的控制柵極電壓設(shè)定而從該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元讀出具有一預(yù)定位元次序的多個(gè)位元以作為該多個(gè)位序列中的一位序列。依據(jù)本發(fā)明的另一實(shí)施例，揭示了一種存取一快閃存儲(chǔ)器的數(shù)據(jù)的方法。該快閃存儲(chǔ)器具有多個(gè)存儲(chǔ)器單元。該方法包含有決定該多個(gè)存儲(chǔ)器單元所讀取出來的多個(gè)位序列的二進(jìn)制數(shù)字分布特性；以及依據(jù)該二進(jìn)制數(shù)字分布特性來決定出一讀出信息。依據(jù)本發(fā)明的另一實(shí)施例，揭示了一種存取一快閃存儲(chǔ)器的數(shù)據(jù)的裝置。該快閃存儲(chǔ)器具有多個(gè)存儲(chǔ)器單元。該裝置包含有一接收電路以及一控制邏輯電路。該接收電路用以接收從該多個(gè)存儲(chǔ)器單元所讀取出來的多個(gè)位序列。該控制邏輯電路，耦接于該接收電路，用以使該快閃存儲(chǔ)器執(zhí)行一讀取操作給該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元，并依據(jù)該多個(gè)位序列的二進(jìn)制數(shù)字分布特性來決定出該多個(gè)存儲(chǔ)器單元所讀取出來的一讀出fn息。本發(fā)明通過參照快閃存儲(chǔ)器的存儲(chǔ)單元所讀出的位序列的二進(jìn)制數(shù)字分布特性，讀取快閃存儲(chǔ)器中所儲(chǔ)存的數(shù)據(jù)的方法與存儲(chǔ)器控制器，不受臨界變壓分布的影響，可以正確地獲得所儲(chǔ)存的信息。圖1為本發(fā)明存儲(chǔ)器系統(tǒng)的第一實(shí)施例的示意圖。圖2為要被讀取的存儲(chǔ)器物理頁的第一種臨界電壓分布的示意圖。圖3為要被讀取的存儲(chǔ)器物理頁的第二種臨界電壓分布的示意圖。圖4為從快閃存儲(chǔ)器的一存儲(chǔ)器單元中讀取一軟位元(即軟信息數(shù)值)的最低有效位元讀取操作的示意圖。圖5為圖1所示的決定單元所執(zhí)行的映射操作的示意圖。圖6為從快閃存儲(chǔ)器的一存儲(chǔ)器單元中讀取一軟位元(即軟信息數(shù)值)的中間有效位元讀取操作的示意圖。圖7為從快閃存儲(chǔ)器的一存儲(chǔ)器單元中讀取一軟位元(即軟信息數(shù)值)的最高有效位元讀取操作的示意圖。圖8為從快閃存儲(chǔ)器的一存儲(chǔ)器單元中讀取一軟位元(即軟信息數(shù)值)的另一中間有效位元讀取操作的示意圖。圖9為本發(fā)明存儲(chǔ)器系統(tǒng)的第二實(shí)施例的示意圖。圖10為本發(fā)明施加于用以讀取最低有效位元數(shù)據(jù)的控制柵極電壓的調(diào)整操作的第一實(shí)施例的示意圖。圖11為本發(fā)明決定控制柵極電壓的平移方向以找出用以讀取最低有效位元數(shù)據(jù)的較佳控制柵極電壓的操作的第一實(shí)施例的示意圖。圖12為本發(fā)明施加于用以讀取最低有效位元數(shù)據(jù)的控制柵極電壓的調(diào)整操作的第二實(shí)施例的示意圖。圖13為本發(fā)明決定控制柵極電壓的平移方向以找出用以讀取最低有效位元數(shù)據(jù)的較佳控制柵極電壓的操作的第二實(shí)施例的示意圖。圖14為本發(fā)明施加于用以讀取中間有效位元數(shù)據(jù)的兩個(gè)控制柵極電壓中的一控制柵極電壓的調(diào)整操作的實(shí)施例的示意圖。圖15為本發(fā)明施加于用以讀取中間有效位元數(shù)據(jù)的兩個(gè)控制柵極電壓中的另一控制柵極電壓的調(diào)整操作的實(shí)施例的示意圖。圖16為本發(fā)明施加于用以讀取中間有效位元數(shù)據(jù)的兩個(gè)控制柵極電壓的調(diào)整操作的實(shí)施例的示意圖。圖17為決定控制柵極電壓的平移方向以找出用以讀取中間有效位元數(shù)據(jù)的較佳控制柵極電壓的操作的實(shí)施例的示意圖。圖18為本發(fā)明施加于用以讀取最高有效位元數(shù)據(jù)的四個(gè)控制柵極電壓中的一控制柵極電壓的調(diào)整操作的實(shí)施例的示意圖。圖19為本發(fā)明施加于用以讀取最高有效位元數(shù)據(jù)的四個(gè)控制柵極電壓中的另一控制柵極電壓的調(diào)整操作的實(shí)施例的示意圖。圖20為本發(fā)明施加于用以讀取最高有效位元數(shù)據(jù)的四個(gè)控制柵極電壓中的再另一控制柵極電壓的調(diào)整操作的實(shí)施例的示意圖。圖21為本發(fā)明施加于用以讀取最高有效位元數(shù)據(jù)的四個(gè)控制柵極電壓中的剩余的一控制柵極電壓的調(diào)整操作的實(shí)施例的示意圖。圖22為本發(fā)明施加于用以讀取最高有效位元數(shù)據(jù)的四個(gè)控制柵極電壓中的兩個(gè)控制柵極電壓的調(diào)整操作的實(shí)施例的示意圖。圖23為本發(fā)明施加于用以讀取最高有效位元數(shù)據(jù)的四個(gè)控制柵極電壓中的其他兩個(gè)控制柵極電壓的調(diào)整操作的實(shí)施例的示意圖。其中，附圖標(biāo)記說明如下100、900存儲(chǔ)器系統(tǒng)102快閃存儲(chǔ)器103存儲(chǔ)器單元104、904存儲(chǔ)器控制器106、906控制邏輯電路108、908接收電路110、910錯(cuò)誤更正電路112、912控制單元114決定單元116辨識(shí)單元118、918儲(chǔ)存裝置120、920錯(cuò)誤更正檢測器122、922錯(cuò)誤更正改正器914計(jì)數(shù)單元916比較單元具體實(shí)施例方式在說明書及之前的權(quán)利要求當(dāng)中使用了某些詞匯來指稱特定的元件。本領(lǐng)域的技術(shù)人員應(yīng)可理解，制造商可能會(huì)用不同的名詞來稱呼同樣的元件。本說明書及之前的權(quán)利要求并不以名稱的差異來作為區(qū)別元件的方式，而是以元件在功能上的差異來作為區(qū)別的基準(zhǔn)。在通篇說明書及之前的權(quán)利要求當(dāng)中所提及的「包含」為一開放式的用語，故應(yīng)解釋成「包含但不限定于」。此外，「耦接」一詞在此包含任何直接及間接的電連接手段。因此，若文中描述一第一裝置電連接于一第二裝置，則代表該第一裝置可直接連接于該第二裝置，或通過其他裝置或連接手段間接地連接至該第二裝置。本發(fā)明的廣義概念是控制快閃存儲(chǔ)器來針對(duì)快閃存儲(chǔ)器的多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元執(zhí)行多次讀取操作(請(qǐng)注意，該多次讀取操作會(huì)使用不同的控制柵極電壓設(shè)定，以從每一存儲(chǔ)器單元讀取出具有一預(yù)定位元次序的多個(gè)位元來作為一位序列(bitsequence))、從該多個(gè)存儲(chǔ)器單元中分別讀取出多個(gè)位序列，以及依據(jù)該多個(gè)位序列的二進(jìn)制數(shù)字分布特性來決定出該多個(gè)存儲(chǔ)器單元的讀出信息(readoutinformation)，以借此讀取出快閃存儲(chǔ)器中所儲(chǔ)存的數(shù)據(jù)。進(jìn)一步的細(xì)節(jié)將于后詳述。請(qǐng)注意，本發(fā)明的附圖中所繪示的臨界電壓分布以及后續(xù)發(fā)明說明中所提到的控制柵極電壓的電壓值僅用來作為范例說明，而非用以作為本發(fā)明的限制，此外，為了簡潔起見，讀取NAND型快閃存儲(chǔ)器的存儲(chǔ)器物理頁中的存儲(chǔ)器單元所儲(chǔ)存的多個(gè)位元僅是作為一實(shí)施例，以說明本發(fā)明的技術(shù)特征，然而，無論快閃存儲(chǔ)器是NAND型快閃存儲(chǔ)器或是具有其它類型的快閃存儲(chǔ)器(例如NOR型快閃存儲(chǔ)器)，只要是采用存儲(chǔ)器單元所讀取的位序列的二進(jìn)制數(shù)字分布特性來決定出存儲(chǔ)器單元的讀出信息，均符合本發(fā)明的精神。請(qǐng)參閱圖1，其為本發(fā)明存儲(chǔ)器系統(tǒng)的第一實(shí)施例的示意圖。存儲(chǔ)器系統(tǒng)100包含有一快閃存儲(chǔ)器102以及一存儲(chǔ)器控制器(memorycontroller)104，于本實(shí)施例中，快閃存儲(chǔ)器102可以是包含多個(gè)存儲(chǔ)器物理頁P(yáng)_0、P_l、P_2、…、P_N的NAND型快閃存儲(chǔ)器，其中存儲(chǔ)器物理頁P(yáng)_0P_N中的每一存儲(chǔ)器物理頁包含有多個(gè)存儲(chǔ)器單元(例如浮動(dòng)?xùn)艠O晶體管)103，舉例來說，對(duì)于要被讀取的一目標(biāo)存儲(chǔ)器物理頁P(yáng)_0來說，其包含有存儲(chǔ)器單元M_0MJL為了讀取目標(biāo)存儲(chǔ)器物理頁P(yáng)_0的存儲(chǔ)器單元M_0M_K中所儲(chǔ)存的數(shù)據(jù)，控制柵極電壓VG_0VG_N便應(yīng)該要適當(dāng)?shù)卦O(shè)定，例如，控制柵極電壓VG_0VG_N應(yīng)該要適當(dāng)?shù)卦O(shè)定以確保存儲(chǔ)器物理頁P(yáng)_1P_N中所有的存儲(chǔ)器單元(浮動(dòng)?xùn)艠O存儲(chǔ)器)103均處于導(dǎo)通狀態(tài)。假若每一存儲(chǔ)器單元103是用以儲(chǔ)存N個(gè)位元(例如，包含最低有效位元(leastsignificantbit,LSB)、中|1]有效位元(centralsignificantbit,CSB)與最高有效位元(mostsignificantbit,MSB)的3個(gè)位元)，則快閃存儲(chǔ)器102會(huì)將控制柵極電壓VG_0設(shè)定為QN-1)個(gè)電壓準(zhǔn)位，以便辨識(shí)出目標(biāo)存儲(chǔ)器物理頁P(yáng)_0中每一存儲(chǔ)器單元103的N個(gè)位元。請(qǐng)參閱圖2，其為要被讀取的存儲(chǔ)器物理頁P(yáng)_0的第一種臨界電壓分布的示意圖。存儲(chǔ)器物理頁p_0的存儲(chǔ)器單元M_0M_K可包含有具有浮動(dòng)?xùn)艠O被程序化(programmed)為具有電荷準(zhǔn)位LO(即(MSB，CSB，LSB)=(1,1,1))的存儲(chǔ)器單元、具有浮動(dòng)?xùn)艠O被程序化為具有電荷準(zhǔn)位Ll(即(MSB，CSB，LSB)=(0,1,1))的存儲(chǔ)器單元、具有浮動(dòng)?xùn)艠O被程序化為具有電荷準(zhǔn)位L2(即(MSB，CSB，LSB)=(0,0,1))的存儲(chǔ)器單元、具有浮動(dòng)?xùn)艠O被程序化為具有電荷準(zhǔn)位L3(即(MSB，CSB，LSB)=(1,0,1))的存儲(chǔ)器單元、具有浮動(dòng)?xùn)艠O被程序化為具有電荷準(zhǔn)位L4(即(MSB，CSB，LSB)=(1,0,0))的存儲(chǔ)器單元、具有浮動(dòng)?xùn)艠O被程序化為具有電荷準(zhǔn)位L5(即(MSB，CSB，LSB)=(0,0,0))的存儲(chǔ)器單元、具有浮動(dòng)?xùn)艠O被程序化為具有電荷準(zhǔn)位L6(即(MSB，CSB，LSB)=(0,1,0))的存儲(chǔ)器單元以及具有浮動(dòng)?xùn)艠O被程序化為具有電荷準(zhǔn)位L7(即(MSB,CSB,LSB)=(1,1,0))的存儲(chǔ)器單元。為了辨識(shí)出存儲(chǔ)器單元M_0M_K的最低有效位元，快閃存儲(chǔ)器102便將控制柵極電壓VG_0設(shè)定為圖2所示的臨界電壓VT_4，接著，存儲(chǔ)器物理頁P(yáng)_0中每一存儲(chǔ)器單元的導(dǎo)通狀態(tài)便會(huì)指示出該存儲(chǔ)器單元所具有的最低有效位元是“0”或“1”。于本實(shí)施例中，當(dāng)存儲(chǔ)器物理頁P(yáng)_0中的一存儲(chǔ)器單元被施加于其控制柵極的臨界電壓VT_4所導(dǎo)通時(shí)，快閃存儲(chǔ)器102將會(huì)輸出代表其最低有效位元的一個(gè)二進(jìn)制數(shù)字“1”；否則，快閃存儲(chǔ)器102將會(huì)輸出代表其最低有效位元的另一個(gè)二進(jìn)制數(shù)字“0”。為了辨識(shí)出存儲(chǔ)器單元M_0M_K的中間有效位元，快閃存儲(chǔ)器102便將控制柵極電壓VG_0分別設(shè)定為圖2所示的臨界電壓VT_2與VT_6，同樣地，存儲(chǔ)器物理頁P(yáng)_0中每一存儲(chǔ)器單元的導(dǎo)通狀態(tài)便會(huì)指示出該存儲(chǔ)器單元所具有的中間有效位元是“0”或“1”。于本實(shí)施例中，當(dāng)一存儲(chǔ)器單元會(huì)被施加于其控制柵極的臨界電壓VT_2與VT_6中的任一個(gè)所導(dǎo)通時(shí)，快閃存儲(chǔ)器102將會(huì)輸出代表其中間有效位元的一個(gè)二進(jìn)制數(shù)字“1”;當(dāng)該存儲(chǔ)器單元不會(huì)被施加于其控制柵極的臨界電壓VT_2所導(dǎo)通，但是卻會(huì)被施加于其控制柵極的臨界電壓VT_6所導(dǎo)通時(shí)，快閃存儲(chǔ)器102將會(huì)輸出代表其中間有效位元的一個(gè)二進(jìn)制數(shù)字“0”；以及當(dāng)該存儲(chǔ)器單元除了不會(huì)被施加于其控制柵極的臨界電壓VT_2所導(dǎo)通，也不會(huì)被施加于其控制柵極的臨界電壓VT_6所導(dǎo)通時(shí)，快閃存儲(chǔ)器102將會(huì)輸出代表其中間有效位元的一個(gè)二進(jìn)制數(shù)字“1”。為了辨識(shí)出存儲(chǔ)器單元M_0M_K的最高有效位元，快閃存儲(chǔ)器102便將控制柵極電壓VG_0分別設(shè)定為圖2所示的臨界電壓VT_1、VT_3、VT_5與VT_7，同樣地，存儲(chǔ)器物理頁P(yáng)_0中每一存儲(chǔ)器單元的導(dǎo)通狀態(tài)便會(huì)指示出該存儲(chǔ)器單元所具有的最高有效位元是“0”或“1”。于本實(shí)施例中，當(dāng)一存儲(chǔ)器單元會(huì)被施加于其控制柵極的臨界電壓VT_1、VT_3、VT_5與VT_7中的任一個(gè)所導(dǎo)通時(shí)，快閃存儲(chǔ)器102將會(huì)輸出代表其最高有效位元的一個(gè)二進(jìn)制數(shù)字“1，，；當(dāng)該存儲(chǔ)器單元不會(huì)被施加于其控制柵極的臨界電壓VT_1所導(dǎo)通，但是卻會(huì)被施加于其控制柵極的臨界電壓VT_3、VT_5與VT_7中的任一個(gè)所導(dǎo)通時(shí)，快閃存儲(chǔ)器102將會(huì)輸出代表其最高有效位元的一個(gè)二進(jìn)制數(shù)字“0”；當(dāng)該存儲(chǔ)器單元不會(huì)被施加于其控制柵極的臨界電壓VT_1與VT_3中的任一個(gè)所導(dǎo)通，但是卻會(huì)被施加于其控制柵極的臨界電壓VT_5與VT_7中的任一個(gè)所導(dǎo)通時(shí)，快閃存儲(chǔ)器102將會(huì)輸出代表其最高有效位元的一個(gè)二進(jìn)制數(shù)字“1”;當(dāng)該存儲(chǔ)器單元不會(huì)被施加于其控制柵極的臨界電壓VT_1、VT_3與VT_5中的任一個(gè)所導(dǎo)通，但是卻會(huì)被施加于其控制柵極的臨界電壓VT_7所導(dǎo)通時(shí)，快閃存儲(chǔ)器102將會(huì)輸出代表其最高有效位元的一個(gè)二進(jìn)制數(shù)字“0”；以及當(dāng)該存儲(chǔ)器單元不會(huì)被施加于其控制柵極的臨界電壓VT_1、VT_3、VT_5與VT_7中的任一個(gè)所導(dǎo)通時(shí)，快閃存儲(chǔ)器102將會(huì)輸出代表其最高有效位元的一個(gè)二進(jìn)制數(shù)字“1”。然而，圖2所示的臨界電壓分布可能會(huì)因?yàn)槟承┮蛩?例如寫入/讀取次數(shù)及/或數(shù)據(jù)保留時(shí)間的增加)的影響而改變?yōu)榱硪粋€(gè)臨界電壓分布，舉例來說，對(duì)應(yīng)至每一電荷準(zhǔn)位的圓形突出狀的分布可能會(huì)變寬及/或產(chǎn)生偏移。請(qǐng)參閱圖3，其為要被讀取的存儲(chǔ)器物理頁P(yáng)_0的第二種臨界電壓分布的示意圖。由圖3可得知，臨界電壓分布不同于圖2所示的臨界電壓分布。將控制柵極電壓VG_0設(shè)定為上述的臨界電壓VT_1VT_7將無法正確地獲得目標(biāo)存儲(chǔ)器物理頁P(yáng)_0的存儲(chǔ)器單元M_0M_K的最低有效位元、中間有效位元與最高有效位元，進(jìn)一步來說，當(dāng)存儲(chǔ)器單元M_0M_K具有圖3所示的臨界電壓分布時(shí)，應(yīng)該要采用新的臨界電壓VT_1’VT_7’以便正確地獲得所儲(chǔ)存的信息，否則的話，施加于存儲(chǔ)器單元Μ_0Μ_Κ所讀出的碼字(codeword)的錯(cuò)誤更正(errorcorrectioncode，ECC)操作便會(huì)因?yàn)榇a字中無法更正的(uncorrectable)錯(cuò)誤而無法成功運(yùn)行。于本實(shí)施例中，存儲(chǔ)器控制器104是設(shè)計(jì)來適應(yīng)性地追蹤臨界電壓分布，以減少或消除存儲(chǔ)器物理頁的存儲(chǔ)器單元所讀出的碼字中所存在的無法更正的錯(cuò)誤。請(qǐng)?jiān)俅螀㈤唸D1。存儲(chǔ)器控制器104是用以控制快閃存儲(chǔ)器102的存取(讀取/寫入)，并且包含有(但不局限于)一控制邏輯電路106(其具有一控制單元112、一決定單元114以及一辨識(shí)單元116)、一接收電路108以及一錯(cuò)誤更正電路110。請(qǐng)注意，圖1僅顯示與本發(fā)明的技術(shù)特征有關(guān)的元件，即，存儲(chǔ)器控制器104也可包含額外的元件來支援其它的功能。一般來說，當(dāng)接收到針對(duì)目標(biāo)存儲(chǔ)器物理頁P(yáng)_0中存儲(chǔ)器單元M_0M_K所儲(chǔ)存的數(shù)據(jù)的一讀取請(qǐng)求(readrequest)時(shí)，控制邏輯電路106會(huì)因應(yīng)該讀取請(qǐng)求而控制快閃存儲(chǔ)器102來讀取所要求的數(shù)據(jù)(requesteddata)，接著，當(dāng)快閃存儲(chǔ)器102成功地辨識(shí)出存儲(chǔ)器單元M_0M_K中每一存儲(chǔ)器單元所儲(chǔ)存的所有位元時(shí)，包含有存儲(chǔ)器單元M_0MJ(的已辨識(shí)出的位元的讀出信息便會(huì)被接收電路108所接收。如圖1所示，接收電路108具有一儲(chǔ)存裝置(例如一存儲(chǔ)器裝置)118，其作為一數(shù)據(jù)緩沖器以暫存從快閃存儲(chǔ)器102所產(chǎn)生的讀出信息。如本領(lǐng)域的技術(shù)人員所知，位于一存儲(chǔ)器物理頁中的一部份存儲(chǔ)器單元是用來儲(chǔ)存錯(cuò)誤更正信息(例如一錯(cuò)誤更正碼(ECCcode))，因此，錯(cuò)誤更正電路110便是用來針對(duì)由一存儲(chǔ)器物理頁所讀取出來的讀出信息(例如一碼字)進(jìn)行一錯(cuò)誤更正操作。于本實(shí)施例中，錯(cuò)誤更正電路110包含有一錯(cuò)誤更正檢測器(ECCdetector)120以及一錯(cuò)誤更正改正器(ECCcorrector)122。錯(cuò)誤更正檢測器120是用來檢查讀出信息的正確性，以借此檢測任何錯(cuò)誤位元的存在。當(dāng)被錯(cuò)誤更正檢測器120所告知時(shí)，錯(cuò)誤更正改正器122便會(huì)對(duì)檢查過的讀出信息中所發(fā)現(xiàn)到的錯(cuò)誤位元進(jìn)行更正。然而，當(dāng)讀出信息中實(shí)際存在的錯(cuò)誤位元的數(shù)量超過了錯(cuò)誤更正改正器122有辦法更正的錯(cuò)誤位元的最大數(shù)量時(shí)，錯(cuò)誤更正改正器122便會(huì)指示讀出信息中包含有無法更正的錯(cuò)誤，因此，控制邏輯電路106此時(shí)將會(huì)使能(enable)本發(fā)明所提出的臨界電壓分布追蹤機(jī)制，以決定出可通過錯(cuò)誤更正電路Iio所執(zhí)行的錯(cuò)誤更正同位元檢查(ECCparitycheck)的讀出信息。于本實(shí)施例中，錯(cuò)誤更正電路110可由低密度同位檢查(IoWdensityparity-check,LDPC)解碼器來加以實(shí)作，控制邏輯電路106控制快閃存儲(chǔ)器102來提供要被LDPC解碼器所解碼的軟信息(softinformation)，換言之，上述從存儲(chǔ)器單元M_0M_K所讀取出來的讀出信息為軟信息，所以，在控制邏輯電路106的控制之下，快閃存儲(chǔ)器102便輸出多個(gè)二進(jìn)制數(shù)字來作為各個(gè)存儲(chǔ)器單元M_0MJ(所讀取出來的一個(gè)軟位元(softbit)。進(jìn)一步來說，當(dāng)進(jìn)行最低有效位元數(shù)據(jù)的讀取、中間有效位元數(shù)據(jù)的讀取或最高有效位元數(shù)據(jù)的讀取時(shí)，控制邏輯電路106是用以控制快閃存儲(chǔ)器102來針對(duì)目標(biāo)存儲(chǔ)器物理頁的存儲(chǔ)器單元M_0M_K中的每一存儲(chǔ)器單元執(zhí)行多次讀取操作(例如7次讀取操作)。請(qǐng)注意，存儲(chǔ)器單元所進(jìn)行的每一次讀取操作可采用包含有一個(gè)或多個(gè)預(yù)定要施加于存儲(chǔ)器單元的控制柵極的控制柵極電壓的控制柵極電壓設(shè)定，此外，不同的讀取操作可以采用不同的控制柵極電壓設(shè)定，舉例來說，最低有效位元數(shù)據(jù)的一個(gè)讀取操作會(huì)采用一個(gè)包含有一個(gè)控制柵極電壓的控制柵極電壓設(shè)定，中間有效位元數(shù)據(jù)的一個(gè)讀取操作會(huì)采用一個(gè)包含有兩個(gè)控制柵極電壓的控制柵極電壓設(shè)定，以及最高有效位元數(shù)據(jù)的一個(gè)讀取操作會(huì)采用一個(gè)包含有四個(gè)控制柵極電壓的控制柵極電壓設(shè)定。接收電路108耦接至控制邏輯電路106，用以獲得分別由存儲(chǔ)器單元M_0MJ(所讀取出來的多個(gè)位序列BS_0、BS_1.....BS_K，其中多次讀取操作是通過不同的控制柵極電壓設(shè)定來從每一存儲(chǔ)器單元中讀取具有一預(yù)定位元次序(bitorder)的多個(gè)位元(例如多個(gè)最低有效位元、多個(gè)中間有效位元或多個(gè)最高有效位元)以作為一個(gè)位序列，以及位序列BS_0BS_K可暫存于接收電路108的儲(chǔ)存裝置118中以供進(jìn)一步處理。請(qǐng)參閱圖4，其為從快閃存儲(chǔ)器102的一存儲(chǔ)器單元中讀取一軟位元(即軟信息數(shù)值)的最低有效位元讀取操作的示意圖。依據(jù)圖2與圖3所示的臨界電壓分布的范例，具有電荷準(zhǔn)位LOL3中任一個(gè)電荷準(zhǔn)位的存儲(chǔ)器單元將會(huì)儲(chǔ)存LSB=1，以及具有電荷準(zhǔn)位L4L7中任一個(gè)電荷準(zhǔn)位的存儲(chǔ)器單元?jiǎng)t會(huì)儲(chǔ)存LSB=0。于本實(shí)施例中，控制單元112決定一初始控制柵極電壓VLSB以及一電壓間距(voltagespacing)D，接著控制快閃存儲(chǔ)器102來針對(duì)存儲(chǔ)器單元M_0M_K中的每一存儲(chǔ)器單元執(zhí)行7次讀取操作，而基于電壓調(diào)整次序(voltageadjustingorder)OD1，快閃存儲(chǔ)器102會(huì)依序以VLSB、VLSB+D、VLSB-D、VLSB+2D、VLSB-2D、VLSB+3D、VLSB-3D來設(shè)定控制柵極電壓VG_0，因此，由于所施加的柵極控制電壓VLSB、VLSB+D、VLSB-D,VLSB+2D、VLSB-2D、VLSB+3D、VLSB-3D的緣故，位序列BS_0BS_M中的每一位序列都會(huì)依序得到7個(gè)位元。請(qǐng)注意，位序列BS_0BS_M中的每一位序列作為一軟位元，其代表由一存儲(chǔ)器單元所讀取出來的軟信息，且通過初始控制柵極電壓VLSB所獲得的二進(jìn)制數(shù)字可作為一正負(fù)號(hào)位元(signbit)(即硬位元(hardbit)數(shù)值)。于本實(shí)施例中，每一位序列具有八種可能的二進(jìn)制數(shù)字組合BSlBS8的其中之一。當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓高于VLSB+3D,則從存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有二進(jìn)制數(shù)字組合BS8="0000000"；當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓介于VLSB+2D與VLSB+3D之間，則從存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有二進(jìn)制數(shù)字組合BS7=“0000010”；當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓介于VLSB+D與VLSB+2D之間，則從存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有二進(jìn)制數(shù)字組合BS6=“0001010”；當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓介于VLSB與VLSB+D之間，則從存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有二進(jìn)制數(shù)字組合BS5=“0101010”；當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓低于VLSB-3D，則從存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有二進(jìn)制數(shù)字組合BSl=”1111111”；當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓介于VLSB-2D與VLSB-3D之間，則從存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有二進(jìn)制數(shù)字組合BS2=”1111110”；當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓介于VLSB-D與VLSB-2D之間，則從存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有二進(jìn)制數(shù)字組合BS3=”1111010”；以及當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓介于VLSB與VLSB-D之間，則從存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有二進(jìn)制數(shù)字組合BS4=”1101010”。當(dāng)一個(gè)位序列中所有的二進(jìn)制數(shù)字均為“1”時(shí)，此代表相對(duì)應(yīng)的存儲(chǔ)器單元具有電荷準(zhǔn)位L0、L1、L2或L3，且LSB=1的可靠度(reliability)很高。另一方面，當(dāng)一個(gè)位序列中所有的二進(jìn)制數(shù)字均為“0”時(shí)，此代表相對(duì)應(yīng)的存儲(chǔ)器單元具有電荷準(zhǔn)位L5、L6、L7或L8，且LSB=0的可靠度很高。然而，當(dāng)一個(gè)位序列具有不同的二進(jìn)制數(shù)字“0”與“1”混雜其中時(shí)，此代表相對(duì)應(yīng)的存儲(chǔ)器單元具有電荷準(zhǔn)位L3或L4，由于相對(duì)應(yīng)存儲(chǔ)器單元的臨界電壓是介于VLSB-3D與VLSB+3D之間，LSB=1/LSB=0的可靠度便會(huì)由于錯(cuò)誤率較高而較低，舉例來說，原本儲(chǔ)存LSB=0的存儲(chǔ)器單元會(huì)具有對(duì)應(yīng)至電荷準(zhǔn)位L4的電荷儲(chǔ)存數(shù)量以使得臨界電壓高于VLSB+3D，然而，當(dāng)寫入/擦除次數(shù)或數(shù)據(jù)保留時(shí)間增加時(shí)，所儲(chǔ)存的電荷的數(shù)量便會(huì)有所改變，因而可能使得臨界電壓低于VLSB；同樣地，原本儲(chǔ)存LSB=1的存儲(chǔ)器單元會(huì)具有對(duì)應(yīng)至電荷準(zhǔn)位L3的電荷儲(chǔ)存數(shù)量以使得臨界電壓低于VLSB-3D，然而，當(dāng)寫入/擦除次數(shù)或數(shù)據(jù)保留時(shí)間增加時(shí)，所儲(chǔ)存的電荷的數(shù)量便會(huì)有所改變，因而可能使得臨界電壓高于VLSB。簡而言之，當(dāng)臨界電壓分布產(chǎn)生改變時(shí)，原本儲(chǔ)存LSB=1的存儲(chǔ)器單元可能被錯(cuò)誤地視為儲(chǔ)存LSB=0的存儲(chǔ)器單元，以及原本儲(chǔ)存LSB=0的存儲(chǔ)器單元可能被錯(cuò)誤地視為儲(chǔ)存LSB=1的存儲(chǔ)器單元。因此，多個(gè)位序列(其中每一位序列具有二進(jìn)制數(shù)字組合BS2BS7的其中之一)應(yīng)該要被監(jiān)控以追蹤初始臨界電壓VLSB附近的臨界電壓分布變動(dòng)(即電荷準(zhǔn)位L3與L4之間的臨界電壓分布變動(dòng))。辨識(shí)單元116因此會(huì)用來辨識(shí)出至少一特定存儲(chǔ)器單元的一特定位序列，其中每一特定位序列具有不同的二進(jìn)制數(shù)字“1”與“0”混雜其中。決定單元114耦接至辨識(shí)單元116，并用來依據(jù)至少該特定位序列來決定出該至少一特定存儲(chǔ)器單元的一更新后的位序列(updatedbitsequence)0舉例來說，決定單元114通過將該特定位序列映射(map)至該更新后的位序列，來決定出該至少一特定存儲(chǔ)器單元的該更新后的位序列。請(qǐng)參閱圖5，其為圖1所示的決定單元114所執(zhí)行的映射操作的示意圖。由目標(biāo)存儲(chǔ)器物理頁p_0的存儲(chǔ)器單元M_0M_K所產(chǎn)生的位序列BS_0BS_M亦會(huì)儲(chǔ)存至作為數(shù)據(jù)緩沖器的儲(chǔ)存裝置108之中。當(dāng)錯(cuò)誤更正改正器122指示出位序列BS_0BS_M包含無法更正的錯(cuò)誤位元時(shí)，辨識(shí)單元11便會(huì)運(yùn)作以監(jiān)控位序列BS_0BS_M并辨識(shí)出具有不同的二進(jìn)制數(shù)字“0”與“1”混雜其中的每一特定位序列(即具有二進(jìn)制數(shù)字組合BS2、BS3、BS4、BS5、BS6或BS7的每一特定位序列)，于本實(shí)施例中，決定單元114會(huì)基于辨識(shí)單元11所辨識(shí)出的特定位序列來決定出一映射規(guī)則(mappingrule)，舉例來說，決定單元114會(huì)計(jì)數(shù)具有二進(jìn)制數(shù)字組合BS2、BS3、BS4、BS5、BS6、BS7的特定位序列，接著得到圖5所示的直方圖(histogram)。由所示的直方圖可知，臨界電壓分布的局部最小值(localminimum)是對(duì)應(yīng)至平移過的控制柵極電壓VLSB-D而非對(duì)應(yīng)至初始控制柵極電壓VLSB，這表示初始控制柵極電壓VLSB因?yàn)榕R界電壓分布的改變而不再是用以辨識(shí)出存儲(chǔ)器單元的最低有效位元的最佳控制柵極電壓。對(duì)于改變后的臨界電壓分布而言，平移過的控制柵極電壓VLSB-D將會(huì)是用以辨識(shí)出存儲(chǔ)器單元的最低有效位元的較佳控制柵極電壓，所以，基于辨識(shí)單元116所辨識(shí)出的特定位序列的直方圖，決定單元114便可決定出所要的映射規(guī)則，舉例來說，依據(jù)初始控制柵極電壓VLSB以及平移后的控制柵極電壓VLSB-D之間的關(guān)系，映射規(guī)則將會(huì)定義具有二進(jìn)制數(shù)字組合BS2的每一特定位序列應(yīng)該要被調(diào)整為具有二進(jìn)制數(shù)字組合BS3(即映射至二進(jìn)制數(shù)字組合BS;3)，具有二進(jìn)制數(shù)字組合BS3的每一特定位序列應(yīng)該要被調(diào)整為具有二進(jìn)制數(shù)字組合BS4(即映射至二進(jìn)制數(shù)字組合BS4)，具有二進(jìn)制數(shù)字組合BS4的每一特定位序列應(yīng)該要被調(diào)整為具有二進(jìn)制數(shù)字組合BS5(即映射至二進(jìn)制數(shù)字組合BSQ，具有二進(jìn)制數(shù)字組合BS5的每一特定位序列應(yīng)該要被調(diào)整為具有二進(jìn)制數(shù)字組合BS6(即映射至二進(jìn)制數(shù)字組合BS6)，具有二進(jìn)制數(shù)字組合BS6的每一特定位序列應(yīng)該要被調(diào)整為具有二進(jìn)制數(shù)字組合BS7(即映射至二進(jìn)制數(shù)字組合BS7)，以及具有二進(jìn)制數(shù)字組合BS7的每一特定位序列應(yīng)該要被調(diào)整為具有二進(jìn)制數(shù)字組合BS8(即映射至二進(jìn)制數(shù)字組合BS8)。如此一來，通過原本的二進(jìn)制數(shù)字組合的調(diào)整，更新后的位序列的錯(cuò)誤率(errorprobability)將可有效地降低。接著，位序列BS_0BS_K(其具有被決定單元114基于映射規(guī)則所更新/調(diào)整的一個(gè)或多個(gè)位序列)會(huì)由錯(cuò)誤更正電路110(例如LDPC解碼器)再處理一次，由于錯(cuò)誤位元的個(gè)數(shù)可通過決定單元114搭配辨識(shí)單元116而減少，故錯(cuò)誤更正電路110便有機(jī)會(huì)可以成功地更正目前所處理的存儲(chǔ)器物理頁P(yáng)_0的讀出信息(即軟信息)中找到的任何錯(cuò)誤位元。當(dāng)錯(cuò)誤更正改正器122指出錯(cuò)誤更正電路110所產(chǎn)生的已解碼結(jié)果是不含任何錯(cuò)誤的(error-free)，則目標(biāo)存儲(chǔ)器物理頁P(yáng)_0的存儲(chǔ)器單元M_0M_K的最低有效位元數(shù)據(jù)的讀取操作便完成了。另一方面，當(dāng)錯(cuò)誤更正改正器122指出錯(cuò)誤更正電路110所產(chǎn)生的已解碼結(jié)果仍然具有無法更正的錯(cuò)誤，則決定單元116可進(jìn)一步調(diào)整映射規(guī)則以降低辨識(shí)單元116所辨識(shí)出的特定位序列中的錯(cuò)誤率。于上述實(shí)施例中，決定單元114會(huì)執(zhí)行映射操作來更新辨識(shí)單元116所辨識(shí)出來的特定位序列，然而，此僅用來作為范例說明，并非用以作為本發(fā)明的限制，于另一實(shí)作方式中，于決定單元144決定平移后的控制柵極電壓VLSB-D應(yīng)該是用以辨識(shí)出存儲(chǔ)器單元M_0M_K中的最低有效位元的最佳控制柵極電壓之后，控制單元106會(huì)將初始控制柵極電壓設(shè)定為VLSB-D，并依據(jù)更新后的初始控制柵極電壓VLSB-D與電壓間距D來控制快閃存儲(chǔ)器102以執(zhí)行7次讀取操作給存儲(chǔ)器單元M_0M_K中的每一存儲(chǔ)器單元，而基于同樣的電壓調(diào)整次序0D1，快閃存儲(chǔ)器102會(huì)依序地以VLSB-D、VLSB,VLSB-2D、VLSB+D、VLSB-3D、VLSB+2D、VLSB-4D來設(shè)定控制柵極電壓VG_0，因此，快閃存儲(chǔ)器102便會(huì)輸出新的位序列BS_0BS_M，其中新的位序列BS_0BS_M中的每一位序列會(huì)具有依序由控制柵極電壓VLSB-D,VLSB,VLSB-2D、VLSB+D、VLSB-3D、VLSB+2D、VLSB-4D所獲得的7個(gè)二進(jìn)制數(shù)字，接著，錯(cuò)誤更正電路110(例如LDPC解碼器)會(huì)處理新的位序列BS_0BS_M(即從存儲(chǔ)器物理頁P(yáng)_0所讀取出來的更新后的碼字)，以更正新的位序列BS_0BS_M中所找到的任何錯(cuò)誤位元，同樣可達(dá)到產(chǎn)生一個(gè)可以通過錯(cuò)誤更正同位元檢查的讀出信息的目的。簡而言之，假若每一讀取操作僅會(huì)使用一個(gè)控制柵極電壓給每一存儲(chǔ)器單元的控制柵極，且一讀取操作所使用的控制柵極電壓不同于另一讀取操作所使用的控制柵極電壓，則辨識(shí)單元116是用以辨識(shí)具有不同二進(jìn)制數(shù)字混雜其中的任一特定位序列，以及決定單元114是用以依據(jù)辨識(shí)單元116所辨識(shí)出來的特定位序列來決定出更新后的位序列。于一設(shè)計(jì)范例中，決定單元114通過執(zhí)行一映射操作給特定位序列來決定出更新后的位序列，而于另一設(shè)計(jì)范例中，決定單元114決定一個(gè)新的初始控制柵極電壓，并且控制單元112會(huì)參照新的初始控制柵極電壓來控制快閃存儲(chǔ)器102輸出具有更新后的特定位序列的多個(gè)位序列。請(qǐng)參閱圖6，其為從快閃存儲(chǔ)器102的一存儲(chǔ)器單元中讀取一軟位元(即軟信息數(shù)值)的中間有效位元讀取操作的示意圖。依據(jù)圖2與圖3所示的臨界電壓分布的范例，具有電荷準(zhǔn)位L0、Li、L6、L7中任一個(gè)電荷準(zhǔn)位的存儲(chǔ)器單元將會(huì)儲(chǔ)存CSB=1，以及具有電荷準(zhǔn)位L2L5中任一個(gè)電荷準(zhǔn)位的存儲(chǔ)器單元?jiǎng)t會(huì)儲(chǔ)存CSB=0。于本實(shí)施例中，控制單元112決定兩個(gè)初始控制柵極電壓VCSB1、VCSB2以及一電壓間距D，接著控制快閃存儲(chǔ)器102來針對(duì)存儲(chǔ)器單元M_0M_K中每一存儲(chǔ)器單元執(zhí)行7次讀取操作，而基于電壓調(diào)整次序0D1，快閃存儲(chǔ)器102會(huì)依序以VCSB1、VCSBl+D,VCSBl-D,VCSB1+2D、VCSB1-2D、VCSB1+3D、VCSB1-3D來設(shè)定控制柵極電壓VG_0，此外，基于不同于電壓調(diào)整次序ODl的電壓調(diào)整次序0D2，快閃存儲(chǔ)器102另會(huì)依序以VCSB2、VCSB2-D、VCSB2+D、VCSB2-2D、VCSB2+2D、VCSB2-3D、VCSB2+3D來設(shè)定控制柵極電壓VG_0，進(jìn)一步來說，快閃存儲(chǔ)器102使用兩個(gè)控制柵極電壓VCSBl與VCSB2來決定位序列中的第一個(gè)二進(jìn)制數(shù)字、使用兩個(gè)控制柵極電壓VCSB1+D與VCSB2-D來決定位序列中的第二個(gè)二進(jìn)制數(shù)字、使用兩個(gè)控制柵極電壓VCSBl-D與VCSB2+D來決定位序列中的第三個(gè)二進(jìn)制數(shù)字、使用兩個(gè)控制柵極電壓VCSB1+2D與VCSB2-2D來決定位序列中的第四個(gè)二進(jìn)制數(shù)字、使用兩個(gè)控制柵極電壓VCSB1-2D與VCSB2+2D來決定位序列中的第五個(gè)二進(jìn)制數(shù)字、使用兩個(gè)控制柵極電壓VCSB1+3D與VCSB2-3D來決定位序列中的第六個(gè)二進(jìn)制數(shù)字以及使用兩個(gè)控制柵極電壓VCSB1-3D與VCSB2+3D來決定位序列中的第七個(gè)二進(jìn)制數(shù)字。請(qǐng)注意，電壓間距D是可調(diào)整的，且基于電壓調(diào)整次序ODl來調(diào)整控制柵極電壓VCSBl的電壓間距D可以不同于基于電壓調(diào)整次序0D2來調(diào)整控制柵極電壓VCSB2的電壓間距D。如上所述，快閃存儲(chǔ)器102可通過初始控制柵極電壓VCSBl與VCSB2來決定出存儲(chǔ)器單元M_0M_K中每一存儲(chǔ)器單元的硬位元數(shù)值(即中間有效位元)，因此，由于所施加的柵極控制電壓VCSB1、VCSBl+D,VCSBl-D,VCSB1+2D、VCSB1-2D、VCSB1+3D、VCSB1-3D、VCSB2、VCSB2+D、VCSB2-D、VCSB2+2D、VCSB2-2D、VCSB2+3D與VCSB2-3D的緣故，位序列BS_0BS_M中的每一位序列都會(huì)依序得到7個(gè)位元。請(qǐng)注意，位序列BS_0BS_M中的每一位序列作為一軟位元，其代表由一存儲(chǔ)器單元所讀取出來的軟信息，且通過初始控制柵極電壓VCSBl或VCSB2所獲得的二進(jìn)制數(shù)字可作為一正負(fù)號(hào)位元(即硬位元數(shù)值)。同樣地，每一位序列具有八種可能的二進(jìn)制數(shù)字組合BSlBS8的其中之一。當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓高于VCSB2+3D或者低于VCSB1-3D，則從存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有二進(jìn)制數(shù)字組合BSl=”1111111”；當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓介于VCSB2+2D與VCSB2+3D之間或者介于VCSBl-2D與VCSBl-3D之間，則從存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有二進(jìn)制數(shù)字組合BS2=”1111110”；當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓介于VCSB2+D與VCSB2+2D之間或者介于VCSBl-D與VCSB1-2D之間，則從存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有二進(jìn)制數(shù)字組合BS3=”1111010”；當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓介于VCSB2與VCSB2+D之間或者介于VCSBl與VCSBl-D之間，則從存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有二進(jìn)制數(shù)字組合BS4=”1101010”；當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓介于VCSB2-3D與VCSB1+3D之間，則從存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有二進(jìn)制數(shù)字組合BS8=”0000000”；當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓介于VCSB2-2D與VCSB2-3D之間或者介于VCSB1+2D與VCSB1+3D之間，則從存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有二進(jìn)制數(shù)字組合BS7=“0000010”；當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓介于VCSB2-D與VCSB2-2D之間或者介于VCSB1+D與VCSB1+2D之間，則從存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有二進(jìn)制數(shù)字組合BS6=“0001010”；以及當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓介于VCSB2與VCSB2-D之間或者介于VCSBl與VCSB1+D之間，則從存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有二進(jìn)制數(shù)字組合BS5=“0101010”。當(dāng)一個(gè)位序列中所有的二進(jìn)制數(shù)字均為“1”時(shí)，此代表相對(duì)應(yīng)的存儲(chǔ)器單元具有電荷準(zhǔn)位L0、L1、L6或L7，且CSB=1的可靠度很高。當(dāng)一個(gè)位序列中所有的二進(jìn)制數(shù)字均為“0”時(shí)，此代表相對(duì)應(yīng)的存儲(chǔ)器單元具有電荷準(zhǔn)位L2、L3、L4或L5，且CSB=0的可靠度很高。然而，當(dāng)一個(gè)位序列具有不同的二進(jìn)制數(shù)字“0”與“1”混雜其中時(shí)，此代表相對(duì)應(yīng)的存儲(chǔ)器單元具有電荷準(zhǔn)位Li、L2、L5或L6，由于相對(duì)應(yīng)存儲(chǔ)器單元的臨界電壓是介于VCSB1-3D與VCSB1+3D之間或者介于VCSB2-3D與VCSB2+3D之間，CSB=1/CSB=0的可靠度便會(huì)由于錯(cuò)誤率較高而較低。因此，多個(gè)位序列(其中每一位序列具有二進(jìn)制數(shù)字組合BS2BS7的其中之一)應(yīng)該要被監(jiān)控以追蹤初始臨界電壓VCSBl與VCSB2附近的臨界電壓分布變動(dòng)(即電荷準(zhǔn)位Ll與L2之間的臨界電壓分布變動(dòng)，以及電荷準(zhǔn)位L5與L6之間的臨界電壓分布變動(dòng))。辨識(shí)單元116因此會(huì)用來辨識(shí)出至少一特定存儲(chǔ)器單元的一特定位序列，其中每一特定位序列具有不同的二進(jìn)制數(shù)字“1”與“0”混雜其中。然而，由于快閃存儲(chǔ)器102因應(yīng)7次讀取操作(每一讀取操作使用兩個(gè)控制柵極電壓)而僅會(huì)輸出一存儲(chǔ)器單元的一位序列，存儲(chǔ)器控制器104并不知道該位序列是由具有臨界電壓介于VCSB1-3D與VCSB1+3D之間的存儲(chǔ)器單元所產(chǎn)生或者是由具有臨界電壓介于VCSB2-3D與VCSB2+3D之間的存儲(chǔ)器單元所產(chǎn)生。舉例來說，當(dāng)位序列BS_0具有二進(jìn)制數(shù)字組合BS2(即”1111110”)時(shí)，存儲(chǔ)器單元M_0可能具有一臨界電壓介于VCSB2+2D與VCSB2+3D之間或者介于VCSB1-2D與VCSB1-3D之間，因此，為了使用上述的臨界電壓分布追蹤機(jī)制來更新特定位序列(每一特定位序列具有二進(jìn)制數(shù)字“0”與“1”混雜其中)，便需要分辨出一特定位序列是由具有臨界電壓介于VCSB1-3D與VCSB1+3D之間的存儲(chǔ)器單元所產(chǎn)生或者是由具有臨界電壓介于VCSB2-3D與VCSB2+3D之間的存儲(chǔ)器單元所產(chǎn)生。于一設(shè)計(jì)范例中，辨識(shí)單元115會(huì)另外參考一特定存儲(chǔ)器單元的已經(jīng)辨識(shí)出來的位元(identifiedbit)，以辨識(shí)出該特定存儲(chǔ)器單元的特定位序列。舉例來說，讀取存儲(chǔ)器單元M_0M_K的最低有效位元數(shù)據(jù)的操作是在讀取存儲(chǔ)器單元M_0M_K的中間有效位元數(shù)據(jù)之前執(zhí)行，因此，于控制單元112控制快閃存儲(chǔ)器102輸出中間有效位元數(shù)據(jù)的軟位元(即軟信息數(shù)值)之前，存儲(chǔ)器單元M_0MJ(的最低有效位元數(shù)據(jù)已事先得知，當(dāng)找到具有不同的二進(jìn)制數(shù)字混雜其中之一特定位序列時(shí)，辨識(shí)單元116便參照一特定存儲(chǔ)器單元(其輸出該特定位序列)的一最低有效位元，進(jìn)而辨識(shí)出該特定位序列是由具有臨界電壓介于VCSB1-3D與VCSB1+3D之間的存儲(chǔ)器單元所產(chǎn)生或者是由具有臨界電壓介于VCSB2-3D與VCSB2+3D之間的存儲(chǔ)器單元所產(chǎn)生。如上所述，決定單元114是用來依據(jù)至少該特定位序列來決定出該至少一特定存儲(chǔ)器單元的一更新后的位序列。舉例來說，決定單元114通過將該特定位序列映射至該更新后的位序列，來決定出該至少一特定存儲(chǔ)器單元的該更新后的位序列。于此設(shè)計(jì)范例中，由存儲(chǔ)器物理頁P(yáng)_0所產(chǎn)生的位序列BS_0BS_K也會(huì)暫存于儲(chǔ)存裝置108之中，當(dāng)錯(cuò)誤更正改正器122指示出位序列BS_0BS_M包含無法更正的錯(cuò)誤位元時(shí)，辨識(shí)單元116便會(huì)運(yùn)作以監(jiān)控位序列BS_0BS_M并辨識(shí)出具有不同的二進(jìn)制數(shù)字“0”與“1”混雜其中的每一特定位序列(即具有二進(jìn)制數(shù)字組合BS2、BS3、BS4、BS5、BS6或BS7的每一特定位序列)，進(jìn)一步來說，通過存儲(chǔ)器單元M_0M_K的已經(jīng)辨識(shí)出來的位元(例如最低有效位元)的輔助，辨識(shí)單元116便可區(qū)別出由具有臨界電壓介于VCSB1-3D與VCSB1+3D之間的存儲(chǔ)器單元所產(chǎn)生的特定位序列以及由具有臨界電壓介于VCSB2-3D與VCSB2+3D之間的存儲(chǔ)器單元所產(chǎn)生的特定位序列。接著，決定單元114會(huì)根據(jù)由計(jì)數(shù)所辨識(shí)出來的具有臨界電壓介于VCSB1-3D與VCSB1+3D之間的存儲(chǔ)器單元所產(chǎn)生的特定位序列而得到的一第一直方圖來決定出一第一映射規(guī)則，以及另根據(jù)由計(jì)數(shù)所辨識(shí)出來的具有臨界電壓介于VCSB2-3D與VCSB2+3D之間的存儲(chǔ)器單元所產(chǎn)生的特定位序列而得到的一第二直方圖來決定出一第二映射規(guī)則。此外，基于第一直方圖可找到一個(gè)新的初始控制柵極電壓，其對(duì)應(yīng)至電荷準(zhǔn)位Ll與L2所對(duì)應(yīng)的臨界電壓分布的局部最小值(localminimum)，同樣地，基于第二直方圖可找到一個(gè)新的初始控制柵極電壓，其對(duì)應(yīng)至電荷準(zhǔn)位L5與L6所對(duì)應(yīng)的臨界電壓分布的局部最小值。于決定出第一映射規(guī)則之后，決定單元114便會(huì)對(duì)由所辨識(shí)出的具有臨界電壓介于VCSB1-3D與VCSB1+3D之間的存儲(chǔ)器單元所產(chǎn)生的特定位序列進(jìn)行更新，同樣地，于決定出第二映射規(guī)則之后，決定單元114便會(huì)對(duì)由所辨識(shí)出的具有臨界電壓介于VCSB2-3D與VCSB2+3D之間的存儲(chǔ)器單元所產(chǎn)生的特定位序列進(jìn)行更新，如此一來，通過原本的二進(jìn)制數(shù)字組合的調(diào)整，更新后的位序列的錯(cuò)誤率將可有效地降低。由于本領(lǐng)域的技術(shù)人員于閱讀上述針對(duì)圖5所示的范例的段落之后應(yīng)可輕易地了解關(guān)于決定第一、第二映射規(guī)則及通過第一、第二映射規(guī)則來更新特定位序列的操作細(xì)節(jié)，故進(jìn)一步的說明便在此省略以求簡潔。接著，位序列BS_0BS_K(其具有被決定單元114基于第一、第二映射規(guī)則所更新/調(diào)整的一個(gè)或多個(gè)位序列)會(huì)由錯(cuò)誤更正電路110(例如LDPC解碼器)再處理一次，由于錯(cuò)誤位元的個(gè)數(shù)可通過決定單元114搭配辨識(shí)單元116而減少，故錯(cuò)誤更正電路110便有機(jī)會(huì)成功地更正目前所處理的存儲(chǔ)器物理頁P(yáng)_0的讀出信息(即軟信息)中找到的任何錯(cuò)誤位元。當(dāng)錯(cuò)誤更正改正器122指出錯(cuò)誤更正電路110所產(chǎn)生的已解碼結(jié)果是不含任何錯(cuò)誤的，則目標(biāo)存儲(chǔ)器物理頁P(yáng)_0的存儲(chǔ)器單元M_0M_K的中間有效位元數(shù)據(jù)的讀取操作便完成了；另一方面，當(dāng)錯(cuò)誤更正改正器122指出錯(cuò)誤更正電路110所產(chǎn)生的已解碼結(jié)果仍然具有無法更正的錯(cuò)誤，則決定單元116可進(jìn)一步調(diào)整第一、第二映射規(guī)則以嘗試降低辨識(shí)單元116所辨識(shí)出的特定位序列中的錯(cuò)誤率。于上述實(shí)施例中，決定單元114會(huì)執(zhí)行映射操作來更新辨識(shí)單元116所辨識(shí)的特定位序列，然而，此僅用來作為范例說明，并非用以作為本發(fā)明的限制，于另一實(shí)作方式中，當(dāng)決定單元144判斷不同于VCSBl與VCSB2的其他控制柵極電壓應(yīng)該是用以辨識(shí)出存儲(chǔ)器單元M_0M_K中的中間最低有效位元的最佳控制柵極電壓之后，控制單元106會(huì)將初始控制柵極電壓設(shè)定為從第一、第二直方圖所找到的電壓值，接著依據(jù)更新后的初始控制柵極電壓來控制快閃存儲(chǔ)器102執(zhí)行7次讀取操作給存儲(chǔ)器單元M_0MJ(中的每一存儲(chǔ)器單元，所以，快閃存儲(chǔ)器102便會(huì)輸出新的位序列BS_0BS_M，接著，錯(cuò)誤更正電路110會(huì)處理新的位序列BS_0BS_M(即從存儲(chǔ)器物理頁P(yáng)_0所讀取出來的更新后的碼字)，以更正新的位序列BS_0BS_M中所找到的任何錯(cuò)誤位元。由于本領(lǐng)域的技術(shù)人員于閱讀上述段落之后可輕易地了解相關(guān)操作，故進(jìn)一步的說明變?cè)诖耸÷砸郧蠛啙崱：喍灾?，假若每一讀取操作使用一個(gè)以上的控制柵極電壓(例如兩個(gè)控制柵極電壓)來施加至每一存儲(chǔ)器單元的控制柵極，且一讀取操作所使用的多個(gè)控制柵極電壓不同于另一讀取操作所使用的多個(gè)控制柵極電壓，則辨識(shí)單元116是用以根據(jù)特定存儲(chǔ)器單元(其輸出特定位序列)的每一個(gè)已經(jīng)辨識(shí)出來的位元，來辨識(shí)出具有不同二進(jìn)制數(shù)字混雜其中的任一特定位序列，以及決定單元114是用以依據(jù)辨識(shí)單元116所辨識(shí)出來的特定位序列來決定出更新后的位序列。于一設(shè)計(jì)范例中，決定單元114通過執(zhí)行一映射操作給特定位序列來決定出更新后的位序列，而于另一設(shè)計(jì)范例中，決定單元114決定多個(gè)新的初始控制柵極電壓，并且控制單元112會(huì)參照該多個(gè)新的初始控制柵極電壓來控制快閃存儲(chǔ)器102輸出具有更新后的特定位序列的多個(gè)位序列。請(qǐng)參閱圖7，其為從快閃存儲(chǔ)器102的一存儲(chǔ)器單元中讀取一軟位元(即軟信息數(shù)值)的最高有效位元讀取操作的示意圖。依據(jù)圖2與圖3所示的臨界電壓分布的范例，具有電荷準(zhǔn)位L0、L3、L4、L7中任一個(gè)電荷準(zhǔn)位的存儲(chǔ)器單元將會(huì)儲(chǔ)存MSB=1，以及具有電荷準(zhǔn)位Li、L2、L5、L6中任一個(gè)電荷準(zhǔn)位的存儲(chǔ)器單元?jiǎng)t會(huì)儲(chǔ)存MSB=0。于本實(shí)施例中，控制單元112決定四個(gè)初始控制柵極電壓VMSB1、VMSB2、VMSB3、VMSB4以及一電壓間距D，接著控制快閃存儲(chǔ)器102來針對(duì)存儲(chǔ)器單元M_0M_K中每一存儲(chǔ)器單元執(zhí)行7次讀取操作，而基于電壓調(diào)整次序0D1，快閃存儲(chǔ)器102會(huì)依序以VMSB1、VMSBl+D,VMSBl-D,VMSBl+2D,VMSBl-2D,VMSBl+3D,VMSBl-3D來設(shè)定控制柵極電壓VG_0，以及快閃存儲(chǔ)器102另會(huì)依序以VMSB3、VMSB3+D、VMSB3-D、VMSB3+2D、VMSB3-2D、VMSB3+3D、VMSB3-3D來設(shè)定控制柵極電壓VG_0；此外，基于不同于電壓調(diào)整次序ODl的電壓調(diào)整次序0D2，快閃存儲(chǔ)器102則會(huì)依序以VMSB2、VMSB2-D、VMSB2+D、VMSB2-2D、VMSB2+2D、VMSB2-3D、VMSB2+3D來設(shè)定控制柵極電壓VG_0，以及快閃存儲(chǔ)器102另會(huì)依序以VMSB4、VMSB4-D、VMSB4+D、VMSB4-2D、VMSB4+2D、VMSB4-3D、VMSB4+3D來設(shè)定控制柵極電壓VG_0。進(jìn)一步來說，快閃存儲(chǔ)器102使用四個(gè)控制柵極電壓VMSB1、VMSB2、VMSB3與VMSB4來決定位序列中的第一個(gè)二進(jìn)制數(shù)字、使用四個(gè)控制柵極電壓VMSB1+D、VMSB2-D、VMSB3+D與VMSB4-D來決定位序列中的第二個(gè)二進(jìn)制數(shù)字、使用四個(gè)控制柵極電壓VMSB1-D、VMSB2+D、VMSB3-D與VMSB4+D來決定位序列中的第三個(gè)二進(jìn)制數(shù)字、使用四個(gè)控制柵極電壓VMSB1+2D、VMSB2-2D、VMSB3+2D與VMSB4-2D來決定位序列中的第四個(gè)二進(jìn)制數(shù)字、使用四個(gè)控制柵極電壓VMSB1-2D、VMSB2+2D.VMSB3-2D與VMSB4+2D來決定位序列中的第五個(gè)二進(jìn)制數(shù)字、使用四個(gè)控制柵極電壓VMSBl+3D、VMSB2-3D、VMSB3+3D與VMSB4-3D來決定位序列中的第六個(gè)二進(jìn)制數(shù)字以及使用四個(gè)控制柵極電壓VMSBl-3D、VMSB2+3D、VMSB3-3D與VMSB4+3D來決定位序列中的第七個(gè)二進(jìn)制數(shù)字。請(qǐng)注意，電壓間距D是可調(diào)整的，且基于電壓調(diào)整次序ODl來調(diào)整控制柵極電壓VMSBlVMSB4的電壓間距D可以不同于基于電壓調(diào)整次序0D2來調(diào)整控制柵極電壓VMSBlVMSB4的電壓間距D。如上所述，快閃存儲(chǔ)器102可通過初始控制柵極電壓VMSB1、VMSB2、VMSB3與VMSB4來決定出存儲(chǔ)器單元M_0M_K中每一存儲(chǔ)器單元的硬位元數(shù)值(即最高有效位元)，因此，由于所施加的柵極控制電壓的緣故，位序列BS_0的每一位序列都會(huì)依序得到7個(gè)位元。請(qǐng)注意，位序列BS_0BS_M中的每一位序列作為一軟位元，其代表由一存儲(chǔ)器單元所讀取出來的軟信息，且通過初始控制柵極電壓VMSB1、VMSB2、VMSB3或VMSB4所獲得的二進(jìn)制數(shù)字可作為一正負(fù)號(hào)位元(即硬位元數(shù)值)。同樣地，每一位序列具有八種可能的二進(jìn)制數(shù)字組合BSlBS8的其中之一。當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓高于VMSB4+3D、低于VMSB1-3D或者介于VMSB2+3D與VMSB3-3D之間，則從存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有二進(jìn)制數(shù)字組合BSl=”1111111”;當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓介于VMSB4+2D與VMSB2+3D之間、介于VMSB1-2D與VMSB1-3D之間、介于VMSB3-2D與VMSB3-3D之間或者介于VMSB2+2D與VMSB2+3D之間，則從存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有二進(jìn)制數(shù)字組合BS2=”1111110”;當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓介于VMSB4+D與VMSB4+2D之間、介于VMSB2+D與VMSB2+2D之間、介于VMSBl-D與VMSB1-2D之間或者介于VMSB3-D與VMSB3-2D之間，則從存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有二進(jìn)制數(shù)字組合BS3=”1111010”；當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓介于VMSB4與VMSB4+D之間、介于VMSB2與VMSB2+D之間、介于VMSBl與VMSBl-D之間或者介于VMSB3與VMSB3-D之間，則從存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有二進(jìn)制數(shù)字組合BS4=“1101010”；當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓介于VMSB4-3D與VMSB3+3D之間或者介于VMSB2-3D與VMSB1+3D之間，則從存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有二進(jìn)制數(shù)字組合BS8=“0000000”；當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓介于VMSB4-2D與VMSB4-3D之間、介于VMSB2-2D與VMSB2-3D之間、介于VMSB1+2D與VMSB1+3D之間或者介于VMSB3+2D與VMSB3+3D之間，則從存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有二進(jìn)制數(shù)字組合BS7=“0000010”；當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓介于VMSB4-D與VMSB4-2D之間、介于VMSB2-D與VMSB2-2D之間、介于VMSB1+D與VMSB1+2D之間或者介于VMSB3+D與VMSB3+2D之間，則從存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有二進(jìn)制數(shù)字組合BS6=“0001010”；以及當(dāng)目前儲(chǔ)存于存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷使得存儲(chǔ)器單元的臨界電壓介于VMSB4與VMSB4-D之間、介于VMSB2與VMSB2-D之間、介于VMSBl與VMSB1+D之間或者介于VMSB3與VMSB3+D之間，則從存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有二進(jìn)制數(shù)字組合BS5=“0101010”。當(dāng)一個(gè)位序列中所有的二進(jìn)制數(shù)字均為“1”時(shí)，此代表相對(duì)應(yīng)的存儲(chǔ)器單元具有電荷準(zhǔn)位L0、L3、L4或L7，且MSB=1的可靠度很高。當(dāng)一個(gè)位序列中所有的二進(jìn)制數(shù)字均為“0”時(shí)，此代表相對(duì)應(yīng)的存儲(chǔ)器單元具有電荷準(zhǔn)位L1、L2、L5或L6，且MSB=0的可靠度很高。然而，當(dāng)一個(gè)位序列具有不同的二進(jìn)制數(shù)字“0”與“1”混雜其中時(shí)，此代表相對(duì)應(yīng)的存儲(chǔ)器單元具有電荷準(zhǔn)位LOL7的其中之一，由于相對(duì)應(yīng)存儲(chǔ)器單元的臨界電壓是介于VMSBl-3D與VMSBl+3D之間、介于VMSB2-3D與VMSB2+3D之間、介于VMSB3-3D與VMSB3+3D之間或者介于VMSB4-3D與VMSB4+3D之間，MSB=1/MSB=0的可靠度便會(huì)由于錯(cuò)誤率較高而較低。因此，多個(gè)位序列(其中每一位序列具有二進(jìn)制數(shù)字組合BS2BS7的其中之一)應(yīng)該要被監(jiān)控以追蹤初始臨界電壓VMSBlVMSB4附近的臨界電壓分布變動(dòng)(即電荷準(zhǔn)位LO與Ll之間的臨界電壓分布變動(dòng)，電荷準(zhǔn)位L2與L3之間的臨界電壓分布變動(dòng)，電荷準(zhǔn)位L4與L5之間的臨界電壓分布變動(dòng)，以及電荷準(zhǔn)位L6與L7之間的臨界電壓分布變動(dòng))。同樣地，由于快閃存儲(chǔ)器102因應(yīng)7次讀取操作(每一讀取操作使用四個(gè)控制柵極電壓)僅會(huì)輸出一存儲(chǔ)器單元的一位序列，故需要分辨出由具有臨界電壓介于VMSB1-3D與VMSB1+3D之間的存儲(chǔ)器單元所產(chǎn)生的特定位序列、由具有臨界電壓介于VMSB2-3D與VMSB2+3D之間的存儲(chǔ)器單元所產(chǎn)生的特定位序列、由具有臨界電壓介于VMSB3-3D與VMSB3+3D之間的存儲(chǔ)器單元所產(chǎn)生的特定位序列以及由具有臨界電壓介于VMSB4-3D與VMSB4+3D之間的存儲(chǔ)器單元所產(chǎn)生的特定位序列。于一設(shè)計(jì)范例中，辨識(shí)單元115會(huì)另外參考一特定存儲(chǔ)器單元的已經(jīng)辨識(shí)出來的位元，以辨識(shí)出該特定存儲(chǔ)器單元的特定位序列。舉例來說，讀取存儲(chǔ)器單元M_0M_K的最低有效位元數(shù)據(jù)與中間有效位元的操作是在讀取存儲(chǔ)器單元M_0M_K的最高有效位元數(shù)據(jù)之前執(zhí)行，因此，于控制單元112控制快閃存儲(chǔ)器102輸出最高有效位元數(shù)據(jù)的軟位元(即軟信息數(shù)值)之前，存儲(chǔ)器單元M_0M_K的最低有效位元數(shù)據(jù)與中間有效位元均已事先得知，當(dāng)找到具有不同的二進(jìn)制數(shù)字混雜其中之一特定位序列時(shí)，辨識(shí)單元116便參照一特定存儲(chǔ)器單元(其輸出該特定位序列)的一最低有效位元與一中間有效位元，進(jìn)而辨識(shí)出該特定位序列是由具有臨界電壓介于VMSB1-3D與VMSB1+3D之間的特定存儲(chǔ)器單元所產(chǎn)生、具有臨界電壓介于VMSB2-3D與VMSB2+3D之間的特定存儲(chǔ)器單元所產(chǎn)生、具有臨界電壓介于VMSB3-3D與VMSB3+3D之間的特定存儲(chǔ)器單元所產(chǎn)生或者是具有臨界電壓介于VCSB4-3D與VCSB4+3D之間的特定存儲(chǔ)器單元所產(chǎn)生。如上所述，決定單元114是用來依據(jù)至少該特定位序列來決定出該至少一特定存儲(chǔ)器單元的一更新后的位序列。舉例來說，決定單元114通過將該特定位序列映射至該更新后的位序列，來決定出該至少一特定存儲(chǔ)器單元的該更新后的位序列。于此設(shè)計(jì)范例中，由存儲(chǔ)器物理頁P(yáng)_0所產(chǎn)生的位序列BS_0BS_K也會(huì)暫存于儲(chǔ)存裝置108之中，當(dāng)錯(cuò)誤更正改正器122指示出位序列BS_0BS_M包含無法更正的錯(cuò)誤位元時(shí)，辨識(shí)單元116便會(huì)運(yùn)作以監(jiān)控位序列BS_0BS_M并辨識(shí)出具有不同的二進(jìn)制數(shù)字“0”與“1”混雜其中的每一特定位序列(即具有二進(jìn)制數(shù)字組合BS2、BS3、BS4、BS5、BS6或BS7的每一特定位序列)，進(jìn)一步來說，通過存儲(chǔ)器單元M_0M_K的已經(jīng)辨識(shí)出來的位元(例如最低有效位元與中間有效位元)的輔助，辨識(shí)單元116便可區(qū)別出由具有臨界電壓介于VMSB1-3D與VMSB1+3D之間的存儲(chǔ)器單元所產(chǎn)生的特定位序列、由具有臨界電壓介于VMSB2-3D與VMSB2+3D之間的存儲(chǔ)器單元所產(chǎn)生的特定位序列、由具有臨界電壓介于VMSB3-3D與VMSB3+3D之間的存儲(chǔ)器單元所產(chǎn)生的特定位序列以及由具有臨界電壓介于VMSB4-3D與VMSB4+3D之間的存儲(chǔ)器單元所產(chǎn)生的特定位序列。接著，決定單元114會(huì)根據(jù)由計(jì)數(shù)所辨識(shí)出來的具有臨界電壓介于VMSB1-3D與VMSB1+3D之間的存儲(chǔ)器單元所產(chǎn)生的特定位序列而得到的一第一直方圖來決定出一第一映射規(guī)則，根據(jù)由計(jì)數(shù)所辨識(shí)出來的具有臨界電壓介于VMSB2-3D與VMSB2+3D之間的存儲(chǔ)器單元所產(chǎn)生的特定位序列而得到的一第二直方圖來決定出一第二映射規(guī)則，根據(jù)由計(jì)數(shù)所辨識(shí)出來的具有臨界電壓介于VMSB3-3D與VMSB3+3D之間的存儲(chǔ)器單元所產(chǎn)生的特定位序列而得到的一第三直方圖來決定出一第三映射規(guī)則，以及另根據(jù)由計(jì)數(shù)所辨識(shí)出來的具有臨界電壓介于VMSB4-3D與VMSB4+3D之間的存儲(chǔ)器單元所產(chǎn)生的特定位序列而得到的一第四直方圖來決定出一第四映射規(guī)則。由于本領(lǐng)域的技術(shù)人員于閱讀上述有關(guān)于從存儲(chǔ)器單元中讀取出中間有效位元數(shù)據(jù)的操作細(xì)節(jié)的段落之后應(yīng)可輕易地了解從存儲(chǔ)器單元中讀取出最高有效位元數(shù)據(jù)的操作細(xì)節(jié)，故進(jìn)一步的說明便在此省略以求簡潔。簡而言之，假若每一讀取操作采用一個(gè)以上的控制柵極電壓(例如四個(gè)控制柵極電壓)給每一存儲(chǔ)器單元的控制柵極，且一讀取操作所使用的多個(gè)控制柵極電壓不同于另一讀取操作所使用的多個(gè)控制柵極電壓，則辨識(shí)單元116是用以根據(jù)特定存儲(chǔ)器單元(其輸出特定位序列)的每一個(gè)已經(jīng)辨識(shí)出來的位元，來辨識(shí)出具有不同二進(jìn)制數(shù)字混雜其中的任一特定位序列，以及決定單元114是用以依據(jù)辨識(shí)單元116所辨識(shí)出來的特定位序列來決定出更新后的位序列。于一設(shè)計(jì)范例中，決定單元114通過執(zhí)行一映射操作給特定位序列來決定出更新后的位序列，而于另一設(shè)計(jì)范例中，決定單元114決定多個(gè)新的初始控制柵極電壓，并且控制單元112會(huì)參照該多個(gè)新的初始控制柵極電壓來控制快閃存儲(chǔ)器102輸出具有更新后的特定位序列的多個(gè)位序列。如上所述，當(dāng)讀取存儲(chǔ)器單元所儲(chǔ)存的中間有效位元數(shù)據(jù)的軟信息時(shí)，存儲(chǔ)器單元的最低有效位元會(huì)被辨識(shí)單元116所使用來區(qū)別出由具有臨界電壓介于VCSB1-3D與VCSB1+3D之間的存儲(chǔ)器單元所產(chǎn)生的特定位序列以及由具有臨界電壓介于VCSB2-3D與VCSB2+3D之間的存儲(chǔ)器單元所產(chǎn)生的特定位序列，因此，讀取最低有效位元數(shù)據(jù)的軟信息的步驟便需要于讀取中間有效位元數(shù)據(jù)的軟信息的步驟之前執(zhí)行。然而，于另一設(shè)計(jì)變化中，辨識(shí)單元116也可在不參考存儲(chǔ)器單元的已經(jīng)辨識(shí)出來的位元(例如最低有效位元)的情形之下，區(qū)別出不同的特定位序列。請(qǐng)參閱圖8，其為從快閃存儲(chǔ)器102的一存儲(chǔ)器單元中讀取一軟位元(即軟信息數(shù)值)的另一中間有效位元讀取操作的示意圖。依據(jù)圖2與圖3所示的臨界電壓分布的范例，具有電荷準(zhǔn)位L0、L1、L6與L7中的任一種電荷準(zhǔn)位的存儲(chǔ)器單元會(huì)儲(chǔ)存CSB=1，以及具有電荷準(zhǔn)位L2L5中的任一種電荷準(zhǔn)位的存儲(chǔ)器單元?jiǎng)t會(huì)儲(chǔ)存CSB=0，于本實(shí)施例中，控制單元112決定兩個(gè)初始控制柵極電壓VCSBl、VCSB2與一電壓間距D，如圖8的附圖(A)所示，控制單元112控制快閃存儲(chǔ)器102執(zhí)行7次第一讀取操作給存儲(chǔ)器單元M_0M_K中的每一存儲(chǔ)器單元，其中快閃存儲(chǔ)器102會(huì)根據(jù)電壓調(diào)整次序OD1來逐一地將控制柵極電壓VG_0分別設(shè)定為VCSB1、VCSB1+D、VCSB1-D、VCSB1+2D、VCSB1-2D、VCSB1+3D以及VCSB1-3D，并根據(jù)不同于電壓調(diào)整次序ODl的電壓調(diào)整次序0D2來逐一地將控制柵極電壓VG_0分別設(shè)定為VCSB2、VCSB2-D、VCSB2+D、VCSB2-2D、VCSB2+2D、VCSB2-3D以及VCSB2+3D。假若儲(chǔ)存于一存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷會(huì)使得該存儲(chǔ)器單元因?yàn)榕R界電壓介于VCSBl與VCSBl-D之間而儲(chǔ)存一個(gè)微弱“1”(weak“1”)，則從該存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有二進(jìn)制數(shù)字組合BS4(即1101010)；另一方面，假若儲(chǔ)存于一存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷會(huì)使得該存儲(chǔ)器單元因?yàn)榕R界電壓介于VCSB2與VCSB2+D之間而儲(chǔ)存一個(gè)微弱“1”，則從該存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有相同的二進(jìn)制數(shù)字組合BS4(即1101010)。如圖8的附圖(B)所示，控制單元112可控制快閃存儲(chǔ)器102來執(zhí)行7次第二讀取操作給存儲(chǔ)器單元M_0M_K中的每一存儲(chǔ)器單元，其中快閃存儲(chǔ)器102會(huì)根據(jù)電壓調(diào)整次序ODl來逐一地將控制柵極電壓VG_0分別設(shè)定為VCSBl、VCSBl+D,VCSBl-D,VCSB1+2D、VCSB1-2D、VCSB1+3D以及VCSB1-3D，并根據(jù)相同的電壓調(diào)整次序ODl來逐一地將控制柵極電壓VG_0分別設(shè)定為VCSB2、VCSB2+D、VCSB2-D、VCSB2+2D、VCSB2-2D、VCSB2+3D以及VCSB2-3D。假若儲(chǔ)存于一存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷會(huì)使得該存儲(chǔ)器單元因?yàn)榕R界電壓介于VCSBl與VCSBl-D之間而儲(chǔ)存一個(gè)微弱“1”，則從該存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有二進(jìn)制數(shù)字組合BS4(即1101010)；然而，若儲(chǔ)存于一存儲(chǔ)器單元的浮動(dòng)?xùn)艠O的電荷會(huì)使得該存儲(chǔ)器單元因?yàn)榕R界電壓介于VCSB2與VCSB2+D之間而儲(chǔ)存一個(gè)微弱“1”，則從該存儲(chǔ)器單元所讀取出來的位序列將會(huì)具有不同的二進(jìn)制數(shù)字組合BS4’(即1010101)。所以，當(dāng)采用基于不同電壓調(diào)整次序(例如ODl與0擬)所設(shè)定的控制柵極電壓的第一讀取操作所產(chǎn)生的一第一位序列相同于采用基于同一電壓調(diào)整次序(例如0D1)所設(shè)定的控制柵極電壓的第二讀取操作所產(chǎn)生的一第二位序列時(shí)，辨識(shí)單元116便得知第一位序列/第二位序列是由具有臨界電壓介于VCSB1-3D與VCSB1+3D之間的存儲(chǔ)器單元所產(chǎn)生。另一方面，當(dāng)采用基于不同電壓調(diào)整次序(例如ODl與0擬)所設(shè)定的控制柵極電壓的第一讀取操作所產(chǎn)生的一第一位序列不同于采用基于同一電壓調(diào)整次序(例如0D1)所設(shè)定的控制柵極電壓的第二讀取操作所產(chǎn)生的一第二位序列時(shí)，辨識(shí)單元116便得知第一位序列/第二位序列是由具有臨界電壓介于VCSB2-3D與VCSB2+3D之間的存儲(chǔ)器單元所產(chǎn)生。簡而言之，控制邏輯電路106的控制單元112會(huì)控制快閃存儲(chǔ)器102來執(zhí)行多次讀取操作于一存儲(chǔ)器物理頁的多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元，以得到該多個(gè)存儲(chǔ)器單元的相對(duì)應(yīng)的多個(gè)軟位元，其中該多次讀取操作包含多個(gè)第一讀取操作與多個(gè)第二讀取操作，且每一第一讀取操作與每一第二讀取操作均使用兩個(gè)控制柵極電壓給每一存儲(chǔ)器單元的控制柵極。該多個(gè)第一讀取操作中的一第一讀取操作所使用的兩個(gè)控制柵極電壓會(huì)不同于該多個(gè)第一讀取操作中的另一第一讀取操作所使用的兩個(gè)控制柵極電壓，該多個(gè)第一讀取操作中的每一第一讀取操作所使用的兩個(gè)控制柵極電壓中的一個(gè)控制柵極電壓是依據(jù)一第一電壓調(diào)整次序來加以設(shè)定，以及該多個(gè)第一讀取操作中的每一第一讀取操作所使用的兩個(gè)控制柵極電壓中的另一個(gè)控制柵極電壓則是依據(jù)不同于該第一電壓調(diào)整次序的一第二電壓調(diào)整次序來加以設(shè)定；此外，該多個(gè)第二讀取操作中的每一第二讀取操作所使用的兩個(gè)控制柵極電壓中的一個(gè)控制柵極電壓是依據(jù)該第一電壓調(diào)整次序來加以設(shè)定，以及該多個(gè)第二讀取操作中的每一第二讀取操作所使用的兩個(gè)控制柵極電壓中的另一個(gè)控制柵極電壓也是依據(jù)該第一電壓調(diào)整次序來加以設(shè)定。控制邏輯電路106中的辨識(shí)單元116會(huì)通過參照由該多個(gè)第一讀取操作從一特定存儲(chǔ)器單元所讀取出來的一第一位序列以及由該多個(gè)第二讀取操作從該特定存儲(chǔ)器單元所讀取出來的一第二位序列，以辨識(shí)出具有不同二進(jìn)制數(shù)字混雜其中之一特定位序列。于多個(gè)特定位序列(每一特定位序列均具有不同的二進(jìn)制數(shù)字混雜其中)正確地被辨識(shí)單元116所分類之后，決定單元114便可采用上述程序來正確地決定出更新后的位序列。圖8的附圖(A)所顯示的讀取操作可簡單歸納如下。為了執(zhí)行電壓調(diào)整次序ODl所要求的多次讀取操作，快閃存儲(chǔ)器102—開始會(huì)使用VCSBl來讀取存儲(chǔ)器單元M_0M_K，之后，快閃存儲(chǔ)器102使用VCSB1+D來讀取存儲(chǔ)器單元M_0M_K以執(zhí)行電壓調(diào)整次序ODl所要求的另一讀取操作，接著，快閃存儲(chǔ)器102使用VCSBl-D來讀取存儲(chǔ)器單元M_0M_K以執(zhí)行電壓調(diào)整次序ODl所要求的再另一讀取操作。此外，為了執(zhí)行電壓調(diào)整次序0D2所要求的多次讀取操作，快閃存儲(chǔ)器102—開始會(huì)使用VCSB2來讀取存儲(chǔ)器單元M_0M_K，之后，快閃存儲(chǔ)器102使用VCSB2-D來讀取存儲(chǔ)器單元M_0M_K以執(zhí)行電壓調(diào)整次序0D2所要求的另一讀取操作，接著，快閃存儲(chǔ)器102使用VCSB2+D來讀取存儲(chǔ)器單元M_0M_K以執(zhí)行電壓調(diào)整次序0D2所要求的再另一讀取操作。請(qǐng)注意，電壓調(diào)整次序ODl不同于電壓調(diào)整次序0D2，然而，由圖中可清楚得知，電壓調(diào)整次序ODl與電壓調(diào)整次序0D2均會(huì)使得個(gè)別的初始控制柵極電壓VCSBl與VCSB2先朝向CSB=0(S卩，代表特定位元具有第一二進(jìn)制數(shù)字的一鄰近的電荷準(zhǔn)位)平移，接著再朝向CSB=1(即，代表特定位元具有第二二進(jìn)制數(shù)字的另一鄰近的電荷準(zhǔn)位)平移。在這兩個(gè)微弱“1”的例子中，存儲(chǔ)器控制器104均會(huì)接收到相同的位序列(即1101010)，因此，存儲(chǔ)器控制器104并無法通過所接收的位序列來區(qū)分出這兩個(gè)微弱“1”的例子。圖8的附圖(B)所顯示的讀取操作可簡單歸納如下。控制柵極電壓的平移方向會(huì)稍微不同于上述的運(yùn)作。為了執(zhí)行電壓調(diào)整次序ODl所要求的多次讀取操作，快閃存儲(chǔ)器102一開始會(huì)使用VCSBl來讀取存儲(chǔ)器單元M_0M_K，之后，快閃存儲(chǔ)器102使用VCSB1+D來讀取存儲(chǔ)器單元M_0M_K以執(zhí)行電壓調(diào)整次序ODl所要求的另一讀取操作，接著，快閃存儲(chǔ)器102使用VCSBl-D來讀取存儲(chǔ)器單元M_0M_K以執(zhí)行電壓調(diào)整次序ODl所要求的再另一讀取操作。此外，為了執(zhí)行另一個(gè)電壓調(diào)整次序ODl所要求的多次讀取操作，快閃存儲(chǔ)器102—開始會(huì)使用VCSB2來讀取存儲(chǔ)器單元M_0M_K，之后，快閃存儲(chǔ)器102使用VCSB2+D來讀取存儲(chǔ)器單元M_0M_K以執(zhí)行電壓調(diào)整次序0D2所要求的另一讀取操作，接著，快閃存儲(chǔ)器102使用VCSB2-D來讀取存儲(chǔ)器單元M_0M_K以執(zhí)行電壓調(diào)整次序0D2所要求的再另一讀取操作。請(qǐng)注意，相同的電壓調(diào)整次序ODl會(huì)被使用，然而，由圖中可清楚得知，一電壓調(diào)整次序ODl會(huì)使得初始控制柵極電壓VCSBl先朝向CSB=0(即，代表特定位元具有第一二進(jìn)制數(shù)字的一鄰近的電荷準(zhǔn)位)平移，接著再朝向CSB=1(即，代表特定位元具有第二二進(jìn)制數(shù)字的另一鄰近的電荷準(zhǔn)位)平移，而另一電壓調(diào)整次序ODl則會(huì)使得初始控制柵極電壓VCSB2先朝向CSB=1(即，代表特定位元具有第二二進(jìn)制數(shù)字的一鄰近的電荷準(zhǔn)位)平移，接著再朝向CSB=0(即，代表特定位元具有第一二進(jìn)制數(shù)字的另一鄰近的電荷準(zhǔn)位)平移。在這兩個(gè)微弱“1”的例子中，存儲(chǔ)器控制器104會(huì)接收到不同的位序列(即1101010與1010101)，因此，通過電壓調(diào)整次序的適當(dāng)設(shè)定，存儲(chǔ)器控制器104便可通過所接收的位序列來區(qū)分出這兩個(gè)微弱“1”的例子，換言之，存儲(chǔ)器控制器104便可在無需參考其它輔助信息(例如最低有效位元數(shù)據(jù))的情形之下，正確區(qū)分出這兩個(gè)微弱“1”的例子。請(qǐng)參閱圖9，其為本發(fā)明存儲(chǔ)器系統(tǒng)的第二實(shí)施例的示意圖。存儲(chǔ)器系統(tǒng)900包含一存儲(chǔ)器控制器904以及上述的快閃存儲(chǔ)器102(例如NAND型快閃存儲(chǔ)器)。為了讀取目標(biāo)存儲(chǔ)器物理頁P(yáng)_0中存儲(chǔ)器單元M_0MJ(所儲(chǔ)存的數(shù)據(jù)，控制柵極電壓VG_0該要被適當(dāng)?shù)卦O(shè)定。于本實(shí)施例中，多個(gè)存儲(chǔ)器單元103中的每一存儲(chǔ)器單元是用以儲(chǔ)存3個(gè)位元，其包含有一最低有效位元、一中間有效位元以及一最高有效位元，因此，存儲(chǔ)器控制器904會(huì)決定7個(gè)控制柵極電壓VLSB、VCSB1、VCSB2、VMSB1、VMSB2、VMSB3與VMSB4，并控制快閃存儲(chǔ)器102來根據(jù)這些設(shè)定的控制柵極電壓以執(zhí)行讀取操作。由于快閃存儲(chǔ)器102中所執(zhí)行的讀取操作的細(xì)節(jié)已于上詳述，故進(jìn)一步的細(xì)節(jié)便在此省略以求簡潔。存儲(chǔ)器控制器904用以控制快閃存儲(chǔ)器102的存取(讀取/寫入)，于本實(shí)施例中，存儲(chǔ)器控制器904包含有(但不局限于)一控制邏輯電路906、一接收電路908以及一錯(cuò)誤更正電路910，其中控制邏輯電路906包含一控制單元912、一計(jì)數(shù)單元914以及一比較單元916，接收電路908包含一儲(chǔ)存裝置(例如一存儲(chǔ)器裝置)918，以及錯(cuò)誤更正電路910包含一錯(cuò)誤更正檢測器920與一錯(cuò)誤更正改正器922。請(qǐng)注意，為了簡潔起見，僅有跟本發(fā)明技術(shù)特征有關(guān)的元件會(huì)被顯示于圖9，即，存儲(chǔ)器控制器904也可包含額外的元件來支援其他功能。如上所述，快閃存儲(chǔ)器102中存儲(chǔ)器單元103的臨界電壓分布可能會(huì)因?yàn)橐恍┮蛩?例如讀取干擾、寫入/程序化干擾及/或保持干擾)而產(chǎn)生改變，而如本領(lǐng)域的技術(shù)人員所周知，一存儲(chǔ)器物理頁中一部份的存儲(chǔ)器單元103是用來儲(chǔ)存錯(cuò)誤更正信息(例如錯(cuò)誤更正碼)，因此，錯(cuò)誤更正電路910便會(huì)針對(duì)一存儲(chǔ)器物理頁所讀取出來的讀出信息(即碼字)進(jìn)行錯(cuò)誤更正的操作，更進(jìn)一步來說，錯(cuò)誤更正檢測器120會(huì)檢查讀出信息的正確性，以借此檢測所檢查的讀出信息中錯(cuò)誤位元的存在，當(dāng)被錯(cuò)誤更正檢測器120告知之后，錯(cuò)誤更正改正器922會(huì)更正所檢查的讀出信息中找到的錯(cuò)誤位元，然而，當(dāng)讀出信息中存在的錯(cuò)誤位元的數(shù)量超出錯(cuò)誤更正改正器922有能力更正的錯(cuò)誤位元的最大數(shù)量時(shí)，錯(cuò)誤更正改正器922會(huì)指示出讀出信息具有無法更正的錯(cuò)誤位元，因此，控制邏輯電路906便會(huì)使能臨界電壓分布追蹤機(jī)制，以決定出可以通過錯(cuò)誤更正電路910所執(zhí)行的錯(cuò)誤更正同位元檢查的讀出信息。進(jìn)一步的細(xì)節(jié)將于下詳述。于本實(shí)施例中，錯(cuò)誤更正電路910可以是一BCH(Bose-Chaudhuri-Hocquenghem)解碼器?？刂七壿嬰娐?10是用來控制快閃存儲(chǔ)器102執(zhí)行多次讀取操作給目標(biāo)存儲(chǔ)器物理頁P(yáng)_0的存儲(chǔ)器單元M_0M_K中的每一存儲(chǔ)器單元，并依據(jù)位序列BS_0BS_K的二進(jìn)制數(shù)字分布特性來決定出存儲(chǔ)器單元M_0M_K的讀出信息。該多次讀取操作至少包含一第一讀取操作、一第二讀取操作與一第三讀取操作，用來決定出用以找出較佳控制柵極電壓的控制柵極電壓平移方向。請(qǐng)同時(shí)參閱圖10與圖11。圖10為本發(fā)明施加于用以讀取最低有效位元數(shù)據(jù)的控制柵極電壓的調(diào)整操作的第一實(shí)施例的示意圖，以及圖11為本發(fā)明決定控制柵極電壓的平移方向以找出用以讀取最低有效位元數(shù)據(jù)的較佳控制柵極電壓的操作的第一實(shí)施例的示意圖。由于臨界電壓分布的改變，一些存儲(chǔ)器單元(每一存儲(chǔ)器單元原本經(jīng)由程序化而具有電荷準(zhǔn)位L3來儲(chǔ)存LSB=1)的臨界電壓分布于電壓范圍V5V9，以及一些存儲(chǔ)器單元(每一存儲(chǔ)器單元原本經(jīng)由程序化而具有電荷準(zhǔn)位L4來儲(chǔ)存LSB=0)的臨界電壓分布于電壓范圍VlV5。為了讓目標(biāo)存儲(chǔ)器物理頁P(yáng)_0的讀出信息中具有最少的錯(cuò)誤位元，讀取最低有效位元數(shù)據(jù)的控制柵極電壓應(yīng)該較佳地設(shè)定為圖10所示的V5(即圖3所示的VT_4’)。當(dāng)初始控制電壓VLSB被控制單元912設(shè)定為V7以及快閃存儲(chǔ)器102根據(jù)初始控制電壓VLSB而執(zhí)行第一讀取操作給存儲(chǔ)器單元M_0M_K，讀出信息(即由位序列BS_0BS_K的第一個(gè)位元所構(gòu)成的一第一碼字CW_1)中所存在的錯(cuò)誤位元的數(shù)量超出了錯(cuò)誤更正電路910有辦法更正的錯(cuò)誤位元的最大數(shù)量，因此，臨界電壓分布追蹤機(jī)制便隨之被使能。接著，控制單元912會(huì)將第一讀取操作所使用的初始控制柵極電壓VLSB更新為V6(V6低于V7)，然后根據(jù)更新后的初始控制柵極電壓VLSB’來控制快閃存儲(chǔ)器執(zhí)行一第二讀取操作給存儲(chǔ)器單元M_0M_K，因此，接收電路908便會(huì)接收到由位序列BS_0BS_K的第二個(gè)位元所構(gòu)成的一第二碼字CW_2。請(qǐng)注意，第一碼字CW_1會(huì)暫存于儲(chǔ)存裝置918，以及在被第二碼字CW_2的輸入位元所覆寫之前，暫存于儲(chǔ)存裝置918的第一碼字CW_1的多個(gè)位元會(huì)逐一地傳送至比較單元916。比較單元916是用來比較第一碼字CW_1的多個(gè)位元(即位序列BS_0BS_K的多個(gè)第一位元)以及第二碼字CW_2的多個(gè)位元(即位序列BS_0BS_K的多個(gè)第二位元)。比較結(jié)果將會(huì)指示哪一個(gè)位元位置因?yàn)閺牡谝欢M(jìn)制數(shù)字(例如“1”)轉(zhuǎn)換至第二二進(jìn)制數(shù)字(“0”)而具有一第一種位元反轉(zhuǎn)(firstbitflipping)。計(jì)數(shù)單元914耦接至比較單元916與控制單元912，并用以計(jì)數(shù)第一碼字CW_1與第二碼字CW_2中發(fā)生第一種位元反轉(zhuǎn)的個(gè)數(shù)，即，計(jì)數(shù)單元914會(huì)計(jì)數(shù)位序列BS_0BS_K中多個(gè)第一位元與多個(gè)第二位元之間發(fā)生第一種位元反轉(zhuǎn)的個(gè)數(shù)，以產(chǎn)生一第一計(jì)數(shù)值Ni，其中一個(gè)第一種位元反轉(zhuǎn)是在一位序列的第一位元與第二位元分別具有第一二進(jìn)制數(shù)字(例如“1”)與第二二進(jìn)制數(shù)字(“0”)時(shí)會(huì)發(fā)生。接著，控制單元912將第二讀取操作所使用的目前的控制柵極電壓VLSB’更新為V8(V8高于V7)，然后根據(jù)更新后的初始控制柵極電壓VLSB”來控制快閃存儲(chǔ)器執(zhí)行一第三讀取操作給存儲(chǔ)器單元M_0M_K，因此，接收電路908便會(huì)接收到由位序列BS_0BS_K的第三個(gè)位元所構(gòu)成的一第三碼字CW_3。請(qǐng)注意，原本暫存于儲(chǔ)存裝置918的第一碼字CW_1會(huì)被第二碼字CW_2所覆寫，以及在被第三碼字CW_3的輸入位元所覆寫之前，暫存于儲(chǔ)存裝置918的第二碼字CW_2的多個(gè)位元會(huì)逐一地傳送至比較單元916。比較單元916另用來比較第二碼字CW_2的多個(gè)位元(即位序列BS_0BS_K的多個(gè)第二位元)以及第三碼字Cff_3的多個(gè)位元(即位序列BS_0BS_K的多個(gè)第三位元)。比較結(jié)果將會(huì)指示哪一個(gè)位元位置因?yàn)閺牡诙M(jìn)制數(shù)字(例如“0”)轉(zhuǎn)換至第一二進(jìn)制數(shù)字(“1”)而具有一第二種位元反轉(zhuǎn)。計(jì)數(shù)單元914另用以計(jì)數(shù)第二碼字CW_2與第三碼字CW_3中發(fā)生第二種位元反轉(zhuǎn)的個(gè)數(shù)，即，計(jì)數(shù)單元914會(huì)計(jì)數(shù)位序列BS_0BS_K中多個(gè)第二位元與多個(gè)第三位元之間發(fā)生第二種位元反轉(zhuǎn)的個(gè)數(shù)，以產(chǎn)生一第二計(jì)數(shù)值N2，其中一個(gè)第二種位元反轉(zhuǎn)是在一位序列的第二位元與第三位元分別具有第二二進(jìn)制數(shù)字(例如“0”)與第一二進(jìn)制數(shù)字(“1”)時(shí)會(huì)發(fā)生。于接收到計(jì)數(shù)單元914所產(chǎn)生的第一計(jì)數(shù)值m與第二計(jì)數(shù)值N2之后，控制單元912便通過參考第一計(jì)數(shù)值m與第二計(jì)數(shù)值N2來決定出可以通過錯(cuò)誤更正同位元檢查的讀出信息。舉例來說，控制單元912依據(jù)第一計(jì)數(shù)值m與第二計(jì)數(shù)值N2來決定一控制柵極電壓的平移方向DS，更進(jìn)一步來說，由圖10可以得知，第一計(jì)數(shù)值m是代表因?yàn)閷⒖刂茤艠O電壓由V7平移至V6而最新辨識(shí)出來的“0”的總個(gè)數(shù)，以及第二計(jì)數(shù)值N2是代表因?yàn)閷⒖刂茤艠O電壓由V6平移至V8而最新辨識(shí)出來的“1”的總個(gè)數(shù)，因此，(N2-N1)的數(shù)值便代表控制柵極電壓由V7平移至V8所實(shí)際造成的“1”的總個(gè)數(shù)，于本實(shí)施例中，(N2-N1)大于Ni，這表示對(duì)應(yīng)至電荷準(zhǔn)位L3與L4的臨界電壓分布的局部最小值會(huì)落于初始控制柵極電壓VLSB的左邊，而基于此一觀察，控制單元912便會(huì)決定出平移方向DS。于平移方向DS決定出來之后，控制邏輯電路912會(huì)依據(jù)平移方向DS來決定出一個(gè)新的控制柵極電壓，當(dāng)通過施加新的控制柵極電壓給目標(biāo)存儲(chǔ)器物理頁p_0的存儲(chǔ)器單元M_0MJ(中的每一存儲(chǔ)器單元而得到的讀出信息(即新的碼字)通過了錯(cuò)誤更正同位元檢查，這表示錯(cuò)誤更正電路110所處理的碼字將不具有任何錯(cuò)誤位元。由于最低有效位元數(shù)據(jù)成功地由控制單元912(其會(huì)依據(jù)平移方向DS來更新控制柵極電壓)所決定，控制單元912便會(huì)將目前所使用的控制柵極電壓紀(jì)錄為存儲(chǔ)器物理頁P(yáng)_0的下一次最低有效位元讀取操作所要使用的初始控制柵極電壓。然而，當(dāng)通過施加新的控制柵極電壓給目標(biāo)存儲(chǔ)器物理頁P(yáng)_0的存儲(chǔ)器單元M_0M_K中的每一存儲(chǔ)器單元而得到的讀出信息(即新的碼字)仍無法通過錯(cuò)誤更正同位元檢查時(shí)，此表示錯(cuò)誤更正電路110所處理的碼字仍具有無法更正的錯(cuò)誤位元，因此控制邏輯電路912將依據(jù)平移方向DS來決定另一控制柵極電壓。依據(jù)平移方向DS來更新控制柵極電壓的操作將會(huì)不斷地執(zhí)行，直到碼字不具有任何錯(cuò)誤位元或者碼字中存在的所有錯(cuò)誤位元均是可以被更正的。請(qǐng)注意，錯(cuò)誤更正電路(例如BCH解碼器)100具有錯(cuò)誤更正的能力，因此，控制單元912并不一定要根據(jù)平移方向DS來將控制柵極電壓準(zhǔn)確地平移至最佳值V5。于上述的實(shí)施例中，控制單元912控制快閃存儲(chǔ)器102來依序地執(zhí)行第一讀取操作(其使用初始控制柵極電壓VLSB)、第二讀取操作(其使用較低的控制柵極電壓VLSB’)以及第三讀取操作(其使用較高的控制柵極電壓VLSB”)，因此，初始控制柵極電壓VLSB、較低的控制柵極電壓VLSB’與較高的控制柵極電壓VLSB”會(huì)依序地施加于存儲(chǔ)器單元M_0M_K中每一存儲(chǔ)器單元的控制柵極，然而，此僅用來作為范例說明，而非用以作為本發(fā)明的限制。請(qǐng)同時(shí)參閱圖12與圖13。圖12為本發(fā)明施加于用以讀取最低有效位元數(shù)據(jù)的控制柵極電壓的調(diào)整操作的第二實(shí)施例的示意圖，以及圖13為本發(fā)明決定控制柵極電壓的平移方向以找出用以讀取最低有效位元數(shù)據(jù)的較佳控制柵極電壓的操作的第二實(shí)施例的示意圖。圖12所示的控制柵極電壓調(diào)整與圖10所示的控制柵極電壓調(diào)整之間的主要不同之處在于控制單元912控制快閃存儲(chǔ)器102來依序地執(zhí)行第一讀取操作(其使用初始控制柵極電壓VLSB)、第二讀取操作(其使用較高的控制柵極電壓VLSB”)以及第三讀取操作(其使用較低的控制柵極電壓VLSB’)，因此，初始控制柵極電壓VLSB、較高的控制柵極電壓VLSB”與較低的控制柵極電壓VLSB’會(huì)依序地施加于存儲(chǔ)器單元M_0M_K中每一存儲(chǔ)器單元的控制柵極。同樣地，當(dāng)初始控制電壓VLSB被控制單元912設(shè)定為V7以及快閃存儲(chǔ)器102根據(jù)初始控制電壓VLSB而執(zhí)行第一讀取操作給存儲(chǔ)器單元M_0M_K，讀出信息(即由位序列BS_0BS_K的第一個(gè)位元所構(gòu)成的一第一碼字CW_1)中所存在的錯(cuò)誤位元的數(shù)量超出了錯(cuò)誤更正電路910有辦法更正的錯(cuò)誤位元的最大數(shù)量，因此，臨界電壓分布追蹤機(jī)制便隨之被使能。接著，控制單元912會(huì)將第一讀取操作所使用的初始控制柵極電壓VLSB更新為V8(V8高于V7)，然后根據(jù)更新后的初始控制柵極電壓VLSB”來控制快閃存儲(chǔ)器執(zhí)行一第二讀取操作給存儲(chǔ)器單元M_0M_K，因此，接收電路908便會(huì)接收到由位序列BS_0BS_K的第二個(gè)位元所構(gòu)成的一第二碼字CW_2’。比較單元916會(huì)比較第一碼字CW_1的多個(gè)位元(即位序列BS_0BS_K的多個(gè)第一位元)以及第二碼字CW_2’的多個(gè)位元(即位序列BS_0BS_K的多個(gè)第二位元)。比較結(jié)果將會(huì)指示哪一個(gè)位元位置因?yàn)榈谝欢M(jìn)制數(shù)字(例如“0”)轉(zhuǎn)換至第二二進(jìn)制數(shù)字(“1”)而具有第一種位元反轉(zhuǎn)。計(jì)數(shù)單元914會(huì)計(jì)數(shù)第一碼字cw_i與第二碼字CW_2’中發(fā)生第一種位元反轉(zhuǎn)的個(gè)數(shù)，以產(chǎn)生一第一計(jì)數(shù)值m’。接著，控制單元912將第二讀取操作所使用的目前的控制柵極電壓VLSB”更新為V6(V6低于V7)，然后根據(jù)更新后的初始控制柵極電壓VLSB’來控制快閃存儲(chǔ)器執(zhí)行一第三讀取操作給存儲(chǔ)器單元M_0M_K，因此，接收電路908便會(huì)接收到由位序列BS_0BS_K的第三個(gè)位元所構(gòu)成的一第三碼字CW_3’。比較單元916另會(huì)比較第二碼字CW_2’的多個(gè)位元(即位序列BS_0BS_K的多個(gè)第二位元)以及第三碼字CW_3’的多個(gè)位元(即位序列BS_0BS_K的多個(gè)第三位元)。比較結(jié)果將會(huì)指示哪一個(gè)位元位置因?yàn)榈诙M(jìn)制數(shù)字(例如“1”)轉(zhuǎn)換至第一二進(jìn)制數(shù)字(例如“0”)而具有第二種位元反轉(zhuǎn)。計(jì)數(shù)單元914另用以計(jì)數(shù)第二碼字CW_2’與第三碼字CW_3’中發(fā)生第二種位元反轉(zhuǎn)的個(gè)數(shù)，以產(chǎn)生一第二計(jì)數(shù)值N2，。由圖11與圖13可得知，ΝΓ=N2-N1以及附=N2，-Ni，，因此，于接收到計(jì)數(shù)單元914所產(chǎn)生的第一計(jì)數(shù)值W’與第二計(jì)數(shù)值N2’之后，控制單元912便決定對(duì)應(yīng)至電荷準(zhǔn)位L3與L4的臨界電壓分布的局部最小值會(huì)落于初始控制柵極電壓VLSB的左邊，同樣可達(dá)到?jīng)Q定出控制柵極電壓的平移方向DS的目的。找出用以讀取中間有效位元數(shù)據(jù)的最佳控制柵極電壓的操作將于下詳述。請(qǐng)參閱圖14，其為本發(fā)明施加于用以讀取中間有效位元數(shù)據(jù)的兩個(gè)控制柵極電壓中的一控制柵極電壓的調(diào)整操作的實(shí)施例的示意圖。如上所述，讀取目標(biāo)存儲(chǔ)器物理頁P(yáng)_0的存儲(chǔ)器單元M_0M_K的中間有效位元數(shù)據(jù)需要兩個(gè)控制柵極電壓VCSBl與VCSB2，當(dāng)存儲(chǔ)器物理頁P(yáng)_0的讀出信息無法通過錯(cuò)誤更正同位元檢查，這表示從存儲(chǔ)器單元M_0MJU賣取出來的中間有效位元具有無法更正的錯(cuò)誤位元，因此，臨界電壓分布追蹤機(jī)制會(huì)被使能以找出用以讀取中間有效位元數(shù)據(jù)的較佳控制柵極電壓。于本實(shí)施例中，控制柵極電壓VCSBl與VCSB2中的一控制柵極電壓不會(huì)被控制單元912所調(diào)整，而控制柵極電壓VCSBl與VCSB2中的另一控制柵極電壓則會(huì)被控制單元912所調(diào)整來找出控制柵極電壓的平移方向。如圖14所示，在控制柵極電壓VCSBl維持不變的條件之下，控制柵極電壓VCSB2會(huì)被控制單元912所更新來找出平移方向DS2。于一設(shè)計(jì)范例中，第一讀取操作(其使用初始控制柵極電壓VCSB^、第二讀取操作(其使用較低的控制柵極電壓VCSB2’)以及第三讀取操作(其使用較高的控制柵極電壓VCSB2”)會(huì)依序地執(zhí)行于存儲(chǔ)器單元M_0M_K中的每一存儲(chǔ)器單元；而于另一設(shè)計(jì)范例中，第一讀取操作(其使用初始控制柵極電壓VCSB^、第二讀取操作(其使用較高的控制柵極電壓VCSB2”)以及第三讀取操作(其使用較低的控制柵極電壓VCSB2’)會(huì)依序地執(zhí)行于存儲(chǔ)器單元M_0MJ(中的每一存儲(chǔ)器單元，同樣可達(dá)到?jīng)Q定出一個(gè)指向?qū)?yīng)至電荷準(zhǔn)位L5與L6的臨界電壓分布的區(qū)域最小值(即最佳控制柵極電壓VT_6’所在位置)的平移方向DS2。由于本領(lǐng)域的技術(shù)人員于閱讀上述針對(duì)找出用以讀取最低有效位元數(shù)據(jù)的更新后的控制柵極電壓的段落之后，應(yīng)可輕易地了解如何通過計(jì)數(shù)位序列BS_0BS_K中第一位元與第二位元之間的第一位元翻轉(zhuǎn)以及計(jì)數(shù)位序列BS_0BS_K中第二位元與第三位元之間的第二位元翻轉(zhuǎn)來決定出平移方向DS2，故進(jìn)一步的說明便在此省略以求簡潔。當(dāng)控制柵極電壓的最佳位置(即VT_6’)已經(jīng)通過平移方向DS2找到，然而，錯(cuò)誤更正改正器922指出使用最佳控制柵極電壓VT_6’與初始控制柵極電壓VCSBl所得到的讀出信息仍具有無法更正的錯(cuò)誤位元，則控制單元912會(huì)維持最佳控制柵極電壓VT_6’不變，并開始對(duì)初始控制柵極電壓VCSBl進(jìn)行更新以找出平移方向DS1。請(qǐng)參閱圖15，其為本發(fā)明施加于用以讀取中間有效位元數(shù)據(jù)的兩個(gè)控制柵極電壓中的另一控制柵極電壓的調(diào)整操作的實(shí)施例的示意圖。于一設(shè)計(jì)范例中，第一讀取操作(其使用初始控制柵極電壓VCSB1)、第二讀取操作(其使用較低的控制柵極電壓VCSB1’)以及第三讀取操作(其使用較高的控制柵極電壓VCSB1”)會(huì)依序地執(zhí)行于存儲(chǔ)器單元M_0M_K中的每一存儲(chǔ)器單元；而于另一設(shè)計(jì)范例中，第一讀取操作(其使用初始控制柵極電壓VCSB1)、第二讀取操作(其使用較高的控制柵極電壓VCSB1”)以及第三讀取操作(其使用較低的控制柵極電壓VCSB1’)會(huì)依序地執(zhí)行于存儲(chǔ)器單元M_0M_K中的每一存儲(chǔ)器單元，同樣可達(dá)到?jīng)Q定出一個(gè)指向?qū)?yīng)至電荷準(zhǔn)位Ll與L2的臨界電壓分布的區(qū)域最小值(即最佳控制柵極電壓VT_2’所在位置)的平移方向DS1。由于本領(lǐng)域的技術(shù)人員于閱讀上述針對(duì)找出用以讀取最低有效位元數(shù)據(jù)的更新后的控制柵極電壓的段落之后，應(yīng)可輕易地了解如何通過計(jì)數(shù)位序列BS_0BS_K中第一位元與第二位元之間的第一位元翻轉(zhuǎn)以及計(jì)數(shù)位序列BS_0BS_K中第二位元與第三位元之間的第二位元翻轉(zhuǎn)來決定出平移方向DS1，故進(jìn)一步的說明便在此省略以求簡潔。請(qǐng)注意，控制單元912會(huì)不斷地根據(jù)平移方向DSl來更新控制柵極電壓，直到錯(cuò)誤更正電路910指出讀出信息不具有任何錯(cuò)誤位元或者讀出信息所具有的錯(cuò)誤位元是可以被更正的。于圖14與圖15所示的上述范例中，控制柵極電壓VCSBl與VCSB2中的一控制柵極電壓不會(huì)被控制單元912所調(diào)整，而控制柵極電壓VCSBl與VCSB2中的另一控制柵極電壓則會(huì)被控制單元912所調(diào)整來找出一平移方向DS1/DS2，然而，于一設(shè)計(jì)變化中，平移方向DSl與平移方向DS2是可以同時(shí)被決定出來的。請(qǐng)一并參閱圖16與圖17。圖16為本發(fā)明施加于用以讀取中間有效位元數(shù)據(jù)的兩個(gè)控制柵極電壓的調(diào)整操作的實(shí)施例的示意圖。圖17為決定控制柵極電壓的平移方向以找出用以讀取中間有效位元數(shù)據(jù)的較佳控制柵極電壓的操作的實(shí)施例的示意圖。當(dāng)使用初始控制柵極電壓VCSBl與VCSB2所得到的存儲(chǔ)器物理頁P(yáng)_0的讀出信息無法通過錯(cuò)誤更正同位元檢查，這表示存儲(chǔ)器單元M_0M_K所讀取出來的中間有效位元包含無法更正的錯(cuò)誤位元，因此，臨界電壓分布追蹤機(jī)制便會(huì)被使能以找出用以讀取中間有效位元數(shù)據(jù)的較佳控制柵極電壓。通過指派給圖3所示的不同電荷準(zhǔn)位LOL7的位元的格雷碼(GrayCode)設(shè)計(jì)可清楚得知，多個(gè)控制柵極電壓中的一控制柵極電壓應(yīng)該要設(shè)定為對(duì)應(yīng)至電荷準(zhǔn)位Ll與L2所對(duì)應(yīng)的臨界電壓分布的區(qū)域最小值的一個(gè)較低電壓，以及該多個(gè)控制柵極電壓中的另一控制柵極電壓應(yīng)該要設(shè)定為對(duì)應(yīng)至電荷準(zhǔn)位L5與L6所對(duì)應(yīng)的臨界電壓分布的區(qū)域最小值的一個(gè)較高電壓。為了分辨出由平移較低的控制柵極電壓所造成的異動(dòng)的位元以及由平移較高的控制柵極電壓所造成的異動(dòng)的位元，用以讀取中間有效位元數(shù)據(jù)的控制柵極電壓的調(diào)整應(yīng)該基于指派給電荷準(zhǔn)位LOLl與L5L6的位元的格雷碼設(shè)計(jì)來適當(dāng)?shù)卦O(shè)定。于本實(shí)施例中，控制單元912控制快閃存儲(chǔ)器102來依序地執(zhí)行第一讀取操作(其使用兩個(gè)初始控制柵極電壓VCSBl與VCSB2)、第二讀取操作(其使用低于初始控制柵極電壓VCSBl的一控制柵極電壓VCSB1’與低于初始控制柵極電壓VCSB2的另一控制柵極電壓VCSB2’)以及第三讀取操作(其使用高于初始控制柵極電壓VCSBl的一控制柵極電壓VCSB1”與高于初始控制柵極電壓VCSB2的另一控制柵極電壓VCSB2”)。比較單元916會(huì)比較位序列BS_0BS_K的多個(gè)第一位元以及多個(gè)第二位元，其中由位序列BS_0BS_K的多個(gè)第一位元所構(gòu)成的一第一碼字CW_11是經(jīng)由第一讀取操作所得到，以及由位序列BS_0BS_K的多個(gè)第二位元所構(gòu)成的一第二碼字CW_21是經(jīng)由第二讀取操作所得到。比較結(jié)果將會(huì)指示哪一個(gè)位元位置因?yàn)榈谝欢M(jìn)制數(shù)字(例如“1”)轉(zhuǎn)換至第二二進(jìn)制數(shù)字(例如“0”)而具有一第一種位元反轉(zhuǎn)，并另會(huì)指示哪一個(gè)位元位置因?yàn)榈诙M(jìn)制數(shù)字(例如“0”)轉(zhuǎn)換至第一二進(jìn)制數(shù)字(例如“1”)而具有一第二種位元反轉(zhuǎn)。請(qǐng)注意，于本實(shí)施例中，第一種位元反轉(zhuǎn)是因?yàn)閷⒖刂茤艠O電壓由VCSBl平移至VCSB1’所造成，以及第二種位元反轉(zhuǎn)是因?yàn)閷⒖刂茤艠O電壓由VCSB2平移至VCSB2’所造成。計(jì)數(shù)單元914會(huì)計(jì)數(shù)第一碼字CW_11與第二碼字CW_21中發(fā)生第一種位元反轉(zhuǎn)的個(gè)數(shù)，并會(huì)計(jì)數(shù)第一碼字CW_11與第二碼字CW_21中發(fā)生第二種位元反轉(zhuǎn)的個(gè)數(shù)，即，計(jì)數(shù)單元914會(huì)計(jì)數(shù)位序列BS_0BS_K中多個(gè)第一位元與多個(gè)第二位元之間發(fā)生第一種位元反轉(zhuǎn)的個(gè)數(shù)，以產(chǎn)生一第一計(jì)數(shù)值W，并計(jì)數(shù)位序列BS_0BS_K中多個(gè)第一位元與多個(gè)第二位元之間發(fā)生第二種位元反轉(zhuǎn)的個(gè)數(shù)，以產(chǎn)生一第二計(jì)數(shù)值N2，其中一個(gè)第一種位元反轉(zhuǎn)會(huì)在一位序列的第一位元與第二位元分別具有第一二進(jìn)制數(shù)字(例如“1”)與第二二進(jìn)制數(shù)字(例如“0”)時(shí)發(fā)生，以及一個(gè)第二種位元反轉(zhuǎn)會(huì)在一位序列的第一位元與第二位元分別具有第二二進(jìn)制數(shù)字(例如“0”)與第一二進(jìn)制數(shù)字(例如“1”)時(shí)發(fā)生。此外，比較單元916會(huì)比較位序列BS_0BS_K的多個(gè)第二位元以及多個(gè)第三位元，其中由位序列BS_0BS_K的多個(gè)第三位元所構(gòu)成的一第三碼字CW_31是經(jīng)由第三讀取操作所得到。比較結(jié)果將會(huì)指示哪一個(gè)位元位置因?yàn)榈诙M(jìn)制數(shù)字(例如“0”)轉(zhuǎn)換至第一二進(jìn)制數(shù)字(例如“1”)而具有一第三種位元反轉(zhuǎn)，并另會(huì)指示哪一個(gè)位元位置因?yàn)榈谝欢M(jìn)制數(shù)字(例如“1”)轉(zhuǎn)換至第二二進(jìn)制數(shù)字(例如“0”)而具有一第四種位元反轉(zhuǎn)。請(qǐng)注意，于本實(shí)施例中，第三種位元反轉(zhuǎn)是因?yàn)閷⒖刂茤艠O電壓由VCSB1’平移至VCSB1”所造成，以及第四種位元反轉(zhuǎn)是因?yàn)閷⒖刂茤艠O電壓由VCSB2’平移至VCSB2”所造成。計(jì)數(shù)單元914會(huì)計(jì)數(shù)第二碼字CW_21與第三碼字CW_31中發(fā)生第三種位元反轉(zhuǎn)的個(gè)數(shù)，并會(huì)計(jì)數(shù)第二碼字CW_21與第三碼字CW_31中發(fā)生第四種位元反轉(zhuǎn)的個(gè)數(shù)，即，計(jì)數(shù)單元914會(huì)計(jì)數(shù)位序列BS_0BS_K中多個(gè)第二位元與多個(gè)第三位元之間發(fā)生第三種位元反轉(zhuǎn)的個(gè)數(shù)，以產(chǎn)生一第三計(jì)數(shù)值N3，并計(jì)數(shù)位序列BS_0BS_K中多個(gè)第二位元與多個(gè)第三位元之間發(fā)生第四種位元反轉(zhuǎn)的個(gè)數(shù)，以產(chǎn)生一第四計(jì)數(shù)值N4，其中一個(gè)第三種位元反轉(zhuǎn)會(huì)在一位序列的第二位元與第三位元分別具有第二二進(jìn)制數(shù)字(例如“0”)與第一二進(jìn)制數(shù)字(例如“1”)時(shí)發(fā)生，以及一個(gè)第四種位元反轉(zhuǎn)會(huì)在一位序列的第一位元與第二位元分別具有第一二進(jìn)制數(shù)字(例如“1”)與第二二進(jìn)制數(shù)字(例如“0”)時(shí)發(fā)生。于接收到計(jì)數(shù)單元914所產(chǎn)生的第一計(jì)數(shù)值m、第二計(jì)數(shù)值N2、第三計(jì)數(shù)值N3與第四計(jì)數(shù)值N4之后，控制單元912便可依據(jù)第一計(jì)數(shù)值m與第二計(jì)數(shù)值N2來決定一控制柵極電壓的平移方向DS1，以及依據(jù)第三計(jì)數(shù)值N3與第四計(jì)數(shù)值N4來決定另一控制柵極電壓的平移方向DS2，更進(jìn)一步來說，第一計(jì)數(shù)值m代表因?yàn)閷⒖刂茤艠O電壓由VCSBl平移至VCSBl'而最新辨識(shí)出來的“0”的總個(gè)數(shù)，以及第二計(jì)數(shù)值N2代表因?yàn)閷⒖刂茤艠O電壓由VCSB2平移至VCSB2’而最新辨識(shí)出來的“1”的總個(gè)數(shù)，因此，(N3-N1)的數(shù)值便代表控制柵極電壓由VCSBl平移至VCSB1”所實(shí)際造成的“1”的總個(gè)數(shù)，以及(M-擬)的數(shù)值便代表控制柵極電壓由VCSB2平移至VCSB2”所實(shí)際造成的“0”的總個(gè)數(shù)。于本實(shí)施例中，(N2-N1)大于W以及(M-擬)大于N2，這表示對(duì)應(yīng)至電荷準(zhǔn)位Ll與L2的臨界電壓分布的局部最小值會(huì)落于初始控制柵極電壓VCSBl的左邊，以及對(duì)應(yīng)至電荷準(zhǔn)位L5與L6的臨界電壓分布的局部最小值會(huì)落于初始控制柵極電壓VCSB2的左邊，而基于此一觀察，控制單元912便會(huì)同時(shí)決定出多個(gè)平移方向DSl與DS2。接著，根據(jù)多個(gè)平移方向DSl與DS2中的一個(gè)平移方向或兩個(gè)平移方向，控制單元912會(huì)更新多個(gè)控制柵極電壓中的一個(gè)控制柵極電壓或兩個(gè)控制柵極電壓，來使得快閃存儲(chǔ)器102產(chǎn)生足以通過錯(cuò)誤更正同位元檢查的讀出信息(即中間有效位元)。由于本領(lǐng)域的技術(shù)人員于閱讀上述段落之后應(yīng)可輕易地了解相關(guān)操作，故進(jìn)一步的說明便在此省略以求簡潔。于上述的實(shí)施例中，控制單元912控制快閃存儲(chǔ)器102來依序地執(zhí)行第一讀取操作(其使用初始控制柵極電壓VCSBl與VCSB》、第二讀取操作(其使用控制柵極電壓VCSB1，與VCSB2，)以及第三讀取操作(其使用控制柵極電壓VCSB1”與VCSB2”)，然而，此僅用來作為范例說明，而非用以作為本發(fā)明的限制條件。于另一設(shè)計(jì)變化中，控制單元912可控制快閃存儲(chǔ)器102來依序地執(zhí)行第一讀取操作(其使用初始控制柵極電壓VCSBl與VCSB^、第二讀取操作(其使用控制柵極電壓VCSB1”與VCSB2”)以及第三讀取操作(其使用控制柵極電壓VCSB1’與VCSB2’)，同樣可以達(dá)到以平行處理的方式來決定出多個(gè)平移方向DSl與DS2的目的。由于本領(lǐng)域的技術(shù)人員于閱讀上述針對(duì)圖12與圖13所示的決定平移方向DS的范例的段落說明之后，應(yīng)可輕易地了解決定平移方向DSl與DS2的設(shè)計(jì)變化的操作細(xì)節(jié)，故進(jìn)一步的說明便在此省略以求簡潔。對(duì)于讀取目標(biāo)存儲(chǔ)器物理頁P(yáng)_0的存儲(chǔ)器單元M_0M_K的最高有效位元，其操作類似于上述的讀取存儲(chǔ)器單元M_0M_K的中間有效位元的操作，而主要的不同之處在于最高有效位元的每一讀取操作需要四個(gè)控制柵極電壓而非兩個(gè)控制柵極電壓，如上所述，讀取目標(biāo)存儲(chǔ)器物理頁P(yáng)_0的存儲(chǔ)器單元M_0M_K的最高有效位元需要四個(gè)控制柵極電壓VMSB1、VMSB2、VMSB3與VMSB4。當(dāng)存儲(chǔ)器物理頁P(yáng)_0的讀出信息無法通過錯(cuò)誤更正同位元檢查時(shí)，這表示存儲(chǔ)器單元M_0MJ(所讀取出來的最高有效位元具有無法更正的錯(cuò)誤位元，因此，臨界電壓分布追蹤機(jī)制便會(huì)被使能以找出用以讀取最高有效位元數(shù)據(jù)的較佳的控制柵極電壓。于一實(shí)施例中，控制柵極電壓VMSBlVMSB4中的一控制柵極電壓會(huì)被控制單元912所調(diào)整，而控制柵極電壓VMSBlVMSB4中的其余控制柵極電壓則不會(huì)被控制單元912所調(diào)整。請(qǐng)參閱圖18，其為本發(fā)明施加于用以讀取最高有效位元數(shù)據(jù)的四個(gè)控制柵極電壓中的一控制柵極電壓的調(diào)整操作的實(shí)施例的示意圖。如圖18所示，在控制柵極電壓VMSBlVMSB3維持不變的條件之下，控制柵極電壓VMSB4會(huì)被控制單元912更新為VMSB4，與VMSB4”來找出平移方向DS4。當(dāng)控制柵極電壓的最佳位置(即VT_7，)已經(jīng)通過平移方向DS4找到，然而錯(cuò)誤更正改正器922指出使用最佳控制柵極電壓VT_7’與初始控制柵極電壓VMSBlVMSB3所得到的讀出信息仍具有無法更正的錯(cuò)誤位元，則控制單元912會(huì)維持最佳控制柵極電壓VT_7，不變，并開始對(duì)初始控制柵極電壓VMSBlVMSB3中的一控制柵極電壓進(jìn)行更新以找出另一平移方向。請(qǐng)參閱圖19，其為本發(fā)明施加于用以讀取最高有效位元數(shù)據(jù)的四個(gè)控制柵極電壓中的另一控制柵極電壓的調(diào)整操作的實(shí)施例的示意圖。如圖19所示，在控制柵極電壓VMSBlVMSB2及VT_7，維持不變的條件之下，控制柵極電壓VMSB3會(huì)被控制單元912更新為VMSB3，與VMSB3”來找出平移方向DS3。當(dāng)控制柵極電壓的最佳位置(即VT_5，)已經(jīng)通過平移方向DS3找到，然而錯(cuò)誤更正改正器922指出使用最佳控制柵極電壓VT_7’、VT_5’與初始控制柵極電壓VMSB1、VMSB2所得到的讀出信息仍具有無法更正的錯(cuò)誤位元，則控制單元912會(huì)維持最佳控制柵極電壓VT_7’與VT_5’不變，并開始對(duì)初始控制柵極電壓VMSBl與VMSB2中的一控制柵極電壓進(jìn)行更新以找出另一平移方向。請(qǐng)參閱圖20，其為本發(fā)明施加于用以讀取最高有效位元數(shù)據(jù)的四個(gè)控制柵極電壓中的再另一控制柵極電壓的調(diào)整操作的實(shí)施例的示意圖。如圖20所示，在控制柵極電壓VMSB1、VT_7，與VT_5，維持不變的條件之下，控制柵極電壓VMSB2會(huì)被控制單元912更新為VMSB2，與VMSB2”來找出平移方向DS2。當(dāng)控制柵極電壓的最佳位置(即VT_3，)已經(jīng)通過平移方向DS2找到，然而錯(cuò)誤更正改正器922指出使用最佳控制柵極電壓VT_7’、VT_5’、VT_3'與初始控制柵極電壓VMSBl所得到的讀出信息仍具有無法更正的錯(cuò)誤位元，則控制單元912會(huì)維持最佳控制柵極電壓VT_7’、VT_5’與VT_3’不變，并開始對(duì)最后一個(gè)初始控制柵極電壓VMSBl進(jìn)行更新以找出另一平移方向。請(qǐng)參閱圖21，其為本發(fā)明施加于用以讀取最高有效位元數(shù)據(jù)的四個(gè)控制柵極電壓中的剩余的一控制柵極電壓的調(diào)整操作的實(shí)施例的示意圖。如圖21所示，在控制柵極電壓VT_7’、VT_5’與VT_3’維持不變的條件之下，控制柵極電壓VMSBl會(huì)被控制單元912更新為VMSB1，與VMSBl”來找出平移方向DSl。于平移方向DSl被決定出來之后，控制單元912會(huì)不斷地根據(jù)平移方向DSl來更新控制柵極電壓，直到錯(cuò)誤更正電路910指出讀出信息不具有任何錯(cuò)誤位元或者讀出信息所具有的錯(cuò)誤位元是可以被更正的。由于本領(lǐng)域的技術(shù)人員于閱讀上述關(guān)于圖14與圖15所示的范例的段落之后，應(yīng)可輕易地了解決定出平移方向DS4/DS3/DS2/DS1與依據(jù)所決定的平移方向DS4/DS3/DS2/DSl來找出更新后的控制柵極電壓的操作細(xì)節(jié)，故進(jìn)一步的說明便在此省略以求簡潔。于上述的實(shí)施例中，四個(gè)控制柵極電壓中的一個(gè)控制柵極電壓會(huì)被控制單元912所調(diào)整來找出單一平移方向DS4/DS3/DS2/DS1，而同一時(shí)間，四個(gè)控制柵極電壓中剩余的控制柵極電壓則保持不變，然而，于一設(shè)計(jì)變化中，多個(gè)平移方向可同時(shí)決定出來。請(qǐng)參閱圖22，其為本發(fā)明施加于用以讀取最高有效位元數(shù)據(jù)的四個(gè)控制柵極電壓中的兩個(gè)控制柵極電壓的調(diào)整操作的實(shí)施例的示意圖。一般而言，較高的電荷準(zhǔn)位L4L7所對(duì)應(yīng)的臨界電壓分布的平移機(jī)率大于較低的電荷準(zhǔn)位LOL3所對(duì)應(yīng)的臨界電壓分布的平移機(jī)率，因此，一開始時(shí)，控制柵極電壓VMSBl與VMSB2不會(huì)被控制單元912所調(diào)整，而控制柵極電壓VMSB3與VMSB4則會(huì)被控制單元912所調(diào)整，以通過平行處理的方式來找出多個(gè)平移方向DS3與DS4。同樣地，為了分辨出由平移較低的控制柵極電壓VMSB3所造成的異動(dòng)的位元以及由平移較高的控制柵極電壓VMSB4所造成的異動(dòng)的位元，用以讀取最高有效位元數(shù)據(jù)的控制柵極電壓的調(diào)整應(yīng)該基于指派給電荷準(zhǔn)位L4L7的位元的格雷碼設(shè)計(jì)來適當(dāng)?shù)卦O(shè)定。于一設(shè)計(jì)范例中，初始控制柵極電壓VMSB3會(huì)先改變至VMSB3，，然而再改變至VMSB3，，，此外，初始控制柵極電壓VMSB4會(huì)先改變至VMSB4，，然而再改變至VMSB4”；然而，于另一設(shè)計(jì)范例中，初始控制柵極電壓VMSB3則會(huì)先改變至VMSB3”，然而再改變至VMSB3，，此外，初始控制柵極電壓VMSB4則會(huì)先改變至VMSB4”，然而再改變至VMSB4，，同樣可以達(dá)到同時(shí)決定出平移方向DS3與DS4的目的。當(dāng)控制柵極電壓的最佳位置(即VT_5’與VT_7’)已經(jīng)通過平移方向DS3與DS4找到，然而錯(cuò)誤更正改正器922指出使用最佳控制柵極電壓VT_7’、VT_5’與初始控制柵極電壓VMSB1、VMSB2所得到的讀出信息仍具有無法更正的錯(cuò)誤位元，則控制單元912會(huì)維持最佳控制柵極電壓VT_7，與VT_5，不變，并開始對(duì)剩下的初始控制柵極電壓VMSBl與VMSB2進(jìn)行更新以通過平行處理的方式來找出其他的平移方向DSl與DS2。請(qǐng)參閱圖23，其為本發(fā)明施加于用以讀取最高有效位元數(shù)據(jù)的四個(gè)控制柵極電壓中的其他兩個(gè)控制柵極電壓的調(diào)整操作的實(shí)施例的示意圖。一般而言，最佳的控制柵極電壓VT_5，與VT_7，會(huì)維持不變，而控制柵極電壓VMSBl與VMSB2則會(huì)被控制單元912所調(diào)整來以平行處理的方式找出平移方向DSl與DS2。同樣地，為了分辨出由平移較低的控制柵極電壓VMSBl所造成的異動(dòng)的位元以及由平移較高的控制柵極電壓VMSB2所造成的異動(dòng)的位元，用以讀取最高有效位元數(shù)據(jù)的控制柵極電壓的調(diào)整應(yīng)該基于指派給電荷準(zhǔn)位LOLO的位元的格雷碼設(shè)計(jì)來適當(dāng)?shù)卦O(shè)定。于一設(shè)計(jì)范例中，初始控制柵極電壓VMSBl會(huì)先改變至VMSB1，，然而再改變至VMSBl”，此外，初始控制柵極電壓VMSB2會(huì)先改變至VMSB2，，然而再改變至VMSB2”；然而，于另一設(shè)計(jì)范例中，初始控制柵極電壓VMSBl則會(huì)先改變至VMSB1",然而再改變至VMSB1，，此外，初始控制柵極電壓VMSB2則會(huì)先改變至VMSB2”，然而再改變至VMSB2’，同樣可以達(dá)到同時(shí)決定出平移方向DSl與DS2的目的。由于本領(lǐng)域的技術(shù)人員于閱讀上述關(guān)于圖16與圖17所示的范例的段落之后，應(yīng)可輕易地了解決定出多個(gè)平移方向DS4與DS3(DS2與DSl)與依據(jù)所決定的平移方向DS4與DS3(DS2與DSl)來找出更新后的控制柵極電壓的操作細(xì)節(jié)，故進(jìn)一步的說明便在此省略以求簡潔。以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。權(quán)利要求1.一種讀取一快閃存儲(chǔ)器中所儲(chǔ)存的數(shù)據(jù)的方法，其特征是，包含有控制該快閃存儲(chǔ)器來執(zhí)行多次讀取操作給該快閃存儲(chǔ)器的多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元；分別從該多個(gè)存儲(chǔ)器單元讀出多個(gè)位序列，其中該多次讀取操作通過不同的控制柵極電壓設(shè)定而從該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元讀出具有一預(yù)定位元次序的多個(gè)位元來作為該多個(gè)位序列中的一位序列；以及依據(jù)該多個(gè)位序列的二進(jìn)制數(shù)字分布特性，來決定出該多個(gè)存儲(chǔ)器單元的一讀出信息2.如權(quán)利要求1所述的方法，其特征是，決定出該多個(gè)存儲(chǔ)器單元的該讀出信息的步驟包含有辨識(shí)出該多個(gè)存儲(chǔ)器單元中至少一特定存儲(chǔ)器單元的一特定位序列，其中每一特定位序列具有不同的二進(jìn)制數(shù)字混雜其中；以及依據(jù)至少該特定位序列，來決定出該至少一特定存儲(chǔ)器單元的一更新后的位序列。3.如權(quán)利要求2所述的方法，其特征是，決定出該至少一特定存儲(chǔ)器單元的該更新后的位序列的步驟包含有將該特定位序列映射至該至少一特定存儲(chǔ)器單元的該更新后的位序列。4.如權(quán)利要求3所述的方法，其特征是，辨識(shí)出該多個(gè)存儲(chǔ)器單元中該至少一特定存儲(chǔ)器單元的該特定位序列的步驟包含有分別辨識(shí)出多個(gè)特定存儲(chǔ)器單元的多個(gè)特定位序列；以及將該特定位序列映射至該至少一特定存儲(chǔ)器單元的該更新后的位序列的步驟包含有依據(jù)該多個(gè)特定位序列，來決定出一映射規(guī)則；以及依據(jù)該映射規(guī)則，將該多個(gè)特定位序列分別映射至多個(gè)更新后的位序列。5.如權(quán)利要求2所述的方法，其特征是，該多次讀取操作中的每一讀取操作僅會(huì)使用一控制柵極電壓給該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元的一控制柵極，以及該多次讀取操作中的一讀取操作所使用的控制柵極電壓不同于該多次讀取操作中的另一讀取操作所使用的控制柵極電壓。6.如權(quán)利要求2所述的方法，其特征是，該多次讀取操作中的每一讀取操作會(huì)使用一個(gè)以上的控制柵極電壓給該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元的一控制柵極，該多次讀取操作中的一讀取操作所使用的多個(gè)控制柵極電壓不同于該多次讀取操作中的另一讀取操作所使用的多個(gè)控制柵極電壓，以及辨識(shí)出該多個(gè)存儲(chǔ)器單元中該至少一特定存儲(chǔ)器單元的該特定位序列的步驟包含有依據(jù)該至少一特定存儲(chǔ)器單元的已經(jīng)辨識(shí)出來的位元以及該特定位序列的一二進(jìn)制數(shù)字分布特性，來辨識(shí)出該至少一特定存儲(chǔ)器單元的該特定位序列。7.如權(quán)利要求2所述的方法，其特征是，該多次讀取操作中的每一讀取操作會(huì)使用兩個(gè)控制柵極電壓給該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元的一控制柵極，以及控制該快閃存儲(chǔ)器來執(zhí)行該多次讀取操作給該快閃存儲(chǔ)器的該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元的步驟包含有控制該快閃存儲(chǔ)器來執(zhí)行該多次讀取操作給該快閃存儲(chǔ)器的該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元，其中該多次讀取操作中每一讀取操作所使用的該兩個(gè)控制柵極電壓的一控制柵極電壓是依據(jù)一第一電壓調(diào)整次序來加以設(shè)定；該多次讀取操作中每一讀取操作所使用的該兩個(gè)控制柵極電壓的另一控制柵極電壓是依據(jù)相同于該第一電壓調(diào)整次序的一第二電壓調(diào)整次序來加以設(shè)定；該第一、第二電壓調(diào)整次序中的一電壓調(diào)整次序使得一初始控制柵極電壓先平移至代表一特定位元具有一第一二進(jìn)制數(shù)字的一鄰近電荷準(zhǔn)位，接著再平移至代表該特定位元具有一第二二進(jìn)制數(shù)字的另一鄰近電荷準(zhǔn)位；以及該第一、第二電壓調(diào)整次序中的另一電壓調(diào)整次序使得一初始控制柵極電壓先平移至代表該特定位元具有該第二二進(jìn)制數(shù)字的一鄰近電荷準(zhǔn)位，接著再平移至代表該特定位元具有該第一二進(jìn)制數(shù)字的另一鄰近電荷準(zhǔn)位。8.如權(quán)利要求1所述的方法，其特征是，該多次讀取操作包含有一第一讀取操作、一第二讀取操作以及一第三讀取操作；該第一讀取操作、該第二讀取操作以及該第三讀取操作分別使用一第一控制柵極電壓、一第二控制柵極電壓以及一第三控制柵極電壓；該第一控制柵極電壓介于該第二控制柵極電壓與該第三控制柵極電壓之間；控制該快閃存儲(chǔ)器來執(zhí)行該多次讀取操作給該快閃存儲(chǔ)器的該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元的步驟包含有控制該快閃存儲(chǔ)器來依序地執(zhí)行該第一讀取操作、該第二讀取操作以及該第三讀取操作，其中該多個(gè)位序列中的每一位序列包含有由該第一讀取操作所讀取的一第一位元、由該第二讀取操作所讀取的一第二位元以及由該第三讀取操作所讀取的一第三位元；以及決定出該多個(gè)存儲(chǔ)器單元的該讀出信息的步驟包含有比較該多個(gè)位序列的每一位序列中的該第一位元與該第二位元；比較該多個(gè)位序列的每一位序列中的該第二位元與該第三位元；計(jì)數(shù)該多個(gè)位序列的多個(gè)第一位元與多個(gè)第二位元之間發(fā)生第一種位元轉(zhuǎn)換的個(gè)數(shù)，其中一第一種位元轉(zhuǎn)換會(huì)于一位序列的該第一位元與該第二位元分別具有一第一二進(jìn)制數(shù)字與不同于該第一二進(jìn)制數(shù)字的一第二二進(jìn)制數(shù)字時(shí)發(fā)生；計(jì)數(shù)該多個(gè)位序列的多個(gè)第二位元與多個(gè)第三位元之間發(fā)生第二種位元轉(zhuǎn)換的個(gè)數(shù)，其中一第二種位元轉(zhuǎn)換會(huì)于一位序列的該第二位元與該第三位元分別具有該第二二進(jìn)制數(shù)字與該第一二進(jìn)制數(shù)字時(shí)發(fā)生；以及依據(jù)發(fā)生第一種位元轉(zhuǎn)換的個(gè)數(shù)與發(fā)生第二種位元轉(zhuǎn)換的個(gè)數(shù)來決定出該讀出信息。9.如權(quán)利要求8所述的方法，其特征是，依據(jù)發(fā)生第一種位元轉(zhuǎn)換的個(gè)數(shù)與發(fā)生第二種位元轉(zhuǎn)換的個(gè)數(shù)來決定出該讀出信息的步驟包含有依據(jù)發(fā)生第一種位元轉(zhuǎn)換的個(gè)數(shù)與發(fā)生第二種位元轉(zhuǎn)換的個(gè)數(shù)，來決定出一控制柵極電壓的一平移方向；依據(jù)該平移方向來決定一第四控制柵極電壓；以及控制該快閃存儲(chǔ)器來執(zhí)行一第四讀取操作給該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元以獲得該讀出信息，其中該第四讀取操作使用該第四控制柵極電壓。10.如權(quán)利要求1所述的方法，其特征是，該多次讀取操作包含有一第一讀取操作、一第二讀取操作以及一第三讀取操作；該第一讀取操作使用包含一第一控制柵極電壓的多個(gè)控制柵極電壓；該第二讀取操作使用包含一第二控制柵極電壓的多個(gè)控制柵極電壓；該第三讀取操作使用包含一第三控制柵極電壓的多個(gè)控制柵極電壓；該第一控制柵極電壓介于該第二控制柵極電壓與該第三控制柵極電壓之間；控制該快閃存儲(chǔ)器來執(zhí)行該多次讀取操作給該快閃存儲(chǔ)器的該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元的步驟包含有控制該快閃存儲(chǔ)器來依序地執(zhí)行該第一讀取操作、該第二讀取操作以及該第三讀取操作，其中該多個(gè)位序列中的每一位序列包含有由該第一讀取操作所讀取的一第一位元、由該第二讀取操作所讀取的一第二位元以及由該第三讀取操作所讀取的一第三位元；以及決定出該多個(gè)存儲(chǔ)器單元的該讀出信息的步驟包含有比較該多個(gè)位序列的每一位序列中的該第一位元與該第二位元；比較該多個(gè)位序列的每一位序列中的該第二位元與該第三位元；計(jì)數(shù)該多個(gè)位序列的多個(gè)第一位元與多個(gè)第二位元之間發(fā)生第一種位元轉(zhuǎn)換的個(gè)數(shù)，其中一第一種位元轉(zhuǎn)換會(huì)于一位序列的該第一位元與該第二位元分別具有一第一二進(jìn)制數(shù)字與不同于該第一二進(jìn)制數(shù)字的一第二二進(jìn)制數(shù)字時(shí)發(fā)生；計(jì)數(shù)該多個(gè)位序列的多個(gè)第二位元與多個(gè)第三位元之間發(fā)生第二種位元轉(zhuǎn)換的個(gè)數(shù)，其中一第二種位元轉(zhuǎn)換會(huì)于一位序列的該第二位元與該第三位元分別具有該第二二進(jìn)制數(shù)字與該第一二進(jìn)制數(shù)字時(shí)發(fā)生；以及依據(jù)發(fā)生第一種位元轉(zhuǎn)換的個(gè)數(shù)與發(fā)生第二種位元轉(zhuǎn)換的個(gè)數(shù)來決定出該讀出信息。11.如權(quán)利要求10所述的方法，其特征是，依據(jù)發(fā)生第一種位元轉(zhuǎn)換的個(gè)數(shù)與發(fā)生第二種位元轉(zhuǎn)換的個(gè)數(shù)來決定出該讀出信息的步驟包含有依據(jù)發(fā)生第一種位元轉(zhuǎn)換的個(gè)數(shù)與發(fā)生第二種位元轉(zhuǎn)換的個(gè)數(shù)，來決定出一控制柵極電壓的一平移方向；依據(jù)該平移方向來決定一第四控制柵極電壓；以及控制該快閃存儲(chǔ)器來執(zhí)行一第四讀取操作給該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元以獲得該讀出信息，其中該第四讀取操作使用包含該第四控制柵極電壓的多個(gè)控制柵極電壓。12.如權(quán)利要求1所述的方法，其特征是，該多次讀取操作包含有一第一讀取操作、一第二讀取操作以及一第三讀取操作；該第一讀取操作使用包含一第一控制柵極電壓與一第二控制柵極電壓的多個(gè)控制柵極電壓；該第二讀取操作使用包含一第三控制柵極電壓與一第四控制柵極電壓的多個(gè)控制柵極電壓；該第三讀取操作使用包含一第五控制柵極電壓與一第六控制柵極電壓的多個(gè)控制柵極電壓；該第一控制柵極電壓介于該第三控制柵極電壓與該第五控制柵極電壓之間；該第二控制柵極電壓介于該第四控制柵極電壓與該第六控制柵極電壓之間；控制該快閃存儲(chǔ)器來執(zhí)行該多次讀取操作給該快閃存儲(chǔ)器的該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元的步驟包含有控制該快閃存儲(chǔ)器來依序地執(zhí)行該第一讀取操作、該第二讀取操作以及該第三讀取操作，其中該多個(gè)位序列中的每一位序列包含有由該第一讀取操作所讀取的一第一位元、由該第二讀取操作所讀取的一第二位元以及由該第三讀取操作所讀取的一第三位元；以及決定出該多個(gè)存儲(chǔ)器單元的該讀出信息的步驟包含有比較該多個(gè)位序列的每一位序列中的該第一位元與該第二位元；比較該多個(gè)位序列的每一位序列中的該第二位元與該第三位元；計(jì)數(shù)該多個(gè)位序列的多個(gè)第一位元與多個(gè)第二位元之間發(fā)生第一種位元轉(zhuǎn)換的個(gè)數(shù)，其中一第一種位元轉(zhuǎn)換會(huì)于一位序列的該第一位元與該第二位元分別具有一第一二進(jìn)制數(shù)字與不同于該第一二進(jìn)制數(shù)字的一第二二進(jìn)制數(shù)字時(shí)發(fā)生；計(jì)數(shù)該多個(gè)位序列的多個(gè)第一位元與多個(gè)第二位元之間發(fā)生第二種位元轉(zhuǎn)換的個(gè)數(shù)，其中一第二種位元轉(zhuǎn)換會(huì)于一位序列的該第一位元與該第二位元分別具有該第二二進(jìn)制數(shù)字與該第一二進(jìn)制數(shù)字時(shí)發(fā)生；計(jì)數(shù)該多個(gè)位序列的多個(gè)第二位元與多個(gè)第三位元之間發(fā)生第三種位元轉(zhuǎn)換的個(gè)數(shù)，其中一第三種位元轉(zhuǎn)換會(huì)于一位序列的該第二位元與該第三位元分別具有該第二二進(jìn)制數(shù)字與該第一二進(jìn)制數(shù)字時(shí)發(fā)生；計(jì)數(shù)該多個(gè)位序列的多個(gè)第二位元與多個(gè)第三位元之間發(fā)生第四種位元轉(zhuǎn)換的個(gè)數(shù)，其中一第四種位元轉(zhuǎn)換會(huì)于一位序列的該第二位元與該第三位元分別具有該第一二進(jìn)制數(shù)字與該第二二進(jìn)制數(shù)字時(shí)發(fā)生；以及依據(jù)發(fā)生第一種位元轉(zhuǎn)換的個(gè)數(shù)、發(fā)生第二種位元轉(zhuǎn)換的個(gè)數(shù)、發(fā)生第三種位元轉(zhuǎn)換的個(gè)數(shù)與發(fā)生第四種位元轉(zhuǎn)換的個(gè)數(shù)來決定出該讀出信息。13.如權(quán)利要求12所述的方法，其特征是，依據(jù)發(fā)生第一種位元轉(zhuǎn)換的個(gè)數(shù)、發(fā)生第二種位元轉(zhuǎn)換的個(gè)數(shù)、發(fā)生第三種位元轉(zhuǎn)換的個(gè)數(shù)與發(fā)生第四種位元轉(zhuǎn)換的個(gè)數(shù)來決定出該讀出信息的步驟包含有依據(jù)發(fā)生第一種位元轉(zhuǎn)換的個(gè)數(shù)與發(fā)生第二種位元轉(zhuǎn)換的個(gè)數(shù)，來決定出一控制柵極電壓的一第一平移方向；依據(jù)發(fā)生第三種位元轉(zhuǎn)換的個(gè)數(shù)與發(fā)生第四種位元轉(zhuǎn)換的個(gè)數(shù)，來決定出另一控制柵極電壓的一第二平移方向；依據(jù)該第一平移方向來決定一第七控制柵極電壓；依據(jù)該第二平移方向來決定一第八控制柵極電壓；以及控制該快閃存儲(chǔ)器來執(zhí)行一第四讀取操作給該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元以獲得該讀出信息，其中該第四讀取操作使用包含該第七控制柵極電壓與該第八控制柵極電壓的多個(gè)控制柵極電壓。14.一種用以讀取一快閃存儲(chǔ)器中所儲(chǔ)存的數(shù)據(jù)的存儲(chǔ)器控制器，其特征是，包含有一接收電路，用以獲得從該快閃存儲(chǔ)器的多個(gè)存儲(chǔ)器單元所分別讀取出來的多個(gè)位序列；以及一控制邏輯電路，耦接于該接收電路，用以控制該快閃存儲(chǔ)器來執(zhí)行多次讀取操作給該快閃存儲(chǔ)器的該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元，以及依據(jù)該多個(gè)位序列的二進(jìn)制數(shù)字分布特性來決定出該多個(gè)存儲(chǔ)器單元的一讀出信息，其中該多次讀取操作通過不同的控制柵極電壓設(shè)定而從該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元讀出具有一預(yù)定位元次序的多個(gè)位元以作為該多個(gè)位序列中的一位序列。15.如權(quán)利要求14所述的存儲(chǔ)器控制器，其特征是，該控制邏輯電路包含有一辨識(shí)單元，用以辨識(shí)出該多個(gè)存儲(chǔ)器單元中至少一特定存儲(chǔ)器單元的一特定位序列，其中每一特定位序列具有不同的二進(jìn)制數(shù)字混雜其中；以及一決定單元，耦接至該辨識(shí)單元，用以依據(jù)至少該特定位序列，來決定出該至少一特定存儲(chǔ)器單元的一更新后的位序列。16.如權(quán)利要求15所述的存儲(chǔ)器控制器，其特征是，該決定單元將該特定位序列映射至該至少一特定存儲(chǔ)器單元的該更新后的位序列，以決定該至少一特定存儲(chǔ)器單元的該更新后的位序列。17.如權(quán)利要求16所述的存儲(chǔ)器控制器，其特征是，該辨識(shí)單元分別辨識(shí)出多個(gè)特定存儲(chǔ)器單元的多個(gè)特定位序列；以及該決定單元依據(jù)該多個(gè)特定位序列來決定出一映射規(guī)則，并依據(jù)該映射規(guī)則來將該多個(gè)特定位序列分別映射至多個(gè)更新后的位序列。18.如權(quán)利要求15所述的存儲(chǔ)器控制器，其特征是，該多次讀取操作中的每一讀取操作僅會(huì)使用一控制柵極電壓給該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元的一控制柵極，以及該多次讀取操作中的一讀取操作所使用的控制柵極電壓不同于該多次讀取操作中的另一讀取操作所使用的控制柵極電壓。19.如權(quán)利要求15所述的存儲(chǔ)器控制器，其特征是，該多次讀取操作中的每一讀取操作會(huì)使用一個(gè)以上的控制柵極電壓給該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元的一控制柵極，該多次讀取操作中的一讀取操作所使用的多個(gè)控制柵極電壓不同于該多次讀取操作中的另一讀取操作所使用的多個(gè)控制柵極電壓，以及該辨識(shí)單元依據(jù)該至少一特定存儲(chǔ)器單元的已經(jīng)辨識(shí)出來的位元以及該特定位序列的一二進(jìn)制數(shù)字分布特性，來辨識(shí)出該至少一特定存儲(chǔ)器單元的該特定位序列。20.如權(quán)利要求15所述的存儲(chǔ)器控制器，其特征是，該多次讀取操作中的每一讀取操作會(huì)使用兩個(gè)控制柵極電壓給該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元的一控制柵極，以及該控制邏輯電路另包含有一控制單元，用以控制該快閃存儲(chǔ)器來執(zhí)行該多次讀取操作給該快閃存儲(chǔ)器的該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元，其中該多次讀取操作中每一讀取操作所使用的該兩個(gè)控制柵極電壓的一控制柵極電壓是依據(jù)一第一電壓調(diào)整次序來加以設(shè)定；該多次讀取操作中每一讀取操作所使用的該兩個(gè)控制柵極電壓的另一控制柵極電壓是依據(jù)相同于該第一電壓調(diào)整次序的一第二電壓調(diào)整次序來加以設(shè)定；該第一、第二電壓調(diào)整次序中的一電壓調(diào)整次序使得一初始控制柵極電壓先平移至代表一特定位元具有一第一二進(jìn)制數(shù)字的一鄰近電荷準(zhǔn)位，接著再平移至代表該特定位元具有一第二二進(jìn)制數(shù)字的另一鄰近電荷準(zhǔn)位；以及該第一、第二電壓調(diào)整次序中的另一電壓調(diào)整次序使得一初始控制柵極電壓先平移至代表該特定位元具有該第二二進(jìn)制數(shù)字的一鄰近電荷準(zhǔn)位，接著再平移至代表該特定位元具有該第一二進(jìn)制數(shù)字的另一鄰近電荷準(zhǔn)位。21.如權(quán)利要求14所述的存儲(chǔ)器控制器，其特征是，該多次讀取操作包含有一第一讀取操作、一第二讀取操作以及一第三讀取操作，該第一讀取操作、該第二讀取操作以及該第三讀取操作分別使用一第一控制柵極電壓、一第二控制柵極電壓以及一第三控制柵極電壓，該第一控制柵極電壓介于該第二控制柵極電壓與該第三控制柵極電壓之間，以及該控制邏輯電路包含有一控制單元，用以控制該快閃存儲(chǔ)器來依序地執(zhí)行該第一讀取操作、該第二讀取操作以及該第三讀取操作，并依據(jù)發(fā)生第一種位元轉(zhuǎn)換的個(gè)數(shù)與發(fā)生第二種位元轉(zhuǎn)換的個(gè)數(shù)來決定出該讀出信息，其中該接收電路所獲得的該多個(gè)位序列中的每一位序列包含有由該第一讀取操作所讀取的一第一位元、由該第二讀取操作所讀取的一第二位元以及由該第三讀取操作所讀取的一第三位元；一比較單元，用以比較該多個(gè)位序列的每一位序列中的該第一位元與該第二位元，以及比較該多個(gè)位序列的每一位序列中的該第二位元與該第三位元；以及一計(jì)數(shù)單元，耦接于該比較單元與該控制單元，用以計(jì)數(shù)該多個(gè)位序列的多個(gè)第一位元與多個(gè)第二位元之間發(fā)生第一種位元轉(zhuǎn)換的個(gè)數(shù)，以及計(jì)數(shù)該多個(gè)位序列的多個(gè)第二位元與多個(gè)第三位元之間發(fā)生第二種位元轉(zhuǎn)換的個(gè)數(shù)，其中一第一種位元轉(zhuǎn)換會(huì)于一位序列的該第一位元與該第二位元分別具有一第一二進(jìn)制數(shù)字與不同于該第一二進(jìn)制數(shù)字的一第二二進(jìn)制數(shù)字時(shí)發(fā)生，以及一第二種位元轉(zhuǎn)換會(huì)于一位序列的該第二位元與該第三位元分別具有該第二二進(jìn)制數(shù)字與該第一二進(jìn)制數(shù)字時(shí)發(fā)生。22.如權(quán)利要求21所述的存儲(chǔ)器控制器，其特征是，該控制單元依據(jù)發(fā)生第一種位元轉(zhuǎn)換的個(gè)數(shù)與發(fā)生第二種位元轉(zhuǎn)換的個(gè)數(shù)來決定出一控制柵極電壓的一平移方向，依據(jù)該平移方向來決定一第四控制柵極電壓，以及控制該快閃存儲(chǔ)器來執(zhí)行一第四讀取操作給該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元以獲得該讀出信息，其中該第四讀取操作使用該第四控制柵極電壓。23.如權(quán)利要求14所述的存儲(chǔ)器控制器，其特征是，該多次讀取操作包含有一第一讀取操作、一第二讀取操作以及一第三讀取操作；該第一讀取操作使用包含一第一控制柵極電壓的多個(gè)控制柵極電壓；該第二讀取操作使用包含一第二控制柵極電壓的多個(gè)控制柵極電壓；該第三讀取操作使用包含一第三控制柵極電壓的多個(gè)控制柵極電壓；該第一控制柵極電壓介于該第二控制柵極電壓與該第三控制柵極電壓之間；以及該控制邏輯電路包含有一控制單元，用以控制該快閃存儲(chǔ)器來依序地執(zhí)行該第一讀取操作、該第二讀取操作以及該第三讀取操作，以及依據(jù)發(fā)生第一種位元轉(zhuǎn)換的個(gè)數(shù)與發(fā)生第二種位元轉(zhuǎn)換的個(gè)數(shù)來決定出該讀出信息，其中該多個(gè)位序列中的每一位序列包含有由該第一讀取操作所讀取的一第一位元、由該第二讀取操作所讀取的一第二位元以及由該第三讀取操作所讀取的一第三位元；一比較單元，用以比較該多個(gè)位序列的每一位序列中的該第一位元與該第二位元，以及比較該多個(gè)位序列的每一位序列中的該第二位元與該第三位元；以及一計(jì)數(shù)單元，耦接于該比較單元與該控制單元，用以計(jì)數(shù)該多個(gè)位序列的多個(gè)第一位元與多個(gè)第二位元之間發(fā)生第一種位元轉(zhuǎn)換的個(gè)數(shù)，以及計(jì)數(shù)該多個(gè)位序列的多個(gè)第二位元與多個(gè)第三位元之間發(fā)生第二種位元轉(zhuǎn)換的個(gè)數(shù)，其中一第一種位元轉(zhuǎn)換會(huì)于一位序列的該第一位元與該第二位元分別具有一第一二進(jìn)制數(shù)字與不同于該第一二進(jìn)制數(shù)字的一第二二進(jìn)制數(shù)字時(shí)發(fā)生，以及一第二種位元轉(zhuǎn)換會(huì)于一位序列的該第二位元與該第三位元分別具有該第二二進(jìn)制數(shù)字與該第一二進(jìn)制數(shù)字時(shí)發(fā)生。24.如權(quán)利要求23所述的存儲(chǔ)器控制器，其特征是，該控制單元依據(jù)發(fā)生第一種位元轉(zhuǎn)換的個(gè)數(shù)與發(fā)生第二種位元轉(zhuǎn)換的個(gè)數(shù)來決定出一控制柵極電壓的一平移方向，依據(jù)該平移方向來決定一第四控制柵極電壓，以及控制該快閃存儲(chǔ)器來執(zhí)行一第四讀取操作給該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元以獲得該讀出信息，其中該第四讀取操作使用包含該第四控制柵極電壓的多個(gè)控制柵極電壓。25.如權(quán)利要求14所述的存儲(chǔ)器控制器，其特征是，該多次讀取操作包含有一第一讀取操作、一第二讀取操作以及一第三讀取操作；該第一讀取操作使用包含一第一控制柵極電壓與一第二控制柵極電壓的多個(gè)控制柵極電壓；該第二讀取操作使用包含一第三控制柵極電壓與一第四控制柵極電壓的多個(gè)控制柵極電壓；該第三讀取操作使用包含一第五控制柵極電壓與一第六控制柵極電壓的多個(gè)控制柵極電壓；該第一控制柵極電壓介于該第三控制柵極電壓與該第五控制柵極電壓之間；該第二控制柵極電壓介于該第四控制柵極電壓與該第六控制柵極電壓之間；以及該控制邏輯電路包含有一控制單元，用以控制該快閃存儲(chǔ)器來依序地執(zhí)行該第一讀取操作、該第二讀取操作以及該第三讀取操作，以及依據(jù)發(fā)生第一種位元轉(zhuǎn)換的個(gè)數(shù)、發(fā)生第二種位元轉(zhuǎn)換的個(gè)數(shù)、發(fā)生第三種位元轉(zhuǎn)換的個(gè)數(shù)與發(fā)生第四種位元轉(zhuǎn)換的個(gè)數(shù)來決定出該讀出信息，其中該多個(gè)位序列中的每一位序列包含有由該第一讀取操作所讀取的一第一位元、由該第二讀取操作所讀取的一第二位元以及由該第三讀取操作所讀取的一第三位元；一比較單元，用以比較該多個(gè)位序列的每一位序列中的該第一位元與該第二位元，以及比較該多個(gè)位序列的每一位序列中的該第二位元與該第三位元；以及一計(jì)數(shù)單元，耦接于該比較單元與該控制單元，用以計(jì)數(shù)該多個(gè)位序列的多個(gè)第一位元與多個(gè)第二位元之間發(fā)生第一種位元轉(zhuǎn)換的個(gè)數(shù)，計(jì)數(shù)該多個(gè)位序列的多個(gè)第一位元與多個(gè)第二位元之間發(fā)生第二種位元轉(zhuǎn)換的個(gè)數(shù)，計(jì)數(shù)該多個(gè)位序列的多個(gè)第二位元與多個(gè)第三位元之間發(fā)生第三種位元轉(zhuǎn)換的個(gè)數(shù)，以及計(jì)數(shù)該多個(gè)位序列的多個(gè)第二位元與多個(gè)第三位元之間發(fā)生第四種位元轉(zhuǎn)換的個(gè)數(shù)，其中一第一種位元轉(zhuǎn)換會(huì)于一位序列的該第一位元與該第二位元分別具有一第一二進(jìn)制數(shù)字與不同于該第一二進(jìn)制數(shù)字的一第二二進(jìn)制數(shù)字時(shí)發(fā)生，一第二種位元轉(zhuǎn)換會(huì)于一位序列的該第一位元與該第二位元分別具有該第二二進(jìn)制數(shù)字與該第一二進(jìn)制數(shù)字時(shí)發(fā)生，一第三種位元轉(zhuǎn)換會(huì)于一位序列的該第二位元與該第三位元分別具有該第二二進(jìn)制數(shù)字與該第一二進(jìn)制數(shù)字時(shí)發(fā)生，以及一第四種位元轉(zhuǎn)換會(huì)于一位序列的該第二位元與該第三位元分別具有該第一二進(jìn)制數(shù)字與該第二二進(jìn)制數(shù)字時(shí)發(fā)生。26.如權(quán)利要求25所述的存儲(chǔ)器控制器，其特征是，該控制單元依據(jù)發(fā)生第一種位元轉(zhuǎn)換的個(gè)數(shù)與發(fā)生第二種位元轉(zhuǎn)換的個(gè)數(shù)來決定出一控制柵極電壓的一第一平移方向，依據(jù)發(fā)生第三種位元轉(zhuǎn)換的個(gè)數(shù)與發(fā)生第四種位元轉(zhuǎn)換的個(gè)數(shù)來決定出另一控制柵極電壓的一第二平移方向，依據(jù)該第一平移方向來決定一第七控制柵極電壓，依據(jù)該第二平移方向來決定一第八控制柵極電壓，以及控制該快閃存儲(chǔ)器來執(zhí)行一第四讀取操作給該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元以獲得該讀出信息，其中該第四讀取操作使用包含該第七控制柵極電壓與該第八控制柵極電壓的多個(gè)控制柵極電壓。27.一種存取一快閃存儲(chǔ)器的數(shù)據(jù)的方法，該快閃存儲(chǔ)器具有多個(gè)存儲(chǔ)器單元，其特征是，該方法包含有決定該多個(gè)存儲(chǔ)器單元所讀取出來的多個(gè)位序列的二進(jìn)制數(shù)字分布特性；以及依據(jù)該二進(jìn)制數(shù)字分布特性來決定出一讀出信息。28.如權(quán)利要求27所述的方法，其特征是，一讀取操作執(zhí)行給該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元。29.如權(quán)利要求27所述的方法，其特征是，該快閃存儲(chǔ)器包含有耦接于一存儲(chǔ)器控制器的多個(gè)控制柵極，每一存儲(chǔ)器所讀取出來的具有一預(yù)定位元次序的多個(gè)位元作為至少一位序列的其中之一，以及每一位序列是通過不同控制柵極電壓設(shè)定而由不同的存儲(chǔ)器單元所讀取出來。30.如權(quán)利要求四所述的方法，其特征是，另包含有辨識(shí)出該多個(gè)存儲(chǔ)器單元中至少一存儲(chǔ)器單元的一特定位序列，其中每一特定位序列不同于另一特定位序列；以及因應(yīng)至少該特定位序列來決定出該多個(gè)存儲(chǔ)器單元中該至少一存儲(chǔ)器單元的一更新后的位序列。31.如權(quán)利要求30所述的方法，其特征是，決定出該多個(gè)存儲(chǔ)器單元中該至少一存儲(chǔ)器單元的該更新后的位序列的步驟包含有將該特定位序列映射至該多個(gè)存儲(chǔ)器單元中該至少一存儲(chǔ)器單元的該更新后的位序列。32.如權(quán)利要求31所述的方法，其特征是，將該特定位序列映射至該多個(gè)存儲(chǔ)器單元中該至少一存儲(chǔ)器單元的該更新后的位序列的步驟包含有依據(jù)多個(gè)特定位序列來決定一映射規(guī)則；以及依據(jù)該映射規(guī)則，將該多個(gè)特定位序列分別映射至多個(gè)更新后的位序列。33.如權(quán)利要求觀所述的方法，其特征是，僅有一控制柵極電壓施加于該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元的一控制柵極以執(zhí)行該讀取操作，以及一讀取操作所使用的該控制柵極電壓不同于其他讀取操作所使用的該控制柵極電壓。34.如權(quán)利要求觀所述的方法，其特征是，多個(gè)控制柵極電壓施加于該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元的一控制柵極以執(zhí)行該讀取操作，以及一讀取操作所使用的該多個(gè)控制柵極電壓不同于其他讀取操作所使用的該多個(gè)控制柵極電壓。35.如權(quán)利要求觀所述的方法，其特征是，多次讀取操作包含有一第一讀取操作、一第二讀取操作以及一第三讀取操作，該第一讀取操作、該第二讀取操作以及該第三讀取操作分別使用一第一控制柵極電壓、一第二控制柵極電壓以及一第三控制柵極電壓，該第一控制柵極電壓的數(shù)值介于該第二、第三控制柵極電壓的數(shù)值之間，該第一讀取操作、該第二讀取操作以及該第三讀取操作依序地執(zhí)行，以及該多個(gè)位序列中的每一位序列具有由該第一讀取操作所讀取出來的一第一位元、由該第二讀取操作所讀取出來的一第二位元以及由該第三讀取操作所讀取出來的一第三位元。36.如權(quán)利要求35所述的方法，其特征是，另包含有比較該多個(gè)位序列中的每一位序列的該第一位元與該第二位元；比較該多個(gè)位序列中的每一位序列的該第二位元與該第三位元；計(jì)數(shù)該多個(gè)位序列的多個(gè)第一位元與多個(gè)第二位元之間發(fā)生第一種位元轉(zhuǎn)換的個(gè)數(shù)，其中一第一種位元轉(zhuǎn)換會(huì)于一位序列的該第一位元與該第二位元分別具有一第一二進(jìn)制數(shù)字與不同于該第一二進(jìn)制數(shù)字的一第二二進(jìn)制數(shù)字時(shí)發(fā)生；計(jì)數(shù)該多個(gè)位序列的多個(gè)第二位元與多個(gè)第三位元之間發(fā)生第二種位元轉(zhuǎn)換的個(gè)數(shù)，其中一第二種位元轉(zhuǎn)換會(huì)于一位序列的該第二位元與該第三位元分別具有該第二二進(jìn)制數(shù)字與該第一二進(jìn)制數(shù)字時(shí)發(fā)生；以及依據(jù)發(fā)生第一種位元轉(zhuǎn)換的個(gè)數(shù)與發(fā)生第二種位元轉(zhuǎn)換的個(gè)數(shù)來決定出該快閃存儲(chǔ)器的該讀出信息。37.如權(quán)利要求36所述的方法，其特征是，另包含有依據(jù)發(fā)生第一種位元轉(zhuǎn)換的個(gè)數(shù)與發(fā)生第二種位元轉(zhuǎn)換的個(gè)數(shù)，來決定出該第一控制柵極電壓、該第二控制柵極電壓與該第三控制柵極電壓中的一控制柵極電壓的一平移方向；依據(jù)所決定的該平移方向來決定一第四控制柵極電壓；以及控制該快閃存儲(chǔ)器以通過該第四控制柵極電壓來執(zhí)行一第四讀取操作給該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元，以借此決定出該快閃存儲(chǔ)器的該讀出信息。38.一種存取一快閃存儲(chǔ)器的數(shù)據(jù)的裝置，該快閃存儲(chǔ)器具有多個(gè)存儲(chǔ)器單元，其特征是，該裝置包含有一接收電路，用以接收從該多個(gè)存儲(chǔ)器單元所讀取出來的多個(gè)位序列；以及一控制邏輯電路，耦接于該接收電路，用以致使該快閃存儲(chǔ)器執(zhí)行一讀取操作給該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元，并依據(jù)該多個(gè)位序列的二進(jìn)制數(shù)字分布特性來決定出該多個(gè)存儲(chǔ)器單元所讀取出來的一讀出信息。39.如權(quán)利要求38所述的裝置，其特征是，多次讀取操作包含因應(yīng)施加于該多個(gè)存儲(chǔ)器單元的多個(gè)控制柵極電壓設(shè)定而從該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元讀取出具有一預(yù)定位元次序的多個(gè)位元，以作為該多個(gè)位序列的其中之一。40.如權(quán)利要求38所述的裝置，其特征是，該控制邏輯電路包含有一辨識(shí)單元，用以辨識(shí)出該多個(gè)存儲(chǔ)器單元中至少一存儲(chǔ)器單元的一特定位序列，其中每一特定位序列不同于另一特定位序列；以及一決定單元，耦接至該辨識(shí)單元，用以因應(yīng)至少該特定位序列而決定出該多個(gè)存儲(chǔ)器單元中該至少一存儲(chǔ)器單元的一更新后的位序列。41.如權(quán)利要求40所述的裝置，其特征是，該決定單元將該特定位序列映射至該更新后的位序列，以決定出該至少一存儲(chǔ)器單元的該更新后的位序列。42.如權(quán)利要求41所述的裝置，其特征是，該辨識(shí)單元分別辨識(shí)出多個(gè)特定存儲(chǔ)器單元的多個(gè)特定位序列，以及該決定單元因應(yīng)該多個(gè)特定位序列而決定出一映射規(guī)則，并依據(jù)該映射規(guī)則來將該多個(gè)特定位序列分別映射至多個(gè)更新后的位序列。43.如權(quán)利要求40所述的裝置，其特征是，僅有一控制柵極電壓施加于該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元的一控制柵極以執(zhí)行每一讀取操作，以及一讀取操作所使用的該控制柵極電壓不同于其他讀取操作所使用的該控制柵極電壓。44.如權(quán)利要求40所述的方法，其特征是，多個(gè)控制柵極電壓施加于該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元的一控制柵極以執(zhí)行該讀取操作，以及一讀取操作所使用的該多個(gè)控制柵極電壓不同于其他讀取操作所使用的該多個(gè)控制柵極電壓。45.如權(quán)利要求44所述的裝置，其特征是，該辨識(shí)單元另因應(yīng)該至少一特定存儲(chǔ)器單元的已經(jīng)辨識(shí)出來的位元以及該特定位序列的一二進(jìn)制數(shù)字分布特性，來辨識(shí)出該至少一特定存儲(chǔ)器單元的該特定位序列。46.如權(quán)利要求40所述的裝置，其特征是，針對(duì)每一讀取操作，兩個(gè)控制柵極電壓施加于該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元的一控制柵極；以及該控制邏輯單元包含有一控制單元，用以控制該快閃存儲(chǔ)器來執(zhí)行多次讀取操作給該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元；一讀取操作所使用的該兩個(gè)控制柵極電壓不同于其他讀取操作所使用的該兩個(gè)控制柵極電壓；該兩個(gè)控制柵極電壓中的一控制柵極電壓依據(jù)一第一電壓調(diào)整次序來加以設(shè)定，以及該兩個(gè)控制柵極電壓中的另一控制柵極電壓則是依據(jù)相同于該第一電壓調(diào)整次序的一第二電壓調(diào)整次序來加以設(shè)定。47.如權(quán)利要求46所述的裝置，其特征是，該第一、第二電壓調(diào)整次序中的一電壓調(diào)整次序使得一初始控制柵極電壓先平移至代表一特定位元具有一第一二進(jìn)制數(shù)字的一鄰近電荷準(zhǔn)位，接著再平移至代表該特定位元具有一第二二進(jìn)制數(shù)字的另一鄰近電荷準(zhǔn)位；以及該第一、第二電壓調(diào)整次序中的另一電壓調(diào)整次序使得一初始控制柵極電壓先平移至代表該特定位元具有該第二二進(jìn)制數(shù)字的一鄰近電荷準(zhǔn)位，接著再平移至代表該特定位元具有該第一二進(jìn)制數(shù)字的另一鄰近電荷準(zhǔn)位。48.如權(quán)利要求38所述的裝置，其特征是，多次讀取操作包含有一第一讀取操作、一第二讀取操作以及一第三讀取操作；該第一讀取操作、該第二讀取操作以及該第三讀取操作分別使用一第一控制柵極電壓、一第二控制柵極電壓以及一第三控制柵極電壓；以及該控制邏輯電路另用來執(zhí)行以下操作依據(jù)發(fā)生第一種位元轉(zhuǎn)換的個(gè)數(shù)與發(fā)生第二種位元轉(zhuǎn)換的個(gè)數(shù)來決定出該讀出信息，其中該多個(gè)位序列中的每一位序列包含有由該第一讀取操作所讀取的一第一位元、由該第二讀取操作所讀取的一第二位元以及由該第三讀取操作所讀取的一第三位元；比較該多個(gè)位序列的每一位序列中的該第一位元與該第二位元；比較該多個(gè)位序列的每一位序列中的該第二位元與該第三位元；計(jì)數(shù)該多個(gè)位序列的多個(gè)第一位元與多個(gè)第二位元之間發(fā)生第一種位元轉(zhuǎn)換的個(gè)數(shù)；以及計(jì)數(shù)該多個(gè)位序列的多個(gè)第二位元與多個(gè)第三位元之間發(fā)生第二種位元轉(zhuǎn)換的個(gè)數(shù)，其中一第一種位元轉(zhuǎn)換會(huì)于一位序列的該第一位元與該第二位元分別具有一第一二進(jìn)制數(shù)字與不同于該第一二進(jìn)制數(shù)字的一第二二進(jìn)制數(shù)字時(shí)發(fā)生，以及一第二種位元轉(zhuǎn)換會(huì)于一位序列的該第二位元與該第三位元分別具有該第二二進(jìn)制數(shù)字與該第一二進(jìn)制數(shù)字時(shí)發(fā)生。全文摘要本發(fā)明公開了一種讀取一快閃存儲(chǔ)器中所儲(chǔ)存的數(shù)據(jù)的方法，包含有控制該快閃存儲(chǔ)器來執(zhí)行多次讀取操作給該快閃存儲(chǔ)器的多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元；分別從該多個(gè)存儲(chǔ)器單元讀出多個(gè)位序列，其中該多次讀取操作通過不同的控制柵極電壓設(shè)定而從該多個(gè)存儲(chǔ)器單元中的每一存儲(chǔ)器單元讀出具有一預(yù)定位元次序的多個(gè)位元以作為該多個(gè)位序列中的一位序列；以及依據(jù)該多個(gè)位序列的二進(jìn)制數(shù)字分布特性，來決定出該多個(gè)存儲(chǔ)器單元的一讀出信息。本發(fā)明通過參照快閃存儲(chǔ)器的存儲(chǔ)單元所讀出的位序列的二進(jìn)制數(shù)字分布特性，讀取快閃存儲(chǔ)器中所儲(chǔ)存的數(shù)據(jù)的方法與存儲(chǔ)器控制器，不受臨界變壓分布的影響，可以正確地獲得所儲(chǔ)存的信息。文檔編號(hào)G11C16/06GK102568593SQ20111040441公開日2012年7月11日申請(qǐng)日期2011年12月7日優(yōu)先權(quán)日2010年12月7日發(fā)明者楊宗杰申請(qǐng)人:慧榮科技股份有限公司