專(zhuān)利名稱(chēng)：嵌入式的cpci結(jié)構(gòu)電子盤(pán)陣列卡的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種新型的電子盤(pán)陣列板卡，特別涉及一種嵌入式領(lǐng)域應(yīng)用的電子盤(pán)陣列板卡。
背景技術(shù)：
隨著嵌入式功能模塊向小型化、集約化、智能化的發(fā)展，對(duì)數(shù)據(jù)讀寫(xiě)能力的要求越來(lái)越高，相應(yīng)的電子盤(pán)陣列板卡就要具備在有限容積環(huán)境下能夠容納更多電子盤(pán)的能力， 并且要具有直接存儲(chǔ)外部數(shù)據(jù)的功能以便滿足嵌入式領(lǐng)域的特殊應(yīng)用。而目前在嵌入式領(lǐng)域使用的磁盤(pán)陣列都是以CPU為控制核心，采用磁盤(pán)陣列柜的形式來(lái)實(shí)現(xiàn)的，占用空間大、 讀寫(xiě)速度低、抗震性能差、安裝調(diào)試?yán)щy，另外單一依賴于CPU對(duì)磁盤(pán)陣列進(jìn)行讀寫(xiě)，會(huì)大大降低了 CPU處理其他事物的能力，甚至在CPU處理任務(wù)量大的情況下會(huì)導(dǎo)致其讀寫(xiě)磁盤(pán)陣列能力的降低而無(wú)法實(shí)現(xiàn)高速數(shù)據(jù)記錄的功能；并且現(xiàn)有的磁盤(pán)陣列卡不能為客戶定制特殊的功能，可擴(kuò)展性差；對(duì)于工控和自動(dòng)化等領(lǐng)域而言，其對(duì)實(shí)時(shí)處理能力和擴(kuò)展能力的要求都非常高，現(xiàn)有的磁盤(pán)陣列控制產(chǎn)品是不能滿足其需要的。
發(fā)明內(nèi)容本實(shí)用新型的目的在于克服現(xiàn)有技術(shù)存在的不足，提供一種嵌入式的CPCI結(jié)構(gòu)電子盤(pán)陣列卡，該電子盤(pán)陣列卡容納電子盤(pán)所需空間容積小、讀寫(xiě)速度高、抗震性能好、擴(kuò)展性強(qiáng)。本實(shí)用新型所采用的技術(shù)方案是一種嵌入式的CPCI結(jié)構(gòu)電子盤(pán)陣列卡，共分三層，從下往上依次是一塊CPCI結(jié)構(gòu)電子盤(pán)陣列控制卡和兩塊嵌入式的電子盤(pán)存儲(chǔ)卡，在每個(gè)嵌入式的電子盤(pán)存儲(chǔ)卡上均勻分布四個(gè)電子盤(pán)，三層之間分別通過(guò)12個(gè)緊固件固定在一起，使嵌入式的CPCI結(jié)構(gòu)電子盤(pán)陣列卡連接成一個(gè)整體；所述嵌入式的CPCI結(jié)構(gòu)電子盤(pán)陣列控制卡上內(nèi)嵌一塊主控芯片F(xiàn)PGA和PCI橋芯片，設(shè)置有一個(gè)可直接通過(guò)上位機(jī)讀寫(xiě) CPCI結(jié)構(gòu)電子盤(pán)陣列卡上的數(shù)據(jù)的接插件A，設(shè)置有接收控制信息的接插件B，設(shè)置有可直接存儲(chǔ)外部數(shù)據(jù)和向外部傳輸數(shù)據(jù)的四個(gè)接插件C。其中兩塊嵌入式的電子盤(pán)存儲(chǔ)卡上均從右下角開(kāi)始按逆時(shí)針?lè)较蛞来畏胖盟膫€(gè)電子盤(pán)。一個(gè)電子盤(pán)存儲(chǔ)卡和CPCI結(jié)構(gòu)電子盤(pán)陣列控制卡通過(guò)接插件D連接，另一個(gè)電子盤(pán)存儲(chǔ)卡和CPCI結(jié)構(gòu)電子盤(pán)陣列控制卡通過(guò)兩個(gè)接插件E連接。本實(shí)用新型采用兩層放置電子盤(pán)的布局，提升了單板電子盤(pán)陣列的容量，大大降低了電子盤(pán)所占空間；采用FPGA做為主控芯片控制電子盤(pán)陣列的讀寫(xiě)，擺脫了單一 CPU控制電子盤(pán)陣列讀寫(xiě)的缺點(diǎn)，并且使用了 FLASH陣列作為存儲(chǔ)介質(zhì)，從而提高了數(shù)據(jù)的讀寫(xiě)速度；板卡上使用了 M個(gè)緊固件，即CPCI結(jié)構(gòu)電子盤(pán)陣列控制卡通過(guò)十二個(gè)緊固件和它緊挨的電子盤(pán)存儲(chǔ)卡固定在一起，該電子盤(pán)存儲(chǔ)卡又通過(guò)十二個(gè)緊固件與最上層的電子盤(pán)存儲(chǔ)卡固定在一起，三者組成一個(gè)整體，可以很好的保證板卡的抗震性能；并且PCI橋芯片、存儲(chǔ)外部數(shù)據(jù)的接插件、向外部傳輸數(shù)據(jù)的接插件在嵌入式的CPCI結(jié)構(gòu)電子盤(pán)陣列卡上的設(shè)置，實(shí)現(xiàn)了定制化的擴(kuò)展功能。

圖1是本實(shí)用新型的結(jié)構(gòu)示意圖。圖2是圖1的右視圖。圖3是圖1的左視圖。圖4是圖1的仰視圖。圖5是圖1的俯視圖。
具體實(shí)施方式
以下結(jié)合附圖對(duì)本實(shí)用新型作更詳細(xì)的說(shuō)明。如圖1、圖2、圖3、圖4和圖5所示，嵌入式的CPCI結(jié)構(gòu)電子盤(pán)陣列卡共分三層， 一塊CPCI結(jié)構(gòu)電子盤(pán)陣列控制卡1和兩塊嵌入式的電子盤(pán)存儲(chǔ)卡2、3，在嵌入式的電子盤(pán)存儲(chǔ)卡2和3上分別放置四個(gè)電子盤(pán)。通過(guò)4、5、6、7、8、9、10、11、12、13、14、15共12個(gè)緊固件放置第一塊電子盤(pán)存儲(chǔ)卡2，通過(guò)16、17、18、19、20、21、22、23、24、25、26、27共12個(gè)緊固件放置第二塊電子盤(pán)存儲(chǔ)卡3。在電子盤(pán)存儲(chǔ)卡2上從右下角開(kāi)始按逆時(shí)針?lè)较蛞来畏胖盟膫€(gè)電子盤(pán)觀、29、30、31，在電子盤(pán)存儲(chǔ)卡3上從右下角開(kāi)始按逆時(shí)針?lè)较蛞来畏胖盟膫€(gè)電子盤(pán)32、33、34、35。電子盤(pán)存儲(chǔ)卡2和CPCI結(jié)構(gòu)電子盤(pán)陣列控制卡1通過(guò)接插件D36 連接，電子盤(pán)存儲(chǔ)卡3和CPCI結(jié)構(gòu)電子盤(pán)陣列控制卡1通過(guò)接插件E37和E38連接。FPGA主控芯片39通過(guò)接插件D36對(duì)電子盤(pán)存儲(chǔ)卡2上的四個(gè)電子盤(pán)進(jìn)行讀寫(xiě)，通過(guò)接插件E37和E38對(duì)電子盤(pán)存儲(chǔ)卡3上的四個(gè)電子盤(pán)進(jìn)行讀寫(xiě)。嵌入式的CPCI結(jié)構(gòu)電子盤(pán)陣列控制卡1上帶有一片PCI橋芯片40，上位機(jī)可以通過(guò)此芯片對(duì)整塊板卡進(jìn)行控制和監(jiān)控。在上位機(jī)的控制下，可以通過(guò)接插件A41直接讀寫(xiě)CPCI電子盤(pán)陣列卡上的數(shù)據(jù)， 此外，CPCI電子盤(pán)陣列卡可以存儲(chǔ)接插件C43、C44、C45和C47發(fā)送來(lái)的外部數(shù)據(jù)，也可以經(jīng)過(guò)接插件C43、C44、C45和C47向外部直接發(fā)送數(shù)據(jù)，還可以通過(guò)接插件B46接收控制信息。這種既可存儲(chǔ)上位機(jī)數(shù)據(jù)也可存儲(chǔ)外部數(shù)據(jù)的雙層電子盤(pán)陣列結(jié)構(gòu)在電子盤(pán)陣列卡中是首創(chuàng)的，對(duì)于嵌入式領(lǐng)域的應(yīng)用來(lái)講非常便利。
權(quán)利要求1.一種嵌入式的CPCI結(jié)構(gòu)電子盤(pán)陣列卡，其特征是共分三層，從下往上依次是一塊 CPCI結(jié)構(gòu)電子盤(pán)陣列控制卡(1)和兩塊嵌入式的電子盤(pán)存儲(chǔ)卡0、3)，在每個(gè)嵌入式的電子盤(pán)存儲(chǔ)卡上均勻分布四個(gè)電子盤(pán)，三層之間分別通過(guò)12個(gè)緊固件固定在一起，使嵌入式的CPCI結(jié)構(gòu)電子盤(pán)陣列卡連接成一個(gè)整體；所述嵌入式的CPCI結(jié)構(gòu)電子盤(pán)陣列控制卡(1)上內(nèi)嵌一塊主控芯片F(xiàn)PGA(39)和PCI橋芯片(40)，設(shè)置有一個(gè)可直接通過(guò)上位機(jī)讀寫(xiě) CPCI結(jié)構(gòu)電子盤(pán)陣列卡上的數(shù)據(jù)的接插件A(41)，設(shè)置有接收控制信息的接插件B(46)，設(shè)置有可直接存儲(chǔ)外部數(shù)據(jù)和向外部傳輸數(shù)據(jù)的四個(gè)接插件C(43、44、45和47)。
2.如權(quán)利要求1所述的嵌入式的CPCI結(jié)構(gòu)電子盤(pán)陣列卡，其特征是在兩塊嵌入式的電子盤(pán)存儲(chǔ)卡上均從右下角開(kāi)始按逆時(shí)針?lè)较蛞来畏胖盟膫€(gè)電子盤(pán)。
3.如權(quán)利要求1所述的嵌入式的CPCI結(jié)構(gòu)電子盤(pán)陣列卡，其特征是一個(gè)電子盤(pán)存儲(chǔ)卡(2)和CPCI結(jié)構(gòu)電子盤(pán)陣列控制卡(1)通過(guò)接插件D(36)連接，另一個(gè)電子盤(pán)存儲(chǔ)卡(3) 和CPCI結(jié)構(gòu)電子盤(pán)陣列控制卡(1)通過(guò)兩個(gè)接插件E(37、38)連接。
專(zhuān)利摘要本實(shí)用新型提供一種嵌入式的CPCI結(jié)構(gòu)電子盤(pán)陣列卡，共分三層，從下往上依次是一塊CPCI結(jié)構(gòu)電子盤(pán)陣列控制卡和兩塊嵌入式的電子盤(pán)存儲(chǔ)卡，在每個(gè)嵌入式的電子盤(pán)存儲(chǔ)卡上均勻分布四個(gè)電子盤(pán)，三層之間分別通過(guò)12個(gè)緊固件固定在一起，使嵌入式的CPCI結(jié)構(gòu)電子盤(pán)陣列卡連接成一個(gè)整體；所述嵌入式的CPCI結(jié)構(gòu)電子盤(pán)陣列控制卡上內(nèi)嵌一塊主控芯片F(xiàn)PGA和PCI橋芯片，設(shè)置有一個(gè)可直接通過(guò)上位機(jī)讀寫(xiě)CPCI結(jié)構(gòu)電子盤(pán)陣列卡上的數(shù)據(jù)的接插件A，設(shè)置有接收控制信息的接插件B，設(shè)置有可直接存儲(chǔ)外部數(shù)據(jù)和向外部傳輸數(shù)據(jù)的四個(gè)接插件C。本實(shí)用新型所需空間容積小、讀寫(xiě)速度高、抗震性能好、擴(kuò)展性強(qiáng)。
文檔編號(hào)G11C7/10GK201956066SQ20112000322
公開(kāi)日2011年8月31日 申請(qǐng)日期2011年1月4日 優(yōu)先權(quán)日2011年1月4日
發(fā)明者宋曉偉, 張煥穎, 李亮, 李鋒林, 楊曉偉 申請(qǐng)人:西安艾索信息技術(shù)有限公司