專利名稱：智能卡芯片存儲器的神經(jīng)網(wǎng)絡(luò)測試模塊及測試系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
[0001]本實(shí)用新型涉及智能卡芯片測試技術(shù)領(lǐng)域，尤其涉及ー種智能卡芯片存儲器的神經(jīng)網(wǎng)絡(luò)測試模塊及測試系統(tǒng)。
背景技術(shù)：
智能卡芯片在生產(chǎn)成型后，首要的任務(wù)是對智能卡芯片中的存儲器進(jìn)行測試掃描。傳統(tǒng)的測試掃描技術(shù)包括軟件測試掃描技術(shù)和硬件測試掃描技術(shù)，其中，軟件測試掃描技術(shù)也稱為自測試技術(shù),硬件測試掃描技術(shù)也稱為內(nèi)建自測試技術(shù)。軟件自測試技術(shù)在存儲器測試掃描中，存在著診斷分辨率差、診斷時(shí)間長、效率低、使用費(fèi)用較高等缺點(diǎn)。內(nèi)建自測試技術(shù)有效地解決了軟件自測試技術(shù)在存儲器測試掃描中存在的諸多問題，并具有結(jié)構(gòu)簡單、有效測試時(shí)間短、測試靈活性強(qiáng)、可以實(shí)現(xiàn)在線測試等優(yōu)點(diǎn)。目前，內(nèi)建自測試技術(shù)在對智能卡芯片中的存儲器進(jìn)行測試掃描中仍存在ー些問題。例如，電路只能在CPU工作時(shí)才可工作，毎次只能對一片存儲器進(jìn)行測試，測試時(shí)間相對較長，不能精確定位錯(cuò)誤類型和錯(cuò)誤地點(diǎn)，不適用于智能卡芯片的大批量生產(chǎn)。如圖I所示，給出了內(nèi)建自測試技術(shù)的電路結(jié)構(gòu)原理圖。傳統(tǒng)的內(nèi)建自測試技術(shù)的數(shù)字電路主要包括測試控制器、測試生成器和響應(yīng)分析器。在測試控制器內(nèi)，預(yù)設(shè)有某種特定算法，而這種算法就決定了測試方案的唯一性。所述測試控制器有3個(gè)輸入信號，即復(fù)位信號、使能信號和時(shí)鐘信號。復(fù)位信號可使測試控制器的狀態(tài)恢復(fù)成原始狀態(tài)；使能信號用于控制測試控制器是否能正常工作；時(shí)鐘信號用于控制電路的工作步驟。測試控制器還有5個(gè)輸出信號，即地址信號、用于確定要寫入某片存儲器內(nèi)數(shù)據(jù)所處的地址；數(shù)據(jù)信號、用于確定往存儲器寫入的數(shù)據(jù)；存儲器控制信號、用于控制數(shù)據(jù)處于哪個(gè)輸入端ロ ；暫停信號，用于判別存儲器的好和壞；響應(yīng)分析器控制信號，用于將錯(cuò)誤的信息傳給響應(yīng)分析器，以便識別存儲器的錯(cuò)誤地址。測試生成器是由3個(gè)數(shù)據(jù)選擇器組成，用來選擇輸入到存儲器中的信號是從內(nèi)建自測試控制器發(fā)出，還是從芯片其他模塊發(fā)出。由內(nèi)建自測試控制器輸出的3路信號輸入到測試生成器中，其他的輸入信號則是由芯片內(nèi)的其它模塊根據(jù)具體功能要求而輸入的。測試生成器中的3個(gè)數(shù)據(jù)選擇器分別發(fā)出一路輸出信號與存儲器相連，通知存儲器要寫入的地址、數(shù)據(jù)和端ロ編號。響應(yīng)分析器有3路輸入信號和I路輸出信號。測試控制器給響應(yīng)分析器2個(gè)輸入信號；存儲器給響應(yīng)分析器I個(gè)輸入信號。這3路輸入信號同時(shí)控制響應(yīng)分析器，響應(yīng)分析器判斷錯(cuò)誤地址。圖I所示的傳統(tǒng)的內(nèi)建自測試技術(shù)的電路工作流程如下所述。[0015]首先,讀卡器通電,讀卡器處于正常工作狀態(tài)，將智能卡插入讀卡器內(nèi)，智能卡內(nèi)的下載模塊首先工作，在下載模塊正常工作后再觸發(fā)智能卡內(nèi)的CPU開始工作。CPU開始給測試控制器提供復(fù)位信號、使能信號和時(shí)鐘信號，使測試控制器開始エ作。在測試控制器啟動(dòng)后，根據(jù)測試控制器事前預(yù)置規(guī)定的算法，通過測試生成器給存儲器發(fā)出三個(gè)信號，即寫入數(shù)據(jù)信號、地址信號和端口號信號，使存儲器處于工作狀態(tài)。存儲器按照測試控制器提供的信息要求執(zhí)行，工作結(jié)束后存儲器再將其自身的輸出信號傳輸?shù)巾憫?yīng)分析器中，同時(shí)測試控制器也要給響應(yīng)分析器提供兩組信號，響應(yīng)分析器再對其三組輸入信號進(jìn)行分析，響應(yīng)分析器通過分析以此判斷存儲器是否發(fā)生錯(cuò)誤。如果響應(yīng)分析器判斷存儲器是發(fā)生錯(cuò)誤的，則響應(yīng)分析器發(fā)出ー組提示信號，令CPU暫停エ作。反之響應(yīng)分析器不發(fā)出提示信號，CPU正常工作。此時(shí)測試工作過程結(jié)束。通過對上述傳統(tǒng)的內(nèi)建自測試技術(shù)的電路的說明可知,現(xiàn)有的內(nèi)建自測試技術(shù)均是在CPU主導(dǎo)和控制下進(jìn)行的測試掃描，所以測試過程中存在的缺點(diǎn)主要包括(I)每ー次測試只能針對一片存儲器進(jìn)行檢測，導(dǎo)致了測試時(shí)間較長，測試效率低；(2)測試精確度低，容錯(cuò)率低，不能精確判斷錯(cuò)誤類型和錯(cuò)誤地點(diǎn)；(3)因測試效率低下，直接導(dǎo)致智能卡芯片產(chǎn)量低。因此，在采用內(nèi)建自測試技術(shù)時(shí)，如何針對大批量生產(chǎn)的智能卡芯片內(nèi)的存儲器實(shí)現(xiàn)在線測試掃描成為需要解決的技術(shù)問題。

實(shí)用新型內(nèi)容本實(shí)用新型所要解決的技術(shù)問題在于，提供ー種智能卡芯片存儲器的神經(jīng)網(wǎng)絡(luò)測試模塊及測試系統(tǒng)。為了解決上述問題，本實(shí)用新型提出了ー種智能卡芯片存儲器的神經(jīng)網(wǎng)絡(luò)測試模塊，其與多個(gè)存儲器連接，包括測試控制模塊、響應(yīng)分析模塊和數(shù)據(jù)選擇模塊，其中所述測試控制模塊，用于接收系統(tǒng)時(shí)鐘源提供的時(shí)鐘信號、下載模塊提供的使能信號和下載模塊提供的復(fù)位信號作為輸入信號，并為每一存儲器輸出一組測試信號；所述數(shù)據(jù)選擇模塊，包括數(shù)據(jù)選擇器，該數(shù)據(jù)選擇器用于針對測試控制模塊的輸出信息，選擇出要向不同的存儲器輸入的信息；所述響應(yīng)分析模塊，包括響應(yīng)分析器及解碼控制器，該解碼控制器，用于將從多個(gè)不同的存儲器返回的錯(cuò)誤信息同時(shí)解析出來，并從ー個(gè)輸出端ロ輸出提示各個(gè)存儲器的錯(cuò)
誤信息。其中，所述測試控制模塊為每一存儲器輸出一組測試信號以及所述數(shù)據(jù)選擇模塊為存儲器選擇的輸入信息包括但不限于端ロ選擇信號，讀使能信號，寫使能信號，寫數(shù)據(jù)信號，寫地址信號。其中，所述測試控制模塊是根據(jù)March Cff算法設(shè)計(jì)的測試電路模塊。 其中，所述測試控制模塊的輸出信號還包括用于控制響應(yīng)分析模塊的控制信號，以及用于向神經(jīng)網(wǎng)絡(luò)測試模塊外輸出的暫停信號。其中，所述響應(yīng)分析模塊通過解碼及分析獲得的錯(cuò)誤信息包括但不限干錯(cuò)誤類型、錯(cuò)誤地址和錯(cuò)誤存儲器號。本實(shí)用新型還提供一種智能卡芯片存儲器的神經(jīng)網(wǎng)絡(luò)測試系統(tǒng)，包括神經(jīng)網(wǎng)絡(luò)測試模塊，以及測試時(shí)與其相連的多個(gè)存儲器；其中，所述神經(jīng)網(wǎng)絡(luò)測試模塊，用于為每一個(gè)存儲器輸出ー組測試信號，并在所述存儲器測試結(jié)束后接收每一存儲器返回的信號作為輸入信號，并對接收的存儲器返回的輸入信號進(jìn)行分析，判斷各個(gè)存儲器是否發(fā)生錯(cuò)誤，并將判斷結(jié)果輸出。進(jìn)ー步地，所述神經(jīng)網(wǎng)絡(luò)測試模塊，包括測試控制模塊、響應(yīng)分析模塊和數(shù)據(jù)選擇模塊，其中所述測試控制模塊，用于接收系統(tǒng)時(shí)鐘源提供的時(shí)鐘信號、下載模塊提供的使能信號和下載模塊提供的復(fù)位信號作為輸入信號，并為每一存儲器輸出一組測試信號；所述數(shù)據(jù)選擇模塊，包括數(shù)據(jù)選擇器，該數(shù)據(jù)選擇器用于針對測試控制模塊的輸出信息，選擇出要向不同的存儲器輸入的信息； 所述響應(yīng)分析模塊，包括響應(yīng)分析器及解碼控制器，該解碼控制器，用于將從多個(gè)不同的存儲器返回的錯(cuò)誤信息同時(shí)解析出來，并從ー個(gè)輸出端ロ輸出提示各個(gè)存儲器的錯(cuò)
誤信息。其中，所述測試控制模塊為每一存儲器輸出一組測試信號以及所述數(shù)據(jù)選擇模塊為存儲器選擇的輸入信息包括但不限于端ロ選擇信號，讀使能信號，寫使能信號，寫數(shù)據(jù)信號，寫地址信號。其中，所述測試控制模塊是根據(jù)March CW算法設(shè)計(jì)的測試電路模塊；所述測試控制模塊的輸出信號還包括用于控制響應(yīng)分析模塊的控制信號，以及用于向神經(jīng)網(wǎng)絡(luò)測試模塊外輸出的暫停信號。其中，所述響應(yīng)分析模塊通過解碼及分析獲得的錯(cuò)誤信息包括但不限干錯(cuò)誤類型、錯(cuò)誤地址和錯(cuò)誤存儲器號。本實(shí)用新型的ー種智能卡芯片存儲器的神經(jīng)網(wǎng)絡(luò)測試模塊及測試系統(tǒng)，完全不需要CPU主導(dǎo)和控制進(jìn)行測試掃描；在成品智能卡芯片的測試階段，可以同時(shí)對多片的單、雙ロ存儲器進(jìn)行檢測，有高的測試效率；該神經(jīng)網(wǎng)絡(luò)測試模塊所用元件少；無需外加激勵(lì)；可精確定位錯(cuò)誤位置；可嵌入性好。有效解決了在大批量生產(chǎn)智能卡芯片的過程中，測試存儲器時(shí)依賴CPU且測試效率低等問題。

圖I是內(nèi)建自測試技術(shù)電路結(jié)構(gòu)原理圖；圖2是神經(jīng)網(wǎng)絡(luò)測試模塊內(nèi)部各個(gè)子模塊的連接關(guān)系圖；圖3是智能卡芯片存儲器的神經(jīng)網(wǎng)絡(luò)測試系統(tǒng)示意圖。
具體實(shí)施方式
為使本實(shí)用新型的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，
以下結(jié)合附圖對本實(shí)用新型作進(jìn)ー步地詳細(xì)說明。本實(shí)用新型的智能卡芯片存儲器的神經(jīng)網(wǎng)絡(luò)測試模塊及測試系統(tǒng)，不需要CPU主導(dǎo)和控制進(jìn)行測試掃描，采用的神經(jīng)網(wǎng)絡(luò)測試模塊是基于MarchCW算法下設(shè)計(jì)的測試電路。利用神經(jīng)網(wǎng)絡(luò)測試模塊可以在成品智能卡芯片的測試階段，同時(shí)對多片的單、雙ロ存儲器進(jìn)行檢測。[0047]神經(jīng)網(wǎng)絡(luò)測試模塊將原有的內(nèi)建自測試技術(shù)中的測試控制器、測試生成器和響應(yīng)分析器按ー種特殊的排列方式集成在一起，而形成了ー種具有神經(jīng)網(wǎng)絡(luò)功能的新型模塊。同時(shí)，該神經(jīng)網(wǎng)絡(luò)測試模塊還包括一個(gè)解碼控制器和ー個(gè)數(shù)據(jù)選擇器，如圖2所示。所述解碼控制器，用于把從不同存儲器返回的錯(cuò)誤信息同時(shí)解析出來，并從ー個(gè)輸出端ロ輸出，可提示出各存儲器的錯(cuò)誤類型、錯(cuò)誤地址。所述數(shù)據(jù)選擇器，用于選擇要向不同的存儲器輸入的各種信息，即數(shù)據(jù)信息、地址信息，端ロ信息等。如圖2所示，給出了智能卡芯片存儲器的神經(jīng)網(wǎng)絡(luò)測試模塊連接示意圖。神經(jīng)網(wǎng)絡(luò)測試模塊，包括測試控制模塊、響應(yīng)分析模塊和數(shù)據(jù)選擇模塊。所述測試控制模塊中，內(nèi)置有測試算法。在神經(jīng)網(wǎng)絡(luò)測試模塊設(shè)計(jì)時(shí)，綜合考慮了故障覆蓋率和實(shí)現(xiàn)的復(fù)雜度這兩個(gè)方面，以此選擇March CW算法作為測試控制模塊中的預(yù)置算法。所述March CW算法如下
權(quán)利要求1.ー種智能卡芯片存儲器的神經(jīng)網(wǎng)絡(luò)測試模塊，其與多個(gè)存儲器連接，包括測試控制模塊、響應(yīng)分析模塊和數(shù)據(jù)選擇模塊，其中 所述測試控制模塊，用于接收系統(tǒng)時(shí)鐘源提供的時(shí)鐘信號、下載模塊提供的使能信號和下載模塊提供的復(fù)位信號作為輸入信號，并為每一存儲器輸出一組測試信號； 所述數(shù)據(jù)選擇模塊，包括數(shù)據(jù)選擇器，該數(shù)據(jù)選擇器用于針對測試控制模塊的輸出信息，選擇出要向不同的存儲器輸入的信息； 所述響應(yīng)分析模塊，包括響應(yīng)分析器及解碼控制器，該解碼控制器，用于將從多個(gè)不同的存儲器返回的錯(cuò)誤信息同時(shí)解析出來，并從ー個(gè)輸出端ロ輸出提示各個(gè)存儲器的錯(cuò)誤信O
2.如權(quán)利要求I所述的神經(jīng)網(wǎng)絡(luò)測試模塊，其特征在干， 所述測試控制模塊為每一存儲器輸出一組測試信號以及所述數(shù)據(jù)選擇模塊為存儲器選擇的輸入信息包括但不限于 端ロ選擇信號，讀使能信號，寫使能信號，寫數(shù)據(jù)信號，寫地址信號。
3.如權(quán)利要求I所述的神經(jīng)網(wǎng)絡(luò)測試模塊，其特征在干， 所述測試控制模塊是根據(jù)March CW算法設(shè)計(jì)的測試電路模塊。
4.如權(quán)利要求I所述的神經(jīng)網(wǎng)絡(luò)測試模塊，其特征在干， 所述測試控制模塊的輸出信號還包括用于控制響應(yīng)分析模塊的控制信號，以及用于向神經(jīng)網(wǎng)絡(luò)測試模塊外輸出的暫停信號。
5.如權(quán)利要求I所述的神經(jīng)網(wǎng)絡(luò)測試模塊，其特征在干， 所述響應(yīng)分析模塊通過解碼及分析獲得的錯(cuò)誤信息包括但不限于錯(cuò)誤類型、錯(cuò)誤地址和錯(cuò)誤存儲器號。
6.ー種智能卡芯片存儲器的神經(jīng)網(wǎng)絡(luò)測試系統(tǒng)，包括神經(jīng)網(wǎng)絡(luò)測試模塊，以及測試時(shí)與其相連的多個(gè)存儲器；其中， 所述神經(jīng)網(wǎng)絡(luò)測試模塊，用于為每一個(gè)存儲器輸出ー組測試信號，并在所述存儲器測試結(jié)束后接收每一存儲器返回的信號作為輸入信號，并對接收的存儲器返回的輸入信號進(jìn)行分析，判斷各個(gè)存儲器是否發(fā)生錯(cuò)誤，并將判斷結(jié)果輸出。
7.如權(quán)利要求6所述的神經(jīng)網(wǎng)絡(luò)測試系統(tǒng)，其特征在于，所述神經(jīng)網(wǎng)絡(luò)測試模塊，包括測試控制模塊、響應(yīng)分析模塊和數(shù)據(jù)選擇模塊，其中 所述測試控制模塊，用于接收系統(tǒng)時(shí)鐘源提供的時(shí)鐘信號、下載模塊提供的使能信號和下載模塊提供的復(fù)位信號作為輸入信號，并為每一存儲器輸出一組測試信號； 所述數(shù)據(jù)選擇模塊，包括數(shù)據(jù)選擇器，該數(shù)據(jù)選擇器用于針對測試控制模塊的輸出信息，選擇出要向不同的存儲器輸入的信息； 所述響應(yīng)分析模塊，包括響應(yīng)分析器及解碼控制器，該解碼控制器，用于將從多個(gè)不同的存儲器返回的錯(cuò)誤信息同時(shí)解析出來，并從ー個(gè)輸出端ロ輸出提示各個(gè)存儲器的錯(cuò)誤信O
8.如權(quán)利要求7所述的神經(jīng)網(wǎng)絡(luò)測試系統(tǒng)，其特征在干， 所述測試控制模塊為每一存儲器輸出一組測試信號以及所述數(shù)據(jù)選擇模塊為存儲器選擇的輸入信息包括但不限于 端ロ選擇信號，讀使能信號，寫使能信號，寫數(shù)據(jù)信號，寫地址信號。
9.如權(quán)利要求7所述的神經(jīng)網(wǎng)絡(luò)測試系統(tǒng)，其特征在干， 所述測試控制模塊是根據(jù)March CW算法設(shè)計(jì)的測試電路模塊； 所述測試控制模塊的輸出信號還包括用于控制響應(yīng)分析模塊的控制信號，以及用于向神經(jīng)網(wǎng)絡(luò)測試模塊外輸出的暫停信號。
10.如權(quán)利要求7所述的神經(jīng)網(wǎng)絡(luò)測試系統(tǒng)，其特征在干， 所述響應(yīng)分析模塊通過解碼及分析獲得的錯(cuò)誤信息包括但不限于錯(cuò)誤類型、錯(cuò)誤地址和錯(cuò)誤存儲器號。
專利摘要本實(shí)用新型公開了一種智能卡芯片存儲器的神經(jīng)網(wǎng)絡(luò)測試模塊及測試系統(tǒng)，神經(jīng)網(wǎng)絡(luò)測試模塊與多個(gè)存儲器連接，包括測試控制模塊、響應(yīng)分析模塊和數(shù)據(jù)選擇模塊，測試控制模塊用于接收系統(tǒng)時(shí)鐘源提供的時(shí)鐘信號、下載模塊提供的使能信號和復(fù)位信號作為輸入信號，并為每一存儲器輸出一組測試信號；數(shù)據(jù)選擇模塊，用于針對測試控制模塊的輸出信息，選擇出要向不同的存儲器輸入的信息；響應(yīng)分析模塊，包括響應(yīng)分析器及解碼控制器，該解碼控制器，用于將從多個(gè)不同的存儲器返回的錯(cuò)誤信息同時(shí)解析出來，并從一個(gè)輸出端口輸出提示各個(gè)存儲器的錯(cuò)誤信息。本實(shí)用新型可在大批量生產(chǎn)智能卡芯片的過程中實(shí)現(xiàn)高效測試智能卡芯片存儲器。
文檔編號G11C29/08GK202404912SQ20112052883
公開日2012年8月29日 申請日期2011年12月16日 優(yōu)先權(quán)日2011年12月16日
發(fā)明者張瑩, 郝曉東 申請人:大唐微電子技術(shù)有限公司