專利名稱：存儲器芯片和使用該芯片的“芯片上芯片”器件及其制造方法
技術領域：
本發(fā)明涉及在半導體芯片上邊疊層上具有與其功能不同的功能的別的半導體芯片以構成一個系統(tǒng)的所謂的COC(芯片上芯片)器件和采用把多個芯片放入到一個封裝內(nèi)的辦法構成一個系統(tǒng)的MCM(多芯片組件)等構成的SiP(封裝內(nèi)系統(tǒng))器件。
背景技術：
近些年來，把可以用CPU、IP(知識產(chǎn)權)實現(xiàn)的功能、存儲器(例如，SRAM、DRAM、閃速存儲器)或模擬LSI(例如，RF電路)等混合載置到一個芯片內(nèi)，在一個芯片內(nèi)形成系統(tǒng)的所謂的SOC(芯片上系統(tǒng))技術的研究、開發(fā)一直在進行。如果在一個芯片內(nèi)形成系統(tǒng)，由于就沒有必要用外部布線把多個芯片彼此連接起來，故可以實現(xiàn)系統(tǒng)的高性能化和小型化。
但是，要想實現(xiàn)在一個芯片內(nèi)混合載置多個功能的LSI(以下，叫做SoC)，存在著許多難于解決的問題。
例如，作為SoC的代表性的器件，人們熟知存儲器混合載置邏輯LSI和模擬混合載置LSI。在存儲器混合載置LSI的情況下，必須給邏輯工藝追加上存儲器所特有的工藝(例如，在DRAM的情況下，刻槽/疊層電容器的制造工藝)。此外，在模擬混合載置LSI的情況下，則必須給邏輯工藝追加上模擬電路所特有的工藝(例如，雙極晶體管的制造工藝)。
為此，在上述那樣的SoC的情況下，存在著其制造工藝(以下，叫做混合載置工藝)將變得復雜而且長，成品率降低或制造成本增大的問題。
此外，SoC由于是使原本用彼此不同的制造工藝形成的多個功能(芯片)單芯片化的器件，故重要的是單芯片化時的混合載置工藝的優(yōu)化。但是，由于是要把不同的多個制造工藝共通化為一個混合載置工藝，故在共通化之際，當然會出現(xiàn)在器件的性能或集成度等方面必須進行折中妥協(xié)的問題。
例如，在DRAM混合載置邏輯LSI中，就要以邏輯工藝為基礎，給之追加上DRAM所特有的工藝。在這里，在邏輯工藝中，應含有目的為降低MOS晶體管的柵極、源極、漏極的電阻的自對準硅化物(Saliside)工藝。另一方面，在DRAM工藝中，則具備目的為使存儲單元高集成化的SAC(自對準接觸)工藝。
但是，在現(xiàn)在的工藝技術的情況下，使自對準硅化物工藝和SAC工藝這雙方含于一個制造工藝(混合載置工藝)之內(nèi)，實現(xiàn)起來困難度高，將會招致工藝步驟的大幅度增加，因而招致芯片成本增加。為了抑制芯片成本的增加，就不得不采用任何一方而不能使自對準硅化物工藝和SAC工藝同時并存。
假如說在邏輯性能優(yōu)先的情況下，由于結果就變成為采用自對準硅化物工藝而不采用SAC工藝。作為結果，存儲單元的尺寸變大，對高集成化是不利的。反之，在存儲單元的高集成化優(yōu)先的情況下，由于結果變成為采用SAC工藝而不采用自對準硅化物工藝，故作為結果，邏輯性能降低。

發(fā)明內(nèi)容
本發(fā)明的一個例子的存儲器芯片，具備每一個都可以獨立地作為存儲器芯片起作用的多個基本芯片，和配置在多個基本芯片之間的劃片線，具有根據(jù)要實現(xiàn)的SoC的規(guī)格進行切斷的劃片線和不進行切斷的劃片線。多個基本芯片既可以具有完全相同的布局，多個基本芯片的一部分芯片的布局，也可以具有使多個基本芯片的另外的一部分的布局進行反轉(zhuǎn)后的布局。
本發(fā)明的一個例子的SiP器件，具備具有邏輯電路的邏輯芯片；要裝載到邏輯芯片上邊的上述存儲器芯片；把邏輯芯片和存儲器芯片結合起來的突點。
本發(fā)明的一個例子的存儲器芯片的制造方法，具備在晶片內(nèi)形成多個基本芯片的工序；進行多個基本芯片的測試的工序；根據(jù)預先決定的存儲容量決定構成存儲器芯片的基本芯片的個數(shù)的工序；根據(jù)測試的結果和基本芯片的個數(shù)決定存儲器芯片的形狀的工序；用晶片的劃片法得到存儲器芯片的工序。


圖1示出了成為本發(fā)明對象的COC器件。
圖2示出了本發(fā)明的一個例子的存儲器芯片。
圖3擴大示出了圖2的區(qū)域B。
圖4示出了從晶片中取出來的芯片的例子。
圖5示出了從晶片中取出來的芯片的例子。
圖6A示出了本發(fā)明的一個例子的存儲器芯片。
圖6B出了本發(fā)明的一個例子的存儲器芯片。
圖6C示出了本發(fā)明的一個例子的存儲器芯片。
圖7示出了用來變更字構成的電路。
圖8示出了本發(fā)明的一個例子的制造方法。
圖9示出了芯片尺寸與總體之間的關系。
圖10示出了芯片尺寸與芯片效率之間的關系。
圖11示出了芯片尺寸與總體之間的關系。
圖12示出了芯片尺寸與芯片效率之間的關系。
圖13示出了芯片尺寸與總體之間的關系。
圖14示出了芯片尺寸與芯片效率之間的關系。
圖15A示出了現(xiàn)有的芯片效率。
圖15B示出了本發(fā)明的芯片效率。
圖16示出了本發(fā)明的一個例子的存儲器芯片。
圖17示出了本發(fā)明的一個例子的存儲器芯片。
圖18示出了本發(fā)明的一個例子的存儲器芯片。
圖19到圖21示出了本發(fā)明的一個例子的MCM器件。
具體實施例方式
以下，邊參看附圖，邊對本發(fā)明的一個例子的存儲器芯片和使用該芯片的SiP器件以及它們制造方法詳細地進行說明。在這里以作為其中之一的COC器件為中心進行說明，至于MCM器件將在后邊講述。
首先，對作為本發(fā)明的對象的COC技術進行說明。
為了解決現(xiàn)有的問題，最近，在半導體芯片上邊疊層上具有與其功能不同的功能的別的半導體芯片構成一個系統(tǒng)的所謂的COC技術登上了舞臺。
在COC器件中，例如，如圖1所示，通過突點(例如，Au突點)直接把存儲器芯片(DRAM芯片、閃速存儲器芯片等)裝載到具有邏輯電路的LSI芯片(以下，叫做邏輯芯片)上邊。
在現(xiàn)在，由于突點例如可以以40到50微米的節(jié)距形成，故從原理上說可以以400個/mm2的高密度把突點配置到各個芯片上邊。即，在COC器件中，由于也可以形成多個數(shù)據(jù)輸入輸出端子，故與系統(tǒng)LSI同樣，也可以使總線寬度(可以同時進行輸入輸出的位數(shù))變成為非常大。
此外，由于借助于突點把邏輯芯片和存儲器芯片彼此連接起來，故各個芯片的接口部分的輸入輸出端子上不會連接大的寄生電容，而且，也不會從該輸入輸出端子輸入噪聲。因此，就沒有必要把緩沖器和保護電路連接到邏輯芯片和存儲器芯片的接口部分的輸入輸出端子上。即，邏輯芯片和存儲器芯片的接口部分可以簡化，各個芯片的尺寸可以形成得小。
另外，邏輯芯片上邊的突點的位置和存儲器芯片上邊的突點的位置彼此對應，例如，借助于倒裝芯片鍵合，邏輯芯片和存儲器芯片的結合就可以容易地進行。
此外，如圖1所示，在把存儲器芯片裝載到邏輯芯片上邊的情況下，存儲器芯片，由于可以用在現(xiàn)存的通用存儲器上僅僅追加一個布線層(用來形成突點的布線層)的辦法形成，故還可以降低開發(fā)成本。
如上所述，倘采用COC技術，由于可以容易地解決在用混合載置工藝實現(xiàn)COC的情況下成為問題的各種問題(伴隨著單芯片化的工藝的共通化，開發(fā)成本的問題等)，故COC技術，是一種在將來非常有希望的技術。
但是，在COC技術中也并不是沒有問題。
例如，在把存儲器芯片裝載到邏輯芯片上邊以構成系統(tǒng)的情況下，雖然只要存在著與使用者所要求的存儲容量或字構成(數(shù)據(jù)輸入輸出端子數(shù))一致的現(xiàn)存的通用存儲器即可，但是，在不存在該存儲器的情況下，就必須用存儲器產(chǎn)生器等的EDA(工程設計自動化)工具設計與使用者所要求的規(guī)格一致的存儲器芯片，然后對之進行評價。但是，這樣的話，就要加長開發(fā)期間、增加開發(fā)成本。
于是，在COC技術的情況下，通常，要采用從預先準備好的COC用存儲器芯片的序列中選擇具有與使用者的所要求最近的規(guī)格的芯片。
因此，如果COC用存儲器芯片的序列數(shù)很多，就能夠從該序列中選擇具有與用戶要求接近或?qū)嵸|(zhì)相同規(guī)格的芯片。但是，如果COC用存儲器芯片的序列數(shù)很多，則結果就變成為為此要花費巨大的時間和費用。
另一方面，如果COC用存儲器芯片的序列數(shù)少，則雖然為此所花費的時間和費用少，但是在該序列內(nèi)存在具有與使用者的要求接近或?qū)嵸|(zhì)上同一的規(guī)格的概率降低，其結果是使用者所要求的規(guī)格與可以從序列中選擇的規(guī)格之差(開銷)增大。
例如，在使用者所要求的規(guī)格為1兆字×64位的情況下，在序列化的COC用存儲器芯片之內(nèi)，既滿足該規(guī)格又具有與該規(guī)格最接近的規(guī)格的芯片，在2兆字×64位的情況下，1兆字×64位(＝8兆位)的存儲容量就白白浪費了，效率很差。
于是，由于采用從晶片內(nèi)任意地切出一個或由多個基本芯片構成的一個存儲器芯片而不是增加COC用存儲器芯片的序列數(shù)的辦法，就可以自由地得到具有使用者所希望的存儲容量的存儲器芯片，故是便利的。
此外，如果可以用控制信號自由地改變基本芯片內(nèi)的字構成則是非常便利的。
圖2示出了本發(fā)明的一個例子的存儲器芯片。
在晶片11內(nèi)，形成多個基本芯片(用F表示)。基本芯片的存儲容量為恒定值，在本例中，被設定為4MB(兆字節(jié))。對于基本芯片的字構成來說，也是規(guī)定的字(例如，1兆字×32位，512千字×64位等)。
在晶片狀態(tài)中，在晶片11內(nèi)配置有多個基本芯片，變成為一般的晶片11。但是，在本發(fā)明的情況下，要從該晶片11切出含有多個基本芯片的存儲器芯片。例如，沿著圖1的網(wǎng)格線A切斷晶片。
就是說，本發(fā)明的存儲器芯片由每一個都可以作為一個存儲器芯片起作用的多個基本芯片(在本例的情況下)的集合構成。因此，多個基本芯片，已經(jīng)電隔離(未用布線連接起來)，并在多個基本芯片之間配置劃片線。在劃片線內(nèi)，如圖3所示，形成有對準標記MARK或TEG(測試元件組)。
如上所述，在本發(fā)明中，具有16MB的存儲容量的存儲器芯片，可以用4個基本芯片構成。一般地說，如設一個基本芯片的存儲容量為i字節(jié)，則I字節(jié)的存儲器芯片可以由(I/i)個基本芯片的集合得到。但是規(guī)定I是i的整數(shù)倍。
另外，如圖4所示，也可以從晶片上僅僅切出一個基本芯片。
圖5示出了可以從晶片得到的存儲器芯片的種類。
首先，作為前提，基本芯片的存儲容量定為4MB(＝32兆字節(jié))，字構成定為1兆字×32位(＝4兆字節(jié))。
在存儲器芯片由一個基本芯片構成的情況下，存儲器芯片的存儲容量為4MB，字構成為1兆字×32位。在存儲器芯片由2個基本芯片構成的情況下，存儲器芯片的存儲容量為8MB，字構成為1兆字×64位。此外，在存儲器芯片由4個基本芯片構成的情況下，存儲器芯片的存儲容量為16MB，字構成為1兆字×128位。
另外，存儲器芯片的形狀，理想的是使之變成為四角形而和構成存儲器芯片的基本芯片的個數(shù)無關。這是因為只要芯片形狀是四角形，則與通常的情況同樣，在存儲器芯片的搬運時或?qū)蕰r其處理會變得容易的緣故。
此外，如圖6A、6B、6C所示，如果用在上下左右相鄰接的多個基本芯片構成存儲器芯片，則其形狀易于變成為正方形或接近于正方形的形狀，故如果用僅僅上下或左右相鄰接的多個基本芯片構成存儲器芯片，則其形狀易于變成為長方形。
如果存儲器芯片的形狀變成為正方形或接近正方形，則具有易于處理的優(yōu)點，若僅僅在一個方向上把多個基本芯片連接起來，則對于減小劃片線的面積、縮小芯片尺寸是有利的。
如上所述，本發(fā)明的一個例子的存儲器芯片，由于用多個基本芯片構成，故采用改變基本芯片的個數(shù)的辦法，就可以自由地改變存儲器芯片的存儲容量。
因此，特別是在開發(fā)COC用存儲器芯片時，僅僅預先進行基本芯片的設計、開發(fā)和評價，對于使用者所要求的規(guī)格(存儲容量)來說，采用改變存儲器芯片內(nèi)的基本芯片的個數(shù)的辦法，就可以容易地滿足。
然而，在使用者所要求的規(guī)格中，除去存儲容量之外，還包括字構成。因此如果可以借助于控制信號改變基本芯片的字構成，則可以提供圖1所示的那樣的最佳的COC用存儲器芯片。
圖7示出了變更基本芯片的字構成的電路的一個例子。
在本例中，為了簡化說明起見，對可以對32兆字×1位和16兆字×2位進行切換的基本芯片進行說明。
為了對2種字構成進行選擇，要使用1位的字構成控制信號CNT。一般地說，為了可以進行2n種字構成的選擇，只要使用n位的字構成控制信號CNT即可。
數(shù)據(jù)輸入輸出端子，存在2個(I/O·A，I/O·B)。
輸入電路由緩沖器和多路分解器de-mux構成，輸出電路則由緩沖器和多路復用器mux構成。
首先，考慮采用32兆字×1位的字構成的情況。在該情況下，僅僅使用數(shù)據(jù)輸入輸出端子I/O·A，不使用數(shù)據(jù)輸入輸出端子I/O·B。
多路分解器de-mux，根據(jù)字構成控制信號CNT的值，把從數(shù)據(jù)輸入輸出端子I/O·A輸入的寫入數(shù)據(jù)輸出給輸出節(jié)點a或輸出節(jié)點b。此外，多路復用器mux，根據(jù)字構成控制信號CNT的值向數(shù)據(jù)輸入輸出端子I/O·A，輸出輸入節(jié)點a或輸入節(jié)點b的讀出數(shù)據(jù)。
其次，考慮采用16兆字×2位的字構成的情況。在該情況下，要使用2個數(shù)據(jù)輸入輸出端子I/O·A、I/O·B。
字構成控制信號CNT的值被固定，多路分解器de-mux總是向輸出節(jié)點a輸出從數(shù)據(jù)輸入輸出端子I/O·A輸入的寫入數(shù)據(jù)。從數(shù)據(jù)輸入輸出端子I/O·B輸入的寫入數(shù)據(jù)則被傳送至多路分解器de-mux的輸出節(jié)點b。此外，多路復用器mux則總是向數(shù)據(jù)輸入輸出端子I/O·A輸出輸入節(jié)點a的讀出數(shù)據(jù)。多路復用器mux的輸入節(jié)點b的讀出數(shù)據(jù)，被傳送給數(shù)據(jù)輸入輸出端子I/O·B。
如上所述，若可以借助于控制信號改變基本芯片的字構成，則可以容易地提供使用者所要求的字構成的存儲器芯片。
另外，基本芯片的構成，要如下所示地決定。
就是說，首先，根據(jù)使用者所要求的存儲容量，決定構成存儲器芯片的基本芯片的個數(shù)。然后基本芯片的構成，由(使用者所要求的字構成)/(基本芯片的個數(shù))決定。用控制信號CNT選擇與已經(jīng)決定的基本芯片的字構成一致的字構成。
在這里，圖5示出了可以用1位的控制信號CNT選擇的字構成的另外的例子。
在本例中，基本芯片可以選擇1兆字×32位和512千字×64位中的任何一方。在該情況下，如果用2個基本芯片構成存儲器芯片，結果就變成為可以從1兆字×64位和512千字×128位之內(nèi)的一個。此外，如果用4個基本芯片構成存儲器芯片，則結果就變成為可以從1兆字×128位和512千字×256位之內(nèi)選擇一個。
另外，本發(fā)明的COC器件，如果把上述的存儲器芯片裝載到邏輯芯片上邊，則可以容易地得到。用來改變字構成的控制信號，從邏輯芯片提供給存儲器芯片內(nèi)的基本芯片。
如上所述，在本發(fā)明的存儲器芯片和COC器件中，采用改變含于存儲器芯片內(nèi)的基本芯片的個數(shù)的辦法，就可以容易地改變存儲容量。此外，對于字構成，也可以用控制信號進行變更。
因此，不需要增加COC用存儲器芯片的序列數(shù)，就可以大幅度削減開發(fā)成本。此外，還可以削減存儲器芯片的種類，可以大幅度地削減制造價格、儲藏價格和管理價格。再有，由于僅僅改變存儲器芯片內(nèi)基本芯片個數(shù)，就可以改變存儲容量，可以借助于控制信號改變字構成，故即便是不增加COC用存儲器芯片的序列數(shù)，也可以使存儲容量或字構成的變化變得豐富起來。
其次，對本發(fā)明的一個例子的存儲器芯片和使用該芯片的COC器件的制造方法進行說明。
圖8示出了本發(fā)明的一個例子的存儲器芯片和使用該芯片的COC器件的制造方法。
首先決定基本芯片的存儲容量(步驟ST1)。
基本芯片的存儲容量，為了范圍廣闊地應對使用者所要求的規(guī)格，理想的是要盡可能地小。但是，當減小存儲容量后，存儲器芯片將變小，此外，后邊要講述，當芯片尺寸過小時，芯片面積的合計值對晶片面積的比率減小，芯片效率惡化。
于是，估計可能為使用者所要求的規(guī)格(存儲容量)的最小值，把該最小值定為基本芯片的存儲容量。例如，基本芯片的存儲容量可以設定為1MB以上16Mb以下的值(例如4MB)。
其次，形成晶片內(nèi)的多個基本芯片(步驟ST2)。
多個基本芯片，如上所述，每一個都是獨立的存儲器芯片，在多個存儲器芯片之間，配置劃片線(或劃片線)。
其次，進行多個基本芯片的測試(步驟ST3)。
對晶片內(nèi)的多個基本芯片，進行芯片分類測試(判別是否合格的測試)和老化。此外，在各個基本芯片中，在可以救濟存儲單元的不合格部分的情況下，就用冗余電路進行存儲單元不合格部分的救濟。對于那些不可能進行不合格部分的救濟的基本芯片，就當作是不合格芯片，在晶片內(nèi)的多個芯片之內(nèi)，預先分選出可以裝配的基本芯片(合格品)。
其次，決定構成存儲器芯片的基本芯片的個數(shù)(步驟ST4)。
在基本芯片的存儲容量為i字節(jié)，使用者所要求的存儲容量為I字節(jié)的情況下，基本芯片數(shù)變成為以下那樣。
①在可以用I＝i×m(其中，m為自然數(shù))表示的情況下基本芯片數(shù)為m個②在可以用I＝i×m+j(其中，m為自然數(shù))且i＞j表示的情況下基本芯片數(shù)為m+1個③在可以用I＜i表示的情況下基本芯片數(shù)為1個。
其次，決定存儲器芯片的切出方法(步驟ST5)。
根據(jù)在步驟ST3中，被確認為合格品的基本芯片的位置，和在步驟ST4中決定的基本芯片的個數(shù)，決定存儲器芯片的切出方法。例如，在基本芯片的個數(shù)為4個的情況下，要使得不含有作為不合格品的基本芯片那樣地，而且，芯片形狀變成為正方形或接近于正方形那樣地，決定存儲器芯片的切出方法。
其次，進行劃片(步驟ST6、ST7)。
根據(jù)在步驟ST5中決定的切出方法，進行劃片，完成存儲器芯片。
最后，形成圖1所示的那樣的COC器件(步驟ST8)。
借助于倒裝芯片鍵合，把上述存儲器芯片裝載到預先準備好了的邏輯芯片上邊，完成COC器件。
借助于以上的工序，得以形成存儲器芯片和使用該芯片的COC器件。另外，在使基本芯片具有可以變更字構成的功能的情況下，在形成了COC器件之后，就可以借助于控制信號變更基本芯片(或存儲器芯片)的字構成。就是說，基本芯片的字構成可以設定為{使用者所要求的字構成(×k位)}/{基本芯片的個數(shù)}。
倘采用這樣的制造方法，采用改變存儲器芯片的切出方法的辦法，就可以從一個晶片得到不同的規(guī)格，就是說，得到不同的存儲容量和不同的字構成的存儲器芯片。為此，就沒有必要增加COC用存儲器芯片的序列數(shù)，也沒有必要對每一種使用者所要求的規(guī)格都開發(fā)存儲器芯片。因此，可以大幅度地分別降低開發(fā)成本、制造成本、儲存成本和管理成本。
本發(fā)明的一個例子的存儲器芯片，由每一個都可以獨立地作為存儲器芯片起作用的多個基本芯片構成，在多個基本芯片之間，配置劃片線。在這里，基本芯片的尺寸可以任意地設定，但是劃片線的尺寸(寬度)卻被設定為大體上的恒定值(例如，0.1mm左右)。
于是，要對芯片尺寸和芯片效率(芯片面積的合計值對晶片面積的比率)的關系進行研究。
圖9示出了在使用6英寸晶片的情況下的芯片尺寸和總數(shù)(可以從晶片上取出的芯片數(shù))PCS(片)之間的關系。圖10示出了在使用6英寸晶片的情況下的芯片尺寸和芯片效率之間的關系。
此外，表1用數(shù)值示出了圖9和圖10的關系。
*晶片尺寸 6英寸表1*劃片線寬度0.1mm

劃片線寬度假定為0.1mm。由圖9、圖10可知①隨著芯片尺寸增大，晶片內(nèi)的劃片線的比率減小，芯片效率增加。
②隨著芯片尺寸減小，在晶片的邊緣部分中不滿足芯片尺寸的區(qū)域減少，芯片效率增加。
①和②處于一種彼此折中妥協(xié)關系，在圖9、圖10和表1的情況下，芯片效率，在芯片尺寸為2mm(2mm×2mm)到7mm(7mm×7mm)的范圍內(nèi)變成為最大(0.85以上)。
然而，歸因于近些年來的晶片的大口徑化(晶片尺寸相對于芯片尺寸變得足夠大)，②對芯片效率的影響已逐漸減小。為此，芯片效率變得充分地大(例如，0.85以上)的芯片尺寸的上限也跟著逐漸增大。
例如，圖11、圖12和表2，示出了使用8英寸晶片的情況下的芯片尺寸和芯片效率的關系，芯片效率在芯片尺寸為2mm(2mm×2mm)到8mm(8mm×8mm)的范圍內(nèi)變成為最大(0.85以上)。
表2*晶片尺寸 8英寸*劃片線寬度 0.1mm

此外，圖13、圖14和表3示出了使用12英寸晶片的情況下的芯片尺寸和芯片效率的關系，芯片效率在芯片尺寸為2mm(2mm×2mm)到17mm(17mm×17mm)的范圍內(nèi)變成為最大(0.85以上)。表3*晶片尺寸 12英寸*劃片線寬度0.1mm

就是說，為了提高芯片效率，把芯片尺寸設定在規(guī)定范圍內(nèi)是重要的。因此，在劃片線寬度為恒定值(例如，0.1mm)的情況下，該規(guī)定范圍的下限將變成為大體上2mm而與晶片尺寸無關。另一方面，該規(guī)定范圍，其傾向是伴隨著晶片尺寸的大口徑化逐漸上升。
因此，從理論上說，如果晶片尺寸變成為無限大，那么芯片尺寸的上限也將變成為無限大，結果是為了提高芯片尺寸、芯片效率，理想的是要設定為2mm以上。
在這里，對本發(fā)明和芯片效率之間的關系，說明具體例子。
如果以12英寸晶片的情況為例，則芯片效率在芯片尺寸為2mm(2mm×2mm)到17mm(17mm×17mm)的范圍內(nèi)，將變成為最大(0.85以上)。在這里，為了滿足使用者所要求的規(guī)格(存儲容量)，例如，假定芯片尺寸需要20mm。
在該情況下，若使用現(xiàn)有的存儲器芯片，則芯片尺寸理所當然地要變成為20mm(20mm×20mm)，根據(jù)表3，芯片效率將變成為0.816821。對此，若使用本發(fā)明的存儲器芯片，則存儲器芯片例如可以由4個基本芯片構成。即，倘采用本發(fā)明，芯片尺寸將變成為5mm(5mm×5mm)，根據(jù)表3，芯片效率將變成為0.925433。
如上所述，倘采用本發(fā)明的一個例子的存儲器芯片，則可以大幅度地提高芯片效率。簡單地示出了其這一原理的是圖15A和圖15B。
就是說，在現(xiàn)有的存儲器芯片(圖15A)的情況下，在晶片11的邊緣部分，會產(chǎn)生不能形成存儲器芯片的大的區(qū)域R。該區(qū)域R招致芯片效率降低。對此，在本發(fā)明的存儲器芯片(圖15B)的情況下，是在晶片11邊緣部分，也可以形成多個基本芯片F(xiàn)，該邊緣部分的基本芯片F(xiàn)將產(chǎn)生本發(fā)明與現(xiàn)有技術之間芯片效率之差。
以下，對本發(fā)明的存儲器芯片的變形例進行說明。
圖16的存儲器芯片在基本芯片上邊形成的突點的排列上具有特征。對于本發(fā)明來說，突點排列自身，沒有什么特別限定，不論什么樣的圖形都沒有關系。在本例中，把突點布滿基本芯片的整個表面上，端子數(shù)被設定為可以在芯片上邊配置的突點的最大個數(shù)。
在圖17的存儲器芯片的情況下，準備了兩種基本芯片的布局。就是說，一種是具有通常的布局的基本芯片，另一種是具有使通常的布局反轉(zhuǎn)后的布局的基本芯片。這樣的2種基本芯片，在制造工藝中采用使光掩模進行反轉(zhuǎn)的辦法，就可以容易地得到。
在本例的情況下，即便是存儲器芯片的形狀和基本芯片的個數(shù)相同，取決于存儲器芯片的切出方法，也可以得到多種存儲器芯片，可以增加存儲器芯片的種類。例如，即便是同一晶片，如果像圖17那樣地切出，則可以得到突點集中在芯片中央部分的存儲器芯片，而如果像圖18那樣地切出，則可以得到突點集中在芯片邊緣部分的存儲器芯片。
本發(fā)明的一個例子的存儲器芯片，除去COC器件中應用之外，還可以在例如超級連接(super connect)技術或內(nèi)部保持器(inter holder)技術等的裝配技術中應用。所謂超級連接技術，就是把芯片裝載到已形成了布線圖形的硅襯底的一個主面上邊的裝配技術，而內(nèi)部保持器技術，就是把芯片裝載到已形成了布線圖形的硅襯底的兩面上邊的裝配技術。
如上所述，在本發(fā)明的一個例子的存儲器芯片和COC器件的情況下，采用改變含于存儲器芯片內(nèi)的基本芯片的個數(shù)的辦法就可以容易地變更存儲容量。此外，對于字構成，也可以借助于控制信號進行變更。
因此，可以大幅度地削減開發(fā)成本而無須增加COC用存儲器芯片的序列數(shù)。此外，還可以削減存儲器芯片的種類、制造成本、儲存成本、管理成本。再有，由于僅僅改變存儲器芯片內(nèi)的基本芯片的個數(shù)就可以改變存儲容量，可以借助于控制信號改變字構成，故即便是不增加COC用存儲器芯片的序列數(shù)，也可以使存儲容量和字構成的種類變得豐富起來。
作為SiP技術，除去COC之外，還有MCM(多芯片組件)技術。
所謂MCM是一種把多個芯片裝配到單個封裝內(nèi)的技術。圖19、20、21示出了其例子。在圖19中，在封裝基板上邊具備要裝配的芯片間的信號布線和使從這些芯片組與封裝外進行接口的輸入輸出信號與封裝端子(焊針或焊球)進行連接的信號布線。一般地說，封裝基板與PCB基板比較基板上邊的信號布線節(jié)距可以形成得小一些。這是因為封裝基板與PCB基板比較要小得多，所以可以導入基板制造成本高得多的微細基板工藝的緣故。因此，與像現(xiàn)有技術那樣在PCB基板上邊對單個芯片進行信號結線的現(xiàn)有的情況比較，信號的帶寬可以取得高，可以構筑更高性能的系統(tǒng)。同樣，如圖20所示，也可以使用鍵合技術把芯片間連接起來。
此外，如圖21所示，在芯片的裝配中，也可以使用封裝基板的兩面。在這樣的構成的情況下，由于可以把信號布線定為Z方向(與基板垂直的方向)，故可以把布線長度控制得短而均一。
本發(fā)明不僅可以應對COC，對于這些MCM也可以應對，這是不言而喻的。
對于那些本專業(yè)的熟練的技術人員來說還存在著另外一些優(yōu)點和變形。因此，本發(fā)明就其更為廣闊的形態(tài)來說并不限于上述附圖和說明。此外，就如所附權利要求及其等效要求所限定的那樣，還可以有許多變形而不偏離總的發(fā)明的宗旨。
權利要求
1.一種從晶片切出的存儲器芯片，具備每一個都可以獨立地作為存儲器芯片起作用的多個基本芯片，和配置在上述多個基本芯片之間，把上述基本芯片結合起來的劃片線，其特征在于上述劃片線構成上述存儲器芯片的一部分。
2.根據(jù)權利要求1所述的存儲器芯片，其特征在于上述多個基本芯片具有完全相同的布局。
3.根據(jù)權利要求1所述的存儲器芯片，其特征在于上述多個基本芯片的一部分的布局，具有使上述多個基本芯片的另外一部分的布局反轉(zhuǎn)后的布局。
4.根據(jù)權利要求1所述的存儲器芯片，其特征在于在上述劃片線內(nèi)形成有對準標記和測試元件組之內(nèi)的至少一方。
5.根據(jù)權利要求1所述的存儲器芯片，其特征在于在上述多個基本芯片為正方形的情況下，上述基本芯片的一邊的長度在2mm以上。
6.根據(jù)權利要求5所述的存儲器芯片，其特征在于上述劃片線的寬度為0.1mm。
7.根據(jù)權利要求1所述的存儲器芯片，其特征在于上述基本芯片具有突點。
8.根據(jù)權利要求1所述的存儲器芯片，其特征在于上述基本芯片具有可以借助于控制信號改變字構成的電路。
9.一種COC器件，具備具有邏輯電路的邏輯芯片；要裝載到上述邏輯芯片上邊的存儲器芯片；上述存儲器芯片具有每一個都獨立地作為芯片起作用的多個基本芯片，和被配置在上述多個基本芯片之間，把上述多個基本芯片結合起來，并成為上述存儲器芯片的一部分的劃片線；和把上述邏輯芯片和上述存儲器芯片結合起來的突點。
10.根據(jù)權利要求9所述的COC器件，其特征在于上述多個基本芯片具有完全相同的布局。
11.根據(jù)權利要求9所述的COC器件，其特征在于上述多個基本芯片的一部分的布局，具有使上述多個基本芯片的另外一部分的布局反轉(zhuǎn)后的布局。
12.根據(jù)權利要求9所述的COC器件，其特征在于在上述劃片線內(nèi)形成有對準標記和測試元件組之內(nèi)的至少一方。
13.根據(jù)權利要求9所述的COC器件，其特征在于在上述基本芯片為正方形的情況下，上述基本芯片的一邊的長度在2mm以上。
14.根據(jù)權利要求13所述的COC器件，其特征在于上述劃片線的寬度為0.1mm。
15.根據(jù)權利要求9所述的COC器件，其特征在于上述基本芯片具有突點。
16.根據(jù)權利要求9所述的COC器件，其特征在于上述基本芯片具有可以借助于控制信號改變字構成的電路。
17.一種COC器件，具備具有邏輯電路的邏輯芯片；要裝載到上述邏輯芯片上邊的存儲器芯片；上述存儲器芯片具有每一個都獨立地作為芯片起作用且可以借助于控制信號改變字構成的多個基本芯片，和被配置在上述多個基本芯片之間，把上述基本芯片結合起來，并成為上述存儲器芯片的一部分的劃片線；和把上述邏輯芯片和上述存儲器芯片結合起來的突點，其特征在于上述控制信號，從上述邏輯芯片提供給上述存儲器芯片。
18.根據(jù)權利要求17所述的COC器件，其特征在于上述多個基本芯片具有完全相同的布局。
19.根據(jù)權利要求17所述的COC器件，其特征在于上述多個基本芯片的一部分的布局，具有使上述多個基本芯片的另外一部分的布局反轉(zhuǎn)后的布局。
20.根據(jù)權利要求17所述的COC器件，其特征在于在上述劃片線內(nèi)形成有對準標記和測試元件組之內(nèi)的至少一方。
21.根據(jù)權利要求17所述的COC器件，其特征在于在上述基本芯片為正方形的情況下，上述基本芯片的一邊的長度在2mm以上。
22.根據(jù)權利要求21所述的COC器件，其特征在于上述劃片線的寬度為0.1mm。
23.根據(jù)權利要求17所述的COC器件，其特征在于上述基本芯片具有突點。
24.一種存儲器芯片的制造方法，具備在晶片內(nèi)形成多個基本芯片；進行上述多個基本芯片的測試；根據(jù)預先決定的存儲容量決定構成上述存儲器芯片的上述基本芯片的個數(shù)；根據(jù)測試的結果和上述基本芯片的個數(shù)決定上述存儲器芯片的形狀；通過對上述晶片進行劃片得到上述存儲器芯片。
25.根據(jù)權利要求24所述的制造方法，還具備決定上述多個基本芯片的字構成；其特征在于上述基本芯片的字構成，由(上述存儲器芯片的字構成)/(構成上述存儲器芯片的上述基本芯片的個數(shù))決定。
26.根據(jù)權利要求24所述的制造方法，其特征在于上述預先決定的存儲容量，是使用者所要求的存儲容量。
27.一種COC器件的制造方法，具備在晶片內(nèi)形成多個基本芯片，進行上述基本芯片的測試，根據(jù)預先決定的存儲容量，決定構成上述存儲器芯片的上述基本芯片的個數(shù)，根據(jù)上述測試的結果和上述基本芯片的個數(shù)決定上述存儲器芯片的形狀，借助于對上述晶片進行劃片得到上述存儲器芯片，和把上述存儲器芯片裝載到具有邏輯電路的邏輯芯片上邊。
28.根據(jù)權利要求27所述的制造方法，其特征在于上述存儲器芯片借助于倒裝芯片鍵合法裝載到上述邏輯芯片上邊。
29.根據(jù)權利要求27所述的制造方法，還具備決定上述多個基本芯片的字構成；其特征在于上述多個基本芯片的字構成，由(上述存儲器芯片的字構成)/(構成上述存儲器芯片的上述基本芯片的個數(shù))決定。
30.根據(jù)權利要求27所述的制造方法，其特征在于上述預先決定的存儲容量，是使用者所要求的存儲容量。
全文摘要
在晶片內(nèi)配置多個基本芯片?；拘酒哂衖兆字節(jié)的存儲容量。借助于劃片法，從晶片上切出含有4個基本芯片F(xiàn)的存儲器芯片。存儲器芯片具有4×i兆字節(jié)的存儲容量。在構成存儲器芯片的4個基本芯片F(xiàn)之間，配置劃片線。4個基本芯片F(xiàn)可以分別借助于控制信號改變字構成。
文檔編號H01L21/66GK1463036SQ0214059
公開日2003年12月24日 申請日期2002年7月10日 優(yōu)先權日2001年7月10日
發(fā)明者浦川幸宏 申請人:株式會社東芝