專利名稱：存儲(chǔ)設(shè)備和用于操作該存儲(chǔ)設(shè)備的操作方法
技術(shù)領(lǐng)域：
本公開涉及一種裝備有利用存儲(chǔ)層的電特性的變化存儲(chǔ)信息的存儲(chǔ)元件的存儲(chǔ) 設(shè)備以及用于操作該存儲(chǔ)設(shè)備的操作方法。
背景技術(shù)：
諸如計(jì)算機(jī)的信息裝置廣泛采用高速高密度DRAM (動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)。然而，DRAM的制造成本比電子裝置內(nèi)通常使用的典型邏輯電路LSI (大規(guī)模集成電路)和信號(hào)處理電路的制造成本高。這是因?yàn)?，與生產(chǎn)其他電路相比，生產(chǎn)DRAM包括更復(fù)雜的制造過(guò)程。DRAM的另一缺點(diǎn)是，它是易失性存儲(chǔ)器，當(dāng)其電源被移除時(shí)，丟失存儲(chǔ)在其內(nèi)的信息。因此，工作中的DRAM需要頻繁刷新，即，重復(fù)從其讀出寫入的信息(數(shù)據(jù))、再次增強(qiáng)并寫回。同時(shí),近年來(lái)在開發(fā)阻抗(resistance)變化存儲(chǔ)元件(非易失性存儲(chǔ)器)。例如，K. Aratani 等的 “A Novel Resistance Memory with High Scalability andNanosecondSwitching,'Technical Digest IEDM 2007，pp. 783-786 (下面稱為非專利文獻(xiàn) I)提出了一種新型阻抗變化存儲(chǔ)元件，它的特殊優(yōu)點(diǎn)是存儲(chǔ)元件的微制造的限制。讀者還可以參考日本專利特開第2003-187590號(hào)(下面稱為專利文獻(xiàn)I)，第2004-234707號(hào)(專利文獻(xiàn)2)，第2007-133930號(hào)(專利文獻(xiàn)3)和第2010-198702號(hào)(專利文獻(xiàn)4) ο

發(fā)明內(nèi)容
上面引用的非專利文獻(xiàn)I中描述的存儲(chǔ)元件(storage element)具有其中包含特定金屬的離子導(dǎo)體(存儲(chǔ)層)夾在兩個(gè)電極之間的結(jié)構(gòu)。在這種存儲(chǔ)元件中，兩個(gè)電極之一含有包含在離子導(dǎo)體內(nèi)的金屬。因此，當(dāng)在這兩個(gè)電極之間施加電壓時(shí)，包含在該電極內(nèi)的金屬作為離子擴(kuò)散到離子導(dǎo)體內(nèi)，導(dǎo)致離子導(dǎo)體的諸如阻抗或者電容之類的電特性發(fā)生變化。通常，將存儲(chǔ)元件的阻抗?fàn)顟B(tài)從高阻抗變更為低阻抗的操作被稱為“設(shè)置(set)”操作。通常，將阻抗?fàn)顟B(tài)從低阻抗變更為高阻抗的操作被稱為“復(fù)位(reset)”操作。為了改善上面描述的阻抗變化存儲(chǔ)元件的長(zhǎng)期可靠性(即，為了獲得存儲(chǔ)元件較窄的阻抗分布)，重要的是增強(qiáng)其數(shù)據(jù)保持特性并且提高可以對(duì)存儲(chǔ)元件重復(fù)進(jìn)行上述設(shè)置操作和復(fù)位操作的最大次數(shù)。數(shù)據(jù)保持特性通常表示通過(guò)設(shè)置操作和復(fù)位操作單元保持?jǐn)?shù)據(jù)的能力。因此，在將其阻抗?fàn)顟B(tài)改變的操作(即，諸如數(shù)據(jù)寫操作或者數(shù)據(jù)擦除操作之類的阻抗變化操作)后，阻抗變化存儲(chǔ)元件通常經(jīng)歷確認(rèn)操作。確認(rèn)操作涉及對(duì)存儲(chǔ)元件執(zhí)行讀操作，以在執(zhí)行阻抗變化操作時(shí)檢驗(yàn)數(shù)據(jù)是否被正常寫入其內(nèi)或者從其正常擦除數(shù)據(jù)。過(guò)去，不連續(xù)地執(zhí)行阻抗變化操作和確認(rèn)操作(例如，在兩個(gè)操作之間建立預(yù)定預(yù)充電時(shí)段)。間隔時(shí)段延長(zhǎng)每個(gè)確認(rèn)操作所需的處理時(shí)間，因此，難以加速確認(rèn)操作。上面引用的專利文獻(xiàn)I至4提出了依次連續(xù)執(zhí)行阻抗變化操作和確認(rèn)操作的技術(shù)，即，所謂直接確認(rèn)操作。在執(zhí)行直接確認(rèn)操作期間，連續(xù)執(zhí)行由阻抗變化操作和直接確認(rèn)操作構(gòu)成的兩個(gè)動(dòng)作。這消除了建立上述預(yù)充電時(shí)段的需要，因此，實(shí)現(xiàn)了加速確認(rèn)操作。專利文獻(xiàn)I至4提出 的技術(shù)包括在執(zhí)行阻抗變化操作時(shí)通過(guò)感測(cè)電流I和負(fù)載阻抗R的乘積而執(zhí)行確認(rèn)操作。這樣產(chǎn)生了下面的問(wèn)題感測(cè)IR乘積常常使獲得的讀信號(hào)的幅度變窄，導(dǎo)致確認(rèn)操作的精度降低。鑒于上述情況做出本公開，并且本公開提供了一種能夠增強(qiáng)確認(rèn)操作的精度同時(shí)提升其速度的存儲(chǔ)設(shè)備和用于操作這種存儲(chǔ)設(shè)備的操作方法。根據(jù)本公開的一個(gè)實(shí)施例，提供了一種存儲(chǔ)設(shè)備，包括多個(gè)存儲(chǔ)元件，被配置為其阻抗?fàn)顟B(tài)根據(jù)施加的電壓而變化；以及驅(qū)動(dòng)部分，被配置為執(zhí)行阻抗變化操作和讀操作，該阻抗變化操作涉及通過(guò)改變其阻抗?fàn)顟B(tài)將信息寫到存儲(chǔ)元件或者從存儲(chǔ)元件擦除信息，該讀操作涉及從存儲(chǔ)元件讀信息。該驅(qū)動(dòng)部分包括放大器，被配置為輸出在執(zhí)行讀操作時(shí)的讀信號(hào)；恒流負(fù)載；以及控制部分，被配置為關(guān)于存儲(chǔ)元件執(zhí)行阻抗變化操作和直接確認(rèn)操作，直接確認(rèn)操作涉及在阻抗變化操作之后執(zhí)行讀操作，以確認(rèn)將信息寫入存儲(chǔ)元件或者從存儲(chǔ)元件擦除信息是否正常完成?？刂撇糠衷趫?zhí)行直接確認(rèn)操作的時(shí)段期間，以恒流負(fù)載用作放大器上的負(fù)載并根據(jù)流過(guò)存儲(chǔ)元件的電流和恒流負(fù)載的電流輸出讀信號(hào)的方式來(lái)進(jìn)行控制。根據(jù)本公開的另一實(shí)施例，提供了一種用于操作存儲(chǔ)設(shè)備的操作方法，該存儲(chǔ)設(shè)備包括多個(gè)存儲(chǔ)元件，被配置為其阻抗?fàn)顟B(tài)根據(jù)施加的電壓而變化；放大器，被配置為輸出在執(zhí)行用于從存儲(chǔ)元件讀信息的讀操作時(shí)的讀信號(hào)；以及恒流負(fù)載。該操作方法包括執(zhí)行用于通過(guò)改變其阻抗?fàn)顟B(tài)而將信息寫到存儲(chǔ)元件或者從存儲(chǔ)元件擦除信息的阻抗變化操作；執(zhí)行用于在阻抗變化操作之后確認(rèn)將信息寫到存儲(chǔ)元件或者從存儲(chǔ)元件擦除信息是否正常完成的直接確認(rèn)操作；以及在執(zhí)行直接確認(rèn)操作的時(shí)段期間，以恒流負(fù)載用作放大器上的負(fù)載并且根據(jù)流過(guò)存儲(chǔ)元件的電流和恒流負(fù)載的電流而輸出讀信號(hào)的方式來(lái)進(jìn)行控制。根據(jù)上面概括的本公開實(shí)施例的存儲(chǔ)設(shè)備和存儲(chǔ)設(shè)備操作方法，執(zhí)行直接確認(rèn)操作，涉及執(zhí)行讀操作(即，確認(rèn)操作)以在上述阻抗變化操作之后確認(rèn)信息的寫或者擦除是否已經(jīng)完成。這使得確認(rèn)操作的處理時(shí)間比不連續(xù)地執(zhí)行阻抗變化操作和確認(rèn)操作(例如，在兩個(gè)操作之間間隔預(yù)定充電時(shí)間)時(shí)的處理時(shí)間短。在執(zhí)行直接確認(rèn)操作的時(shí)段期間，恒流負(fù)載用作放大器上的負(fù)載，而放大器根據(jù)流過(guò)兩個(gè)存儲(chǔ)元件的電流和恒流負(fù)載的電流來(lái)輸出讀信號(hào)。因?yàn)楹懔髫?fù)載的輸出阻抗高，所以這提高了放大器的放大系數(shù)，從而加寬了讀信號(hào)的幅度。這只是個(gè)使在存儲(chǔ)元件上的寫或者擦除操作對(duì)應(yīng)于阻抗的降低(從高阻抗?fàn)顟B(tài)變更為低阻抗?fàn)顟B(tài))還是阻抗的升高(從低阻抗?fàn)顟B(tài)變更為高阻抗?fàn)顟B(tài))的定義問(wèn)題。在該說(shuō)明書中，低阻抗?fàn)顟B(tài)定義為寫狀態(tài)，而高阻抗?fàn)顟B(tài)定義為擦除狀態(tài)。因此，根據(jù)本公開實(shí)施例的存儲(chǔ)設(shè)備和存儲(chǔ)設(shè)備操作方法，如上所概括的執(zhí)行直接確認(rèn)操作，以使得縮短確認(rèn)操作所需的處理時(shí)間。在執(zhí)行直接確認(rèn)操作的時(shí)段期間，恒流負(fù)載用作放大器上的負(fù)載，該放大器根據(jù)流過(guò)每個(gè)存儲(chǔ)單元(storage cell)的存儲(chǔ)元件的電流和恒流負(fù)載的電流而輸出讀信號(hào)。因此，可以提高放大器的放大系數(shù)，并且可以加寬讀信號(hào)的幅度。這反過(guò)來(lái)可以使確認(rèn)操作加速并且增強(qiáng)確認(rèn)的精度。


圖I是示出作為本公開第一實(shí)施例的存儲(chǔ)設(shè)備的典型結(jié)構(gòu)的框圖；圖2是示出圖I所示的存儲(chǔ)單元和感測(cè)放大器的典型結(jié)構(gòu)的電路圖；圖3是示出圖2所示存儲(chǔ)元件的典型結(jié)構(gòu)的截面圖；圖4是示出圖2所示寫驅(qū)動(dòng)器的典型結(jié)構(gòu)的電路圖；圖5A和圖5B是用于說(shuō)明當(dāng)在對(duì)其執(zhí)行設(shè)置操作和復(fù)位操作時(shí)圖3所示存儲(chǔ)元件中通常發(fā)生的情況的截面圖；圖6A和圖6B是示出圖3所示存儲(chǔ)元件的典型非線性特性的圖解表示； 圖7是舉例說(shuō)明作為第一實(shí)施例的工作示例1-1的復(fù)位與直接確認(rèn)操作的時(shí)序波形圖；圖8是舉例說(shuō)明作為第一實(shí)施例的工作示例1-2的讀操作的時(shí)序波形圖；圖9是示出構(gòu)成第一變型的感測(cè)放大器、VREF生成部分和存儲(chǔ)單元的典型結(jié)構(gòu)的電路圖；圖10是舉例說(shuō)明作為第一變型的工作示例2-1的復(fù)位與直接確認(rèn)操作的時(shí)序波形圖；圖11是舉例說(shuō)明作為第一變型的工作示例2-2的讀操作的時(shí)序波形圖；圖12是示出構(gòu)成第二變型的感測(cè)放大器和存儲(chǔ)單元的典型結(jié)構(gòu)的電路圖；圖13是舉例說(shuō)明作為第二變型的工作示例3-1的復(fù)位與直接確認(rèn)操作的時(shí)序波形圖；圖14是舉例說(shuō)明作為第二變型的工作示例3-2的讀操作的時(shí)序波形圖；圖15是示出構(gòu)成第三變型的感測(cè)放大器和存儲(chǔ)單元的典型結(jié)構(gòu)的電路圖；圖16是舉例說(shuō)明作為第三變型的工作示例4-1的復(fù)位與直接確認(rèn)操作的時(shí)序波形圖；圖17是舉例說(shuō)明作為第三變型的工作示例4-2的讀操作的時(shí)序波形圖；圖18是示出構(gòu)成第二實(shí)施例的感測(cè)放大器和存儲(chǔ)單元的典型結(jié)構(gòu)的電路圖；圖19是舉例說(shuō)明作為第二實(shí)施例的工作示例5的設(shè)置和直接確認(rèn)操作的時(shí)序波形圖；圖20是示出作為第四變型的存儲(chǔ)元件的典型結(jié)構(gòu)的截面圖；以及圖21是示出作為第五變型的存儲(chǔ)元件的典型結(jié)構(gòu)的截面圖。
具體實(shí)施例方式下面將參考附圖詳細(xì)描述一些優(yōu)選實(shí)施例。描述將以下面的標(biāo)題進(jìn)行I.第一實(shí)施例(典型復(fù)位與直接確認(rèn)操作)；2.第一實(shí)施例的變型；-第一變型(利用單端讀出方案代替互補(bǔ)讀出方案的示例)；-第二變型(壓控晶體管用作P型晶體管的示例)；-第三變型(選擇晶體管用作P型晶體管)；3.第二實(shí)施例(典型設(shè)置和直接確認(rèn)操作)；4.第一和第二實(shí)施例公共的變型；
-第四和第五變型(存儲(chǔ)元件的其他組成示例)；以及5.其他變型<第一實(shí)施例>[存儲(chǔ)設(shè)備I的結(jié)構(gòu)]
圖I示出作為本公開第一實(shí)施例的存儲(chǔ)設(shè)備I的典型塊結(jié)構(gòu)。存儲(chǔ)設(shè)備I由具有多個(gè)存儲(chǔ)單元20的存儲(chǔ)器陣列2、控制部分30、字線驅(qū)動(dòng)部分31、位線驅(qū)動(dòng)/感測(cè)放大器部分32組成。在這些部件中，控制部分30、字線驅(qū)動(dòng)部分31和位線驅(qū)動(dòng)/感測(cè)放大器部分32對(duì)應(yīng)于所附權(quán)利要求中描述的驅(qū)動(dòng)部分的示例。字線驅(qū)動(dòng)部分31對(duì)在行方向并行排列的多條字線WL和REFWL中的每一條施加預(yù)定電位(字線電位)。下面將詳細(xì)討論字線WL和REFWL。位線驅(qū)動(dòng)/感測(cè)放大器部分32對(duì)在列方向上并行排列的多條位線BL和/BL中的每一條施加預(yù)定電位(設(shè)置電壓或者復(fù)位電壓，將在下面討論)。位線驅(qū)動(dòng)/感測(cè)放大器部分32還具有利用上面描述的位線BL和/BL從每個(gè)存儲(chǔ)單元20讀取信息(即，讀操作)和對(duì)列方向上排列在內(nèi)部的多個(gè)感測(cè)放大器320執(zhí)行預(yù)定信號(hào)放大處理的能力。此外，位線驅(qū)動(dòng)/感測(cè)放大器部分32 (感測(cè)放大器320)在控制部分30的控制下執(zhí)行預(yù)定確認(rèn)操作(即，直接確認(rèn)操作，將在后面討論)。確認(rèn)操作指的是用于確認(rèn)信息寫或者擦除是否已經(jīng)正常完成的讀操作。下面將詳細(xì)討論感測(cè)放大器320的結(jié)構(gòu)。在該結(jié)構(gòu)中，假定在單一列上排列一個(gè)感測(cè)放大器320以對(duì)應(yīng)于在行方向上排列的多個(gè)存儲(chǔ)單兀20?？刂撇糠?0具有利用后面描述的各種信號(hào)(控制信號(hào))關(guān)于作為要驅(qū)動(dòng)的目標(biāo)的存儲(chǔ)單元20執(zhí)行直接確認(rèn)操作的能力。直接確認(rèn)操作指的是在這種阻抗變化操作之后(即，緊接著)執(zhí)行以確認(rèn)寫或者擦除信息的操作(即，對(duì)應(yīng)于下面要討論的設(shè)置或者復(fù)位操作的阻抗變化操作)的確認(rèn)操作。特別是對(duì)于第一實(shí)施例，緊接著復(fù)位操作(將在下面討論)執(zhí)行直接確認(rèn)操作，因此下面可以將它們稱為復(fù)位與直接確認(rèn)操作。如上所述，控制部分30、字線驅(qū)動(dòng)部分31和位線驅(qū)動(dòng)/感測(cè)放大器部分32從存儲(chǔ)器陣列2內(nèi)的多個(gè)存儲(chǔ)單元20中選擇作為要驅(qū)動(dòng)的目標(biāo)的存儲(chǔ)單元20，從而選擇性地執(zhí)行數(shù)據(jù)寫操作、數(shù)據(jù)擦除操作、讀操作或者確認(rèn)操作(即，直接確認(rèn)操作)。在存儲(chǔ)器陣列2中，如圖I所示，以行和列的方式(以矩陣)排列多個(gè)存儲(chǔ)單元
20。圖2示出存儲(chǔ)單元20的典型電路結(jié)構(gòu)以及上述感測(cè)放大器320的典型電路結(jié)構(gòu)。盡管圖2示出連接到一個(gè)感測(cè)放大器320的示意性存儲(chǔ)單元20，但是實(shí)際上多個(gè)存儲(chǔ)單元20公共地連接到一個(gè)感測(cè)放大器320。[存儲(chǔ)單元20的結(jié)構(gòu)]如圖2所示，每個(gè)存儲(chǔ)單元20都具有由一個(gè)存儲(chǔ)元件21和一個(gè)選擇晶體管221構(gòu)成的所謂“1T1R”電路結(jié)構(gòu)。每個(gè)存儲(chǔ)單元20還具有由一個(gè)基準(zhǔn)元件23和一個(gè)選擇晶體管222制成的基準(zhǔn)用途“1T1R”電路結(jié)構(gòu)。即，該示例中的一個(gè)存儲(chǔ)單元20包括一個(gè)存儲(chǔ)元件21和一個(gè)基準(zhǔn)元件23。此外，每個(gè)存儲(chǔ)單元20連接到一對(duì)字線WL和REFWL和一對(duì)位線BL和/BL。在此，字線WL用于選擇作為驅(qū)動(dòng)目標(biāo)的存儲(chǔ)元件21，而字線REFWL用于選擇作為驅(qū)動(dòng)目標(biāo)的基準(zhǔn)元件23。位線BL用于發(fā)送要寫到作為驅(qū)動(dòng)目標(biāo)的存儲(chǔ)元件21的信號(hào)(數(shù)據(jù))，或者從作為驅(qū)動(dòng)目標(biāo)的存儲(chǔ)元件21讀取的信號(hào)。另一方面，位線/BL用于發(fā)射要寫到作為驅(qū)動(dòng)目標(biāo)的基準(zhǔn)元件23的信號(hào)，或者從作為驅(qū)動(dòng)目標(biāo)的基準(zhǔn)元件23讀取的信號(hào)。位線BL和/BL直接或者間接連接到存儲(chǔ)元件21或者基準(zhǔn)元件23 (在此,位線通過(guò)選擇晶體管221和222間接連接)。在存儲(chǔ)單元20中，字線WL連接到選擇晶體管221的柵極，而位線BL連接到選擇晶體管221的源極或者漏極。選擇晶體管221余下的源極或者漏極通過(guò)存儲(chǔ)元件21連接到預(yù)定電位VCOMMON(Vss)。在基準(zhǔn)元件23 —側(cè)，字線REFWL連接到選擇晶體管222的柵極，而位線/BL連接到選擇晶體管222的源極或者漏極。選擇晶體管222余下的源極或者漏極通過(guò)基準(zhǔn)元件23連接到預(yù)定電位VC0MM0N (Vss)。選擇晶體管221和222用于選擇作為驅(qū)動(dòng)目標(biāo)的存儲(chǔ)元件21或者基準(zhǔn)元件23。在該示例中，選擇晶體管是N型MOS(金屬氧化物半導(dǎo)體)晶體管。作為選擇地，也可以利用其他結(jié)構(gòu)的晶體管代替。(存儲(chǔ)元件21)存儲(chǔ)元件21是基于根據(jù)所施加的電壓的極性相反地變化的其電阻狀態(tài)(低阻抗?fàn)顟B(tài)和高阻抗?fàn)顟B(tài))而存儲(chǔ)信息(對(duì)其寫入或者從其擦除)的元件。這樣，存儲(chǔ)元件21是所謂雙極阻抗變化存儲(chǔ)元件。存儲(chǔ)元件21具有依次層疊的下部電極211 (第一電極)、存儲(chǔ)層212和上部電極213 (第二電極)，如圖3的截面圖所示。下部電極211是設(shè)置在選擇晶體管221側(cè)上的電極。下部電極211由用于進(jìn)行半導(dǎo)體處理的諸如包括鎢(W)、氮化鎢(WN)、氮化鈦(TiN)和氮化鉭(TaN)之類的金屬或者金屬氮化物的布線材料構(gòu)成。然而，作為構(gòu)成材料，這些材料不對(duì)下部電極211構(gòu)成限制。存儲(chǔ)層212具有分層結(jié)構(gòu)，其包括位于上部電極213 —側(cè)的離子源層212B和位于下部電極211 —側(cè)的阻抗變化層212A。正如下面所做的詳細(xì)解釋，存儲(chǔ)層212的阻抗?fàn)顟B(tài)根據(jù)在下部電極211與上部電極213之間施加的電壓極性而在低阻抗?fàn)顟B(tài)與高阻抗?fàn)顟B(tài)之間相反地改變。離子源層212B含有由碲(Te)、硫(S)和硒(Se)構(gòu)成的硫族元素的至少之一作為要陰離子化的離子導(dǎo)體材料。此外，離子源層212B含有鋯(Zr)、鉿(Hf)和/或銅(Cu)，作為要陽(yáng)離子化的金屬元素；以及鋁(Al)和/或鍺(Ge)，作為在擦除時(shí)形成氧化物的元素。具體地說(shuō)，離子源層212B可以由例如具有諸如ZrTeAl、ZrTeAlGe, CuZrTeAl, CuTeGe和CuSiGe之類的成分的離子源層材料制成。除了上面的元素，離子源層212B可以含有諸如硅(Si)和硼(B)之類的其他元素。阻抗變化層212A具有通過(guò)用作電導(dǎo)的阻擋層使信息保持特性穩(wěn)定的能力。因?yàn)樵撛?，阻抗變化?12A由具有比離子源層212B的阻抗值更高的阻抗值的材料制成。優(yōu)選地，阻抗變化層212A可以含有例如諸如釓(Gd)的稀土元素和包括鋁(Al)、鎂(Mg)、鉭(Ta)、硅(Si)和銅(Cu)至少其中之一的氧化物或者氮化物作為其構(gòu)成材料。上部電極213位于上述VC0MM0N—側(cè)。與下部電極211相同，上部電極213由公知的半導(dǎo)體布線材料制成。優(yōu)選地，上部電極213應(yīng)當(dāng)由不在后退火之后與離子源層212B發(fā)生反應(yīng)的穩(wěn)定材料構(gòu)成。(基準(zhǔn)元件23)基準(zhǔn)元件23通常由二極管或者采用了由氧化膜等構(gòu)成的隧道電阻器的元件構(gòu)成。優(yōu)選地，基準(zhǔn)元件23應(yīng)當(dāng)是與存儲(chǔ)元件21基本上表現(xiàn)相同阻抗特性(即，電流I和電 壓V的特性)的元件，即，表現(xiàn)非線性阻抗特性的單元。作為選擇地，相反，可以利用具有線性阻抗特性的元件作為基準(zhǔn)元件23[感測(cè)放大器320的結(jié)構(gòu)]感測(cè)放大器320具有一對(duì)晶體管Trll和Trl2 (壓控晶體管)、一對(duì)晶體管Tr21和Tr22、一對(duì)晶體管Tr31和Tr32、一對(duì)晶體管Tr41和Tr42、一對(duì)晶體管Tr51和Tr52、一對(duì)晶體管Tr61和Tr62、一對(duì)晶體管Tr71和Tr72以及一對(duì)晶體管Tr81和Tr82。在這些晶體管中’晶體管！'!·^、！'^!、！'^!、！^!、！'^!、！'^!、！'^和Tr81對(duì)應(yīng)于存儲(chǔ)元件21設(shè)置。另一方面，晶體管Trl2、Tr22、Tr32、Tr42、Tr52、Tr62、Tr72和Tr82對(duì)應(yīng)于基準(zhǔn)元件23設(shè)置。此外，在該示例中，晶體管 Trll、Trl2、Tr21、Tr22、Tr51、Tr52、Tr61 和 Tr62 是 N 型 MOS 晶體管，而晶體管 Tr31、Tr32、Tr41、Tr42、Tr71、Tr72、Tr81 和 Tr82 是 P 型 MOS 晶體管。作為選擇地，也可以利用其他結(jié)構(gòu)的晶體管代替。感測(cè)放大器320還設(shè)置了一對(duì)寫驅(qū)動(dòng)器WRTDrl和WRTDr2、一個(gè)差分放大器Amp和一個(gè)閂鎖電路(Latch)。對(duì)應(yīng)于存儲(chǔ)元件21—側(cè)設(shè)置的寫驅(qū)動(dòng)器WRTDrl是將位線BL驅(qū)動(dòng)到預(yù)定電位(設(shè)置電壓或者復(fù)位電壓，將在后面討論)的驅(qū)動(dòng)器。另一方面，對(duì)應(yīng)于基準(zhǔn)元件23—側(cè)設(shè)置的寫驅(qū)動(dòng)器WRTDr2是將位線/BL驅(qū)動(dòng)到預(yù)定電位(設(shè)置電壓或者復(fù)位電壓)的驅(qū)動(dòng)器。下面將詳細(xì)描述寫驅(qū)動(dòng)器WRTDrl和WRTDr2的結(jié)構(gòu)。差分放大器Amp是將來(lái)自讀操作(讀操作或者確認(rèn)操作)的讀信號(hào)SO輸出到閂鎖電路(Latch)的放大器。下面將詳細(xì)描述差分放大器Amp的操作。閂鎖電路(Latch)是臨時(shí)保持從差分放大器Amp輸出的讀信號(hào)S0、或者從一對(duì)信號(hào)輸入/輸出線LIO和/LIO輸入的信號(hào)的電路,將在下面討論。感測(cè)放大器320連接到上述一對(duì)信號(hào)輸入/輸出線LIO和/LIO以及攜帶來(lái)自控制部分 30 的信號(hào)的各種信號(hào)線 VGRST、BLEQ, /BLEQ, WRTEN、/WRTEN、/DVRFEN、READEN 和VBIAS0在這些信號(hào)線中，信號(hào)輸入/輸出線LIO和/LIO構(gòu)成由多個(gè)感測(cè)放大器320公共地使用的數(shù)據(jù)總線。即，信號(hào)輸入/輸出線LIO和/LIO用作當(dāng)寫入、擦除以及讀出信號(hào)時(shí)使用的數(shù)據(jù)總線。信號(hào)線VGRST將在后面詳細(xì)討論，其是在執(zhí)行上述直接確認(rèn)操作時(shí)通過(guò)一對(duì)晶體管Trll和Trl2(壓控晶體管)將復(fù)位電壓(將在后面討論)饋送到位線BL和/BL上的信號(hào)線。信號(hào)線BLEQ是用于將用于初始化(即，均衡化)一對(duì)信號(hào)線Vod和/Vod的電位(將在后面討論)以及位線BL和/BL的電位的信號(hào)發(fā)送到電源VCOMMON(Vss)的信號(hào)線。具體地說(shuō)，正如后面所做的詳細(xì)描述，當(dāng)信號(hào)線BLEQ的電位高(H)時(shí)，信號(hào)線Vod和/Vod的電位和位線BL和/BL的電位初始化為電源Vss。同時(shí)，信號(hào)線/BLEQ是發(fā)送用于將一對(duì)信號(hào)線Vo和/Vo的電位(將在后面討論)初始化為電源Vdd的信號(hào)的信號(hào)線。具體地說(shuō)，正如后面所做的詳細(xì)討論，當(dāng)信號(hào)線/BLEQ的電位高(H)時(shí)，信號(hào)線Vo和/Vo的電位初始化為電源Vdd。信號(hào)線WRTEN和/WRTEN是發(fā)送用于控制寫驅(qū)動(dòng)器WRTDr I和寫WRTDr2的操作(gp，為了啟動(dòng)和關(guān)閉操作進(jìn)行的控制)的信號(hào)的信號(hào)線。后面將詳細(xì)描述對(duì)寫驅(qū)動(dòng)器WRTDrl和WRTDr2的操作控制。信號(hào)線/DVRFEN是發(fā)送用于啟動(dòng)上述確認(rèn)操作(直接確認(rèn)操作)的信號(hào)的信號(hào)線。具體地說(shuō)，正如后面所做的詳細(xì)討論，在信號(hào)線/DVRFEN的電位低(L)時(shí)，執(zhí)行直接確認(rèn)操作。信號(hào)線READEN是發(fā)送用于啟動(dòng)常規(guī)讀操作的信號(hào)的信號(hào)線。具體地說(shuō)，正如后面所做的詳細(xì)討論，在信號(hào)線READEN的電位高(H)時(shí)，執(zhí)行讀操作。信號(hào)線VBIAS是通過(guò)一對(duì)晶體管Trll和Trl2將位線BL和/BL箝位到預(yù)定電位(VBIAS-Vgs (晶體管Trll和Trl2的柵極-源極電壓約為O. IV))的信號(hào)線，正如后面所做的詳細(xì)討論。在感測(cè)放大器320中，信號(hào)線VGRST連接到晶體管Trll和Trl2的柵極。位線BL連接到晶體管Trll的源極，而位線/BL連接到晶體管Trl2的源極。信號(hào)線Vod連接到晶體管Trll的漏極，而信號(hào)線/Vod連接到晶體管Trl2的漏極。在這些連接的情況下，當(dāng)在執(zhí)行直接確認(rèn)操作時(shí)，在執(zhí)行上述阻抗變化操作時(shí)，晶體管Trll和Trl2的柵極-源極電壓建立要施加到存儲(chǔ)元件21的電壓(在這種情況下是復(fù)位電壓)(下面將詳細(xì)討論)。信號(hào)線BLEQ連接到晶體管Tr21和Tr22的柵極，并且預(yù)定電位VC0MM0N(Vss)連接到晶體管Tr21和Tr22的源極。信號(hào)線Vod連接到晶體管Tr21的漏極，而信號(hào)線/Vod連接到晶體管Tr22的漏極。寫驅(qū)動(dòng)器WRTDrl容納閂鎖數(shù)據(jù)LATCHDT作為輸入信號(hào)、將其輸出信號(hào)輸出到信號(hào)線Vod上并容納從信號(hào)線WRTEN和/WRTEN輸入的控制信號(hào)。同樣，寫驅(qū)動(dòng)器WRTDr2容納閂鎖數(shù)據(jù)LATCHDT作為輸入信號(hào)、將其輸出信號(hào)輸出到信號(hào)線/Vod上并容納從信號(hào)線WRTEN和/WRTEN輸入的控制信號(hào)。圖4示出寫驅(qū)動(dòng)器WRTDrl和WRTDr2的典型電路結(jié)構(gòu)。寫驅(qū)動(dòng)器WRTDrl和WRTDr2分別由四個(gè)晶體管Tr91、Tr92、Tr93和Tr94組成。在這些晶體管中，晶體管Tr91和Tr92是P型MOS晶體管，而晶體管Tr93和Tr94是N型MOS晶體管。作為選擇地，也可以利用其他結(jié)構(gòu)的晶體管代替。在該示例中，信號(hào)線/WRTEN連接到晶體管Tr91的柵極，電源Vdd連接到晶體管Tr91的源極，而晶體管Tr92的源極連接到晶體管Tr91的漏極。閂鎖數(shù)據(jù)LATCHDT的信號(hào)線連接到晶體管Tr92和Tr93的柵極，而信號(hào)線Vod (或者信號(hào)線/Vod)連接到晶體管Tr92和Tr93的漏極。晶體管Tr94的漏極連接到晶體管Tr93的源極，信號(hào)線WRTEN連接到晶體管Tr94的柵極，而晶體管Tr94的源極接地。在這些連接的情況下，當(dāng)信號(hào)線WRTEN的電位高時(shí)(當(dāng)信號(hào)線/WRTEN的電位低時(shí))，寫驅(qū)動(dòng)器WRTDrl和WRTDr2將閂鎖數(shù)據(jù)LATCHDT的邏輯電平(“O”或者“I”)反相，并且將該數(shù)據(jù)輸出到信號(hào)線Vo(或者信號(hào)線/Vo)上。即，當(dāng)閂鎖數(shù)據(jù)LATCHDT的邏輯電平是“O”時(shí)，輸出“I”邏輯電平信號(hào)；相反，當(dāng)閂鎖數(shù)據(jù)LATCHDT的邏輯電平是“I”時(shí)，輸出“O”邏輯電平信號(hào)。如果信號(hào)線WRTEN的電位低(當(dāng)信號(hào)線/WRTEN的電位高時(shí))，則寫驅(qū)動(dòng)器WRTDrl和WRTDr2每個(gè)都進(jìn)入高阻抗(HiZ)狀態(tài)。在感測(cè)放大器320中，信號(hào)線/DVRFEN連接到晶體管Tr31和Tr32的柵極。信號(hào)線Vod連接到晶體管Tr31的漏極，而信號(hào)線/Vod連接到晶體管Tr32的漏極。晶體管Tr41的漏極連接到晶體管Tr31的源極，而晶體管Tr42的漏極連接到晶體管Tr32的源極。閂鎖數(shù)據(jù)LATCHDT的信號(hào)線連接到晶體管Tr41和Tr42的柵極。信號(hào)線Vo連接 到晶體管Tr41的源極，而信號(hào)線/Vo連接到晶體管Tr42的源極。在這些連接的情況下，當(dāng)經(jīng)過(guò)直接確認(rèn)操作(將在后面討論)時(shí)(即，當(dāng)確認(rèn)信息已經(jīng)正常寫入或者擦除時(shí))，在接著的直接確認(rèn)操作序列中，不執(zhí)行另一直接確認(rèn)操作。信號(hào)線READEN連接到晶體管Tr51和Tr52的柵極。信號(hào)線Vod連接到晶體管Tr51的源極，而信號(hào)線/Vod連接到晶體管Tr52的源極。晶體管Tr61的源極連接到晶體管Tr51的漏極，而晶體管Tr62的源極連接到晶體管Tr52的漏極。信號(hào)線VBIAS連接到晶體管Tr61和晶體管Tr62的柵極。晶體管Tr71的漏極、晶體管TrSl的漏極以及信號(hào)線Vo連接到晶體管Tr61的漏極。晶體管Tr72的漏極、晶體管TrSl的柵極、晶體管Tr82的柵極和漏極以及信號(hào)線/Vo連接到晶體管Tr62的漏極。信號(hào)線/BLEQ連接到晶體管Tr71和Tr72的柵極。電源Vdd連接到晶體管Tr71和Tr72的源極。
電源Vdd連接到晶體管Tr81和Tr82的源極。此外，如上所述，晶體管Tr81和Tr82的柵極互連，并且還連接到晶體管Tr82的漏極。S卩，晶體管TrSl和Tr82形成作為恒流負(fù)載的電流鏡電路(恒流源)。恒流負(fù)載(即，電流鏡電路)直接或者間接連接到存儲(chǔ)元件21和基準(zhǔn)元件23 (在該示例中間接連接)。信號(hào)線No連接到差分放大器Amp的負(fù)輸入端，信號(hào)線/Vo連接到差分放大器Amp的正輸入端，而信號(hào)線SO連接到差分放大器Amp的輸出端。在這種方式的結(jié)構(gòu)中，差分放大器Amp根據(jù)流過(guò)存儲(chǔ)元件21的電流和流過(guò)作為驅(qū)動(dòng)目標(biāo)的存儲(chǔ)單元20內(nèi)的基準(zhǔn)元件23的電流執(zhí)行差分放大，從而輸出讀信號(hào)SO (互補(bǔ)讀出方案)。具體地說(shuō),分放大器Amp對(duì)流過(guò)存儲(chǔ)元件21的電流與流過(guò)基準(zhǔn)元件23的電流之間的差(電流差)進(jìn)行差分放大。信號(hào)輸入/輸出線LIO和/LI0、信號(hào)線S0、閂鎖數(shù)據(jù)LATCHDT的信號(hào)線以及信號(hào)線LATCHEN連接到閂鎖電路(Latch)。在這樣方式的結(jié)構(gòu)中，閂鎖電路(Latch)在將讀信號(hào)SO輸出到信號(hào)輸入/輸出線LIO和/LIO之前臨時(shí)保持讀信號(hào)S0，或者將從信號(hào)輸入/輸出線LIO和/LIO輸入的信號(hào)輸出到閂鎖數(shù)據(jù)LATCHDT的信號(hào)線之前臨時(shí)保持該信號(hào)。閂鎖電路(Latch)的閂鎖操作由信號(hào)線LATCHEN控制。具體地說(shuō)，比如在信號(hào)LATCHEN的上升沿閂鎖(即，臨時(shí)保持)該信號(hào)。[存儲(chǔ)設(shè)備I的功能和作用](I.基本操作)在存儲(chǔ)設(shè)備I中，如圖I所示，字線驅(qū)動(dòng)部分31對(duì)多條字線WL和REFWL中的每條施加預(yù)定電位(字線電位)。與此同時(shí)，位線驅(qū)動(dòng)/感測(cè)放大器部分32對(duì)多條字線BL和/BL中的每條施加預(yù)定電位(設(shè)置電壓或者復(fù)位電壓，將在后面討論)。這些操作從存儲(chǔ)器陣列2的多個(gè)存儲(chǔ)單元20當(dāng)中選擇作為驅(qū)動(dòng)目標(biāo)的存儲(chǔ)單元20，從而選擇性地執(zhí)行數(shù)據(jù)寫操作、擦除操作、讀操作或者確認(rèn)操作。以互補(bǔ)方式執(zhí)行利用字線WL的作為驅(qū)動(dòng)目標(biāo)的存儲(chǔ)元件21的選擇和利用字線REFWL的作為驅(qū)動(dòng)目標(biāo)的基準(zhǔn)元件23的選擇。具體地說(shuō)，在每個(gè)存儲(chǔ)單元20內(nèi)的存儲(chǔ)元件21中，存儲(chǔ)層212的阻抗?fàn)顟B(tài)根據(jù)在下部電極211和上部電極213之間施加的電壓的極性而相反地改變(在高阻狀態(tài)與低阻狀態(tài)之間)。利用阻抗?fàn)顟B(tài)的改變，在寫操作或者擦除操作中將信息寫入存儲(chǔ)元件21或者從其擦除息。另一方面，利用多條位線BL和/BL，位線驅(qū)動(dòng)/感測(cè)放大器部分32從作為驅(qū)動(dòng)目標(biāo)的存儲(chǔ)單元20內(nèi)的存儲(chǔ)元件21中讀取信息，并且同時(shí)使多個(gè)內(nèi)部感測(cè)放大器320執(zhí)行預(yù)定信號(hào)放大處理。這樣，同時(shí)執(zhí)行從存儲(chǔ)元件212讀信息的操作和確認(rèn)操作(直接確認(rèn)操作，將在后面討論)。當(dāng)選擇了作為驅(qū)動(dòng)目標(biāo)的存儲(chǔ)元件21時(shí)，對(duì)連接到相關(guān)存儲(chǔ)元件21所屬的存儲(chǔ)單元20的字線WL施加預(yù)定電位(字線電位)，并且同時(shí)對(duì)連接到存儲(chǔ)單元20的位線BL施加預(yù)定電位(設(shè)置電壓或者復(fù)位電壓，將在后面討論)。另一方面，在不作為驅(qū)動(dòng)目標(biāo)的存儲(chǔ)元件21所屬的存儲(chǔ)單元20內(nèi)，對(duì)連接到相關(guān)存儲(chǔ)單元20的字線WL施加地電位(例如，0V)，并且與此同時(shí)，連接到存儲(chǔ)單元20的位線BL被設(shè)置為浮置狀態(tài)，或者地電位(0V)。同樣，當(dāng)選擇了作為驅(qū)動(dòng)目標(biāo)(即，作為操作目標(biāo))的基準(zhǔn)元件23時(shí)，施加預(yù)定電位(字線電位)到連接到相關(guān)基準(zhǔn)元件23所屬的存儲(chǔ)單元20的字線REFWL，并且與此同時(shí)，施加預(yù)定 電位(設(shè)置電壓或者復(fù)位電壓，將在后面討論)到連接到存儲(chǔ)單元20的位線/BL。同時(shí)，在不作為驅(qū)動(dòng)目標(biāo)的基準(zhǔn)元件23所屬的存儲(chǔ)單元20內(nèi)，施加地電位(例如,0V)到連接到相關(guān)存儲(chǔ)單元20的字線REFWL，而與此同時(shí)，連接到存儲(chǔ)單元20的位線/BL被設(shè)置為浮置狀態(tài)或者地電位(OV)。下面將參考圖5A至圖6B詳細(xì)描述對(duì)應(yīng)于寫信息的操作或者擦除信息的操作的設(shè)置操作和復(fù)位操作。設(shè)置操作指的是存儲(chǔ)元件21 (確切地說(shuō)是存儲(chǔ)層212)的阻抗?fàn)顟B(tài)從高阻抗?fàn)顟B(tài)(初始狀態(tài))變更到低阻抗?fàn)顟B(tài)的操作(阻抗降低)。相反，復(fù)位操作指的是存儲(chǔ)元件21 (存儲(chǔ)層212)的阻抗?fàn)顟B(tài)從低阻抗?fàn)顟B(tài)變更到高阻抗?fàn)顟B(tài)的操作(阻抗升高)。下面將詳細(xì)描述這些阻抗變更操作(即，設(shè)置操作和復(fù)位操作)。具體地說(shuō)，當(dāng)如圖5A所示，當(dāng)執(zhí)行設(shè)置操作時(shí)，對(duì)連接到作為驅(qū)動(dòng)目標(biāo)的存儲(chǔ)單元20的字線WL (選擇晶體管221的柵極)施加預(yù)定字線電位，并且與此同時(shí)，對(duì)連接到存儲(chǔ)單元20的位線BL施加預(yù)定設(shè)置電壓。然后，如圖5A所示，分別對(duì)下部電極211和上部電極213施加負(fù)電位和正電位(即，對(duì)存儲(chǔ)元件21施加正電壓)。在存儲(chǔ)層212中，施加該電位導(dǎo)致諸如Cu和/或者Zr或者Al的陽(yáng)離子從離子源層212B遷移并與電子復(fù)合，然后沉積在下部電極211—側(cè)(圖5A中的附圖標(biāo)記Pll所示)。因此，在下部電極211與阻抗變化層212A之間的界面，利用已經(jīng)還原為金屬狀態(tài)的低阻抗的Zr和/或者Cu或者Al的形成導(dǎo)電路徑(絲線)。此外，在阻抗變化層212A內(nèi)形成導(dǎo)電路徑。這降低阻抗變化層212A的阻抗值，并且觸發(fā)從高阻抗?fàn)顟B(tài)(初始狀態(tài))變更到低阻抗?fàn)顟B(tài)。這樣，對(duì)作為驅(qū)動(dòng)目標(biāo)的存儲(chǔ)元件21執(zhí)行設(shè)置操作。此后，即使當(dāng)在沒有對(duì)存儲(chǔ)元件21施加電壓的情況下移除正電壓時(shí)，仍保持低阻抗?fàn)顟B(tài)。這樣，信息寫入存儲(chǔ)元件21。另一方面，當(dāng)如圖5B所示，執(zhí)行復(fù)位操作時(shí)，預(yù)定字線電位施加到連接到作為驅(qū)動(dòng)目標(biāo)的存儲(chǔ)單元20的字線WL (選擇晶體管221的柵極)，并且與此同時(shí)，預(yù)定復(fù)位電壓施加到連接到存儲(chǔ)單元20的位線BL。然后，如圖5B所示，在作為驅(qū)動(dòng)目標(biāo)的存儲(chǔ)元件21中，正電位和負(fù)電位分別施加到下部電極211和上部電極213(即，負(fù)電壓施加到存儲(chǔ)元件21)。通過(guò)執(zhí)行上述復(fù)位操作，施加該電位使在阻抗變化層212上形成導(dǎo)電路徑的Zr和/或者Cu或者Al氧化和離子化。在離子源層212B中產(chǎn)生的離子消失或者與Te等復(fù)合，因此形成諸如Cu2Te或者CuTe的合成物(圖5B中的附圖標(biāo)記Pl 12所示)。因此，Zr和/或者Cu形成的導(dǎo)電路徑消失或者減小，以使阻抗值升高。另外，離子源層212B中的諸如Al和Ge的附加元素在陽(yáng)極之上形成氧化膜，觸發(fā)變更為高阻抗?fàn)顟B(tài)。這樣，當(dāng)對(duì)作為驅(qū)動(dòng)目標(biāo)的存儲(chǔ)元件21執(zhí)行復(fù)位操作時(shí)，從低阻抗?fàn)顟B(tài)有效地變更為高阻抗?fàn)顟B(tài)(初始狀態(tài))。此后，即使當(dāng)在不對(duì)存儲(chǔ)元件21施加電壓的情況下負(fù)電壓移除時(shí)，仍保持高阻抗?fàn)顟B(tài)。這樣，可以從存儲(chǔ)元件21擦除信息。當(dāng)重復(fù)上述處理(設(shè)置操作和復(fù)位操作)時(shí)，可以重復(fù)地將信息寫入存儲(chǔ)元件21和從存儲(chǔ)元件21擦除信息。即，如果存儲(chǔ)元件21初始處于高阻抗?fàn)顟B(tài)(初始狀態(tài))，則即使電壓施加到存儲(chǔ)元件21，仍有小電流流過(guò)。然后，當(dāng)超過(guò)預(yù)定閾值Vth+的正電壓施加到存儲(chǔ)元件21時(shí)，存儲(chǔ)元件21躍遷到電流急劇流過(guò)的狀態(tài)(低阻抗?fàn)顟B(tài))。當(dāng)施加的電壓V之后返回OV時(shí)，該低阻抗?fàn)顟B(tài)保持。此后，當(dāng)超過(guò)預(yù)定閾值Vth-的負(fù)電位施加到存儲(chǔ)元件21時(shí)，存儲(chǔ)元件21躍遷到電流不急劇流過(guò)的狀態(tài)(高阻抗?fàn)顟B(tài))。當(dāng)施加的電壓V之后返回OV時(shí)，保持高阻抗?fàn)顟B(tài)。這樣，當(dāng)不同極性的電壓施加到存儲(chǔ)元件21時(shí)，其阻抗值(阻抗?fàn)顟B(tài))相應(yīng)地相反地改變。 在執(zhí)行上述設(shè)置操作和復(fù)位操作時(shí)，存儲(chǔ)元件21呈現(xiàn)非線性阻抗特性，如圖6A和圖6B所示。即，存在一方面在存儲(chǔ)元件21的上部電極213與下部電極211之間施加的電壓(偏置)與另一方面流過(guò)存儲(chǔ)元件21的電流Icell與存儲(chǔ)元件21的阻抗值Rcell之間的非線性對(duì)應(yīng)關(guān)系。具體地說(shuō)，隨著施加的電壓升高，電流Icell相應(yīng)地升高，如圖6A所示；隨著施加的電壓升高，阻抗值Rcell相應(yīng)地降低，如圖6B所示。此外，如果假定高阻抗?fàn)顟B(tài)對(duì)應(yīng)于“O”信息，而低阻抗?fàn)顟B(tài)對(duì)應(yīng)于“ I ”信息，則可以認(rèn)為如下通過(guò)施加正電壓的記錄信息的處理可以將“O”信息變更為“I”信息，而通過(guò)施加負(fù)電壓的擦除信息的處理可以將“ I ”信息變更為“O”信息。問(wèn)題在于對(duì)存儲(chǔ)元件21執(zhí)行的寫操作或者擦除操作是否對(duì)應(yīng)于阻抗的降低(即，從高阻抗?fàn)顟B(tài)變更到阻抗抗?fàn)顟B(tài))或者對(duì)應(yīng)于阻抗的升高(從低阻抗?fàn)顟B(tài)變更為高阻抗?fàn)顟B(tài))的定義。在該說(shuō)明書中，低阻抗?fàn)顟B(tài)定義為寫狀態(tài)，而高阻抗?fàn)顟B(tài)定義為擦除狀態(tài)。(2.復(fù)位與直接確認(rèn)操作)下面將參考圖2至圖7并且與比較示例進(jìn)行比較來(lái)詳細(xì)解釋存儲(chǔ)設(shè)備I的復(fù)位與直接確認(rèn)操作。該操作是本公開的主要特征之一。(2-1.比較示例)通常，為了改善阻抗變化存儲(chǔ)元件的長(zhǎng)期可靠性(即，為了獲得每個(gè)存儲(chǔ)元件較窄的阻抗分布)，重要的是增強(qiáng)它們的數(shù)據(jù)保持特性和提高可以對(duì)存儲(chǔ)元件重復(fù)上述設(shè)置操作和復(fù)位操作的最大次數(shù)。數(shù)據(jù)保持特性通常表示每個(gè)存儲(chǔ)元件通過(guò)設(shè)置操作和復(fù)位操作保持?jǐn)?shù)據(jù)的能力。因此，在使其阻抗?fàn)顟B(tài)發(fā)生變化的操作(阻抗變化操作)之后，阻抗變化存儲(chǔ)元件通常經(jīng)歷確認(rèn)操作。例如，通常的做法是，在考慮到數(shù)據(jù)保持裕度和電路差別裕度的情況下，在執(zhí)行了復(fù)位操作之后，將用于確認(rèn)操作的基準(zhǔn)阻抗設(shè)置為比用于常規(guī)讀操作的基準(zhǔn)阻抗更高。具體地說(shuō)，如果常規(guī)讀操作的基準(zhǔn)阻抗設(shè)置為IOOkQ，則確認(rèn)操作的基準(zhǔn)阻抗可以設(shè)置為IMΩ或者更高。此外，考慮到所謂的讀干擾，常規(guī)讀操作和確認(rèn)操作的位線電壓通常可以設(shè)置得很低(例如，O. IV)。然而，過(guò)去，不連續(xù)地執(zhí)行阻抗變化操作和確認(rèn)操作(例如，在兩個(gè)操作之間建立預(yù)定預(yù)充電時(shí)段)。間隔時(shí)段延長(zhǎng)了確認(rèn)操作所需的處理時(shí)間。即，確認(rèn)操作難以加速。最近，已經(jīng)提出了一種依次(連續(xù))執(zhí)行阻抗變化操作和確認(rèn)操作的技術(shù)，被稱為直接確認(rèn)操作。執(zhí)行直接確認(rèn)操作涉及連續(xù)執(zhí)行兩個(gè)操作(阻抗變化操作和直接確認(rèn)操作)。這消除了建立上述預(yù)充電時(shí)段的需要，從而使確認(rèn)操作加速。
因?yàn)樯厦嬉?的技術(shù)涉及在執(zhí)行阻抗變化操作時(shí)，通過(guò)感測(cè)IR乘積(電流I與負(fù)載阻抗R的乘積)來(lái)執(zhí)行確認(rèn)操作，因此產(chǎn)生下面的問(wèn)題感測(cè)IR乘積的動(dòng)作使讀信號(hào)的幅度變窄，這反過(guò)來(lái)使確認(rèn)操作的精度(即，確認(rèn)精度)降低。關(guān)于上面描述的復(fù)位操作之后執(zhí)行的確認(rèn)操作的示例，如果位線電壓是O. IV而基準(zhǔn)阻抗為1ΜΩ，則只能讀出約IOOnA的電流非常小的信號(hào)。因?yàn)檫@種讀信號(hào)的幅度窄，所以必須以低速度執(zhí)行確認(rèn)操作。(2-2.工作示例 1-1)相反，本公開的存儲(chǔ)設(shè)備I以下面結(jié)合圖7所示的工作示例(工作示例1-1)討論的方式解決了上述比較例的問(wèn)題特性(特別是降低確認(rèn)精度的問(wèn)題)。圖7是舉例說(shuō)明作為工作示例1-1的復(fù)位與直接確認(rèn)操作的時(shí)序波形圖。在圖7中，附圖標(biāo)記㈧代表字線WL的電位，⑶代表信號(hào)線REFWL的電位，(C)代表信號(hào)線READEN的電位，⑶代表/DVRFEN的電位，(E)代表信號(hào)線BLEQ的電位，(F)代表信號(hào)線WRTEN的電位，(G)代表VC0MM0N的電位，(H)代表信號(hào)線Vo和/Vo的電位，(I)代表信號(hào)線VGRST的電位，(J)代表位線BL和/BL的電位。(時(shí)段Tll:在定時(shí)til之前)在作為工作示例1-1的復(fù)位與直接確認(rèn)操作中，在定時(shí)til之前的時(shí)段Tll執(zhí)行初始化。即，因?yàn)樽志€WL的電位和字線REFWL的電位都為低，所以作為驅(qū)動(dòng)目標(biāo)的存儲(chǔ)單元20內(nèi)的存儲(chǔ)元件21和基準(zhǔn)元件23都處于去選擇狀態(tài)(圖7中的(A)和(B))。此外，因?yàn)樾盘?hào)線BLEQ的電位高(信號(hào)線/BLEQ的電位低)，所以信號(hào)線Vod和/Vod的電位和位線BL和/BL的電位都初始化為電源Vss，并且與此同時(shí)，信號(hào)線Vod和/Vod的電位初始化為電源Vdd(圖7中的(E)、⑶和(J))。另外，因?yàn)樾盘?hào)線READEN的電位低，而信號(hào)線/DVRFEN的電位高，所以晶體管Tr31、Tr32、Tr51和Tr52均斷開(圖7中的(C)和(D))。這導(dǎo)致上述恒流負(fù)載(電流鏡電路)和信號(hào)線Vo和/Vo互相斷開。在從當(dāng)前時(shí)段Tll到下一時(shí)段T12的時(shí)段內(nèi)，信號(hào)線WRTEN的電位低。因?yàn)樵撛颍瑢戲?qū)動(dòng)器WRTDrl和WRTDr2處于高阻抗?fàn)顟B(tài)(HiZ)(圖7中的(F))。(時(shí)段T12:從定時(shí)til到定時(shí)tl2)在從定時(shí)til到定時(shí)tl2的下一時(shí)段T12中，開始要驅(qū)動(dòng)的存儲(chǔ)單元20的選擇。即，因?yàn)樽志€WL的電位和字線REFWL的電位都為高，所以作為驅(qū)動(dòng)目標(biāo)的存儲(chǔ)單元20的存儲(chǔ)元件21和基準(zhǔn)元件23均處于被選擇狀態(tài)(圖7中的㈧和⑶)。應(yīng)當(dāng)注意，此時(shí)，位線BL的電位和位線/BL的電位仍初始化為電源Vss。因?yàn)樵撛颍瑢?duì)存儲(chǔ)元件21施加的電壓和對(duì)基準(zhǔn)元件23施加的電壓都是OV。(時(shí)段T13:從定時(shí)tl2到定時(shí)tl3)在從定時(shí)tl2到定時(shí)tl3的下一時(shí)段T13內(nèi)，執(zhí)行復(fù)位操作。具體地說(shuō)，時(shí)段T13是作為由時(shí)段T13和后續(xù)時(shí)段T14構(gòu)成的復(fù)位與直接確認(rèn)操作時(shí)段的一部分的復(fù)位操作時(shí)段。在時(shí)段T13內(nèi)，信號(hào)線BLEQ的電位首先變?yōu)榈?信號(hào)線/BLEQ的電位高)。這復(fù)位信號(hào)線Vod和/Vod的電位和位線BL和/BL的電位以及信號(hào)線Vo和/Vo的初始化(圖7中的(E)、(H)和(J))。此外，如果信號(hào)線WRTEN的電位變?yōu)楦?，則寫驅(qū)動(dòng)器WRTDrl和WRTDr2開始它們的驅(qū)動(dòng)操作(圖7中的(F))。具體地說(shuō)，因?yàn)樵诖藞?zhí)行復(fù)位操作，所以寫驅(qū)動(dòng)器WRTDrl和WRTDr2將信號(hào)線Vod和/Vod的電位驅(qū)動(dòng)到電源Vdd。這使得位線BL和/BL獲得從信號(hào)線VGRST的電位減去晶體管Trll和Tr 12的柵極-源極電壓Vgs給出的電位(VGRST-Vgs)(圖7中的(J))。這樣，信號(hào)線Vod和/Vod的電位和位線BL和/BL的電位由處于低阻抗?fàn)顟B(tài)的寫驅(qū)動(dòng)器WRTDrl和WRTDr2高速驅(qū)動(dòng)(即，迅速升高)。在時(shí)段T13中，信號(hào)線/DVRFEN的電位變?yōu)榈汀＿@使晶體管Tr31和Tr32導(dǎo)通，并且將恒流負(fù)載(電流鏡電路)連接到信號(hào)線Vod和/Vod(圖7中的(D))。換句話說(shuō)，在時(shí)段T3(并且在后面討論的時(shí)段T14)中，恒流負(fù)載和寫驅(qū)動(dòng)器WRTDrl和WRTDr2電連接到位線BL和/BL。然而，因?yàn)樵趶?fù)位操作時(shí)段(即，時(shí)段T13)中，寫驅(qū)動(dòng)器WRTDrl和WRTDr2的阻抗低于恒流負(fù)載的阻抗，所以恒流負(fù)載實(shí)際上不工作(即，也必須開始確認(rèn)操作)。換句話說(shuō)，在時(shí)段T13中，不是恒流負(fù)載，而是寫驅(qū)動(dòng)器WRTDrl和WRTDr2驅(qū)動(dòng)信號(hào)線Vod和/Vod以及位線BL和/BL。即，控制部分30利用恒流負(fù)載與寫驅(qū)動(dòng)器WRTDrl和WRTDr2之間的阻抗差來(lái)執(zhí)行阻抗變化操作(在這種情況下是復(fù)位操作)和確認(rèn)操作。由于如上所述位線BL和/BL的電位設(shè)置為(VGRST-Vgs)，所以復(fù)位操作時(shí)對(duì)存儲(chǔ)元件21施加的電壓由對(duì)晶體管Trll和Trl2的柵極施加的電壓(即，信號(hào)線VGRST的電位)控制。(時(shí)段T14:從定時(shí)tl3到定時(shí)tl4)在從定時(shí)tl3到定時(shí)tl4的下一時(shí)段T14中，執(zhí)行確認(rèn)操作(直接確認(rèn)操作)。具體地說(shuō)，時(shí)段T14是作為上述復(fù)位與直接確認(rèn)操作時(shí)段的一部分的直接確認(rèn)操作時(shí)段。在時(shí)段T14，信號(hào)線WRTEN的電位再次變?yōu)榈?。這導(dǎo)致寫驅(qū)動(dòng)器WRTDrl和WRTDr2再次停止它們的操作，并且進(jìn)入高阻抗?fàn)顟B(tài)(HiZ)(圖7中的(F))。這反過(guò)來(lái)實(shí)際上將恒流負(fù)載單獨(dú)(電)連接到信號(hào)線Vod和/Vod并且連接到信號(hào)線Vo和/Vo。然后，信號(hào)線No和/Vo設(shè)置為由恒流負(fù)載的電流和流過(guò)作為驅(qū)動(dòng)目標(biāo)的存儲(chǔ)元件21或者基準(zhǔn)元件23的電流預(yù)定的電位(圖7中的(H))。在圖7所示的時(shí)序波形(H)中，附圖標(biāo)記HRS代表“高阻抗?fàn)顟B(tài)”，而LRS代表“低阻抗?fàn)顟B(tài)”;這也適用于后面的圖。具體地說(shuō)，信號(hào)線Vo設(shè)置為由恒流負(fù)載的電流和流過(guò)作為驅(qū)動(dòng)目標(biāo)的存儲(chǔ)元件21的電流確定的電位。另一方面，信號(hào)線/Vo設(shè)置為由恒流負(fù)載的電流和流過(guò)作為驅(qū)動(dòng)目標(biāo)的基準(zhǔn)元件23的電流確定的電位。差分放大器Amp根據(jù)流過(guò)存儲(chǔ)元件21的電流和流過(guò)基準(zhǔn)元件23的電流執(zhí)行差分放大，從而輸出讀電流S0(互補(bǔ)讀出方案)。具體地說(shuō),差分放大器Amp通過(guò)對(duì)流過(guò)存儲(chǔ)元件21的電流和流過(guò)基準(zhǔn)元件23的電流之差(電流差)，S卩，上述信號(hào)線Vo和/Vo之間的電位差執(zhí)行差分放大來(lái)輸出讀信號(hào)SO。在時(shí)段T14(即，執(zhí)行直接確認(rèn)操作的時(shí)段)中，如上所述，僅恒流負(fù)載連接到信號(hào)線Vo和/Vo。因?yàn)樵撛?，恒流?fù)載用作差分放大器Amp上的負(fù)載(有源負(fù)載)。在這種情況下，恒流負(fù)載的高輸出阻抗(輸出阻抗)使差分放大器Amp升高其放大率，這加寬了來(lái)自直接確認(rèn)操作的讀信號(hào)SO的幅度。即，流過(guò)存儲(chǔ)元件21的電流與流過(guò)基準(zhǔn)元件23的電流之間非常小的差(即，信號(hào)線Vo與/Vo之間的微小電位差)由差分放大器Amp顯著放大,然后作為讀信號(hào)SO輸出。(時(shí)段T15:從定時(shí)tl4到定時(shí)tl5)
從定時(shí)tl4到定時(shí)tl5的下一時(shí)段T15是在上述直接確認(rèn)操作結(jié)尾的時(shí)段。即，在時(shí)段T15中，信號(hào)線/DVRFEN的電位再次變?yōu)楦撸@使晶體管Tr51和Tr52斷開(圖7中的⑶)。這導(dǎo)致恒流負(fù)載與信號(hào)線Vo和/Vo再次互相斷開。此外，信號(hào)線BLEQ的電位再次變?yōu)楦?信號(hào)線/BLEQ的電位再次變?yōu)榈?。因此，信號(hào)線Vod和/Vod的電位以及位線BL和/BL的電位再次初始化為電源Vss，并且與此同時(shí)，信號(hào)線Vo和/Vo的電位再次初始化為電源Vdd(圖7中的(E)、⑶和(J))。(時(shí)段T16:定時(shí)tl5之后)在后續(xù)時(shí)段T16(定時(shí)tl5之后)中，字線WL和REFWL的電位再次變?yōu)榈?。這使作為驅(qū)動(dòng)目標(biāo)的存儲(chǔ)單元20的存儲(chǔ)元件21和基準(zhǔn)元件23再次進(jìn)入去選擇狀態(tài)(圖7中的(A)和(B))。這樣達(dá)到的狀態(tài)與上述時(shí)段Tll的狀態(tài)等同。如上所述，正如其名稱所暗示的，工作示例1-1的復(fù)位與直接確認(rèn)操作涉及依次(連續(xù))執(zhí)行復(fù)位操作和確認(rèn)操作(直接確認(rèn)操作)。與不連續(xù)地(例如，具有在兩個(gè)操作之間建立的預(yù)定預(yù)充電時(shí)段)執(zhí)行復(fù)位操作和確認(rèn)操作的上述常規(guī)技術(shù)相比，該示例的復(fù)位與直接確認(rèn)操作必然導(dǎo)致確認(rèn)操作所需的處理時(shí)間顯著縮短。 此外，工作示例1-1的技術(shù)可以在利用例如圖6A和6B所示的存儲(chǔ)元件21的非線性阻抗特性的優(yōu)點(diǎn)的同時(shí)對(duì)存儲(chǔ)元件21施加高復(fù)位電壓(VGRST-Vgs)。因此，在執(zhí)行感測(cè)操作時(shí)，讀電流越大，成對(duì)信號(hào)線Vo和/Vo的幅度速度越高。這有助于實(shí)現(xiàn)高速感測(cè)操作，因?yàn)榭梢匝杆佼a(chǎn)生比其輸入端與信號(hào)線Voo和/Vo相連的差分放大器Amp的確定所需的AVo寬的Vo電壓幅度。此外,這樣,確認(rèn)操作進(jìn)一步加速。此外，在執(zhí)行工作示例1-1的直接確認(rèn)操作的時(shí)段(即，時(shí)段Τ14)中，恒流負(fù)載用作差分放大器Amp上的負(fù)載。與此同時(shí)，差分放大器Amp根據(jù)流過(guò)作為驅(qū)動(dòng)目標(biāo)的存儲(chǔ)元件21的電流和恒流負(fù)載的電流來(lái)輸出讀信號(hào)SO。在這種情況下，恒流負(fù)載的高輸出阻抗使差分放大器Amp升高其放大率，從而加寬了讀信號(hào)SO的幅度。(2-3.工作示例 1-2)例如，可以以構(gòu)成圖8所示的工作示例1-2的方式執(zhí)行第一實(shí)施例的讀操作。圖8是舉例說(shuō)明作為工作示例1-2的讀操作的時(shí)序波形圖。在圖8中，附圖標(biāo)記(A)至(H)和(J)所示的信號(hào)線的類型與圖7中的附圖標(biāo)記(A)至(H)和(J)表示的信號(hào)線的類型相同。圖8中的附圖標(biāo)記(I)代表信號(hào)線VBIAS的電位。工作示例1-2的讀操作(從定時(shí)t21到定時(shí)t25)基本上與工作示例1_1的復(fù)位與直接確認(rèn)操作相同。這兩個(gè)操作之間的主要差別如下因?yàn)樾盘?hào)線WRTEN的電位固定為低(FixL)，所以寫驅(qū)動(dòng)器WRTDrl和WRTDr2均是不活動(dòng)的(圖8中的(D))。此外，因?yàn)槲痪€BL和/BL需要被箝位到VBIAS-Vgs (約O. IV的低電位)以避免產(chǎn)生所謂讀干擾，信號(hào)線/DVRFEN的電位固定為高(FixH)。因此，成對(duì)信號(hào)線Vo和/No以及成對(duì)信號(hào)線Vod和/Vod僅通過(guò)晶體管Tr61、Tr62、Tr51和Tr52連接。此外，在進(jìn)行控制以使得VBIAS-Vgs = O. IV的情況下，將信號(hào)線VBIAS的電位施加到晶體管Tr61和Tr62的柵極。成對(duì)信號(hào)線Vod和/Vod被箝位到O. IV。當(dāng)以上面描述的方式以第一實(shí)施例執(zhí)行直接確認(rèn)操作時(shí)，可以縮短確認(rèn)操作所需的處理時(shí)間。在執(zhí)行直接確認(rèn)操作的時(shí)段(即，時(shí)段T14)中，恒流負(fù)載用作差分放大器Amp上的負(fù)載。與此同時(shí)，差分放大器Amp根據(jù)流過(guò)作為驅(qū)動(dòng)目標(biāo)的存儲(chǔ)元件21的電流和恒流負(fù)載的電流來(lái)輸出讀信號(hào)SO。這提高了差分放大器Amp的放大率,從而加寬讀信號(hào)SO的幅度。因此，確認(rèn)操作加速，并且與此同時(shí)改善了確認(rèn)精度。差分放大器Amp通過(guò)根據(jù)流過(guò)作為驅(qū)動(dòng)目標(biāo)的存儲(chǔ)元件21的電流和流過(guò)作為驅(qū)動(dòng)目標(biāo)的基準(zhǔn)元件23的電流執(zhí)行差分放大，來(lái)輸出讀信號(hào)S0(互補(bǔ)讀出方案)。這樣還具有下面的好處所使用的互補(bǔ)讀出方案即使在位線BL和信號(hào)線Vo躍遷時(shí)仍可以讀數(shù)據(jù)，以使得這樣也可以改善確認(rèn)精度。此外，因?yàn)榛鶞?zhǔn)元件23與存儲(chǔ)元件21基本上呈現(xiàn)相同的阻抗特性(即，非線性阻抗特性)，所以可以精確地跟蹤復(fù)位電壓(VGRST-Vgs)的變化。這樣，也可以改善確認(rèn)精度。此外，因?yàn)閺?fù)位電壓由對(duì)晶體管Trll和Trl2(壓控晶體管)的柵極施加的電壓控制，所以從信號(hào)線Vo的觀點(diǎn)出發(fā)，可以使位線BL的負(fù)載小得可以忽略。由于讀側(cè)上的負(fù)載這樣減小，所以可以進(jìn)一步加速確認(rèn)操作。因?yàn)榻Y(jié)合復(fù)位操作來(lái)執(zhí)行直接確認(rèn)操作，所以可以獲得下面的好處由于設(shè)置阻 抗通常構(gòu)成幾十kQ的確認(rèn)阻抗，所以在確認(rèn)操作時(shí)，即使利用存儲(chǔ)元件21的阻抗值的非線性，存儲(chǔ)元件21之外的電路元件中存在幾kQ的寄生阻抗仍限制讀電流升高。相反，因?yàn)樵趶?fù)位確認(rèn)操作時(shí)，存儲(chǔ)元件21的阻抗通常從IMΩ降低到約IOOkQ，所以在電路元件的上述寄生阻抗保持可以忽略的范圍內(nèi)，可以使讀電流升高。因此，可以認(rèn)為，與結(jié)合設(shè)置操作執(zhí)行直接確認(rèn)操作相比，在復(fù)位操作時(shí)執(zhí)行直接確認(rèn)操作可以更有效地增大確認(rèn)操作的電流。〈第一實(shí)施例的變型〉下面將解釋上述第一實(shí)施例的一些變型(第一至第三變型)。在隨后的解釋中，利用同樣的附圖標(biāo)記表示上面已經(jīng)結(jié)合第一實(shí)施例討論的相同部件，并且適當(dāng)省略它們的描述。[第一變型]圖9示出構(gòu)成第一變型的感測(cè)放大器(感測(cè)放大器320A1)的典型電路結(jié)構(gòu)、VREF生成部分(VREF生成部分320A2)的典型電路結(jié)構(gòu)和存儲(chǔ)單元(存儲(chǔ)單元20A)的典型電路結(jié)構(gòu)。第一變型采用下面將詳細(xì)討論的單端讀出方案代替上面結(jié)合第一實(shí)施例解釋的感測(cè)放大器320采用的互補(bǔ)讀出方案。(存儲(chǔ)單元20A的結(jié)構(gòu))每個(gè)存儲(chǔ)單元20A僅具有由一個(gè)存儲(chǔ)元件21和一個(gè)選擇晶體管221組成的“1T1R”電路結(jié)構(gòu)。即，存儲(chǔ)單元20A被構(gòu)造為去除基準(zhǔn)用途的元件(即，基準(zhǔn)元件23和選擇晶體管222)的第一實(shí)施例的存儲(chǔ)單元20。因此，與存儲(chǔ)單元20不同，存儲(chǔ)單元20A不連接到字線REFWL和位線/BL。(感測(cè)放大器320A1的結(jié)構(gòu))感測(cè)放大器320A1基本上構(gòu)造為去除對(duì)應(yīng)于位線/BL的元件(S卩，去除晶體管Trl2、Tr22、Tr32、Tr42、Tr52、Tr62、Tr72 和 Tr82 以及寫驅(qū)動(dòng)器 WRTEr2)的第一實(shí)施例的感測(cè)放大器320。即，感測(cè)放大器320A1具有基于上述單端讀出方案的電路結(jié)構(gòu)。然而，與感測(cè)放大器320不同，感測(cè)放大器320A1具有其中晶體管TrSl的柵極和差分放大器Amp的正輸入端連接到來(lái)自VREF生成部分320A2的信號(hào)線VREF的結(jié)構(gòu)(將在下面討論)。 (VREF生成部分320A2的電路結(jié)構(gòu))VREF生成部分320A2利用恒流負(fù)載(電流鏡電路，將在后面討論)產(chǎn)生預(yù)定固定電壓VREF。VREF生成部分320A2與感測(cè)放大器320A1 —起設(shè)置在位線驅(qū)動(dòng)/感測(cè)放大器部分32內(nèi)。具體地說(shuō)，在位線驅(qū)動(dòng)/感測(cè)放大器部分32內(nèi)，對(duì)應(yīng)于多個(gè)感測(cè)放大器320A1提供一個(gè)VREF生成部分320A2。換句話說(shuō)，一個(gè)VREF生成部分320A2公共地連接到多個(gè)感測(cè)放大器320A1。VREF生成部分320A2具有兩個(gè)基準(zhǔn)元件23、兩個(gè)選擇晶體管222、7個(gè)晶體管Trl3、Trl4、Tr34、Tr53、Tr63、Tr83和Tr84以及兩個(gè)開關(guān)SWl和SW2。該結(jié)構(gòu)中的兩個(gè)選擇晶體管是N型MOS晶體管。在上述7個(gè)晶體管中，晶體管Trl3、Trl4、TTr53和Tr63是N型MOS晶體管，晶體管Tr34、Tr83和Tr84是P型MOS晶體管。作為選擇地，可以利用其他適當(dāng)結(jié)構(gòu)的晶體管代替。開關(guān)SWl在執(zhí)行確認(rèn)操作時(shí)導(dǎo)通，而在其他操作狀態(tài)下斷開。另一方面，開關(guān)SW2在執(zhí)行常規(guī)讀操作時(shí)導(dǎo)通，而在其他操作狀態(tài)下斷開。開關(guān)SWl和SW2的導(dǎo)通/斷開狀態(tài)由從控制部分30供給的未示出的控制信號(hào)控制。 在VREF生成部分320A2中，兩個(gè)基準(zhǔn)元件23中每個(gè)的一端都連接到預(yù)定電壓VC0MM0N,而其另一端連接到選擇晶體管222的源極或者漏極。兩個(gè)選擇晶體管222之一的源極或者漏極連接到晶體管Trl3的源極。另一選擇晶體管222的余下的源極或者漏極連接到晶體管Trl4的源極。兩個(gè)選擇晶體管222的柵極連接到電源Vdd。因此，這兩個(gè)選擇晶體管222設(shè)置為始終導(dǎo)通。換句話說(shuō)，這兩個(gè)基準(zhǔn)元件23選擇性地作為讀操作的目標(biāo)。信號(hào)線VGRST連接到晶體管Trl3和Trl4的柵極。晶體管Tr53的源極連接到晶體管Trl3的漏極。晶體管Tr34的漏極連接到晶體管Trl4的漏極。晶體管Tr34的柵極接地，且晶體管Tr53的柵極連接到電源Vdd。因此，這些晶體管Tr34和Tr53設(shè)置為始終導(dǎo)通。信號(hào)線VBIAS連接到晶體管Tr63的柵極。晶體管Tr53的漏極連接到晶體管Tr63的源極。電源Vdd連接到晶體管Tr83的源極。晶體管Tr83的柵極和漏極連接到晶體管Tr63的漏極，并且還通過(guò)開關(guān)SW2連接到信號(hào)線VREF。在該結(jié)構(gòu)中，當(dāng)開關(guān)SW2導(dǎo)通(在常規(guī)讀操作)時(shí)，晶體管Tr81和Tr83形成恒流負(fù)載(電流鏡電路)。電源Vdd連接到晶體管Tr84的源極。晶體管Tr84的柵極和漏極連接到晶體管Tr34的源極，并且還通過(guò)開關(guān)SWl連接到信號(hào)線VREF。在該結(jié)構(gòu)中，當(dāng)開關(guān)SWl導(dǎo)通時(shí)(在確認(rèn)操作時(shí))，晶體管Tr34和Tr84形成恒流負(fù)載(電流鏡電路)。(復(fù)位與直接確認(rèn)操作工作示例2-1)對(duì)于第一變型，例如，如示出工作示例2-1的圖10所示，執(zhí)行復(fù)位與直接確認(rèn)操作。圖10是舉例說(shuō)明作為第一變型的工作示例2-1的復(fù)位與直接確認(rèn)操作的時(shí)序波形圖。在圖10中，附圖標(biāo)記(A)代表字線WL的電位，(B)代表信號(hào)線READEN的電位，(C)代表/DVRFEN的電位，⑶代表信號(hào)線BLEQ的電位，(E)代表信號(hào)線WRTEN的電位，(F)代表VC0MM0N的電位，(G)代表信號(hào)線Vo的電位，(H)代表信號(hào)線VREF的電位，(I)代表位線BL的電位。工作示例2-1的復(fù)位與直接確認(rèn)操作(從定時(shí)t31到定時(shí)t35)與上面描述的工作示例1-1的復(fù)位與直接確認(rèn)操作基本相同。這兩個(gè)工作示例之間的主要不同如下差分放大器Amp通過(guò)根據(jù)對(duì)應(yīng)于流過(guò)作為驅(qū)動(dòng)目標(biāo)的存儲(chǔ)元件21的電流的電壓(即，信號(hào)線Vo的電位)和由VREF生成部分320A2產(chǎn)生的固定電壓VREF執(zhí)行差分放大，來(lái)輸出輸出信號(hào)SO(采用單端讀出方案)。
(讀操作 工作示例2-2)例如，如示出工作示例2-2的圖11所示，執(zhí)行第一變型的讀操作。圖11是舉例說(shuō)明作為工作示例2-2的讀操作的時(shí)序波形圖。在圖11中，附圖標(biāo)記㈧至⑶和(J)表示的信號(hào)線的類型與圖10中的附圖標(biāo)記㈧至⑶和(J)表示的信號(hào)線的類型相同。圖11中的附圖標(biāo)記(I)代表信號(hào)線VBIAS的電位。除了采用單端讀出方案之外，工作示例2-2的讀操作(從定時(shí)t41到定時(shí)t45)與上述工作示例1-2的讀操作基本相同。如上所述，對(duì)于第一變型，利用單端讀出方案代替互補(bǔ)讀出方案執(zhí)行確認(rèn)操作(直接確認(rèn)操作)和讀操作。這使第一實(shí)施例的效果增加了下面的附加優(yōu)點(diǎn)感測(cè)放大器的結(jié)構(gòu)被簡(jiǎn)化，以使得與之前相比，可以使存儲(chǔ)設(shè)備的結(jié)構(gòu)更緊密。此外，因?yàn)橐粋€(gè)VREF生成部分320A2公共地連接到多個(gè)感測(cè)放大器320A1，所以感測(cè)放大器的結(jié)構(gòu)進(jìn)一步簡(jiǎn)化，同時(shí)存儲(chǔ)設(shè)備的結(jié)構(gòu)更加緊密。[第二變型]圖12是示出構(gòu)成第二變型的感測(cè)放大器(感測(cè)放大器320B)的典型結(jié)構(gòu)和存儲(chǔ)單元20的典型電路結(jié)構(gòu)的電路圖。(感測(cè)放大器320B的結(jié)構(gòu))第二變型的感測(cè)放大器320B構(gòu)造為其中晶體管Trll和Trl2不由N型MOS晶體管構(gòu)成而是由P型MOS晶體管構(gòu)成的第一實(shí)施例的感測(cè)放大器320。與此同時(shí)，晶體管Tr21、Tr22、Tr51、Tr52、Tr61和Tr62不由N型MOS晶體管構(gòu)成，而是由P型MOS晶體管構(gòu)成，而相反，晶體管 Tr31、Tr32、Tr41、Tr42、Tr71、Tr72、Tr81 和 Tr82 不由 P 型 MOS 晶體管構(gòu)成，而由N型MOS晶體管構(gòu)成。在感測(cè)放大器320B中，電源Vdd與VC0MM0N之間的位置關(guān)系與它們?cè)诟袦y(cè)放大器320中的位置關(guān)系相反。感測(cè)放大器320B的其他結(jié)構(gòu)與感測(cè)放大器320的相同。(復(fù)位與直接確認(rèn)操作工作示例3-1)對(duì)于第二變型，例如，如示出工作示例3-1的圖13所示，執(zhí)行復(fù)位與直接確認(rèn)操作。圖13是舉例說(shuō)明作為工作示例3-1的復(fù)位與直接確認(rèn)操作的時(shí)序波形圖。在圖13中，附圖標(biāo)記(A)代表字線WL的電位，(B)代表字線REFWL的電位，(C)代表信號(hào)線READEN的電位，⑶代表/DVRFEN的電位，(E)代表信號(hào)線BLEQ的電位，(F)代表信號(hào)線WRTEN的電位，(G)代表VC0MM0N的電位，(H)代表位線BL和/BL的電位，(I)代表信號(hào)線VGRST的電位，(J)代表信號(hào)線Vo和/Vo的電位。工作示例3-1的復(fù)位與直接確認(rèn)操作(從定時(shí)t51到定時(shí)t55)與工作示例1_1的復(fù)位與直接確認(rèn)操作基本相同。這兩個(gè)操作之間的主要不同在于全部電壓極性相反，因?yàn)榫w管Trll和Tr 12是P型MOS晶體管。(讀操作工作示例3-2)例如，如示出工作示例3-2的圖14所示，執(zhí)行第二變型的讀操作。圖14是舉例說(shuō)明作為工作示例3-2的讀操作的時(shí)序波形圖。在圖14中，附圖標(biāo)記㈧至⑶和(J)表示的信號(hào)線的類型與圖13中的附圖標(biāo)記(A)至(H)和(J)表示的信號(hào)線的類型相同。圖14中的附圖標(biāo)記(I)代表信號(hào)線VBIAS的電位。除了如上所述所有電壓極性相反之外，工作示例3-2的讀操作(從定時(shí)t61到定時(shí)t65)與工作示例1-2的讀操作基本相同。如上所述，上面解釋的第二變型的工作效果提供與第一實(shí)施例的相同的效果。[第三變型]圖15示出構(gòu)成第三變型的存儲(chǔ)單元(存儲(chǔ)單元20C)的典型電路結(jié)構(gòu)和感測(cè)放大器320的典型電路結(jié)構(gòu)。(存儲(chǔ)單元20C的結(jié)構(gòu))第三變型的存儲(chǔ)單元20C構(gòu)造為其中選擇晶體管221和222不由N型MOS晶體管 構(gòu)成而是由P型MOS晶體管構(gòu)成的第一實(shí)施例的存儲(chǔ)單元20。存儲(chǔ)單元20C的其他結(jié)構(gòu)與存儲(chǔ)單元20的相同。(復(fù)位與直接確認(rèn)操作工作示例4-1)對(duì)于第三變型，例如，如示出工作示例4-1的圖16所示，執(zhí)行復(fù)位與直接確認(rèn)操作。圖16是舉例說(shuō)明作為工作示例4-1的復(fù)位與直接確認(rèn)操作的時(shí)序波形圖。在圖16中，附圖標(biāo)記㈧代表字線WL的電位，⑶代表字線REFWL的電位，(C)代表信號(hào)線READEN的電位，⑶代表/DVRFEN的電位，(E)代表信號(hào)線BLEQ的電位，(F)代表信號(hào)線WRTEN的電位，(G)代表VC0MM0N的電位，(H)代表信號(hào)線Vo和/Vo的電位，(I)代表信號(hào)線VGRST的電位，且(J)代表位線BL和/BL的電位。工作示例4-1的復(fù)位與直接確認(rèn)操作(從定時(shí)t71到定時(shí)t75)與工作示例1_1的復(fù)位與直接確認(rèn)操作也基本相同。這兩個(gè)操作之間的主要不同在于選擇晶體管221和222的邏輯電平反相，因?yàn)樗鼈冇蒔型MOS晶體管構(gòu)成。(讀操作工作示例4-2)例如,如示出工作示例4-2的圖17所示,執(zhí)行第三變型的讀操作。圖17是舉例說(shuō)明作為工作示例4-2的讀操作的時(shí)序波形圖。在圖17中，附圖標(biāo)記㈧至⑶和(J)表示的信號(hào)線的類型與圖16中的附圖標(biāo)記(A)至(H)和(J)表示的信號(hào)線的類型相同。圖17中的附圖標(biāo)記(I)代表信號(hào)線VBIAS的電位。除了如上所述選擇晶體管221和222的邏輯電平反相之外，工作示例4_2的讀操作(從定時(shí)t81到定時(shí)t85)與工作示例1-2的讀操作也基本相同。因此，以上面解釋工作的第三變型也具有與第一實(shí)施例的效果相同的效果?！吹诙?shí)施例〉現(xiàn)在描述本公開的第二實(shí)施例。在隨后的描述中，利用相同的附圖標(biāo)記表示上面已經(jīng)結(jié)合第一實(shí)施例(和第一至第三變型)討論的部件，并且可以適當(dāng)省略它們的解釋。對(duì)于第二實(shí)施例，執(zhí)行設(shè)置與直接確認(rèn)操作(將在后面討論)，代替上述復(fù)位與直接確認(rèn)操作。即，對(duì)于第二實(shí)施例，在控制部分30的控制下，以與設(shè)置操作連續(xù)的方式執(zhí)行直接確認(rèn)操作(因此，稱為設(shè)置與直接確認(rèn)操作)。圖18示出構(gòu)成第二實(shí)施例的存儲(chǔ)單元(存儲(chǔ)單元20D)的典型電路結(jié)構(gòu)和感測(cè)放大器320的典型電路結(jié)構(gòu)。(存儲(chǔ)單元20D的結(jié)構(gòu))第二實(shí)施例的存儲(chǔ)單元20D被構(gòu)造為其中選擇晶體管221與存儲(chǔ)元件21之間的位置關(guān)系以及選擇晶體管222與基準(zhǔn)元件23之間的位置關(guān)系相反，這兩個(gè)存儲(chǔ)單元之間的其他結(jié)構(gòu)相同的第一實(shí)施例的存儲(chǔ)單元20。即，對(duì)于第二實(shí)施例，位線BL和/BL直接連接到存儲(chǔ)元件21或者基準(zhǔn)元件23。應(yīng)當(dāng)注意，第二實(shí)施例利用信號(hào)線VGSET代替上面結(jié)合第一實(shí)施例討論的信號(hào)線VGRST。信號(hào)線VGSET是在直接確認(rèn)操作時(shí)通過(guò)成對(duì)晶體管Trll和Trl2(壓控晶體管)向位線BL和/BL提供設(shè)置電壓的信號(hào)線。即，信號(hào)線VGSET的作用與上面解釋的信號(hào)線VGRST的作用基本相同。具體地說(shuō)，在存儲(chǔ)單元20D內(nèi)，字線WL連接到選擇晶體管221的柵極，而位線BL通過(guò)存儲(chǔ)元件21連接到選擇晶體管221的源極或者漏極。選擇晶體管221的余下的源極或者漏極連接到預(yù)定電位VC0MM0N。此外，字線REFWL連接到選擇晶體管222的柵極，而字線/BL通過(guò)基準(zhǔn)元件23連接到選擇晶體管222的源極或者漏極。選擇晶體管222的余下的源極或者漏極連接到預(yù)定電位VC0MM0N。(設(shè)置與直接確認(rèn)操作工作示例5)
對(duì)于第二實(shí)施例，例如，如示出工作示例5的圖19所示，執(zhí)行設(shè)置與直接確認(rèn)操作。圖19是舉例說(shuō)明作為工作示例5的設(shè)置與直接確認(rèn)操作的時(shí)序波形圖。在圖19中，附圖標(biāo)記(A)代表字線WL的電位，(B)代表字線REFWL的電位，(C)代表信號(hào)線READEN的電位，⑶代表信號(hào)線/DVRFEN的電位，(E)代表信號(hào)線BLEQ的電位，(F)代表信號(hào)線WRTEN的電位，(G)代表VC0MM0N的電位，(H)代表信號(hào)線Vo和/Vo的電位，(I)代表信號(hào)線VGSET的電位，(J)代表位線BL和/BL的電位。工作示例5的設(shè)置與直接確認(rèn)操作(從定時(shí)t91到定時(shí)t95)也與工作示例1_1的復(fù)位與直接確認(rèn)操作基本相同。這兩個(gè)操作之間的主要不同在于利用信號(hào)線VGSET代替信號(hào)線VGRST。因此，以上述解釋工作的第二實(shí)施例也具有與第一實(shí)施例的效果相同的效果。<第一和第二實(shí)施例公共的變型>下面將描述第一和第二實(shí)施例(以及第一至第三變型)公共的變型(第四和第五變型)。在隨后的描述中，利用相同的附圖標(biāo)記表示已經(jīng)結(jié)合上面的實(shí)施例及其變型描述的部件，并且適當(dāng)省略它們的解釋。[第四變型]圖20是示出作為第四變型的存儲(chǔ)元件(存儲(chǔ)元件21A)的典型結(jié)構(gòu)的截面圖。第四變型的存儲(chǔ)元件由PCM (相變存儲(chǔ)器)構(gòu)成。存儲(chǔ)元件21A具有由插在下部電極211和上部電極213之間的諸如Ge2Sb2Te5之類的GeSbTe構(gòu)成的存儲(chǔ)層214。當(dāng)對(duì)它施加電流時(shí)，存儲(chǔ)層214發(fā)生(develop)晶體狀態(tài)與非晶體狀態(tài)(非晶態(tài))之間的相變。該相變導(dǎo)致存儲(chǔ)層214的阻抗值(阻抗?fàn)顟B(tài))的相反變化。當(dāng)在第四變型的存儲(chǔ)元件21A內(nèi)的下部電極211與上部電極213之間施加正電壓或者負(fù)電壓時(shí)，存儲(chǔ)層214從高阻抗非晶態(tài)變更為低阻抗晶體狀態(tài)(或者從低阻抗晶體狀態(tài)變更為高阻抗非晶態(tài))。重復(fù)該處理可以重復(fù)地將信息寫入存儲(chǔ)元件21A或者從存儲(chǔ)元件2IA擦除信息。[第五變型]圖21是示出作為第五變型的存儲(chǔ)元件(存儲(chǔ)元件21B)的典型結(jié)構(gòu)的截面圖。第五變型的存儲(chǔ)元件2IB由ReRAM (阻抗式隨機(jī)存取存儲(chǔ)器)構(gòu)成。存儲(chǔ)元件21B具有由插在下部電極211和上部電極213之間的諸如NiO、TiO2或者PrCaMnO3之類的氧化物構(gòu)成的存儲(chǔ)層215。對(duì)該氧化物施加電壓導(dǎo)致存儲(chǔ)層215的阻抗值(阻抗?fàn)顟B(tài))的相反變化。當(dāng)在第五變型的存儲(chǔ)元件21B內(nèi)的下部電極211與上部電極213之間施加正電壓或者負(fù)電壓時(shí)，存儲(chǔ)層215從高阻抗?fàn)顟B(tài)變更為低阻抗?fàn)顟B(tài)(或者從低阻抗?fàn)顟B(tài)變更為高阻抗?fàn)顟B(tài))。重復(fù)該處理可以重復(fù)地將信息寫入存儲(chǔ)元件21B或者從存儲(chǔ)元件21B擦除信<其他變型>盡管上面的描述含有包括優(yōu)選實(shí)施例及其變型的許多說(shuō)明，但是不應(yīng)當(dāng)認(rèn)為它們限制本公開的范圍，而應(yīng)當(dāng)認(rèn)為它們僅提供對(duì)本公開的一些當(dāng)前優(yōu)選實(shí)施例的說(shuō)明。應(yīng)當(dāng)明白，在不脫離所附權(quán)利要求書的實(shí)質(zhì)范圍的情況下，可以進(jìn)行變更和其他修改。例如，結(jié)合上述優(yōu)選實(shí)施例及其變型解釋的構(gòu)成層的材料并不限制本公開?？梢岳闷渌m當(dāng)材料代替。此外，盡管上面利用特定示例討論了存儲(chǔ)元件21、21A和21B的結(jié)構(gòu)以及存儲(chǔ)設(shè)備I的結(jié)構(gòu)，但是不需要設(shè)置所有這些層。作為選擇地，可以對(duì)上面解釋的層附加其他層。上面結(jié)合優(yōu)選實(shí)施例的描述主要是一個(gè)存儲(chǔ)元件21和一個(gè)基準(zhǔn)元件23設(shè)置在一個(gè)存儲(chǔ)單元20中的示例。然而，這并不對(duì)本公開構(gòu)成限制。作為選擇地，可以關(guān)于多個(gè)存儲(chǔ)單元(即，多個(gè)存儲(chǔ)元件21)提供一個(gè)基準(zhǔn)元件23。此外，組成電流鏡電路(恒流負(fù)載)的晶體管可以是N型晶體管(例如，MOS晶體管)，代替上面結(jié)合優(yōu)選實(shí)施例討論的P型晶體管(例如，MOS晶體管)。另外，本公開中采用的存儲(chǔ)元件并不局限于上面結(jié)合優(yōu)選實(shí)施例討論的存儲(chǔ)元件
21、21A和21B。可以采用其他結(jié)構(gòu)的存儲(chǔ)元件代替。具體地說(shuō)，作為其阻抗?fàn)顟B(tài)根據(jù)施加電壓的極性相反地改變的存儲(chǔ)元件(即，雙極存儲(chǔ)元件)可以采用阻抗變化存儲(chǔ)元件，諸如基于MTJ(磁隧道結(jié))的阻抗變化存儲(chǔ)元件或者由通常用于MRAM(磁阻隨機(jī)存取存儲(chǔ)器)的過(guò)渡金屬氧化物組成的阻抗變化存儲(chǔ)元件。此外，存儲(chǔ)元件并不局限于雙極存儲(chǔ)元件。作為選擇地，只要它們是其阻抗?fàn)顟B(tài)根據(jù)施加電壓的極性變化的阻抗變化存儲(chǔ)元件，可以采用單極存儲(chǔ)元件。因此，本公開的范圍應(yīng)當(dāng)由所附權(quán)利要求書及其法定等同物確定，而非由所提供的示例確定。本公開含有與于2011年2月15日向日本專利局提交的JP 2011-0292584號(hào)日本優(yōu)先權(quán)專利申請(qǐng)披露的主題有關(guān)的主題，在此通過(guò)引用包括該專利申請(qǐng)的全部?jī)?nèi)容。
權(quán)利要求
1.一種存儲(chǔ)設(shè)備，包括 多個(gè)存儲(chǔ)元件，被配置為其阻抗?fàn)顟B(tài)根據(jù)施加的電壓變化；以及驅(qū)動(dòng)部分，被配置為執(zhí)行阻抗變化操作和讀操作，所述阻抗變化操作涉及通過(guò)改變其阻抗?fàn)顟B(tài)來(lái)將信息寫到所述存儲(chǔ)元件或者從所述存儲(chǔ)元件擦除信息，所述讀操作涉及從所述存儲(chǔ)元件讀信息； 其中，所述驅(qū)動(dòng)部分包括 放大器，被配置為輸出在執(zhí)行所述讀操作時(shí)的讀信號(hào)， 恒流負(fù)載，以及 控制部分，被配置為關(guān)于所述存儲(chǔ)元件執(zhí)行所述阻抗變化操作和直接確認(rèn)操作，所述直接確認(rèn)操作涉及在所述阻抗變化操作之后執(zhí)行所述讀操作，以確認(rèn)將信息寫入所述存儲(chǔ)元件或者從所述存儲(chǔ)元件擦除信息是否正常完成，以及 所述控制部分在執(zhí)行所述直接確認(rèn)操作的時(shí)段期間，以所述恒流負(fù)載用作所述放大器上的負(fù)載并且根據(jù)流過(guò)所述存儲(chǔ)元件的電流和所述恒流負(fù)載的電流輸出所述讀信號(hào)的方式，來(lái)進(jìn)行控制。
2.根據(jù)權(quán)利要求I所述的存儲(chǔ)設(shè)備，進(jìn)一步包括連接到所述恒流負(fù)載的基準(zhǔn)元件； 其中，所述放大器通過(guò)根據(jù)流過(guò)所述存儲(chǔ)元件的電流和流過(guò)所述基準(zhǔn)元件的電流執(zhí)行差分放大來(lái)輸出所述讀信號(hào)。
3.根據(jù)權(quán)利要求2所述的存儲(chǔ)設(shè)備，其中，所述基準(zhǔn)元件與所述存儲(chǔ)元件呈現(xiàn)基本上相同的阻抗特性。
4.根據(jù)權(quán)利要求3所述的存儲(chǔ)設(shè)備，其中，所述基本上相同的阻抗特性是非線性阻抗特性。
5.根據(jù)權(quán)利要求2所述的存儲(chǔ)設(shè)備，進(jìn)一步包括多個(gè)存儲(chǔ)單元； 其中一個(gè)存儲(chǔ)元件和一個(gè)基準(zhǔn)元件包含在每個(gè)所述存儲(chǔ)單元內(nèi)。
6.根據(jù)權(quán)利要求I所述的存儲(chǔ)設(shè)備，其中，所述驅(qū)動(dòng)部分包含配置為利用所述恒流負(fù)載產(chǎn)生預(yù)定恒壓的恒壓生成部分；以及 所述放大器通過(guò)根據(jù)與流過(guò)所述存儲(chǔ)單元的電流對(duì)應(yīng)的電壓和所述恒壓執(zhí)行差分放大，來(lái)輸出所述輸出信號(hào)。
7.根據(jù)權(quán)利要求6所述的存儲(chǔ)設(shè)備，其中，一個(gè)恒壓生成部分公共地連接到多個(gè)放大器。
8.根據(jù)權(quán)利要求I所述的存儲(chǔ)設(shè)備，進(jìn)一步包括連接到每個(gè)所述存儲(chǔ)單元的位線； 其中，所述驅(qū)動(dòng)部分包含配置為驅(qū)動(dòng)所述位線的寫驅(qū)動(dòng)器；以及 所述控制部分在執(zhí)行所述阻抗變化操作的時(shí)段期間和在執(zhí)行所述直接確認(rèn)操作的時(shí)段期間，以所述恒流負(fù)載連接到所述位線的方式進(jìn)行控制。
9.根據(jù)權(quán)利要求8所述的存儲(chǔ)設(shè)備，其中，所述控制部分在執(zhí)行所述阻抗變化操作的時(shí)段期間，以所述寫驅(qū)動(dòng)器的阻抗變得低于所述恒流負(fù)載的阻抗的方式進(jìn)行控制。
10.根據(jù)權(quán)利要求I所述的存儲(chǔ)設(shè)備，進(jìn)一步包括連接到每個(gè)所述存儲(chǔ)單元的位線； 其中，所述驅(qū)動(dòng)部分包括其源極連接到所述位線的壓控晶體管；以及 執(zhí)行所述阻抗變化操作時(shí)對(duì)所述存儲(chǔ)元件施加的電壓由對(duì)所述壓控晶體管的柵極施加的電壓控制。
11.根據(jù)權(quán)利要求I所述的存儲(chǔ)設(shè)備，其中，所述電流負(fù)載由電流鏡電路構(gòu)成。
12.根據(jù)權(quán)利要求I所述的存儲(chǔ)設(shè)備，其中，每個(gè)所述存儲(chǔ)元件依次包括第一電極、存儲(chǔ)層和第二電極；以及 所述存儲(chǔ)層具有根據(jù)在所述第一電極與所述第二電極之間施加的電壓的極性而相反地變化的阻抗?fàn)顟B(tài)。
13.根據(jù)權(quán)利要求12所述的存儲(chǔ)設(shè)備，其中，所述存儲(chǔ)層包含 阻抗變化層，設(shè)置在所述第一電極一側(cè)；以及 離子源層，設(shè)置在所述第二電極一側(cè)。
14.根據(jù)權(quán)利要求13所述的存儲(chǔ)設(shè)備，其中，所述存儲(chǔ)元件經(jīng)歷設(shè)置操作和復(fù)位操作； 執(zhí)行所述設(shè)置操作作為涉及分別對(duì)所述第一電極和所述第二電極施加負(fù)電位和正電位的所述阻抗變化操作，使得所述離子源層內(nèi)的離子移動(dòng)到所述第一電極，從而相應(yīng)地降低由高阻抗?fàn)顟B(tài)變更為低阻抗?fàn)顟B(tài)的所述阻抗變化層的阻抗；以及 執(zhí)行所述復(fù)位操作作為涉及分別對(duì)所述第一電極和所述第二電極施加正電位和負(fù)電位的所述阻抗變化操作，使得所述離子源層內(nèi)的離子移動(dòng)到所述第二電極，從而相應(yīng)地升高由所述高阻抗?fàn)顟B(tài)變更為所述低阻抗?fàn)顟B(tài)的所述阻抗變化層的阻抗。
15.根據(jù)權(quán)利要求I所述的存儲(chǔ)設(shè)備，其中，所述控制部分在作為用于將所述存儲(chǔ)元件的阻抗?fàn)顟B(tài)從低阻抗?fàn)顟B(tài)變更到高阻抗?fàn)顟B(tài)的所述阻抗變化操作執(zhí)行的復(fù)位操作之后，執(zhí)行所述直接確認(rèn)操作。
16.一種用于操作存儲(chǔ)設(shè)備的操作方法，所述存儲(chǔ)設(shè)備包括多個(gè)存儲(chǔ)元件，配置為其阻抗?fàn)顟B(tài)根據(jù)施加的電壓變化；放大器，配置為輸出在執(zhí)行用于從所述存儲(chǔ)元件讀信息的讀操作時(shí)的讀信號(hào)；以及恒流負(fù)載，所述操作方法包括 執(zhí)行阻抗變化操作，以通過(guò)改變其阻抗?fàn)顟B(tài)將信息寫到所述存儲(chǔ)元件或者從所述存儲(chǔ)元件擦除信息； 執(zhí)行直接確認(rèn)操作，以在所述阻抗變化操作之后，確認(rèn)將信息寫到所述存儲(chǔ)元件或者從所述存儲(chǔ)元件擦除信息是否正常完成；以及 在執(zhí)行所述直接確認(rèn)操作的時(shí)段期間，以所述恒流負(fù)載用作所述放大器上的負(fù)載并且根據(jù)流過(guò)所述存儲(chǔ)元件的電流和所述恒流負(fù)載的電流輸出所述讀信號(hào)的方式，來(lái)進(jìn)行控制。
全文摘要
提供了存儲(chǔ)設(shè)備和用于操作該存儲(chǔ)設(shè)備的操作方法。該存儲(chǔ)設(shè)備包含多個(gè)存儲(chǔ)元件，配置為其阻抗?fàn)顟B(tài)根據(jù)施加的電壓變化；和驅(qū)動(dòng)部分，配置為執(zhí)行阻抗變化操作和讀操作，阻抗變化操作涉及通過(guò)改變其阻抗?fàn)顟B(tài)將信息寫到存儲(chǔ)元件或者從存儲(chǔ)元件擦除信息，讀操作涉及從存儲(chǔ)元件讀信息；其中驅(qū)動(dòng)部分包括放大器，配置為在執(zhí)行讀操作時(shí)輸出讀信號(hào)；恒流負(fù)載；以及控制部分，配置為對(duì)存儲(chǔ)單元執(zhí)行阻抗變化操作和直接確認(rèn)操作，直接確認(rèn)操作涉及在阻抗變化操作之后執(zhí)行讀操作，以確認(rèn)將信息寫入存儲(chǔ)元件或者從存儲(chǔ)元件擦除信息是否正常完成。
文檔編號(hào)G11C11/56GK102637454SQ20121002698
公開日2012年8月15日 申請(qǐng)日期2012年2月8日 優(yōu)先權(quán)日2011年2月15日
發(fā)明者北川真, 對(duì)馬朋人, 椎本恒則 申請(qǐng)人:索尼公司