專利名稱：集成電路存儲器設(shè)備的制作方法
技術(shù)領(lǐng)域：
示例實施例一般涉及集成電路存儲器設(shè)備。更具體地，本發(fā)明構(gòu)思的實施例涉及具有多個易失性存儲器單元(memory cell)的集成電路存儲器設(shè)備。
背景技術(shù)：
由于歸功于技術(shù)進(jìn)步而進(jìn)行的工藝細(xì)化，動態(tài)隨機(jī)存取存儲器(DRAM)設(shè)備的密度 (即，存儲器單元的數(shù)目)已經(jīng)增加了 2M (在這里，M是正整數(shù))倍(例如，4GB、8GB、16GB、32GB、64GB…)。可以通過增加行地址的數(shù)目、增加列地址的數(shù)目、和/或增加存儲體(bank)地址的數(shù)目來增加DRAM設(shè)備的密度，然而，當(dāng)接近過程細(xì)化的限制時，可能難以使用傳統(tǒng)方法來在代與代之間兩倍地增加DRAM設(shè)備的密度(即，存儲器單元的數(shù)目)。

發(fā)明內(nèi)容
一些示例實施例提供了具有2m+2n+2°+...(這里，M、N和0是大于或等于0的整數(shù)，而且M、N和0彼此不同)的非標(biāo)準(zhǔn)密度(即，“臨時”密度)的集成電路存儲器設(shè)備。一些示例實施例提供了包括具有“臨時”密度的多個半導(dǎo)體存儲器設(shè)備的集成電路存儲器封裝?！┦纠龑嵤├峁┝嗽黾蛹呻娐反鎯ζ髟O(shè)備的密度的方法，集成電路存儲器設(shè)備具有“臨時”密度。根據(jù)一些示例實施例，集成電路存儲器設(shè)備包括位于相同存儲器芯片上的多個存儲器區(qū)域。每個存儲器區(qū)域具有以比特為單位定義的各自存儲器容量，而且，位于相同存儲器芯片上的存儲器區(qū)域的各自存儲器容量的總和不能表示為2的冪。該設(shè)備還包括至少一個外圍區(qū)域，其被配置以響應(yīng)于從外部存儲器控制器接收到的地址信號和命令信號來控制多個存儲器區(qū)域的讀操作或?qū)懖僮?。在一些示例實施例中，多個存儲器區(qū)域可以包括第一存儲器區(qū)域，其包括具有2M比特(其中，M是大于或等于0的整數(shù))的第一存儲器容量的多個第一存儲器單元以及耦合到存儲器單元的多個第一輸入/輸出端子；以及第二存儲器區(qū)域，其包括具有2N比特(其中，N是大于或等于0的整數(shù)并且N不等于M)的第二存儲器容量的多個第二存儲器單元以及耦合到存儲器單元的多個第二輸入/輸出端子。第一存儲器容量和第二存儲器容量的總和不是2的幕。在一些示例實施例中，該設(shè)備還可以包括I/O連接塊，其被配置以將第一輸入/輸出端子和/或第二輸入/輸出端子連接到相同存儲器芯片的芯片輸入/輸出端子。
在一些示例實施例中，芯片輸入/輸出端子的數(shù)量不是2的冪。在一些不例實施例中，芯片輸入/輸出端子的數(shù)量可以對應(yīng)于第一輸入/輸出端子的數(shù)量和第二輸入/輸出端子的數(shù)量的總和，而且I/O連接塊可以被配置以將第一輸入/輸出端子和第二輸入/輸出端子同時連接到芯片輸入/輸出端子。在一些不例實施例中，芯片輸入/輸出端子的數(shù)量可以對應(yīng)于第一輸入/輸出端子的數(shù)量或第二輸入/輸出端子的數(shù)量，而且I/O連接塊可以被配置以響應(yīng)于至少一個芯片選擇信號而將第一輸入/輸出端子或第二輸入/輸出端子選擇性地連接到芯片輸入/輸出端子。在一些示例實施例中，集成電路存儲器設(shè)備可以包括多芯片存儲器封裝中的第一存儲器芯片。存儲器封裝可以包括單片封裝、多管芯封裝、和/或穿透硅通孔多管芯堆疊封裝。
在一些示例實施例中，多芯片存儲器封裝還可以包括具有第一存儲器區(qū)域和第二存儲器區(qū)域的第二存儲器芯片。I/o連接塊可以被配置以響應(yīng)于芯片選擇信號而將第一存儲器芯片和第二存儲器芯片的第二輸入/輸出端子同時連接到芯片輸入/輸出端子。在一些不例實施例中，芯片選擇信號可以是第一芯片選擇信號，而且I/O連接塊可以被配置以響應(yīng)于第一芯片選擇信號和第二芯片選擇信號的邏輯組合而將第一存儲器芯片和第二存儲器芯片的第二輸入/輸出端子同時連接到芯片輸入/輸出端子。在一些不例實施例中，芯片輸入/輸出端子可以包括第一芯片端子和不同于第一芯片端子的第二芯片端子，而且I/O連接塊可以被配置以響應(yīng)于芯片選擇信號而將第一存儲器芯片和第二存儲器芯片的第二輸入/輸出端子同時分別連接到第一芯片端子和第二
-H-* LL 上山—7*
心片觸于。根據(jù)另一些示例實施例，半導(dǎo)體存儲器設(shè)備可以包括形成在一個芯片上的多個存儲器區(qū)域，每個存儲器區(qū)域具有多個易失性存儲器單元和多個輸入/輸出(I/O)端子，多個易失性存儲器單元形成為2K比特密度，其中，K是大于或等于0的整數(shù)，多個I/O端子用于輸入和輸出易失性存儲器單元的數(shù)據(jù)；以及至少一個外圍區(qū)域，其基于從外部輸入的命令和地址來控制用于將數(shù)據(jù)寫入存儲器區(qū)域的寫操作和用于從存儲器區(qū)域讀取數(shù)據(jù)的讀操作。在這里，存儲器區(qū)域的整體密度對應(yīng)于2m+2n+2°+...(這里，M、N和0是大于或等于0的整數(shù)，而且M、N和0彼此不同)的非標(biāo)準(zhǔn)密度(即，“臨時”密度)。在示例實施例中，存儲器區(qū)域可以包括第一存儲器區(qū)域，其具有形成為2M比特的密度的多個第一易失性存儲器單元以及用于輸入和輸出第一易失性存儲器單元的數(shù)據(jù)的多個第一 I/O端子，其中，M是大于或等于0的整數(shù)；以及第二存儲器區(qū)域，其具有形成為2N比特的密度的多個第二易失性存儲器單元以及用于輸入和輸出第二易失性存儲器單元的數(shù)據(jù)的多個第二 I/O端子，其中，N是大于或等于0的整數(shù)并且N不等于M。在示例實施例中，第一 I/O端子的數(shù)目和/或第二 I/O端子的數(shù)目分別能夠以21的形式表示，其中，L分別是大于或等于0的整數(shù)。在示例實施例中，第一 I/O端子的數(shù)目可以與第二 I/O端子的數(shù)目相同。在示例實施例中，第一 I/O端子的數(shù)目可以與第二 I/O端子的數(shù)目不同。在示例實施例中，第一存儲器區(qū)域和第二存儲器區(qū)域可以屬于半導(dǎo)體存儲器模塊的相同存儲顆粒(rank )。
在示例實施例中，第一 I/O端子和第二 I/O端子可以作為芯片I/O端子同時操作。在示例實施例中，芯片I/O端子的數(shù)目可以對應(yīng)于第一 I/O端子的數(shù)目和第二 I/O端子的數(shù)目的總和。在示例實施例中，第一存儲器區(qū)域和第二存儲器區(qū)域可以屬于半導(dǎo)體存儲器模塊的不同存儲顆粒。在示例實施例中，第一 I/O端子和第二 I/O端子可以響應(yīng)于至少一個芯片選擇信號而作為芯片I/o端子選擇性地操作。在示例實施例中，芯片I/O端子的數(shù)目可以對應(yīng)于第一 I/O端子的數(shù)目或第二 I/O端子的數(shù)目。在示例實施例中，半導(dǎo)體存儲器設(shè)備可以包括在半導(dǎo)體存儲器封裝中。
·
在示例實施例中，半導(dǎo)體存儲器封裝可以通過單片封裝來實施。 在示例實施例中，半導(dǎo)體存儲器封裝可以通過雙管芯封裝來實施。在示例實施例中，半導(dǎo)體存儲器封裝可以通過穿透硅通孔雙管芯堆疊封裝來實施。根據(jù)一些示例實施例，半導(dǎo)體存儲器封裝可以包括多個半導(dǎo)體存儲器設(shè)備。在這里，每個半導(dǎo)體存儲器設(shè)備可以包括形成在一個芯片上的多個存儲器區(qū)域，每個存儲器區(qū)域具有多個易失性存儲器單元和多個輸入/輸出(I/O)端子，多個易失性存儲器單元形成為2K比特密度，其中，K是大于或等于O的整數(shù)，多個輸入/輸出I/O端子用于輸入和輸出易失性存儲器單元的數(shù)據(jù)，以及至少一個外圍區(qū)域，其基于從外部輸入的命令和地址來控制用于將數(shù)據(jù)寫入存儲器區(qū)域的寫操作和用于從存儲器區(qū)域讀取數(shù)據(jù)的讀操作。在這里，存儲器區(qū)域的整體或總體密度對應(yīng)于臨時密度。在示例實施例中，存儲器區(qū)域可以包括第一存儲器區(qū)域，其具有形成為2M比特的密度的多個第一易失性存儲器單元以及用于輸入和輸出第一易失性存儲器單元的數(shù)據(jù)的多個第一 I/O端子，其中，M是大于或等于O的整數(shù)；以及第二存儲器區(qū)域，其具有形成為2N比特的密度的多個第二易失性存儲器單元以及用于輸入和輸出第二易失性存儲器單元的數(shù)據(jù)的多個第二 I/O端子，其中，N是大于或等于O的整數(shù)并且N不等于M。在示例實施例中，第一存儲器區(qū)域和第二存儲器區(qū)域可以屬于半導(dǎo)體存儲器模塊的相同存儲顆粒。在示例實施例中，第一 I/O端子和第二 I/O端子可以作為芯片I/O端子同時操作。在示例實施例中，芯片I/O端子的數(shù)目可以對應(yīng)于第一 I/O端子的數(shù)目和第二 I/O端子的數(shù)目的總和。在示例實施例中，第一存儲器區(qū)域和第二存儲器區(qū)域可以屬于半導(dǎo)體存儲器模塊的不同存儲顆粒。在示例實施例中，第一 I/O端子和第二 I/O端子可以響應(yīng)于至少一個芯片選擇信號而作為芯片I/o端子選擇性地操作。在示例實施例中，芯片I/O端子的數(shù)目可以對應(yīng)于第一 I/O端子的數(shù)目或第二 I/O端子的數(shù)目。在示例實施例中，半導(dǎo)體存儲器設(shè)備包括第一至第k半導(dǎo)體存儲器設(shè)備，而且第一至第k半導(dǎo)體存儲器設(shè)備耦合在單片封裝中。
在示例實施例中，半導(dǎo)體存儲器設(shè)備包括第一至第k半導(dǎo)體存儲器設(shè)備，而且第一至第k半導(dǎo)體存儲器設(shè)備耦合在雙管芯封裝中。在示例實施例中，半導(dǎo)體存儲器設(shè)備包括第一至第k半導(dǎo)體存儲器設(shè)備，而且第一至第k半導(dǎo)體存儲器設(shè)備耦合在穿透硅通孔雙管芯堆疊封裝中。根據(jù)一些示例實施例，增加半導(dǎo)體存儲器設(shè)備的密度的方法可以包括在一個芯片上形成多個存儲器區(qū)域，每個存儲器區(qū)域具有形成為2K比特密度的多個易失性存儲器單元和用于輸入和輸出易失性存儲器單元的數(shù)據(jù)的多個I/O端子，其中，K是大于或等于0的整數(shù)；以及將存儲器區(qū)域的I/O端子確定為半導(dǎo)體存儲器設(shè)備的芯片I/O端子的的步驟。在這里，存儲器區(qū)域的整體或總體密度對應(yīng)于臨時密度。在示例實施例中，每個存儲器區(qū)域中的I/O端子的數(shù)目可以以炒的形式表示，其 中，L是大于或等于0的整數(shù)。在示例實施例中，在一個芯片上形成存儲器區(qū)域的步驟可以包括將存儲器區(qū)域耦合到半導(dǎo)體存儲器模塊的相同存儲顆粒的步驟。在示例實施例中，將存儲器區(qū)域的I/O端子確定為芯片I/O端子的步驟可以包括將存儲器區(qū)域的I/o端子作為芯片I/O端子同時操作的步驟。在示例實施例中，芯片I/O端子的數(shù)目可以對應(yīng)于存儲器區(qū)域的I/O端子的總數(shù)。在示例實施例中，在一個芯片上形成存儲器區(qū)域的步驟可以包括將存儲器區(qū)域耦合到半導(dǎo)體存儲器模塊的不同存儲顆粒的步驟。在示例實施例中，將存儲器區(qū)域的I/O端子確定為芯片I/O端子的步驟可以包括響應(yīng)于至少一個芯片選擇信號而將存儲器區(qū)域的I/o端子作為芯片I/O端子選擇性地操作的步驟。在示例實施例中，芯片I/O端子的數(shù)目可以對應(yīng)于一個存儲器區(qū)域的I/O端子的數(shù)目。因此，根據(jù)示例實施例的半導(dǎo)體存儲器設(shè)備可以具有2m+2n+2°+...(這里，M、N和0是大于或等于0的整數(shù)，而且M、N和0彼此不同)的非標(biāo)準(zhǔn)密度(即，“臨時”密度)。因此，與傳統(tǒng)的半導(dǎo)體存儲器設(shè)備相比，半導(dǎo)體存儲器設(shè)備可以具有更小的尺寸，并且可以消耗更少的功率。此外，根據(jù)示例實施例的半導(dǎo)體存儲器封裝可以包括具有非標(biāo)準(zhǔn)密度或“臨時”密度的多個半導(dǎo)體存儲器設(shè)備。因此，與傳統(tǒng)的半導(dǎo)體存儲器封裝相比，半導(dǎo)體存儲器封裝可以具有更小的尺寸，并且可以消耗更少的功率。因此，可以改善具有半導(dǎo)體存儲器封裝的系統(tǒng)的性能。此外，可以使用根據(jù)示例實施例的方法來制造具有“臨時”密度的半導(dǎo)體存儲器設(shè)備。通過查看以下附圖和詳細(xì)說明，根據(jù)一些實施例的其它設(shè)備和/或制造方法將對本領(lǐng)域技術(shù)人員變得明顯。預(yù)期所有這些附加方法和/或設(shè)備包括在本說明書內(nèi)、本發(fā)明的范圍內(nèi)、并且受所附權(quán)利要求的保護(hù)。


根據(jù)結(jié)合附圖的以下詳細(xì)描述，示例性的非限制性示例實施例將更加容易理解。
圖I是示出根據(jù)示例實施例的集成電路存儲器設(shè)備的示圖。圖2是示出圖I的集成電路存儲器設(shè)備中的多個存儲器區(qū)域的示圖。圖3是示出當(dāng)圖2的存儲器區(qū)域?qū)儆谙嗤鎯︻w粒時的多個芯片輸入/輸出(I/0)端子的示圖。
圖4是示出當(dāng)圖2的存儲器區(qū)域?qū)儆谙嗤鎯︻w粒時集成電路存儲器設(shè)備的框圖。圖5是示出當(dāng)圖2的存儲器區(qū)域?qū)儆诓煌鎯︻w粒時的多個芯片I/O端子的示圖。圖6是示出當(dāng)圖2的存儲器區(qū)域?qū)儆诓煌鎯︻w粒時集成電路存儲器設(shè)備的框圖。圖7A是示出包括圖I的集成電路存儲器設(shè)備的單存儲顆粒半導(dǎo)體存儲器模塊的示例的示圖。圖7B是示出包括圖I的集成電路存儲器設(shè)備的單存儲顆粒半導(dǎo)體存儲器模塊的另一個示例的示圖。圖8A是示出包括圖I的集成電路存儲器設(shè)備的多存儲顆粒半導(dǎo)體存儲器模塊的示例的示圖。圖SB是示出包括圖I的集成電路存儲器設(shè)備的多存儲顆粒半導(dǎo)體存儲器模塊的另一個示例的示圖。圖9是示出根據(jù)示例實施例的集成電路存儲器設(shè)備的示圖。圖10是示出根據(jù)示例實施例的集成電路存儲器封裝的示圖。圖11是示出通過單片封裝(monolithic package)來實施圖10的集成電路存儲器封裝的示例的示圖。圖12是示出通過單片封裝來實施圖10的集成電路存儲器封裝的另一個示例的示圖。圖13是示出通過單片封裝來實施圖10的集成電路存儲器封裝的又一個示例的示圖。圖14是示出通過單片封裝來實施圖10的集成電路存儲器封裝的又一個示例的示圖。圖15是示出通過雙管芯封裝(dual-die package)來實施圖10的集成電路存儲器封裝的示例的示圖。圖16是示出通過雙管芯封裝來實施圖10的集成電路存儲器封裝的另一個示例的示圖。圖17是示出通過雙管芯封裝來實施圖10的集成電路存儲器封裝的又一個示例的示圖。圖18是示出通過雙管芯封裝來實施圖10的集成電路存儲器封裝的又一個示例的示圖。圖19是示出通過使用穿透娃通孔(Through Silicon Via)的雙管芯堆疊(dual-die stack)封裝來實施圖10的集成電路存儲器封裝的示例的示圖。圖20是示出通過使用穿透硅通孔的雙管芯堆疊封裝來實施圖10的集成電路存儲器封裝的另一個示例的示圖。圖21是示出通過使用穿透硅通孔的雙管芯堆疊封裝來實施圖10的集成電路存儲器封裝的又一個示例的示圖。圖22是示出通過使用穿透硅通孔的雙管芯堆疊封裝來實施圖10的集成電路存儲器封裝的又一個示例的示圖。圖23是示出根據(jù)示例實施例的、增加集成電路存儲器設(shè)備的密度的方法的流程圖。圖24是當(dāng)存儲器區(qū)域耦合到圖23中的集成電路存儲器模塊的至少一存儲顆粒時將存儲器區(qū)域的I/O端子確定為芯片I/O端子的示例的流程圖。圖25A至圖25F是示出包括多個半導(dǎo)體存儲器設(shè)備的集成電路存儲器模塊的示例 的示圖。圖26是示出根據(jù)示例實施例的存儲器系統(tǒng)的框圖。圖27是示出包括圖26的存儲器系統(tǒng)的移動系統(tǒng)的框圖。圖28是示出包括圖26的存儲器系統(tǒng)的計算系統(tǒng)的框圖。
具體實施例方式下文中將結(jié)合附圖更全面地描述各種示例實施例，附圖中顯示了一些示例實施例。然而，本發(fā)明構(gòu)思可以以很多不同形式實施，并且不應(yīng)解釋為限于這里提出的示例實施例。相反，提供這些示例實施例使得本公開全面且完整，并且將本發(fā)明構(gòu)思的范圍完全傳達(dá)給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，可以夸大層和區(qū)域的尺寸和相對尺寸。相同數(shù)字始終指代相同元件。將會理解，盡管這里可能使用術(shù)語第一、第二和第三等來描述各種元件，但這些元件不應(yīng)當(dāng)被這些術(shù)語所限制。這些術(shù)語只是用來將一個元件和另一個元件區(qū)分開。因此，在不脫離本發(fā)明構(gòu)思的教導(dǎo)的情況下，下面討論的第一元件可以被稱作第二元件。如在這里用到的，術(shù)語“和/或”包括相關(guān)列出項的一個或多個的任意和所有組合。將會理解，當(dāng)一個元件被稱為“連接”或“耦合”到另一元件時，它可以直接連接或耦合到所述另一元件，或者也可以存在居間的元件。相反，當(dāng)一個元件被稱為“直接連接”或“直接耦合”到另一元件時，不均在居間的元件。其他用于描述元件之間關(guān)系的詞語應(yīng)以類似方式解釋(例如，“在...之間”與“直接在...之間”，“鄰近”與“直接緊鄰”，“在...之上”與“直接在...之上”等等)。此處使用的術(shù)語僅僅是為了描述特定示例實施例，并非意圖限制本發(fā)明構(gòu)思。如此處所使用的，單數(shù)形式“一”、“一個”和“該”意圖也包括復(fù)數(shù)形式，除非上下文明確給出相反指示。還將理解，當(dāng)在本說明書中使用詞語“包括”和/或“包含”時，表明存在所描述的特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。除非另作定義，這里所使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)具有與本發(fā)明構(gòu)思所屬領(lǐng)域的普通技術(shù)人員的一般理解相同的含義。還將理解，在通常使用的字典中定義的那些術(shù)語，需要被理解為具有與相關(guān)領(lǐng)域的上下文保持一致的含義，除非在這里明確的定義，否則不能被解釋為理想化的或超出正常認(rèn)識的。
圖I是示出根據(jù)示例實施例的集成電路存儲器設(shè)備的示圖。參照圖I，半導(dǎo)體存儲器設(shè)備100可以包括多個存儲器區(qū)域120和用于控制存儲器區(qū)域120的外圍區(qū)域140。每個存儲器區(qū)域120可以包括多個易失性存儲器單元。易失性存儲器單元的數(shù)目(number)或數(shù)量(quantity)與每個存儲器區(qū)域120的密度或容量(capacity)有關(guān)。在這里，每個存儲器區(qū)域120具有2k比特(這里還表示為2k比特，其中K是大于或等于0的整數(shù))的“標(biāo)準(zhǔn)”密度或容量，而且一個存儲器區(qū)域120的密度不同于另一個存儲器區(qū)域120的密度。換句話說，這里所涉及的“標(biāo)準(zhǔn)”密度或容量可以按比特表示為2的冪(例如，2K)。此外，存儲器區(qū)域120可以包括分別用于輸入/輸出易失性存儲器單元的數(shù)據(jù)的多個I/O端子1/0_1至l/0_k。因此，包括存儲器區(qū)域120的半導(dǎo)體存儲器設(shè)備100可以具有2m+2n+2°+...(其中M、N和0是大于或等于0的整數(shù)，而且M、N和0彼此不同)的“臨時(interim)”的密度或容量(S卩，非標(biāo)準(zhǔn)密度或容量)，這是因為每個存儲器區(qū)域120包括形成為2K比特的密度(即，標(biāo)準(zhǔn)密度)的多個易失性存儲器單元。換句話說，這里所涉及的“臨時”的密度或容量可以包括兩個或兩個以上標(biāo)準(zhǔn)的存儲容量的存儲器區(qū)域，其中兩個或兩個以上存儲器區(qū)域的總存儲容量(例如，標(biāo)準(zhǔn)存儲容量的總和)按比特不能表示為2的冪。 根據(jù)一些示例實施例，每個存儲器區(qū)域120可以包括存儲器單元陣列單元、感測放大器單元、I/O門控單元等。為了描述方便，假設(shè)的存儲器區(qū)域120包括第一存儲器區(qū)域和第二存儲器區(qū)域。在這種情況下，第一存儲器區(qū)域可以包括形成為2M比特(這里，M是大于或等于0的整數(shù))的密度的第一易失性存儲器單元、以及用于輸入/輸出第一易失性存儲器單元的數(shù)據(jù)的第一 I/O端子1/0_1，而且第二存儲器區(qū)域可以包括形成為2n (這里，N是大于或等于0的整數(shù)，并且N不同于M)比特的密度的第二易失性存儲器單元、以及用于輸A /輸出第二易失性存儲器單元的數(shù)據(jù)的第二 I/O端子1/0_2。這里通過示例的方式描述了存儲器區(qū)域120的數(shù)目，因此存儲器區(qū)域120的數(shù)目不限于2。例如，存儲器區(qū)域120可以至少包括三個存儲器區(qū)域。在一個示例實施例中，第一 I/O端子1/0_1的數(shù)目和第二 I/0端子1/0_2的數(shù)目可以分別確定為2~L的形式(這里，L是大于或等于0的整數(shù))。例如，第一 I/O端子1/0_1的數(shù)目可以是1、2、4、8、16、32、64…，而且第一 I/O端子1/0_1可以輸入/輸出I比特、2比特、4比特、8比特、16比特、32比特、64比特…的數(shù)據(jù)。同樣，第二 I/0端子1/0_2的數(shù)目可以是1、2、4、8、16、32、64、…，而且第二 I/O端子1/0_2可以輸入/輸出I比特、2比特、4比特、8比特、16比特、32比特、64比特…的數(shù)據(jù)。因為第一 I/O端子1/0_1的數(shù)目和第二 I/O端子1/0_2的數(shù)目是示例性的，所以第一 I/O端子1/0_1的數(shù)目和第二 I/O端子1/0_2的數(shù)目不限于此。一般來說，根據(jù)所需條件來確定第一存儲器區(qū)域的第一 I/O端子1/0_1的數(shù)目或數(shù)量以及第二存儲器區(qū)域的第二 I/o端子1/0_2的數(shù)目或數(shù)量。然而，根據(jù)一些示例實施例，可以根據(jù)第一存儲器區(qū)域的密度和第二存儲器區(qū)域的密度分別確定第一存儲器區(qū)域的第一 I/O端子1/0_1的數(shù)目和第二存儲器區(qū)域的第二 I/O端子1/0_2的數(shù)目。在一個示例實施例中，第一 I/O端子1/0_1的數(shù)目可以與第二 I/O端子1/0_2的數(shù)目相同。在這種情況下，第一存儲器區(qū)域的密度可以與第二存儲器區(qū)域的密度相同。在另一個示例實施例中，第一 I/O端子1/0_1的數(shù)目可以不同于第二 I/O端子1/0_2的數(shù)目。在這種情況下，第一存儲器區(qū)域的密度可以不同于第二存儲器區(qū)域的密度。
同時，在第一存儲器區(qū)域和第二存儲器區(qū)域?qū)儆诎雽?dǎo)體存儲器模塊的相同存儲顆粒(rank)的情況下，第一 I/O端子1/0_1和第二 I/O端子1/0_2作為半導(dǎo)體存儲器設(shè)備100的芯片I/O端子I/O同時操作，以便同時輸入/輸出第一存儲器區(qū)域和第二存儲器區(qū)域的數(shù)據(jù)。在這里，芯片I/o端子I/O的數(shù)目或數(shù)量可以對應(yīng)于第一 I/O端子1/0_1的數(shù)目和第二 I/O端子1/0_2的數(shù)目的總和。在另一方面，在第一存儲器區(qū)域和第二存儲器區(qū)域?qū)儆诎雽?dǎo)體存儲器模塊的不同存儲顆粒的情況下，第一 I/o端子1/0_1和第二 I/O端子I/0_2響應(yīng)于至少一個芯片選擇信號作為半導(dǎo)體存儲器設(shè)備100的芯片I/O端子I/O選擇性地操作以便選擇性地輸入/輸出第一存儲器區(qū)域和第二存儲器區(qū)域的數(shù)據(jù)。在這里，芯片I/o端子I/O的數(shù)目或數(shù)量可以對應(yīng)于第一 I/O端子1/0_1的數(shù)目或第二 I/O端子1/0_2的數(shù)目。基于從外部輸入的(例如，從諸如存儲器控制器的外部設(shè)備接收的)命令CMD和地址ADDR，外圍區(qū)域140可以控制用于將數(shù)據(jù)寫入存儲器區(qū)域120的寫操作和用于從存儲器區(qū)域120讀取數(shù)據(jù)的讀操作。對于此操作，外圍區(qū)域140可以基于從外部輸入的命令CMD和地址ADDR生成控制信號CTL，以便同時或選擇性地向存儲器區(qū)域120提供控制信號CTL。 因此，基于控制信號CTL，存儲器區(qū)域120可以將從外部輸入的數(shù)據(jù)寫入內(nèi)部易失性存儲器單元，或者可以讀取存儲在內(nèi)部易失性存儲器單元中的數(shù)據(jù)。根據(jù)一些示例實施例，外圍區(qū)域140可以包括控制邏輯單元、地址寄存器單元、存儲體控制邏輯單元、行解碼器單元、列解碼器單元、列地址鎖存單元、數(shù)據(jù)I/O緩沖單元等。然而，可以如下對外圍區(qū)域140進(jìn)行詳細(xì)描述。如上所述，因為每個存儲器區(qū)域120都具有2k (在這里，K是大于或等于0的整數(shù))比特的密度(即，標(biāo)準(zhǔn)密度)，而且一個存儲器區(qū)域120的密度不同于另一個存儲器區(qū)域120的密度，所以包括存儲器區(qū)域120的半導(dǎo)體存儲器設(shè)備100可以具有2m+2n+2°+...(其中M、N和0是大于或等于0的整數(shù)，而且M、N和0彼此不同)的密度(即，“臨時”密度)。此夕卜，包括存儲器區(qū)域120的半導(dǎo)體存儲器設(shè)備100可以使用存儲器區(qū)域120的I/O端子(I/0_1至l/0_k)作為芯片I/O端子I/O。因此，與傳統(tǒng)的半導(dǎo)體存儲器設(shè)備相比，存儲器區(qū)域120形成在一個芯片上的半導(dǎo)體存儲器設(shè)備100可以具有更小的尺寸，并且可以消耗更少的功率。雖然在圖I中描述了半導(dǎo)體存儲器設(shè)備100是DRAM設(shè)備(S卩，易失性半導(dǎo)體存儲器設(shè)備)，但是半導(dǎo)體存儲器設(shè)備100可以應(yīng)用于非易失性半導(dǎo)體存儲器設(shè)備。例如，半導(dǎo)體存儲器設(shè)備100可以應(yīng)用于電可擦除可編程只讀存儲器(EEPROM)設(shè)備、閃存設(shè)備、相變隨機(jī)存取存儲器(PRAM)設(shè)備、電阻隨機(jī)存取存儲器(RRAM)設(shè)備、納米浮柵存儲器(NFGM)設(shè)備、聚合物隨機(jī)存取存儲器(PoRAM)設(shè)備、磁性隨機(jī)存取存儲器(MRAM)設(shè)備、鐵電隨機(jī)存取存儲器(FRAM)設(shè)備等。圖2是示出圖I的集成電路存儲器設(shè)備中的多個存儲器區(qū)域的示圖。參照圖2，存儲器區(qū)域120可以包括第一至第k存儲器區(qū)域122至126。在這里第一至第k存儲器區(qū)域122至126形成在一個芯片上。為了描述方便，假設(shè)k是3。如上所述，包括第一至第k存儲器區(qū)域122至126的半導(dǎo)體存儲器設(shè)備100可以具有“臨時”密度，這是因為第一至第k存儲器區(qū)域122至126中的每一個都包括形成為2K比特的密度(SP，標(biāo)準(zhǔn)密度)的多個易失性存儲器單元，而且第一至第k存儲器區(qū)域122至126的密度彼此不同。例如，第一存儲器區(qū)域122可以具有2MGb (這里，M是大于或等于0的整數(shù))的容量，第二存儲器區(qū)域124可以具有2NGb (這里，N是大于或等于0的整數(shù)，而且N不同于M)的容量，而且第k存儲器區(qū)域126可以具有2°Gb (這里，O是大于或等于O的整數(shù)，而且O不同于M和N)的容量。也就是說，第一存儲器區(qū)域122可以包括2M+3°個第一易失性存儲器單元，第二存儲器區(qū)域124可以包括2n+3°個第二易失性存儲器單元，第k存儲器區(qū)域126可以包括2°+3°個第k易失性存儲器單元。同時，第一存儲器區(qū)域122可以包括用于輸入/輸出2M+3°個第一易失性存儲器單元的數(shù)據(jù)的第一 I/O端子1/0_1，第二存儲器區(qū)域124可以包括用于輸入/輸出2N+3°個第二易失性存儲器單元的數(shù)據(jù)的第二 I/O端子1/0_2，而且第k存儲器區(qū)域126可以包括用于輸入/輸出2°+3°個第k易失性存儲器單元的數(shù)據(jù)的第k個I/O端子l/0_k。在一個示例實施例中，在第一存儲器區(qū)域122、第二存儲器區(qū)域124和第k存儲器區(qū)域126屬于半導(dǎo)體存儲器模塊的相同存儲顆粒的情況下，第一 I/O端子1/0_1、第二I/O端子1/0_2和第k個I/O端子l/0_k可以作為芯片I/O端子I/O同時操作以便同時輸A /輸出第一存儲器區(qū)域122、第二存儲器區(qū)域124和第k存儲器區(qū)域126的數(shù)據(jù)。在另一個示例實施例中，在第一存儲器區(qū)域122、第二存儲器區(qū)域124和第k存儲器區(qū)域126屬于半導(dǎo)體存儲器模塊的不同存儲顆粒的情況下，第一 I/O端子1/0_1、第二 I/O端子1/0_2和第k個I/O端子1/0_1^可以基于至少一個芯片選擇信號來作為芯片I/O端子I/O選擇性地操作以便選擇性地輸入/輸出第一存儲器區(qū)域122、第二存儲器區(qū)域124和第k存儲器區(qū)域 126的數(shù)據(jù)。因此，包括第一至第k存儲器區(qū)域122至126的半導(dǎo)體存儲器設(shè)備100可以具有2m+2n+2°+...(其中M、N和O是大于或等于0的整數(shù)，而且M、N和O彼此不同)的密度(即，“臨時”密度)，這是因為第一至第k存儲器區(qū)域122至126中的每一個都具有2K (在這里，K是大于或等于0的整數(shù))比特的密度(即，標(biāo)準(zhǔn)密度)，而且第一至第k存儲器區(qū)域122至126的密度彼此不同。圖3是示出當(dāng)圖2的存儲器區(qū)域?qū)儆谙嗤鎯︻w粒時的多個芯片輸入/輸出(I/0)端子的示圖。參照圖3，第一至第k存儲器區(qū)域122至126可以屬于半導(dǎo)體存儲器模塊的相同存儲顆粒。為了描述方便，假設(shè)k是3。在這種情況下，用于輸入/輸出第一至第k存儲器區(qū)域122至126的數(shù)據(jù)的第一至第k個I/O端子1/0_1至l/0_k可以作為芯片I/O端子H)Q_Gl至H)Q_Gk同時操作。對于此操作，第一至第k個I/O端子1/0_1至l/0_k可以通過I/0連接操作同時耦合到芯片I/O端子H)Q_G1至roQ_Gk。例如，第一存儲器區(qū)域122的第一I/o端子1/0_1可以耦合到第一芯片I/O端子H)Q_G1，第二存儲器區(qū)域124的第二 I/O端子1/0_2可以耦合到第二芯片I/O端子H)Q_G2，而且第k存儲器區(qū)域126的第k個I/O端子l/0_k可以耦合到第k芯片I/O端子H)Q_Gk。根據(jù)一些示例實施例，第一 I/O端子1/0_1的數(shù)目、第二 I/O端子1/0_2的數(shù)目和第k個I/O端子l/0_k的數(shù)目可以分別確定為f的形式(這里，L是大于或等于0的整數(shù))。然而，第一 I/O端子1/0_1的數(shù)目、第二 I/O端子1/0_2和第k個I/O端子l/0_k的數(shù)目不限于此。例如，當(dāng)通過第一 I/O端子1/0_1輸入/輸出8比特的數(shù)據(jù)時，第一芯片I/O端子H)Q_G1的數(shù)目可以是8。當(dāng)通過第二 I/O端子I/0_2輸入/輸出16比特的數(shù)據(jù)時，第二芯片I/O端子H)Q_G2的數(shù)目可以是16。當(dāng)通過第k個I/O端子I/0_Gk輸入/輸出32比特的數(shù)據(jù)時，第k芯片I/O端子H)Q_Gk的數(shù)目可以是32。第一 I/O端子1/0_1的數(shù)目、第二 I/O端子1/0_2的數(shù)目和第k個I/O端子l/0_k的數(shù)目的總和可以對應(yīng)于第一芯片I/O端子H)Q_G1的數(shù)目、第二芯片I/O端子H)Q_G2的數(shù)目和第k芯片I/O端子roQ_Gk的數(shù)目的總和。一般來說，根據(jù)所需條件來確定第一 I/O端子1/0_1的數(shù)目、第二 I/o端子1/0_2的數(shù)目和第k個I/O端子l/0_k的數(shù)目。然而，可以根據(jù)第一存儲器區(qū)域122的密度、第二存儲器區(qū)域124的密度和第k存儲器區(qū)域126的密度分別確定第一 I/O端子1/0_1的數(shù)目、第二 I/O端子1/0_2的數(shù)目和第k個I/O端子l/0_k的數(shù)目。在一個示例實施例中，第一 I/O端子1/0_1的數(shù)目、第二 I/O端子1/0_2的數(shù)目和第k個I/O端子l/0_k的數(shù)目相同。在另一個示例實施例中，第一 I/O端子1/0_1的數(shù)目、第二 I/O端子1/0_2的數(shù)目和第k個I/O端子l/0_k的數(shù)目彼此不同。雖然描述了第一至第k個I/O端子1/0_1至l/0_k耦合到第一至第k芯片I/O端子H)Q_G1至roQ_Gk,但是應(yīng)該理解，可以通過將第一至第k個I/O端子1/0_1至l/0_k作為第一至第k芯片I/O端子H)Q_G1至roQ_Gk操作的各種方法來實施I/O連接操作。圖4是示出當(dāng)圖2的存儲器區(qū)域?qū)儆谙嗤鎯︻w粒時集成電路存儲器設(shè)備的框圖。參照圖4，半導(dǎo)體存儲器設(shè)備200可以包括多個存儲器區(qū)域220和用于控制存儲器區(qū)域220的外圍區(qū)域240。在這里，半導(dǎo)體存儲器設(shè)備200可以是具有多個易失性存儲器單元的易失性半導(dǎo)體存儲器設(shè)備。例如，半導(dǎo)體存儲器設(shè)備200可以對應(yīng)于DRAM設(shè)備，諸如同步動態(tài)隨機(jī)存取存儲器(SDRAM)設(shè)備、雙倍數(shù)據(jù)率同步動態(tài)隨機(jī)存取存儲器(DDR SDRAM)設(shè)備、低功耗雙倍數(shù)據(jù)率(LPDDR)設(shè)備、圖形雙倍數(shù)據(jù)率(GDDR)設(shè)備、存儲器總線式動態(tài)隨機(jī)存取存儲器(RDRAM)設(shè)備。存儲器區(qū)域220可以包括存儲器單元陣列單元222、感測放大器單元224、以及I/0門控單元226。如上所述，存儲器區(qū)域220形成在一個芯片上。此外，每個存儲器區(qū)域220包括形成為2k比特(這里，K是大于或等于0的整數(shù))的密度(即，標(biāo)準(zhǔn)密度)的多個易失性存儲器單元。在這里，存儲器區(qū)域220的密度彼此不同。因此，對應(yīng)于存儲器區(qū)域220的存儲器單元陣列單元222可以具有2m+2n+2°+...(其中M、N和0是大于或等于0的整數(shù)，而且M、N和0彼此不同)的密度(即，“臨時”密度)。基于從行解碼器單元244提供的行控制信號CTL_R和從列解碼器單元246提供的列控制信號CTL_C，存儲器單元陣列單元222可以將數(shù)據(jù)寫入內(nèi)部易失性存儲器單元，或者讀取存儲在內(nèi)部易失性存儲器單元中的數(shù)據(jù)。根據(jù)一些示例實施例，存儲器單元陣列單元222可以包括多個存儲體陣列。感測放大器單元224可以通過將從外部輸入的數(shù)據(jù)施加到存儲器單元陣列單元222中來執(zhí)行寫操作，并且可以通過感測存儲在存儲器單元陣列單元222中的數(shù)據(jù)來執(zhí)行讀操作。當(dāng)半導(dǎo)體存儲器設(shè)備200執(zhí)行寫操作或讀操作時，I/O門控單元226可以對從外部輸入的數(shù)據(jù)和存儲在存儲器單元陣列單元222中的數(shù)據(jù)執(zhí)行門控操作。外圍區(qū)域240可以包括控制邏輯單元241、地址寄存器單元242、存儲體控制邏輯單元243、行解碼器單元244、列地址鎖存單元245、列解碼器單元246、以及數(shù)據(jù)I/O緩沖單元247。控制邏輯單元241可以控制半導(dǎo)體存儲器設(shè)備200的整體操作。例如，控制邏輯單元241可以生成用于半導(dǎo)體存儲器設(shè)備200的讀/寫操作的內(nèi)部控制信號ICMD。根據(jù)一些示例實施例，控制邏輯單元241可以包括對從外部(即，存儲器控制器)輸入的命令CMD進(jìn)行解碼的命令解碼器241a、以及對半導(dǎo)體存儲器設(shè)備200的操作模式進(jìn)行設(shè)置的模式寄存器241b。例如，命令解碼器241a可以通過對寫使能信號/WE、行地址選通脈沖信號/RAS、列地址選通脈沖信號/CAS、芯片選擇信號/CS等進(jìn)行解碼來生成對應(yīng)于命令CMD的內(nèi)部控制信號ICMD。同時，控制邏輯單元241還可以接收時鐘信號CLK和時鐘使能信號/CKE，以通過同步方法來操作半導(dǎo)體存儲器設(shè)備200。此外，控制邏輯單元241可以響應(yīng)于刷新命令REF來控制半導(dǎo)體存儲器設(shè)備200的刷新操作。地址寄存器單元242可以從外部(S卩，存儲器控制器)接收包括存儲體地址BANK_ADDR、行地址ROW_ADDR、和列地址COL_ADDR的地址ADDR。地址寄存器單元242可以將存儲體地址BANK_ADDR提供給存儲體控制邏輯單元243，可以將行地址ROW_ADDR提供給行解碼器單元244，并且可以通過列地址鎖存單元245將列地址COL_ADDR提供給列解碼器單元246。存儲體控制邏輯單元243可以響應(yīng)于存儲體地址BANK_ADDR來生成第一存儲體控制信號BCT_R和第二存儲體控制信號BCT_C。例如，在存儲器單元陣列單元222包括多個存儲體陣列的情況下，響應(yīng)于第一存儲體控制信號BCT_R，可以激活行解碼器單元244中的多個存儲體行解碼器當(dāng)中對應(yīng)于存儲體地址BANK_ADDR的存儲體行解碼器，而且響應(yīng)于第二存儲體控制信號BCT_C，可以激活列解碼器單元246中的多個存儲體列解碼器當(dāng)中對應(yīng)于存儲體地址BANK_ADDR的存儲體列解碼器。行解碼器單元244可以解碼行地址R0W_ADDR 以便激活對應(yīng)于行地址R0W_ADDR的字線。例如，行解碼器單元244可以將字線驅(qū)動電壓施加到對應(yīng)于行地址R0W_ADDR的字線。列地址鎖存單元245可以從地址寄存器單元242接收列地址C0L_ADDR以便暫時存儲列地址C0L_ADDR，并且可以向列解碼器單元246提供列地址C0L_ADDR。根據(jù)一些示例實施例，列地址鎖存單元242可以以突發(fā)模式(burst mode)逐漸增加列地址C0L_ADDR。列解碼器單元246可以通過I/O門控單元226激活對應(yīng)于存儲體地址BANK_ADDR和列地址C0L_ADDR的至少一個感測放大器。數(shù)據(jù)I/O緩沖單元247可以執(zhí)行I/O數(shù)據(jù)的緩沖操作。如上所述，存儲器區(qū)域220可以包括用于輸入/輸出存儲器區(qū)域220的數(shù)據(jù)的第一至第k個I/O端子1/0_1至l/0_k。即存儲器單元陣列單元222可以包括多個存儲器單元陣列，其中每個存儲器單元陣列對應(yīng)于每一個存儲器區(qū)域220。此外，每個存儲器單元陣列可以通過第一至第k個I/O端子1/0_1至l/0_k訪問。如圖4所示，在存儲器區(qū)域220屬于半導(dǎo)體存儲器模塊的相同存儲顆粒的情況下，第一至第k個I/O端子1/0_1至l/0_k可以通過I/O連接操作同時耦合到第一至第k芯片I/O端子H)Q_G1至H)Q_Gk。在這里，應(yīng)該理解，可以通過將第一至第k個I/O端子1/0_1至l/0_k作為第一至第k芯片I/O端子H)Q_G1至roQ_Gk操作的各種方法來實施I/O連接操作。因此，第一至第k個I/O端子1/0_1至l/0_k可以作為第一至第k芯片I/O端子roQ_Gl至roQ_Gk同時操作。例如，第一 I/o端子1/0_1可以耦合到第一芯片I/O端子roQ_Gl，第二 I/O端子1/0_2可以耦合到第二芯片I/o端子roQ_G2，而且第k個I/O端子l/0_k可以耦合到第k芯片I/O端子roQ_Gk0根據(jù)一些示例實施例，第一 I/O端子1/0_1的數(shù)目、第二 I/O端子1/0_2的數(shù)目和第k個I/o端子l/0_k的數(shù)目可以分別確定為21的形式(這里，L是大于或等于0的整數(shù))。然而，第一 I/O端子1/0_1的數(shù)目、第二 I/O端子1/0_2和第k個I/O端子l/0_k的數(shù)目不限于此。同時，第一 I/o端子1/0_1的數(shù)目、第二 I/O端子1/0_2的數(shù)目和第k個I/O端子I/0_k的數(shù)目的總和可以對應(yīng)于第一芯片I/O端子roQ_Gl的數(shù)目、第二芯片I/O端子roQ_G2的數(shù)目和第k芯片I/O端子roQ_Gk的數(shù)目的總和。圖5是示出當(dāng)圖2的存儲器區(qū)域?qū)儆诓煌鎯︻w粒時的多個芯片I/O端子的示圖。參照圖5，第一至第k存儲器區(qū)域122至126可以屬于半導(dǎo)體存儲器模塊的不同存儲顆粒。為了描述方便，假設(shè)k是3。在這種情況下，用于輸入/輸出第一至第k存儲器區(qū)域122至126的數(shù)據(jù)的第一至第k個I/O端子1/0_1至l/0_k可以響應(yīng)于至少一個芯片選擇信號而作為芯片I/O端子H)Q_G選擇性地操作。對于此操作，第一至第k個I/O端子I/0_1至l/0_k可以通過I/O連接操作選擇性地耦合到芯片I/O端子roQ_G。例如，當(dāng)響應(yīng)于至少一個芯片選擇信號而選擇第一存儲器區(qū)域122時第一存儲器區(qū)域122的第一 I/O端子1/0_1可以耦合到芯片I/O端子H)Q_G，當(dāng)響應(yīng)于至少一個芯片選擇信號而選擇第二存儲器區(qū)域124時第二存儲器區(qū)域124的第二 I/O端子1/0_2可以耦合到芯片I/O端子H)Q_G，當(dāng)響應(yīng)于至少一個芯片選擇信號而選擇第k存儲器區(qū)域126時第k存儲器區(qū)域126的第k個I/O端子1/0_1^可以耦合到芯片I/O端子H)Q_G。根據(jù)一些示例實施例，第一 I/O端子1/0_1的數(shù)目、第二 I/O端子1/0_2的數(shù)目和第k個I/O端子l/0_k的數(shù)目可以分別確定為21的形式(這里，L是大于或等于O的整數(shù))。然而，第一 I/O端子1/0_1的數(shù)目、第二 I/O端子1/0_2和第k個I/O端子l/0_k的數(shù)目不限于此。同時，芯片I/O端子roQ_G的數(shù)目可以對應(yīng)于第一 I/O端子1/0_1的數(shù)目、第二 I/O端子1/0_2或第k個I/O端子l/0_k的數(shù)目。一般來說，根據(jù)所需條件來確定第一 I/o端子1/0_1的數(shù)目、第二 I/O端子1/0_2的數(shù)目和第k個I/O端子l/0_k的數(shù)目。然而，可以根據(jù)第一存儲器區(qū)域122的密度、第二存 儲器區(qū)域124的密度和第k存儲器區(qū)域126的密度分別確定第一 I/O端子1/0_1的數(shù)目、第二 I/O端子1/0_2的數(shù)目和第k個I/O端子l/0_k的數(shù)目。在一個示例實施例中，第一I/O端子1/0_1的數(shù)目、第二 I/O端子1/0_2的數(shù)目和第k個I/O端子l/0_k的數(shù)目相同。在另一個示例實施例中，第一 I/O端子1/0_1的數(shù)目、第二 I/O端子1/0_2的數(shù)目和第k個I/O端子l/0_k的數(shù)目彼此不同。雖然描述了第一至第k個I/O端子1/0_1至l/0_k耦合到芯片I/O端子roQ_G，但是應(yīng)該理解，可以通過將第一至第k個I/O端子1/0_1至l/0_k作為芯片I/o端子roQ_G操作的各種方法來實施I/O連接操作。圖6是示出當(dāng)圖2的存儲器區(qū)域?qū)儆诓煌鎯︻w粒時集成電路存儲器設(shè)備的框圖。參照圖6，半導(dǎo)體存儲器設(shè)備300可以包括多個存儲器區(qū)域320和用于控制存儲器區(qū)域320的外圍區(qū)域340。在這里，半導(dǎo)體存儲器設(shè)備300可以是具有多個易失性存儲器單元的易失性半導(dǎo)體存儲器設(shè)備。例如，半導(dǎo)體存儲器設(shè)備300可以對應(yīng)于DRAM設(shè)備，諸如SDRAM設(shè)備、DDR SDRAM設(shè)備、LPDDR設(shè)備、⑶DR設(shè)備、RDRAM設(shè)備。存儲器區(qū)域320可以包括存儲器單元陣列單元322、感測放大器單元324、以及I/0門控單元326。如上所述，存儲器區(qū)域320形成在一個芯片上。此外，每個存儲器區(qū)域320都包括形成為2k比特(這里，K是大于或等于0的整數(shù))的密度(S卩，標(biāo)準(zhǔn)密度)的多個易失性存儲器單元。在這里，存儲器區(qū)域320的密度彼此不同。因此，對應(yīng)于存儲器區(qū)域320的存儲器單元陣列單元322可以具有2m+2n+2°+...(其中M、N和0是大于或等于0的整數(shù)，而且M、N和0彼此不同)的密度(即，“臨時”密度)。外圍區(qū)域340可以包括控制邏輯單元341、地址寄存器單元342、存儲體控制邏輯單元343、行解碼器單元344、列地址鎖存單元345、列解碼器單元346、以及數(shù)據(jù)I/O緩沖單元347。由于上面描述了存儲器單元陣列單元322、感測放大器單元324、I/O門控單元326、控制邏輯單元341、地址寄存器單元342、存儲體控制邏輯單元343、行解碼器單元344、列地址鎖存單元345、列解碼器單元346和數(shù)據(jù)I/O緩沖單元347，因此下面將省略重復(fù)描述。
存儲器區(qū)域320可以包括用于輸入/輸出存儲器區(qū)域320的數(shù)據(jù)的第一至第k個I/o端子1/0_1至l/0_k。即，存儲器單元陣列單元322可以包括多個存儲器單元陣列，其中每個存儲器單元陣列對應(yīng)于每一個存儲器區(qū)域320。此外，每個存儲器單元陣列可以通過第一至第k個I/O端子1/0_1至l/0_k訪問。如圖6所示，在存儲器區(qū)域320屬于半導(dǎo)體存儲器模塊的不同存儲顆粒的情況下，第一至第k個I/O端子1/0_1至l/0_k可以通過響應(yīng)于至少一個芯片選擇信號的I/O連接操作而選擇性地耦合到芯片I/O端子H)Q_G。在這里，應(yīng)該理解，可以通過將第一至第k個I/O端子1/0_1至l/0_k作為芯片I/O端子H)Q_G操作的各種方法來實施I/O連接操作。因此，第一至第k個I/O端子1/0_1至l/0_k可以作為芯片端子I/o端子roQ_k選擇性地操作。例如，當(dāng)響應(yīng)于至少一個芯片選擇信號而選擇第一存儲器區(qū)域時第一 I/O端子1/0_1可以耦合到芯片I/O端子PDQ_G，當(dāng)響應(yīng)于至少一個芯片選擇信號而選擇第二存儲器區(qū)域時第二 I/O端子1/0_2可以耦合到芯片I/O端子PDQ_G,當(dāng)響應(yīng)于至少一個芯片選擇信號而選擇第k存儲器區(qū)域時第k個I/O端子l/0_k可以耦合到芯片I/O端子roQ_G。根據(jù)一些示例實施例，第一 I/O端子1/0_1的數(shù)目、第二 I/0端子1/0_2的數(shù)目和第k個I/O端子l/0_k的數(shù)目可以分別確定為21的形式(這里，L是大于或等于0的整數(shù))。然而，第一 I/O端子1/0_1的數(shù)目、第二 I/O端子1/0_2和第k個 I/o端子l/0_k的數(shù)目不限于此。同時，芯片I/O端子roQ_G的數(shù)目可以對應(yīng)于第一 I/O端子1/0_1的數(shù)目、第二 I/O端子1/0_2或第k個I/O端子l/0_k的數(shù)目。圖7A是示出包括圖I的集成電路存儲器設(shè)備的單存儲顆粒半導(dǎo)體存儲器模塊的示例的示圖。參照圖7A，單存儲顆粒半導(dǎo)體存儲器模塊420可以包括多個半導(dǎo)體存儲器設(shè)備420a。根據(jù)一些示例實施例，單存儲顆粒半導(dǎo)體存儲器模塊420可以是帶寄存器的雙列直插式存儲器模塊(registered dual in-line memory module, RDIMM)。雖然圖 7A 中不出單存儲顆粒半導(dǎo)體存儲器模塊420包括三個半導(dǎo)體存儲器設(shè)備420a，但是單存儲顆粒半導(dǎo)體存儲器模塊420中包括的半導(dǎo)體存儲器設(shè)備的數(shù)目不限于此。如圖7A所示，單存儲顆粒半導(dǎo)體存儲器模塊420可以具有36Gb的容量，這是因為單存儲顆粒半導(dǎo)體存儲器模塊420包括三個具有12Gb容量的半導(dǎo)體存儲器設(shè)備420a。在這里，半導(dǎo)體存儲器設(shè)備420a可以具有2m+2n+2°+...(這里M、N和0是大于或等于0的整數(shù)，而且M、N和0彼此不同)的密度(S卩，“臨時”密度)。例如，具有12Gb容量的半導(dǎo)體存儲器設(shè)備420a可以通過在一個芯片上形成具有23Gb密度的存儲器區(qū)域和具有22Gb密度的存儲器區(qū)域來制造。然而，半導(dǎo)體存儲器設(shè)備420a的制造不限于此。也就是說，半導(dǎo)體存儲器設(shè)備420a可以通過在一個芯片上形成多個存儲器區(qū)域來以各種不同的方式制造(bevariously manufactured)(即，同時滿足表達(dá)式2M+2N+2°+...)。由于半導(dǎo)體存儲器設(shè)備420a可以包括多個存儲器區(qū)域，因此半導(dǎo)體存儲器設(shè)備420a的芯片I/O端子I/O的數(shù)目可以增加。例如，如果具有4Gb容量的存儲器區(qū)域包括四個I/O端子而且具8Gb容量的存儲器區(qū)域包括八個I/O端子，則具有12Gb容量的半導(dǎo)體存儲器設(shè)備420a可以包括十二個芯片I/O端子1/0，這是因為半導(dǎo)體存儲器設(shè)備420a是通過在一個芯片上形成具有4Gb容量的存儲器區(qū)域和具有8Gb容量的存儲器區(qū)域來制造。如上所述，半導(dǎo)體存儲器設(shè)備420a可以具有“臨時”密度。此外，半導(dǎo)體存儲器設(shè)備420a的芯片I/O端子I/O的數(shù)目可以是“臨時”數(shù)目。因此，當(dāng)單存儲顆粒半導(dǎo)體存儲器模塊420包括三個半導(dǎo)體存儲器設(shè)備420a且半導(dǎo)體存儲器設(shè)備420a包括十二個I/O端子I/O時，單存儲顆粒半導(dǎo)體存儲器模塊420可以包括三十六個芯片I/O端子I/O。也就是說，如果半導(dǎo)體存儲器設(shè)備420a包括12比特的數(shù)據(jù)總線，則具有三個半導(dǎo)體存儲器設(shè)備420a的單存儲顆粒半導(dǎo)體存儲器模塊420可以包括36比特的數(shù)據(jù)總線?？傊?，傳統(tǒng)的半導(dǎo)體存儲器設(shè)備可能沒有“臨時”密度(例如，12Gb的容量)。因此，需要九個具有4Gb容量的傳統(tǒng)半導(dǎo)體存儲器設(shè)備來制造一個具有36Gb容量的傳統(tǒng)半導(dǎo)體存儲器模塊。因此，由于組件(即，半導(dǎo)體存儲器設(shè)備)的數(shù)目與單存儲顆粒半導(dǎo)體存儲器模塊420相比相對較大，因此一些傳統(tǒng)的半導(dǎo)體存儲器模塊可能具有相對較大的尺寸并可能消耗更高的功率。換句話說，因為組件的數(shù)目與一些傳統(tǒng)的半導(dǎo)體存儲器模塊相比相對較小(或者每個芯片的組件數(shù)目是增加的)，所以單存儲顆粒半導(dǎo)體存儲器模塊420可以具有較小的尺寸，并且可以消耗更少的功率。圖7B是示出包括圖I的集成電路存儲器設(shè)備的單存儲顆粒半導(dǎo)體存儲器模塊的 另一個示例的示圖。參照圖7B，單存儲顆粒半導(dǎo)體存儲器模塊440可以包括更多個半導(dǎo)體存儲器設(shè)備440a和440b。根據(jù)一些示例實施例，單存儲顆粒半導(dǎo)體存儲器模塊440可以是RDIMM。雖然圖7B中示出單存儲顆粒半導(dǎo)體存儲器模塊440包括三個半導(dǎo)體存儲器設(shè)備440a和440b，但是單存儲顆粒半導(dǎo)體存儲器模塊440中包括的半導(dǎo)體存儲器設(shè)備的數(shù)目不限于此。如圖7B所示，單存儲顆粒半導(dǎo)體存儲器模塊440可以具有32Gb的容量，因為單存儲顆粒半導(dǎo)體存儲器模塊440包括兩個具有12Gb容量的半導(dǎo)體存儲器設(shè)備440a和一個具有8Gb容量的半導(dǎo)體存儲器設(shè)備440b。在這里，每個半導(dǎo)體存儲器設(shè)備440a和440b都可以具有2m+2n+2°+...(其中M、N和0是大于或等于0的整數(shù)，而且M、N和0彼此不同)的密度(即，“臨時”密度)。例如，具有12Gb容量的半導(dǎo)體存儲器設(shè)備440a可以通過在一個芯片上形成具有23Gb密度的存儲器區(qū)域和具有22Gb密度的存儲器區(qū)域來制造。此外，半導(dǎo)體存儲器設(shè)備440b可以通過在一個芯片上形成具有22Gb密度的存儲器區(qū)域和具有22Gb密度的存儲器區(qū)域來制造。然而，半導(dǎo)體存儲器設(shè)備440a和440b的制造不限于此。也就是說，半導(dǎo)體存儲器設(shè)備440a和440b可以通過在一個芯片上形成多個存儲器區(qū)域來以各種不同的方式制造(即，同時滿足表達(dá)式2M+2N+2°+...)。由于半導(dǎo)體存儲器設(shè)備440a和440b可以包括多個存儲器區(qū)域，因此半導(dǎo)體存儲器設(shè)備440a和440b的芯片I/O端子I/O的數(shù)目可以增加。例如，如果具有4Gb容量的存儲器區(qū)域包括四個I/O端子而且具8Gb容量的存儲器區(qū)域包括八個I/O端子，則具有12Gb容量的半導(dǎo)體存儲器設(shè)備440a可以包括十二個芯片I/O端子1/0，這是因為半導(dǎo)體存儲器設(shè)備440a是通過在一個芯片上形成具有4Gb容量的存儲器區(qū)域和具有8Gb容量的存儲器區(qū)域來制造。如上所述，半導(dǎo)體存儲器設(shè)備440a和440b可以分別具有“臨時”密度。此外，半導(dǎo)體存儲器設(shè)備440a和440b的芯片I/O端子I/O的數(shù)目可以分別是“臨時”數(shù)目。因此，當(dāng)單存儲顆粒半導(dǎo)體存儲器模塊440包括三個半導(dǎo)體存儲器設(shè)備440a和440b且具有12Gb容量的半導(dǎo)體存儲器設(shè)備440a包括十二個芯片I/O端子I/O而且具有8Gb容量的半導(dǎo)體存儲器設(shè)備440b包括八個芯片I/O端子I/O時，單存儲顆粒半導(dǎo)體存儲器模塊440可以包括三十二個芯片I/O端子I/O。也就是說，如果具有12Gb容量的半導(dǎo)體存儲器設(shè)備440a包括12比特的數(shù)據(jù)總線，而且具有8Gb容量的半導(dǎo)體存儲器設(shè)備440b包括8比特的數(shù)據(jù)總線，則具有兩個半導(dǎo)體存儲器設(shè)備440a和一個半導(dǎo)體存儲器設(shè)備440b的單存儲顆粒半導(dǎo)體存儲器模塊440可以包括32比特的數(shù)據(jù)總線。總之，傳統(tǒng)的半導(dǎo)體存儲器設(shè)備可能沒有“臨時”密度(例如，12Gb的容量)。因此，由于組件(即，半導(dǎo)體存儲器設(shè)備)的數(shù)目與單存儲顆粒半導(dǎo)體存儲器模塊440相比相對較大，因此傳統(tǒng)的半導(dǎo)體存儲器模塊可能具有更大的尺寸并可能消耗更高的功率。換句話說，因為組件的數(shù)目與傳統(tǒng)的半導(dǎo)體存儲器模塊相比相對較小(或者每個芯片的組件數(shù)目是增加的)，所以單存儲顆粒半導(dǎo)體存儲器模塊440可以具有更小的尺寸，并且可以消耗更少的功率。圖8A是示出包括圖I的集成電路存儲器設(shè)備的多存儲顆粒半導(dǎo)體存儲器模塊的示例的示圖。參照圖8A，多存儲顆粒半導(dǎo)體存儲器設(shè)備460可以具有第一存儲顆粒RANKl和第二存儲顆粒RANK2，而且多存儲顆粒半導(dǎo)體存儲器設(shè)備460的第一存儲顆粒RANKl和第二存儲顆粒RANK2可以分別具有多個半導(dǎo)體存儲器設(shè)備460a。根據(jù)一些示例實施例，多存儲顆粒半導(dǎo)體存儲器設(shè)備460可以是RDIMM。雖然圖8A中示出多存儲顆粒半導(dǎo)體存儲器設(shè)備 460的第一存儲顆粒RANKl和第二存儲顆粒RANK2中的每一個都包括三個半導(dǎo)體存儲器設(shè)備460a，但是多存儲顆粒半導(dǎo)體存儲器模塊460中包括的半導(dǎo)體存儲器設(shè)備的數(shù)目不限于此。如圖8A所示，多存儲顆粒半導(dǎo)體存儲器模塊460可以具有72Gb的容量，這是因為多存儲顆粒半導(dǎo)體存儲器模塊460具有第一存儲顆粒RANKl和第二存儲顆粒RANK2，而且第一存儲顆粒RANKl包括三個具有12Gb容量的半導(dǎo)體存儲器設(shè)備460a，第二存儲顆粒RANK2包括三個具有12Gb容量的半導(dǎo)體存儲器設(shè)備460a。在這里，第一存儲顆粒RANKl和第二存儲顆粒RANK2可以是基于至少一個芯片選擇信號而選擇性地訪問的。半導(dǎo)體存儲器設(shè)備460a可以具有2m+2n+2°+...(其中M、N和0是大于或等于0的整數(shù)，而且M、N和0彼此不同)的密度(即，“臨時”密度)。也就是說，半導(dǎo)體存儲器設(shè)備460a可以通過在一個芯片上形成多個存儲器區(qū)域來以各種不同的方式制造(即，同時滿足表達(dá)式2m+2n+2°+...)。由于半導(dǎo)體存儲器設(shè)備460a包括多個存儲器區(qū)域，因此半導(dǎo)體存儲器設(shè)備460a的芯片I/O端子I/0的數(shù)目可以增加。此外，半導(dǎo)體存儲器設(shè)備460a的芯片I/O端子I/O的數(shù)目可以是“臨時”數(shù)目。如上所述，因為組件的數(shù)目與傳統(tǒng)的半導(dǎo)體存儲器模塊相比相對較小(或者每個芯片的組件數(shù)目是增加的)，所以多存儲顆粒半導(dǎo)體存儲器模塊460可以具有更小的尺寸，并且可以消耗更少的功率。圖SB是示出包括圖I的集成電路存儲器設(shè)備的多存儲顆粒半導(dǎo)體存儲器模塊的另一個示例的示圖。參照圖8B，多存儲顆粒半導(dǎo)體存儲器設(shè)備480可以具有第一存儲顆粒RANKl和第二存儲顆粒RANK2，而且多存儲顆粒半導(dǎo)體存儲器設(shè)備480的第一存儲顆粒RANKl和第二存儲顆粒RANK2可以分別具有多個半導(dǎo)體存儲器設(shè)備480a和480b。根據(jù)一些示例實施例，多存儲顆粒半導(dǎo)體存儲器設(shè)備480可以是RDIMM。雖然圖8B中示出多存儲顆粒半導(dǎo)體存儲器設(shè)備480的第一存儲顆粒RANKl和第二存儲顆粒RANK2分別包括兩個具有12Gb容量的半導(dǎo)體存儲器設(shè)備480a和一個具有8Gb容量的半導(dǎo)體存儲器設(shè)備480b，但是多存儲顆粒半導(dǎo)體存儲器模塊480中包括的半導(dǎo)體存儲器設(shè)備的數(shù)目不限于此。如圖8B所示，多存儲顆粒半導(dǎo)體存儲器模塊480可以具有64Gb的容量，這是因為多存儲顆粒半導(dǎo)體存儲器模塊480具有第一存儲顆粒RANKl和第二存儲顆粒RANK2，而且第一存儲顆粒RANKl包括兩個具有12Gb容量的半導(dǎo)體存儲器設(shè)備480a和一個具有8Gb容量的半導(dǎo)體存儲器設(shè)備480b，第二存儲顆粒RANK2包括兩個具有12Gb容量的半導(dǎo)體存儲器設(shè)備480a和一個具有8Gb容量的半導(dǎo)體存儲器設(shè)備480b。在這里，第一存儲顆粒RANKl和第二存儲顆粒RANK2可以是基于至少一個芯片選擇信號而選擇性地訪問的。半導(dǎo)體存儲器設(shè)備480a和480b可以分別具有2M+2N+2°+...(其中M、N和O是大于或等于0的整數(shù)，而且M、N和O彼此不同)的密度(即，“臨時”密度)。也就是說，半導(dǎo)體存儲器設(shè)備480a和480b可以分別通過在一個芯片上形成多個存儲器區(qū)域來以各種不同的方式制造(即，同時滿足表達(dá)式2m+2n+2°+...)。由于半導(dǎo)體存儲器設(shè)備480a和480b都包括多個存儲器區(qū)域，因此半導(dǎo)體存儲器設(shè)備480a和480b的芯片I/O端子I/O的數(shù)目可以增加。此外，半導(dǎo)體存儲器設(shè)備480a和480b的芯片I/O端子I/O的數(shù)目可以是“臨時”數(shù)目。如上所述，因為組件的數(shù)目與傳統(tǒng)的半導(dǎo)體存儲器模塊相比相對較小(或者每個芯片的組件數(shù)目是增加的)， 所以多存儲顆粒半導(dǎo)體存儲器模塊480可以具有更小的尺寸，并且可以消耗更少的功率。圖9是示出根據(jù)示例實施例的集成電路存儲器設(shè)備的示圖。參照圖9，半導(dǎo)體存儲器設(shè)備500可以包括多個存儲器區(qū)域520和用于控制存儲器區(qū)域520的多個外圍區(qū)域540_1至540_k。每個存儲器區(qū)域520都可以包括多個易失性存儲器單元。易失性存儲器單元的數(shù)目與每個存儲器區(qū)域520的密度有關(guān)。在這里，每個存儲器區(qū)域520具有2k比特(這里K是大于或等于0的整數(shù))的密度(即，標(biāo)準(zhǔn)密度)，而且一個存儲器區(qū)域520的密度不同于另一個存儲器區(qū)域520的密度。此外，存儲器區(qū)域520可以包括分別用于輸入/輸出易失性存儲器單元的數(shù)據(jù)的多個I/O端子1/0_1至l/0_k。因此，包括存儲器區(qū)域520的半導(dǎo)體存儲器設(shè)備500可以具有2m+2n+2°+...(其中M、N和0是大于或等于0的整數(shù)，而且M、N和0彼此不同)的密度(即，臨時密度)，因為每個存儲器區(qū)域520都包括形成為2k比特的密度(SP，標(biāo)準(zhǔn)密度)的多個易失性存儲器單元。根據(jù)一些示例實施例，每個存儲器區(qū)域520可以包括存儲器單元陣列單元、感測放大器單元、I/O門控單元等。為了描述方便，假設(shè)存儲器區(qū)域520包括第一存儲器區(qū)域和第二存儲器區(qū)域。在這種情況下，第一存儲器區(qū)域可以包括形成為2M比特(這里，M是大于或等于0的整數(shù))的密度的第一易失性存儲器單元、以及用于輸入/輸出第一易失性存儲器單元的數(shù)據(jù)的第一 I/O端子1/0_1，而且第二存儲器區(qū)域可以包括形成為2N (這里，N是大于或等于0的整數(shù)，并且N不同于M)比特的密度的第二易失性存儲器單元、以及用于輸入/輸出第二易失性存儲器單元的數(shù)據(jù)的第二 I/O端子1/0_2。由于存儲器區(qū)域520的數(shù)目是示例性的，因此存儲器區(qū)域520的數(shù)目不限于2。例如，存儲器區(qū)域520可以至少包括三個存儲器區(qū)域。在一個示例實施例中，第一 I/O端子1/0_1的數(shù)目和第二 I/O端子1/0_2的數(shù)目可以分別確定為21的形式(這里，L是大于或等于0的整數(shù))。例如，第一 I/O端子1/0_1的數(shù)目可以是1、2、4、8、16、32、64、…，而且第一 I/O端子1/0_1可以輸入/輸出I比特、2比特、4比特、8比特、16比特、32比特、64比特…的數(shù)據(jù)。同樣，第二 I/O端子1/0_2的數(shù)目可以是1、2、4、8、16、32、64、…，而且第二 I/O端子1/0_2可以輸入/輸出I比特、2比特、4比特、8比特、16比特、32比特、64比特、…的數(shù)據(jù)。因為第一I/O端子1/0_1的數(shù)目和第二 I/O端子1/0_2的數(shù)目是示例性的，所以第一 I/O端子1/0_1的數(shù)目和第二 I/O端子1/0_2的數(shù)目不限于此。
一般來說，根據(jù)所需條件來確定第一存儲器區(qū)域的第一 I/O端子1/0_1的數(shù)目以及第二存儲器區(qū)域的第二 I/O端子1/0_2的數(shù)目。然而，根據(jù)一些示例實施例，可以根據(jù)第一存儲器區(qū)域的密度和第二存儲器區(qū)域的密度分別確定第一存儲器區(qū)域的第一 I/O端子1/0_1的數(shù)目和第二存儲器區(qū)域的第二 I/O端子1/0_2的數(shù)目。在一個示例實施例中，第一I/O端子1/0_1的數(shù)目可以與第二 I/O端子1/0_2的數(shù)目相同。在這種情況下，第一存儲器區(qū)域的密度可以與第二存儲器區(qū)域的密度相同。在另一個示例實施例中，第一 I/O端子I/0_1的數(shù)目可以不同于第二 I/O端子1/0_2的數(shù)目。在這種情況下，第一存儲器區(qū)域的密度可以不同于第二存儲器區(qū)域的密度。同時，在第一存儲器區(qū)域和第二存儲器區(qū)域?qū)儆诎雽?dǎo)體存儲器模塊的相同存儲顆粒的情況下，第一 I/o端子1/0_1和第二 I/O端子1/0_2作為半導(dǎo)體存儲器設(shè)備500的芯片I/O端子I/O同時操作以便同時輸入/輸出第一存儲器區(qū)域和第二存儲器區(qū)域的數(shù)據(jù)。在這里，芯片I/O端子I/O的數(shù)目可以對應(yīng)于第一 I/O端子I/0_1的數(shù)目和第二 I/O端子1/0_2的數(shù)目的總和。在另一方面，在第一存儲器區(qū)域和第二存儲器區(qū)域?qū)儆诎雽?dǎo)體存儲器模塊的不同存儲顆粒的情況下，第一 I/o端子1/0_1和第二 I/0端子1/0_2響應(yīng)于至少一個芯片選擇信號而作為半導(dǎo)體存儲器設(shè)備500的芯片I/O端子 I/O選擇性地操作以便選擇性地輸入/輸出第一存儲器區(qū)域和第二存儲器區(qū)域的數(shù)據(jù)。在這里，芯片I/O端子I/O的數(shù)目可以對應(yīng)于第一 I/O端子1/0_1的數(shù)目或第二 I/O端子I/0_2的數(shù)目。基于從外部輸入的命令CMD和地址ADDR，外圍區(qū)域540_1至540_k可以分別控制用于將數(shù)據(jù)寫入存儲器區(qū)域520的寫操作和用于從存儲器區(qū)域520讀取數(shù)據(jù)的讀操作。例如，第一外圍區(qū)域540_1可以控制存儲器區(qū)域520當(dāng)中的第一存儲器區(qū)域，第二外圍區(qū)域540_2可以控制存儲器區(qū)域520當(dāng)中的第二存儲器區(qū)域，第k外圍區(qū)域540_k可以控制存儲器區(qū)域520當(dāng)中的第k存儲器區(qū)域。對于此操作，外圍區(qū)域540_1至540_k可以基于從外部輸入的命令CMD和地址ADDR生成控制信號CTL_1至CTL_k，以便向存儲器區(qū)域520同時或選擇性地提供第一至第k控制信號CTL_1至CTL_k。因此，基于第一至第k控制信號CTL_1至CTL_k，存儲器區(qū)域520可以將從外部輸入的數(shù)據(jù)寫入內(nèi)部易失性存儲器單元，或者可以讀取存儲在內(nèi)部易失性存儲器單元中的數(shù)據(jù)。根據(jù)一些示例實施例，每個外圍區(qū)域540可以包括控制邏輯單元、地址寄存器單元、存儲體控制邏輯單元、行解碼器單元、列解碼器單元、列地址鎖存單元、數(shù)據(jù)I/O緩沖單元等。如上所述，因為每個存儲器區(qū)域520都具有2K (在這里，K是大于或等于0的整數(shù))比特的密度(即，標(biāo)準(zhǔn)密度)，而且一個存儲器區(qū)域520的密度不同于另一個存儲器區(qū)域520的密度，所以包括存儲器區(qū)域520的半導(dǎo)體存儲器設(shè)備500可以具有2m+2n+2°+...(其中M、N和0是大于或等于0的整數(shù)，而且M、N和0彼此不同)的密度(即，“臨時”密度)。此外，包括存儲器區(qū)域520的半導(dǎo)體存儲器設(shè)備500可以使用存儲器區(qū)域520的I/O端子1/0_1至l/0_k作為芯片I/O端子I/O。因此，與傳統(tǒng)的半導(dǎo)體存儲器設(shè)備相比，存儲器區(qū)域520形成在一個芯片上的半導(dǎo)體存儲器設(shè)備500可以具有更小的尺寸，并且可以消耗更少的功率。雖然在圖9中描述了半導(dǎo)體存儲器設(shè)備500是DRAM設(shè)備(S卩，易失性半導(dǎo)體存儲器設(shè)備)，但是半導(dǎo)體存儲器設(shè)備500可以應(yīng)用于非易失性半導(dǎo)體存儲器設(shè)備。例如，半導(dǎo)體存儲器設(shè)備500可以應(yīng)用于EEPROM設(shè)備、閃存設(shè)備、PRAM設(shè)備、RRAM設(shè)備、NFGM設(shè)備、PoRAM設(shè)備、MRAM設(shè)備、FRAM設(shè)備等。圖10是示出根據(jù)示例實施例的集成電路存儲器封裝的示圖。
參照圖10，半導(dǎo)體存儲器封裝600可以包括多個半導(dǎo)體存儲器設(shè)備。半導(dǎo)體存儲器封裝600采用了多芯片封裝技術(shù)，通過該技術(shù)將多個半導(dǎo)體存儲器設(shè)備包括在一個封裝中。根據(jù)一些示例實施例，半導(dǎo)體存儲器封裝600可以通過單片封裝、雙管芯封裝、穿透硅通孔(Through-Silicon Via)雙管芯堆疊(dual-die stack)封裝來實施。在圖10中，半導(dǎo)體存儲器封裝600中的每個半導(dǎo)體存儲器設(shè)備可以包括多個存儲器區(qū)域和至少一個外圍區(qū)域。在這里，每個存儲器區(qū)域包括多個易失性存儲器單元和多個I/O端子，其中多個易失性存儲器單元形成為2K比特(這里K是大于或等于0的整數(shù))的密度(即標(biāo)準(zhǔn)密度)，而且多個I/O端子用于輸入/輸出易失性存儲器單元的數(shù)據(jù)。此外，一個存儲器區(qū)域的密度不同于另一個存儲器區(qū)域的密度。而且，存儲器區(qū)域形成在一個芯片上?；趶耐獠枯斎氲拿頒MD和地址ADDR，至少一個外圍區(qū)域控制用于將數(shù)據(jù)寫入存儲器區(qū)域的寫操作和用于從存儲器區(qū)域讀取數(shù)據(jù)的讀操作。 圖10中示出了具有512Mb容量的半導(dǎo)體存儲器封裝600的示例。也就是說，半導(dǎo)體存儲器封裝600可以包括電源電壓引腳VDD、接地電壓引腳VSS、多個地址引腳AO至A12和BAO至BAl、多個命令引腳CSB、WEB、CASB和RASB、多個芯片I/O引腳DQO至DQ3等。由于半導(dǎo)體存儲器封裝600的引腳配置是示例性的，因此半導(dǎo)體存儲器封裝600的引腳配置可以根據(jù)所需條件而改變。如圖10所示，半導(dǎo)體存儲器封裝600中的多個半導(dǎo)體存儲器設(shè)備可以從命令引腳CSB、WEB、CASB和RASB接收命令CMD，并且可以從地址引腳AO至A12和BAO至BAl接收地址ADDR。然后，半導(dǎo)體存儲器設(shè)備可以基于I/O數(shù)據(jù)執(zhí)行寫操作和讀操作，這都是通過芯片I/O引腳DQO至DQ3輸入/輸出的。例如，因為圖10中芯片I/O引腳DQO至DQ3的數(shù)目是4，所以可以輸入/輸出4比特的數(shù)據(jù)。如上所述，半導(dǎo)體存儲器封裝600中的每個半導(dǎo)體存儲設(shè)備可以具有2m+2n+2°+...(其中M、N和0是大于或等于0的整數(shù)，而且M、N和0彼此不同)的密度(SP，“臨時”密度)，這是因為每個半導(dǎo)體存儲設(shè)備都包括形成為2K比特的密度(即，標(biāo)準(zhǔn)密度)的多個易失性存儲器單元。因此，由于傳統(tǒng)的半導(dǎo)體存儲器封裝可以包括多個只有標(biāo)準(zhǔn)密度的半導(dǎo)體存儲器設(shè)備，因此一些傳統(tǒng)的半導(dǎo)體存儲器封裝的容量可以限制性地確定。另一方面，由于半導(dǎo)體存儲器封裝600包括多個具有“臨時”密度的半導(dǎo)體存儲器設(shè)備，因此半導(dǎo)體存儲器封裝600的容量可以非限制性地確定。例如，傳統(tǒng)的半導(dǎo)體存儲器封裝可以通過包括三個具有4Gb容量的半導(dǎo)體存儲器設(shè)備而具有12Gb的容量。然而，半導(dǎo)體存儲器封裝600可以通過包括兩個具有6Gb容量的半導(dǎo)體存儲器設(shè)備而具有12Gb的容量。因此，與一些傳統(tǒng)的半導(dǎo)體存儲器封裝相比，半導(dǎo)體存儲器封裝600可以具有更小的尺寸，并且可以消耗更少的功率。在一個示例實施例中，半導(dǎo)體存儲器封裝600中的每個半導(dǎo)體存儲器設(shè)備都可以包括第一存儲器區(qū)域和第二存儲器區(qū)域。在這里，第一存儲器區(qū)域包括形成為2M比特(這里，M是大于或等于0的整數(shù))的密度的第一易失性存儲器單元、以及用于輸入/輸出第一易失性存儲器單元的數(shù)據(jù)的第一 I/O端子。類似地，第二存儲器區(qū)域包括形成為2N (這里，N是大于或等于0的整數(shù)，并且N不同于M)比特的密度的第二易失性存儲器單元、以及用于輸入/輸出第二易失性存儲器單元的數(shù)據(jù)的第二 I/O端子。在第一存儲器區(qū)域和第二存儲器區(qū)域?qū)儆诎雽?dǎo)體存儲器封裝600的相同存儲顆粒的情況下，第一 I/O端子和第二 I/O端子作為半導(dǎo)體存儲器設(shè)備的芯片I/O端子同時操作。在這種情況下，芯片I/O端子的數(shù)目可以對應(yīng)于第一 I/O端子的數(shù)目和第二 I/O端子的數(shù)目的總和。在另一方面，在第一存儲器區(qū)域和第二存儲器區(qū)域?qū)儆诎雽?dǎo)體存儲器封裝600的不同存儲顆粒的情況下，第一 I/O端子和第二 I/O端子響應(yīng)于至少一個芯片選擇信號而作為半導(dǎo)體存儲器設(shè)備的芯片I/O端子選擇性地或交替地操作。在這種情況下，芯片I/O端子的數(shù)目可以對應(yīng)于第一 I/O端子的數(shù)目或第二 I/o端子的數(shù)目。同時，根據(jù)所需條件，半導(dǎo)體存儲器封裝600中的一個半導(dǎo)體存儲器設(shè)備的芯片I/O端子和另一個半導(dǎo)體存儲器設(shè)備的芯片I/O端子可以耦合到半導(dǎo)體存儲器封裝600的芯片I/O引腳DQ_G?？商鎿Q地，半導(dǎo)體存儲器封裝600中的一個半導(dǎo)體存儲器設(shè)備的芯片I/O端子和另一個半導(dǎo)體存儲器設(shè)備的芯片I/O端子可以選擇性地耦合到半導(dǎo)體存儲器封裝600的芯片I/O引腳DQ_G。圖11是示出通過單片封裝來實施圖10的集成電路存儲器封裝的示例的示圖。參照圖11，半導(dǎo)體存儲器封裝700可以通過單片封裝來實施，在該單片封裝中，第一半導(dǎo)體存儲器設(shè)備720耦合到第二半導(dǎo)體存儲器設(shè)備740。第一半導(dǎo)體存儲器設(shè)備720可以包括具有4Gb容量的第一存儲器區(qū)域FMR 725和具有2Gb容量的第二存儲器區(qū)域SMR 730。第二半導(dǎo)體存儲器設(shè)備740可以包括具有4Gb容量的第一存儲器區(qū)域FMR 745和具有2Gb容量的第二存儲器區(qū)域SMR 750。也就是說，第一半導(dǎo)體存儲器設(shè)備720可以具有6Gb的容量(即，“臨時”密度)，而且第二半導(dǎo)體存儲器設(shè)備740也可以具有6Gb的容量(SP“臨時”密度)。此外，第一半導(dǎo)體存儲器設(shè)備720可以包括接收用于激活/去激活第一存儲器區(qū)域725的芯片選擇信號的第一芯片選擇端子CSO以及接收用于激活/去激活第二存儲器區(qū)域730的芯片選擇信號的第二芯片選擇端子CS1。類似地，第二半導(dǎo)體存儲器設(shè)備740可以包括接收用于激活/去激活第一存儲器區(qū)域745的芯片選擇信號的第一芯片選擇端子CSO以及接收用于激活/去激活第二存儲器區(qū)域750的芯片選擇信號的第二芯片選擇端子CSl。在第一半導(dǎo)體存儲器設(shè)備720中，具有4Gb容量的第一存儲器區(qū)域725和具有2Gb容量的第二存儲器區(qū)域730可以屬于半導(dǎo)體存儲器模塊的不同存儲顆粒。在第二半導(dǎo)體存儲器設(shè)備740中，具有4Gb容量的第一存儲器區(qū)域745和具有2Gb容量的第二存儲器區(qū)域750可以屬于半導(dǎo)體存儲器模塊的不同存儲顆粒。當(dāng)將第一至第三芯片選擇信號CSSO、CSSl和CSS2輸入到半導(dǎo)體存儲器封裝700中時，將第一芯片選擇信號CSSO和第二芯片選擇信號CSSl輸入到第一半導(dǎo)體存儲器設(shè)備720，并且將第二芯片選擇信號CSSl和第三芯片選擇信號CSS2輸入到第二半導(dǎo)體存儲器設(shè)備740。在這里，第二芯片選擇信號CSSl可以同時輸入到第一半導(dǎo)體存儲器設(shè)備720和第二半導(dǎo)體存儲器設(shè)備740。具體地，第一半導(dǎo)體存儲器設(shè)備720的第一存儲器區(qū)域725可以接收第一芯片選擇信號CSSO，第二半導(dǎo)體存儲器設(shè)備740的第一存儲器區(qū)域745可以接收第三芯片選擇信號CSS2，而且第一半導(dǎo)體存儲器設(shè)備720的第二存儲器區(qū)域730和第二半導(dǎo)體存儲器設(shè)備740的第二存儲器區(qū)域750可以接收第二芯片選擇信號CSSl。因此，半導(dǎo)體存儲器封裝700實質(zhì)上可以作為具有三個存儲顆粒的一個半導(dǎo)體存儲器模塊操作。例如，第一半導(dǎo)體存儲器設(shè)備720的第一存儲器區(qū)域725可以對應(yīng)于半導(dǎo)體存儲器模塊的第一存儲顆粒RANKl (即，4Gb)，第二半導(dǎo)體存儲器設(shè)備740的第一存儲器區(qū)域745可以對應(yīng)于半導(dǎo)體存儲器模塊的第二存儲顆粒RANK2 (即，4Gb)，而且第一半導(dǎo)體存儲器設(shè)備720的第二存儲器區(qū)域730和第二半導(dǎo)體存儲器設(shè)備740的第二存儲器區(qū)域750可以對應(yīng)于半導(dǎo)體存儲器模塊的第三存儲顆粒RANK3 (即，4Gb)。
如圖11所示，在半導(dǎo)體存儲器封裝700中，第一半導(dǎo)體存儲器設(shè)備720和第二半導(dǎo)體存儲器設(shè)備740可以共享命令引腳CMD、地址引腳ADDR、以及芯片I/O引腳DQ_G。此夕卜，第二芯片選擇信號CSSl同時輸入到第一半導(dǎo)體存儲器設(shè)備720的第二存儲器區(qū)域730和第二半導(dǎo)體存儲器設(shè)備740的第二存儲器區(qū)域750中。因此，通過存儲體地址、行地址或列地址，可以將第一半導(dǎo)體存儲器設(shè)備720的第二存儲器區(qū)域730與第二半導(dǎo)體存儲器設(shè)備740的第二存儲器區(qū)域750區(qū)分開。因此，可以使用諸如封裝/焊接(bonding)選擇、熔絲(fuse)選擇和/或芯片計數(shù)器等各種手段。如上所述，半導(dǎo)體存儲器封裝700實質(zhì)上可以作為具有三個存儲顆粒的一個半導(dǎo)體存儲器模塊操作，而一些傳統(tǒng)存儲器封裝可以包括兩個存儲顆粒的一個半導(dǎo)體存儲器模塊和一個存儲顆粒的另一個半導(dǎo)體存儲器模塊。因此，由于與一些傳統(tǒng)的半導(dǎo)體存儲器封裝相比半導(dǎo)體存儲器封裝700減少了每通道的半導(dǎo)體存儲器模塊的數(shù)目，因此系統(tǒng)特性可以得到改善。雖然上面示出了單片封裝包括第一半 導(dǎo)體存儲器設(shè)備720和第二半導(dǎo)體存儲器設(shè)備740，但是單片封裝中包括的半導(dǎo)體存儲器設(shè)備的數(shù)目不限于此。圖12是示出通過單片封裝來實施圖10的集成電路存儲器封裝的另一個示例的示圖。參照圖12，半導(dǎo)體存儲器封裝800可以通過單片封裝來實施，在該單片封裝中，第一半導(dǎo)體存儲器設(shè)備820耦合到第二半導(dǎo)體存儲器設(shè)備840。第一半導(dǎo)體存儲器設(shè)備820可以包括具有2Gb容量的第一存儲器區(qū)域825、具有2Gb容量的第二存儲器區(qū)域830和具有2Gb容量的第三存儲器區(qū)域835。第二半導(dǎo)體存儲器設(shè)備840可以包括具有2Gb容量的第一存儲器區(qū)域845、和具有2Gb容量的第二存儲器區(qū)域850和具有2Gb容量的第三存儲器區(qū)域855。也就是說，第一半導(dǎo)體存儲器設(shè)備820可以具有6Gb的容量(即，“臨時”密度)，而且第二半導(dǎo)體存儲器設(shè)備840也可以具有6Gb的容量(即“臨時”密度)。此外，第一半導(dǎo)體存儲器設(shè)備820可以包括接收用于激活/去激活第一存儲器區(qū)域825的芯片選擇信號的第一芯片選擇端子CS0、接收用于激活/去激活第二存儲器區(qū)域830的芯片選擇信號的第二芯片選擇端子CSl以及接收用于激活/去激活第三存儲器區(qū)域835的芯片選擇信號的第三芯片選擇端子CS2。類似地，第二半導(dǎo)體存儲器設(shè)備840可以包括接收用于激活/去激活第一存儲器區(qū)域845的芯片選擇信號的第一芯片選擇端子CS0、接收用于激活/去激活第二存儲器區(qū)域850的芯片選擇信號的第二芯片選擇端子CSl以及接收用于激活/去激活第三存儲器區(qū)域855的芯片選擇信號的第三芯片選擇端子CS2。在第一半導(dǎo)體存儲器設(shè)備820中，具有2Gb容量的第一存儲器區(qū)域825、具有2Gb容量的第二存儲器區(qū)域830和具有2Gb容量的第三存儲器區(qū)域835可以屬于半導(dǎo)體存儲器模塊的不同存儲顆粒。在第二半導(dǎo)體存儲器設(shè)備840中，具有2Gb容量的第一存儲器區(qū)域845、具有2Gb容量的第二存儲器區(qū)域850和具有2Gb容量的第三存儲器區(qū)域855可以屬于半導(dǎo)體存儲器模塊的不同存儲顆粒。當(dāng)將第一至第三芯片選擇信號CSSO、CSSl和CSS2輸入到半導(dǎo)體存儲器封裝800中時，將第一至第三芯片選擇信號CSS0、CSS1和CSS2輸入到第一半導(dǎo)體存儲器設(shè)備820，并且將第一至第三芯片選擇信號CSSO、CSSl和CSS2輸入到第二半導(dǎo)體存儲器設(shè)備840。在這里，第一至第三芯片選擇信號CSSO、CSSl和CSS2可以同時輸入到第一半導(dǎo)體存儲器設(shè)備820和第二半導(dǎo)體存儲器設(shè)備840。具體地，第一半導(dǎo)體存儲器設(shè)備820的第一存儲器區(qū)域825和第二半導(dǎo)體存儲器設(shè)備840的第一存儲器區(qū)域845可以接收第一芯片選擇信號CSSO，第一半導(dǎo)體存儲器設(shè)備820的第二存儲器區(qū)域830和第二半導(dǎo)體存儲器設(shè)備840的第二存儲器區(qū)域850可以接收第二芯片選擇信號CSSl，而且第一半導(dǎo)體存儲器設(shè)備820的第三存儲器區(qū)域835和第二半導(dǎo)體存儲器設(shè)備840的第三存儲器區(qū)域855可以接收第三芯片選擇信號CSS2。因此，半導(dǎo)體存儲器封裝800實質(zhì)上可以作為具有三個存儲顆粒的一個半導(dǎo)體存儲器模塊操作。例如，第一半導(dǎo)體存儲器設(shè)備820的第一存儲器區(qū)域825和第二半導(dǎo)體存儲器設(shè)備840的第一存儲器區(qū)域845可以對應(yīng)于半導(dǎo)體存儲器模塊的第一存儲顆粒RANKl (即，4Gb)，第一半導(dǎo)體存儲器設(shè)備820的第二存儲器區(qū)域830和第二半導(dǎo)體存儲器設(shè)備840的第二存儲器區(qū)域850可以對應(yīng)于半導(dǎo)體存儲器模塊的第二存儲顆粒RANK2(即，4Gb)，而且第一半導(dǎo)體存儲器設(shè)備820的第三存儲器區(qū)域835和第二半導(dǎo)體存儲器設(shè)備840的第三存儲器區(qū)域855可以對應(yīng)于半導(dǎo)體存儲器模塊的第三存儲顆粒RANK3 (即，4Gb)。如圖12所示，在半導(dǎo)體存儲器封裝800中，第一半導(dǎo)體存儲器設(shè)備820和第二半導(dǎo)體存儲器設(shè)備840可以共享命令引腳CMD、地址引腳ADDR、以及芯片I/O引腳DQ_G。此夕卜，第一至第三芯片選擇信號CSS0、CSS1和CSS2同時輸入到第一半導(dǎo)體存儲器設(shè)備820的 第一至第三存儲器區(qū)域825、830和835以及第二半導(dǎo)體存儲器設(shè)備840的第一至第三存儲器區(qū)域845、850和855中。因此，通過存儲體地址、行地址或列地址，可以將第一半導(dǎo)體存儲器設(shè)備820的第一至第三存儲器區(qū)域825、830和835與第二半導(dǎo)體存儲器設(shè)備840的第一至第三存儲器區(qū)域845、850和855區(qū)分開。因此，可以使用諸如封裝/焊接選擇、熔絲選擇、芯片計數(shù)器等各種手段。如上所述，半導(dǎo)體存儲器封裝800實質(zhì)上可以作為具有三個存儲顆粒的一個半導(dǎo)體存儲器模塊操作，而一些傳統(tǒng)存儲器封裝可以包括兩個存儲顆粒的一個半導(dǎo)體存儲器模塊和一個存儲顆粒的另一個半導(dǎo)體存儲器模塊。因此，由于與一些傳統(tǒng)的半導(dǎo)體存儲器封裝相比半導(dǎo)體存儲器封裝800減少了每通道的半導(dǎo)體存儲器模塊的數(shù)目，因此系統(tǒng)特性可以得到改善。雖然上面示出了單片封裝包括第一半導(dǎo)體存儲器設(shè)備820和第二半導(dǎo)體存儲器設(shè)備840，但是單片封裝中包括的半導(dǎo)體存儲器設(shè)備的數(shù)目不限于此。圖13是示出通過單片封裝來實施圖10的集成電路存儲器封裝的又一個示例的示圖。參照圖13，半導(dǎo)體存儲器封裝900可以通過單片封裝來實施，在該單片封裝中，第一半導(dǎo)體存儲器設(shè)備920耦合到第二半導(dǎo)體存儲器設(shè)備940。第一半導(dǎo)體存儲器設(shè)備920可以包括具有2Gb容量的第一存儲器區(qū)域925、具有2Gb容量的第二存儲器區(qū)域930和具有2Gb容量的第三存儲器區(qū)域935。第二半導(dǎo)體存儲器設(shè)備940可以包括具有2Gb容量的第一存儲器區(qū)域945、和具有2Gb容量的第二存儲器區(qū)域950和具有2Gb容量的第三存儲器區(qū)域955。也就是說，第一半導(dǎo)體存儲器設(shè)備920可以具有6Gb的容量(即，“臨時”密度)，而且第二半導(dǎo)體存儲器設(shè)備940也可以具有6Gb的容量(即“臨時”密度)。此外，第一半導(dǎo)體存儲器設(shè)備920可以包括第一芯片選擇端子CSO和第二芯片選擇端子CSl。在這里，基于輸入到第一芯片選擇端子CSO的第一芯片選擇信號CSSO和輸入到第二芯片選擇端子CSl的第二芯片選擇信號CSSl的邏輯組合，可以選擇性地激活第一半導(dǎo)體存儲器設(shè)備920的第一至第三存儲器區(qū)域925、930和935。類似地，第二半導(dǎo)體存儲器設(shè)備940可以包括第一芯片選擇端子CSO和第二芯片選擇端子CSl。在這里，基于輸入到第一芯片選擇端子CSO的第一芯片選擇信號CSSO和輸入到第二芯片選擇端子CSl的第二芯片選擇信號CSSl的邏輯組合，可以選擇性地激活第二半導(dǎo)體存儲器設(shè)備940的第一至第三存儲器區(qū)域945、950和955。在第一半導(dǎo)體存儲器設(shè)備920中，具有2Gb容量的第一存儲器區(qū)域925、具有2Gb容量的第二存儲器區(qū)域930和具有2Gb容量的第三存儲器區(qū)域935可以屬于半導(dǎo)體存儲器模塊的不同存儲顆粒。在第二半導(dǎo)體存儲器設(shè)備940中，具有2Gb容量的第一存儲器區(qū)域945、具有2Gb容量的第二存儲器區(qū)域950和具有2Gb容量的第三存儲器區(qū)域955可以屬于半導(dǎo)體存儲器模塊的不同存儲顆粒。當(dāng)將第一芯片選擇信號CSSO和第二芯片選擇信號CSSl輸入到半導(dǎo)體存儲器封裝900中時,將第一芯片選擇信號CSSO和第二芯片選擇信號CSSl輸入到第一半導(dǎo)體存儲器設(shè)備920,并且將第一芯片選擇信號CSSO和第二芯片選擇信號CSSl輸入到第二半導(dǎo)體存儲器設(shè)備940。在這里,第一芯片選擇信號CSSO和第二芯片選擇信號CSSl可以同時輸入到第一半導(dǎo)體存儲器設(shè)備920和第二半導(dǎo)體存儲器設(shè)備940。具體地，當(dāng)?shù)谝话雽?dǎo)體存儲器設(shè)備 920的第一芯片選擇區(qū)域936檢測到第一芯片選擇信號CSSO和第二芯片選擇信號CSSl的邏輯組合時，根據(jù)第一芯片選擇信號CSSO和第二芯片選擇信號CSSl的邏輯組合可以選擇第一至第三存儲器區(qū)域925、930和935之一。類似地，當(dāng)?shù)诙雽?dǎo)體存儲器設(shè)備940的第二芯片選擇區(qū)域956檢測到第一芯片選擇信號CSSO和第二芯片選擇信號CSSl的邏輯組合時，根據(jù)第一芯片選擇信號CSSO和第二芯片選擇信號CSSl的邏輯組合可以選擇第一至第三存儲器區(qū)域945、950和955之一。例如，在第一半導(dǎo)體存儲器設(shè)備920和第二半導(dǎo)體存儲器設(shè)備940中，當(dāng)?shù)谝恍酒x擇信號CSSO和第二芯片選擇信號CSSl都具有第一邏輯電平(例如，使能電平)時，可以選擇第一半導(dǎo)體存儲器設(shè)備920的第一存儲器區(qū)域925和第二半導(dǎo)體存儲器設(shè)備940的第一存儲器區(qū)域945。此外，當(dāng)?shù)谝恍酒x擇信號CSSO具有第一邏輯電平而且第二芯片選擇信號CSSl具有第二邏輯電平時，可以選擇第一半導(dǎo)體存儲器設(shè)備920的第二存儲器區(qū)域930和第二半導(dǎo)體存儲器設(shè)備940的第二存儲器區(qū)域950。此夕卜，當(dāng)?shù)谝恍酒x擇信號CSSO具有第二邏輯電平而且第二芯片選擇信號CSSl具有第一邏輯電平時，可以選擇第一半導(dǎo)體存儲器設(shè)備920的第三存儲器區(qū)域935和第二半導(dǎo)體存儲器設(shè)備940的第三存儲器區(qū)域955。而且，當(dāng)?shù)谝恍酒x擇信號CSSO和第二芯片選擇信號CSSl都具有第二邏輯電平時，可以不選擇第一半導(dǎo)體存儲器設(shè)備920和第二半導(dǎo)體存儲器設(shè)備940的存儲器區(qū)域。因此，半導(dǎo)體存儲器封裝900實質(zhì)上可以作為具有三個存儲顆粒的一個半導(dǎo)體存儲器模塊操作。例如，第一半導(dǎo)體存儲器設(shè)備920的第一存儲器區(qū)域925和第二半導(dǎo)體存儲器設(shè)備940的第一存儲器區(qū)域945可以對應(yīng)于半導(dǎo)體存儲器模塊的第一存儲顆粒RANKl (即，4Gb)，第一半導(dǎo)體存儲器設(shè)備920的第二存儲器區(qū)域930和第二半導(dǎo)體存儲器設(shè)備940的第二存儲器區(qū)域950可以對應(yīng)于半導(dǎo)體存儲器模塊的第二存儲顆粒RANK2 (即，4Gb)，而且第一半導(dǎo)體存儲器設(shè)備920的第三存儲器區(qū)域935和第二半導(dǎo)體存儲器設(shè)備940的第三存儲器區(qū)域955可以對應(yīng)于半導(dǎo)體存儲器模塊的第三存儲顆粒RANK3(即，4Gb)。如圖13所示，在半導(dǎo)體存儲器封裝900中，第一半導(dǎo)體存儲器設(shè)備920和第二半導(dǎo)體存儲器設(shè)備940可以共享命令引腳CMD、地址引腳ADDR、以及芯片I/O引腳DQ_G。此夕卜，第一芯片選擇信號CSSO和第二芯片選擇信號CSSl同時輸入到第一半導(dǎo)體存儲器設(shè)備920和第二半導(dǎo)體存儲器設(shè)備940中。因此，通過存儲體地址、行地址或列地址，可以將第一半導(dǎo)體存儲器設(shè)備920的第一至第三存儲器區(qū)域925、930和935與第二半導(dǎo)體存儲器設(shè)備940的第一至第三存儲器區(qū)域945、950和955區(qū)分開。因此，可以使用諸如封裝/焊接選擇、熔絲選擇、芯片計數(shù)器等各種手段。如上所述，半導(dǎo)體存儲器封裝900實質(zhì)上可以作為具有三個列的一個半導(dǎo)體存儲器模塊操作，而一些傳統(tǒng)存儲器封裝可以包括兩個存儲顆粒的一個半導(dǎo)體存儲器模塊和一個存儲顆粒的另一個半導(dǎo)體存儲器模塊。因此，由于與一些傳統(tǒng)的半導(dǎo)體存儲器封裝相比半導(dǎo)體存儲器封裝900減少了每通道的半導(dǎo)體存儲器模塊的數(shù)目，因此系統(tǒng)特性可以得到改善。雖然上面示出了單片封裝包括第一半導(dǎo)體存儲器設(shè)備920和第二半導(dǎo)體存儲器設(shè)備940，但是單片封裝中包括的半導(dǎo)體存儲器設(shè)備的數(shù)目不限于此。
圖14是示出通過單片封裝來實施圖10的集成電路存儲器封裝的又一個示例的示圖。參照圖14，半導(dǎo)體存儲器封裝1000可以通過單片封裝來實施，在該單片封裝中，第一半導(dǎo)體存儲器設(shè)備1020耦合到第二半導(dǎo)體存儲器設(shè)備1040。第一半導(dǎo)體存儲器設(shè)備1020可以包括具有2Gb容量的第一存儲器區(qū)域1025、具有2Gb容量的第二存儲器區(qū)域1030和具有2Gb容量的第三存儲器區(qū)域1035。第二半導(dǎo)體存儲器設(shè)備1040可以包括具有2Gb容量的第一存儲器區(qū)域1045、和具有2Gb容量的第二存儲器區(qū)域1050和具有2Gb容量的第三存儲器區(qū)域1055。也就是說，第一半導(dǎo)體存儲器設(shè)備1020可以具有6Gb的容量(即，“臨時”密度)，而且第二半導(dǎo)體存儲器設(shè)備1040也可以具有6Gb的容量(即“臨時”密度)。此夕卜，第一半導(dǎo)體存儲器設(shè)備1020可以包括接收用于激活/去激活第一存儲器區(qū)域1025的芯片選擇信號的第一芯片選擇端子CS0、接收用于激活/去激活第二存儲器區(qū)域1030的芯片選擇信號的第二芯片選擇端子CSl以及接收用于激活/去激活第三存儲器區(qū)域1035的芯片選擇信號的第三芯片選擇端子CS2。類似地，第二半導(dǎo)體存儲器設(shè)備1040可以包括接收用于激活/去激活第一存儲器區(qū)域1045的芯片選擇信號的第一芯片選擇端子CS0、接收用于激活/去激活第二存儲器區(qū)域1050的芯片選擇信號的第二芯片選擇端子CSl以及接收用于激活/去激活第三存儲器區(qū)域1055的芯片選擇信號的第三芯片選擇端子CS2。在第一半導(dǎo)體存儲器設(shè)備1020中，具有2Gb容量的第一存儲器區(qū)域1025、具有2Gb容量的第二存儲器區(qū)域1030和具有2Gb容量的第三存儲器區(qū)域1035可以屬于半導(dǎo)體存儲器模塊的不同存儲顆粒。在第二半導(dǎo)體存儲器設(shè)備1040中，具有2Gb容量的第一存儲器區(qū)域1045、具有2Gb容量的第二存儲器區(qū)域1050和具有2Gb容量的第三存儲器區(qū)域1055可以屬于半導(dǎo)體存儲器模塊的不同存儲顆粒。當(dāng)將第一至第三芯片選擇信號CSS0、CSS1和CSS2輸入到半導(dǎo)體存儲器封裝1000中時，將第一至第三芯片選擇信號CSS0、CSS1和CSS2輸入到第一半導(dǎo)體存儲器設(shè)備1020，并且將第一至第三芯片選擇信號CSSO、CSSl和CSS2輸入到第二半導(dǎo)體存儲器設(shè)備1040。在這里，第一至第三芯片選擇信號CSS0、CSS1和CSS2可以同時輸入到第一半導(dǎo)體存儲器設(shè)備1020和第二半導(dǎo)體存儲器設(shè)備1040。具體地，將第一芯片選擇信號CSSO輸入到第一半導(dǎo)體存儲器設(shè)備1020的第一存儲器區(qū)域1025和第二半導(dǎo)體存儲器設(shè)備1040的第一存儲器區(qū)域1045，將第二芯片選擇信號CSSl輸入到第一半導(dǎo)體存儲器設(shè)備1020的第二存儲器區(qū)域1030和第二半導(dǎo)體存儲器設(shè)備1040的第二存儲器區(qū)域1050，并且將第三芯片選擇信號CSS2輸入到第一半導(dǎo)體存儲器設(shè)備1020的第三存儲器區(qū)域1035和第二半導(dǎo)體存儲器設(shè)備1040的第三存儲器區(qū)域1055。因此，半導(dǎo)體存儲器封裝1000實質(zhì)上可以作為具有三個存儲顆粒的一個半導(dǎo)體存儲器模塊操作。例如，第一半導(dǎo)體存儲器設(shè)備1020的第一存儲器區(qū)域1025和第二半導(dǎo)體存儲器設(shè)備1040的第一存儲器區(qū)域1045可以對應(yīng)于半導(dǎo)體存儲器模塊的第一存儲顆粒RANKl (即，4Gb)，第一半導(dǎo)體存儲器設(shè)備1020的第二存儲器區(qū)域1030和第二半導(dǎo)體存儲器設(shè)備1040的第二存儲器區(qū)域1050可以對應(yīng)于半導(dǎo)體存儲器模塊的第二存儲顆粒RANK2(即，4Gb)，而且第一半導(dǎo)體存儲器設(shè)備1020的第三存儲器區(qū)域1035和第二半導(dǎo)體存儲器設(shè)備1040的第三存儲器區(qū)域1055可以對應(yīng)于半導(dǎo)體存儲器模塊的第三存儲顆粒RANK3 (即，4Gb)。如圖14所示，在半導(dǎo)體存儲器封裝1000中，第一半導(dǎo)體存儲器設(shè)備1020和第二半導(dǎo)體存儲器設(shè)備1040可以共享命令引腳CMD和地址引腳ADDR。然而，第一半導(dǎo)體存儲器設(shè)備1020和第二半導(dǎo)體存儲器設(shè)備1040不可以共享芯片I/O引腳。也就是說，第一半導(dǎo)體存儲器設(shè)備1020可以包括第一芯片I/O引腳DQ_G1，第二半導(dǎo)體存儲器設(shè)備1040可以包括第二芯片I/O引腳DQ_G2。由于第一半導(dǎo)體存儲器設(shè)備1020和第二半導(dǎo)體存儲器設(shè)備1040不共享芯片I/O引腳，因此不可以通過存儲體地址、行地址或列地址將第一半導(dǎo)體存儲器設(shè)備1020的第一至第三存儲器區(qū)域1025、1030和1035與第二半導(dǎo)體存儲器設(shè) 備1040的第一至第三存儲器區(qū)域1045、1050和1055區(qū)分開。因此，不可以使用諸如封裝/焊接選擇、熔絲選擇、芯片計數(shù)器等各種手段。而且，由于第一半導(dǎo)體存儲器設(shè)備1020和第二半導(dǎo)體存儲器設(shè)備1040不共享芯片I/O引腳，因此可以減少或消除第一半導(dǎo)體存儲器設(shè)備1020和第二半導(dǎo)體存儲器設(shè)備1040之間的無縫操作，從而不會降低信道效率。如上所述，半導(dǎo)體存儲器封裝1000實質(zhì)上可以作為具有三個存儲顆粒的一個半導(dǎo)體存儲器模塊操作，而一些傳統(tǒng)存儲器封裝可以包括兩個存儲顆粒的一個半導(dǎo)體存儲器模塊和一個存儲顆粒的另一個半導(dǎo)體存儲器模塊。因此，由于與一些傳統(tǒng)的半導(dǎo)體存儲器封裝相比半導(dǎo)體存儲器封裝1000減少了每通道的半導(dǎo)體存儲器模塊的數(shù)目，因此系統(tǒng)特性可以得到改善。雖然上面示出了單片封裝包括第一半導(dǎo)體存儲器設(shè)備1020和第二半導(dǎo)體存儲器設(shè)備1040，但是單片封裝中包括的半導(dǎo)體存儲器設(shè)備的數(shù)目不限于此。圖15是示出通過雙管芯封裝來實施圖10的集成電路存儲器封裝的示例的示圖。參照圖15，半導(dǎo)體存儲器封裝1100可以通過雙管芯封裝來實施，在該雙管芯封裝中，第一半導(dǎo)體存儲器設(shè)備1120耦合到第二半導(dǎo)體存儲器設(shè)備1140。第一半導(dǎo)體存儲器設(shè)備1120可以對應(yīng)于上部管芯，而且第二半導(dǎo)體存儲器設(shè)備1140可以對應(yīng)于下部管芯。根據(jù)一些示例實施例，半導(dǎo)體存儲器封裝1100可以包括更多個半導(dǎo)體存儲器設(shè)備(S卩，多個管芯，這里也稱為“多管芯”封裝)。例如，如果半導(dǎo)體存儲器封裝1100包括四個半導(dǎo)體存儲器設(shè)備，則半導(dǎo)體存儲器封裝1100可以稱為四管芯封裝。在半導(dǎo)體存儲器封裝1100中，可以通過各種方法確定上部管芯和下部管芯。如圖15所不,第一半導(dǎo)體存儲器設(shè)備1120可以包括具有4Gb容量的第一存儲器區(qū)域1125和具有2Gb容量的第二存儲器區(qū)域1130。第二半導(dǎo)體存儲器設(shè)備1140可以包括具有4Gb容量的第一存儲器區(qū)域1145和具有2Gb容量的第二存儲器區(qū)域1150。也就是說，第一半導(dǎo)體存儲器設(shè)備1120可以具有6Gb的容量(即，“臨時”密度)，而且第二半導(dǎo)體存儲器設(shè)備1140也可以具有6Gb的容量(即“臨時”密度)。此外，半導(dǎo)體存儲器封裝1100可以包括芯片選擇信號控制單元1160，當(dāng)接收到第一至第三芯片選擇信號CSS0、CSS1和CSS2時，芯片選擇信號控制單元1160將第一至第三芯片選擇信號CSSO、CSSl和CSS2提供給第一半導(dǎo)體存儲器設(shè)備1120和第二半導(dǎo)體存儲器設(shè)備1140。即，通過使用芯片選擇信號控制單元1160，半導(dǎo)體存儲器封裝1100可以選擇性地激活第一半導(dǎo)體存儲器設(shè)備1120的第一存儲器區(qū)域1125和第二存儲器區(qū)域1130，而且可以選擇性地激活第二半導(dǎo)體存儲器設(shè)備1140的第一存儲器區(qū)域1145和第二存儲器區(qū)域1150。在第一半導(dǎo)體存儲器設(shè)備1120中，具有4Gb容量的第一存儲器區(qū)域1125和具有2Gb容量的第二存儲器區(qū)域1130可以屬于半導(dǎo)體存儲器模塊的不同存儲顆粒。在第二半導(dǎo)體存儲器設(shè)備1140中，具有4Gb容量的第一存儲器區(qū)域1145和具有2Gb容量的第二存儲器區(qū)域1150可以屬于半導(dǎo)體存儲器模塊的不同存儲顆粒。例如，第一半導(dǎo)體存儲器設(shè)備1120的第一存儲器區(qū)域1125可以對應(yīng)于半導(dǎo)體存儲器模塊的第一存儲顆粒RANKl (即，4Gb)，第二半導(dǎo)體存儲器設(shè)備1140的第一存儲器區(qū)域1145可以對應(yīng)于半導(dǎo)體存儲器模塊的第二存儲顆粒RANK2(即，4Gb)，第一半導(dǎo)體存儲器設(shè)備1120的第二存儲器區(qū)域1130和第二半導(dǎo)體存儲器設(shè)備1140的第二存儲器區(qū)域1150可以對應(yīng)于半導(dǎo)體存儲器模塊的第三存儲顆粒RANK3(即，4Gb)。也就是說，半導(dǎo)體存儲器封裝1100實質(zhì)上可以作為具有三個存儲顆粒的一個半導(dǎo)體存儲器模塊操作。在半導(dǎo)體存儲器封裝1100中，第一半導(dǎo)體存儲器設(shè)備1120和第二半導(dǎo)體存儲器設(shè)備1140可以共享命令引腳CMD、地址引腳ADDR、以及芯片I/O引腳DQ_G。此外，將從芯片 選擇信號控制單元1160輸出的第二芯片選擇信號CSSl同時輸入到第一半導(dǎo)體存儲器設(shè)備1120的第二存儲器區(qū)域1130和第二半導(dǎo)體存儲器設(shè)備1140的第二存儲器區(qū)域1150中。因此，通過存儲體地址、行地址或列地址，可以將第一半導(dǎo)體存儲器設(shè)備1120的第二存儲器區(qū)域1130與第二半導(dǎo)體存儲器設(shè)備1140的第二存儲器區(qū)域1150區(qū)分開。因此，可以使用諸如封裝/焊接選擇、熔絲選擇、芯片計數(shù)器等各種手段。如上所述，半導(dǎo)體存儲器封裝1100實質(zhì)上可以作為具有三個存儲顆粒的一個半導(dǎo)體存儲器模塊操作，而一些傳統(tǒng)存儲器封裝可以包括兩個存儲顆粒的一個半導(dǎo)體存儲器模塊和一個存儲顆粒的另一個半導(dǎo)體存儲器模塊。因此，由于與一些傳統(tǒng)的半導(dǎo)體存儲器封裝相比半導(dǎo)體存儲器封裝1100減少了每通道的半導(dǎo)體存儲器模塊的數(shù)目，因此系統(tǒng)特性可以得到改善。雖然上面示出了雙管芯封裝包括第一半導(dǎo)體存儲器設(shè)備1120和第二半導(dǎo)體存儲器設(shè)備1140，但是雙管芯封裝中包括的半導(dǎo)體存儲器設(shè)備的數(shù)目不限于此。圖16是示出通過雙管芯封裝來實施圖10的集成電路存儲器封裝的另一示例的示圖。參照圖16，半導(dǎo)體存儲器封裝1200可以通過雙管芯封裝來實施，在該雙管芯封裝中，第一半導(dǎo)體存儲器設(shè)備1220耦合到第二半導(dǎo)體存儲器設(shè)備1240。第一半導(dǎo)體存儲器設(shè)備1220可以對應(yīng)于上部管芯，而且第二半導(dǎo)體存儲器設(shè)備1240可以對應(yīng)于下部管芯。在半導(dǎo)體存儲器封裝1200中，可以通過各種方法確定上部管芯和下部管芯。根據(jù)一些示例實施例，半導(dǎo)體存儲器封裝1200可以包括更多個半導(dǎo)體存儲器設(shè)備(S卩，多管芯，這里也稱為“多管芯”封裝)。如圖16所不，第一半導(dǎo)體存儲器設(shè)備1220可以包括具有2Gb容量的第一存儲器區(qū)域1225、具有2Gb容量的第二存儲器區(qū)域1230和具有2Gb容量的第三存儲器區(qū)域1235。第二半導(dǎo)體存儲器設(shè)備1240可以包括具有2Gb容量的第一存儲器區(qū)域1245、具有2Gb容量的第二存儲器區(qū)域1250和具有2Gb容量的第三存儲器區(qū)域1255。也就是說，第一半導(dǎo)體存儲器設(shè)備1220可以具有6Gb的容量(即，“臨時”密度)，而且第二半導(dǎo)體存儲器設(shè)備1240也可以具有6Gb的容量(即“臨時”密度)。此外，半導(dǎo)體存儲器封裝1200可以包括芯片選擇信號控制單元1260，當(dāng)接收到第一至第三芯片選擇信號CSS0、CSS1和CSS2時，芯片選擇信號控制單元1260將第一至第三芯片選擇信號CSS0、CSS1和CSS2提供給第一半導(dǎo)體存儲器設(shè)備1220和第二半導(dǎo)體存儲器設(shè)備1240。即，通過使用芯片選擇信號控制單元1260，半導(dǎo)體存儲器封裝1200可以選擇性地激活第一半導(dǎo)體存儲器設(shè)備1220的第一存儲器區(qū)域1225、第二存儲器區(qū)域1230和第三存儲器區(qū)域1235，而且可以選擇性地激活第二半導(dǎo)體存儲器設(shè)備1240的第一存儲器區(qū)域1245、第二存儲器區(qū)域1250和第三存儲器區(qū)域1255。在第一半導(dǎo)體存儲器設(shè)備1220中，具有2Gb容量的第一存儲器區(qū)域1225、具有2Gb容量的第二存儲器區(qū)域1230和具有2Gb容量的第三存儲器區(qū)域1235可以屬于半導(dǎo)體存儲器模塊的不同存儲顆粒。在第二半導(dǎo)體存儲器設(shè)備1240中，具有2Gb容量的第一存儲器區(qū)域1245、具有2Gb容量的第二存儲器區(qū)域1250和具有2Gb容量的第三存儲器區(qū)域1255可以屬于半導(dǎo)體存儲器模塊的不同存儲顆粒。例如，第一半導(dǎo)體存儲器設(shè)備1220的第一存儲器區(qū)域1225和第二半導(dǎo)體存儲器設(shè)備1240的第一存儲器區(qū)域1245可以對應(yīng)于半導(dǎo)體存儲器模塊的第一存儲顆粒RANKl (即，4Gb)，第一半導(dǎo)體存儲器設(shè)備1220的第二存儲器區(qū)域1230和第二半導(dǎo)體存儲器設(shè)備1240的第二存儲器區(qū)域1250可以對應(yīng)于半導(dǎo)體存儲器模塊的第二存儲 顆粒RANK2 (即，4Gb)，而且第一半導(dǎo)體存儲器設(shè)備1220的第三存儲器區(qū)域1235和第二半導(dǎo)體存儲器設(shè)備1240的第三存儲器區(qū)域1255可以對應(yīng)于半導(dǎo)體存儲器模塊的第三存儲顆粒RANK3(即，4Gb)。也就是說，半導(dǎo)體存儲器封裝1200實質(zhì)上可以作為具有三個存儲顆粒的一個半導(dǎo)體存儲器模塊操作。在半導(dǎo)體存儲器封裝1200中，第一半導(dǎo)體存儲器設(shè)備1220和第二半導(dǎo)體存儲器設(shè)備1240可以共享命令引腳CMD、地址引腳ADDR、以及芯片I/O引腳DQ_G。此外，將從芯片選擇信號控制單元1260輸出的第一至第三芯片選擇信號CSS0、CSS1和CSS2同時輸入到第一半導(dǎo)體存儲器設(shè)備1220的第一至第三存儲器區(qū)域1225、1230和1235以及第二半導(dǎo)體存儲器設(shè)備1240的第一至第三存儲器區(qū)域1245、1250和1255中。因此，通過存儲體地址、行地址或列地址，可以將第一半導(dǎo)體存儲器設(shè)備1220的第一至第三存儲器區(qū)域1225、1230和1235與第二半導(dǎo)體存儲器設(shè)備1240的第一至第三存儲器區(qū)域1245、1250和1255區(qū)分開。因此，可以使用諸如封裝/焊接選擇、熔絲選擇、芯片計數(shù)器等各種手段。如上所述，半導(dǎo)體存儲器封裝1200實質(zhì)上可以作為具有三個存儲顆粒的一個半導(dǎo)體存儲器模塊操作，而一些傳統(tǒng)存儲器封裝可以包括兩個存儲顆粒的一個半導(dǎo)體存儲器模塊和一個存儲顆粒的另一個半導(dǎo)體存儲器模塊。因此，由于與一些傳統(tǒng)的半導(dǎo)體存儲器封裝相比半導(dǎo)體存儲器封裝1200減少了每通道的半導(dǎo)體存儲器模塊的數(shù)目，因此系統(tǒng)特性可以得到改善。雖然上面示出了雙管芯封裝包括第一半導(dǎo)體存儲器設(shè)備1220和第二半導(dǎo)體存儲器設(shè)備1240，但是雙管芯封裝中包括的半導(dǎo)體存儲器設(shè)備的數(shù)目不限于此。圖17是示出通過雙管芯封裝來實施圖10的集成電路存儲器封裝的又一示例的示圖。參照圖17，半導(dǎo)體存儲器封裝1300可以通過雙管芯封裝來實施，在該雙管芯封裝中，第一半導(dǎo)體存儲器設(shè)備1320耦合到第二半導(dǎo)體存儲器設(shè)備1340。第一半導(dǎo)體存儲器設(shè)備1320可以對應(yīng)于上部管芯，而且第二半導(dǎo)體存儲器設(shè)備1340可以對應(yīng)于下部管芯。在半導(dǎo)體存儲器封裝1300中，可以通過各種方法確定上部管芯和下部管芯。根據(jù)一些示例實施例，半導(dǎo)體存儲器封裝1300可以包括更多個半導(dǎo)體存儲器設(shè)備(S卩，多管芯，這里也稱為“多管芯”封裝)。如圖17所不，第一半導(dǎo)體存儲器設(shè)備1320可以包括具有2Gb容量的第一存儲器區(qū)域1325、具有2Gb容量的第二存儲器區(qū)域1330和具有2Gb容量的第三存儲器區(qū)域1335。第二半導(dǎo)體存儲器設(shè)備1340可以包括具有2Gb容量的第一存儲器區(qū)域1345、具有2Gb容量的第二存儲器區(qū)域1350和具有2Gb容量的第三存儲器區(qū)域1355。也就是說，第一半導(dǎo)體存儲器設(shè)備1320可以具有6Gb的容量(即，“臨時”密度)，而且第二半導(dǎo)體存儲器設(shè)備1340也可以具有6Gb的容量(即“臨時”密度)。此外，半導(dǎo)體存儲器封裝1300可以包括芯片選擇信號控制單元1360，當(dāng)接收到第一芯片選擇信號CSSO和第二芯片選擇信號CSSl時，芯片選擇信號控制單元1360將第一芯片選擇信號CSSO和第二芯片選擇信號CSSl提供給第一半導(dǎo)體存儲器設(shè)備1320和第二半導(dǎo)體存儲器設(shè)備1340。即，通過使用芯片選擇信號控制單兀1360,基于第一芯片選擇信號CSSO和第二芯片選擇信號CSSl的邏輯組合,半導(dǎo)體存儲器封裝1300可以選擇性地激活第一半導(dǎo)體存儲器設(shè)備1320的第一存儲器區(qū)域1325、第二存儲器區(qū)域1330和第三存儲器區(qū)域1335，而且可以選擇性地激活第二半導(dǎo)體存儲器 設(shè)備1340的第一存儲器區(qū)域1345、第二存儲器區(qū)域1350和第三存儲器區(qū)域1355。在第一半導(dǎo)體存儲器設(shè)備1320中，具有2Gb容量的第一存儲器區(qū)域1325、具有2Gb容量的第二存儲器區(qū)域1330和具有2Gb容量的第三存儲器區(qū)域1335可以屬于半導(dǎo)體存儲器模塊的不同存儲顆粒。在第二半導(dǎo)體存儲器設(shè)備1340中，具有2Gb容量的第一存儲器區(qū)域1345、具有2Gb容量的第二存儲器區(qū)域1350和具有2Gb容量的第三存儲器區(qū)域1355可以屬于半導(dǎo)體存儲器模塊的不同存儲顆粒。例如，第一半導(dǎo)體存儲器設(shè)備1320的第一存儲器區(qū)域1325和第二半導(dǎo)體存儲器設(shè)備1340的第一存儲器區(qū)域1345可以對應(yīng)于半導(dǎo)體存儲器模塊的第一存儲顆粒RANKl (即，4Gb)，第一半導(dǎo)體存儲器設(shè)備1320的第二存儲器區(qū)域1330和第二半導(dǎo)體存儲器設(shè)備1340的第二存儲器區(qū)域1350可以對應(yīng)于半導(dǎo)體存儲器模塊的第二存儲顆粒RANK2 (即，4Gb)，而且第一半導(dǎo)體存儲器設(shè)備1320的第三存儲器區(qū)域1335和第二半導(dǎo)體存儲器設(shè)備1340的第三存儲器區(qū)域1355可以對應(yīng)于半導(dǎo)體存儲器模塊的第三存儲顆粒RANK3(即，4Gb)。也就是說，半導(dǎo)體存儲器封裝1300實質(zhì)上可以作為具有三個存儲顆粒的一個半導(dǎo)體存儲器模塊操作。在半導(dǎo)體存儲器封裝1300中，第一半導(dǎo)體存儲器設(shè)備1320和第二半導(dǎo)體存儲器設(shè)備1340可以共享命令引腳CMD、地址引腳ADDR、以及芯片I/O引腳DQ_G。此外，將從芯片選擇信號控制單兀1360輸出的第一芯片選擇信號CSSO和第二芯片選擇信號CSSl同時輸入到第一半導(dǎo)體存儲器設(shè)備1320以及第二半導(dǎo)體存儲器設(shè)備1340中。因此，通過存儲體地址、行地址或列地址，可以將第一半導(dǎo)體存儲器設(shè)備1320的第一至第三存儲器區(qū)域1325、1330和1335與第二半導(dǎo)體存儲器設(shè)備1340的第一至第三存儲器區(qū)域1345、1350和1355區(qū)分開。因此，可以使用諸如封裝/焊接選擇、熔絲選擇、芯片計數(shù)器等各種手段。如上所述，半導(dǎo)體存儲器封裝1300實質(zhì)上可以作為具有三個存儲顆粒的一個半導(dǎo)體存儲器模塊操作，而一些傳統(tǒng)存儲器封裝可以包括兩個存儲顆粒的一個半導(dǎo)體存儲器模塊和一個存儲顆粒的另一個半導(dǎo)體存儲器模塊。因此，由于與一些傳統(tǒng)的半導(dǎo)體存儲器封裝相比半導(dǎo)體存儲器封裝1300減少了每通道的半導(dǎo)體存儲器模塊的數(shù)目，因此系統(tǒng)特性可以得到改善。雖然上面示出了雙管芯封裝包括第一半導(dǎo)體存儲器設(shè)備1320和第二半導(dǎo)體存儲器設(shè)備1340，但是雙管芯封裝中包括的半導(dǎo)體存儲器設(shè)備的數(shù)目不限于此。圖18是示出通過雙管芯封裝來實施圖10的集成電路存儲器封裝的又一示例的示圖。參照圖18，半導(dǎo)體存儲器封裝1400可以通過雙管芯封裝來實施，在該雙管芯封裝中，第一半導(dǎo)體存儲器設(shè)備1420耦合到第二半導(dǎo)體存儲器設(shè)備1440。第一半導(dǎo)體存儲器設(shè)備1420可以對應(yīng)于上部管芯，而且第二半導(dǎo)體存儲器設(shè)備1440可以對應(yīng)于下部管芯。在半導(dǎo)體存儲器封裝1400中，可以通過各種方法確定上部管芯和下部管芯。根據(jù)一些示例實施例，半導(dǎo)體存儲器封裝1400可以包括更多個半導(dǎo)體存儲器設(shè)備(S卩，多管芯，這里也稱為“多管芯”封裝)。如圖18所示，第一半導(dǎo)體存儲器設(shè)備1420可以包括具有2Gb容量的第一存儲器區(qū)域1425、具有2Gb容量的第二存儲器區(qū)域1430和具有2Gb容量的第三存儲器區(qū)域1435。第二半導(dǎo)體存儲器設(shè)備1440可以包括具有2Gb容量的第一存儲器區(qū)域1445、具有2Gb容量的第二存儲器區(qū)域1450和具有2Gb容量的第三存儲器區(qū)域1455。也就是說，第一半導(dǎo)體存 儲器設(shè)備1420可以具有6Gb的容量(即，“臨時”密度)，而且第二半導(dǎo)體存儲器設(shè)備1440也可以具有6Gb的容量(即“臨時”密度)。此外，半導(dǎo)體存儲器封裝1400可以包括芯片選擇信號控制單元1460，當(dāng)接收到第一至第三芯片選擇信號CSS0、CSS1和CSS2時，芯片選擇信號控制單元1460將第一至第三芯片選擇信號CSS0、CSS1和CSS2提供給第一半導(dǎo)體存儲器設(shè)備1420和第二半導(dǎo)體存儲器設(shè)備1440。即，通過使用芯片選擇信號控制單元1460，半導(dǎo)體存儲器封裝1400可以選擇性地激活第一半導(dǎo)體存儲器設(shè)備1420的第一存儲器區(qū)域1425、第二存儲器區(qū)域1430和第三存儲器區(qū)域1435，而且可以選擇性地激活第二半導(dǎo)體存儲器設(shè)備1440的第一存儲器區(qū)域1445、第二存儲器區(qū)域1450和第三存儲器區(qū)域1455。在第一半導(dǎo)體存儲器設(shè)備1420中，具有2Gb容量的第一存儲器區(qū)域1425、具有2Gb容量的第二存儲器區(qū)域1430和具有2Gb容量的第三存儲器區(qū)域1435可以屬于半導(dǎo)體存儲器模塊的不同存儲顆粒。在第二半導(dǎo)體存儲器設(shè)備1440中，具有2Gb容量的第一存儲器區(qū)域1445、具有2Gb容量的第二存儲器區(qū)域1450和具有2Gb容量的第三存儲器區(qū)域1455可以屬于半導(dǎo)體存儲器模塊的不同存儲顆粒。例如，第一半導(dǎo)體存儲器設(shè)備1420的第一存儲器區(qū)域1425和第二半導(dǎo)體存儲器設(shè)備1440的第一存儲器區(qū)域1445可以對應(yīng)于半導(dǎo)體存儲器模塊的第一存儲顆粒RANKl (即，4Gb)，第一半導(dǎo)體存儲器設(shè)備1420的第二存儲器區(qū)域1430和第二半導(dǎo)體存儲器設(shè)備1440的第二存儲器區(qū)域1450可以對應(yīng)于半導(dǎo)體存儲器模塊的第二存儲顆粒RANK2 (即，4Gb)，而且第一半導(dǎo)體存儲器設(shè)備1420的第三存儲器區(qū)域1435和第二半導(dǎo)體存儲器設(shè)備1440的第三存儲器區(qū)域1455可以對應(yīng)于半導(dǎo)體存儲器模塊的第三存儲顆粒RANK3(即，4Gb)。也就是說，半導(dǎo)體存儲器封裝1400實質(zhì)上可以作為具有三個存儲顆粒的一個半導(dǎo)體存儲器模塊操作。在半導(dǎo)體存儲器封裝1400中，第一半導(dǎo)體存儲器設(shè)備1420和第二半導(dǎo)體存儲器設(shè)備1440可以共享命令引腳CMD和地址引腳ADDR。然而，第一半導(dǎo)體存儲器設(shè)備1420和第二半導(dǎo)體存儲器設(shè)備1440不可以共享芯片I/O引腳。也就是說，第一半導(dǎo)體存儲器設(shè)備1420可以包括第一芯片I/O弓丨腳DQ_G1，第二半導(dǎo)體存儲器設(shè)備1440可以包括第二芯片I/0引腳DQ_G2。由于第一半導(dǎo)體存儲器設(shè)備1420和第二半導(dǎo)體存儲器設(shè)備1440不共享芯片I/O引腳，因此不可以通過存儲體地址、行地址或列地址將第一半導(dǎo)體存儲器設(shè)備1420的第一至第三存儲器區(qū)域1425、1430和1435與第二半導(dǎo)體存儲器設(shè)備1440的第一至第三存儲器區(qū)域1445、1450和1455區(qū)分開。因此，不可以使用諸如封裝/焊接選擇、熔絲選擇、芯片計數(shù)器等各種手段。而且，由于第一半導(dǎo)體存儲器設(shè)備1420和第二半導(dǎo)體存儲器設(shè)備1440不可以共享芯片I/O引腳，因此可以減少或消除第一半導(dǎo)體存儲器設(shè)備1420和第二半導(dǎo)體存儲器設(shè)備1440之間的無縫操作，從而不會降低信道效率。如上所述，半導(dǎo)體存儲器封裝1400實質(zhì)上可以作為具有三個存儲顆粒的一個半導(dǎo)體存儲器模塊操作，而一些傳統(tǒng)存儲器封裝可以包括兩個存儲顆粒的一個半導(dǎo)體存儲器模塊和一個存儲顆粒的另一個半導(dǎo)體存儲器模塊。因此，由于與一些傳統(tǒng)的半導(dǎo)體存儲器封裝相比半導(dǎo)體存儲器封裝1400減少了每通道的半導(dǎo)體存儲器模塊的數(shù)目，因此系統(tǒng)特性可以得到改善。雖然上面示出了雙管芯封裝包括第一半導(dǎo)體存儲器設(shè)備1420和第二半導(dǎo)體存儲器設(shè)備1440，但是雙管芯封裝中包括的半導(dǎo)體存儲器設(shè)備的數(shù)目不限于此。圖19是示出通過穿透硅通孔雙管芯堆疊封裝來實施圖10的集成電路存儲器封裝的示例的示圖。 參照圖19，半導(dǎo)體存儲器封裝1500可以通過穿透硅通孔雙管芯堆疊封裝來實施，在該穿透硅通孔雙管芯堆疊封裝中，第一半導(dǎo)體存儲器設(shè)備1520耦合到第二半導(dǎo)體存儲器設(shè)備1540。一般來說，雙管芯堆疊封裝包括堆疊的多個管芯(即，半導(dǎo)體存儲器設(shè)備)。具體地，穿透硅通孔雙管芯堆疊封裝可以具有如下結(jié)構(gòu)，在該結(jié)構(gòu)中，堆疊的管芯(即，半導(dǎo)體存儲器設(shè)備)通過沿垂直方向貫穿一個或多個管芯所形成的至少一個穿透硅通孔TSV以電的方式和物理方式相互耦合。根據(jù)一些示例實施例，半導(dǎo)體存儲器封裝1500可以包括用于堆疊的管芯(即，半導(dǎo)體存儲器設(shè)備)之間的間隔的凸塊(bump)。如圖19所示，半導(dǎo)體存儲器封裝1500可以包括第一半導(dǎo)體存儲器設(shè)備1520和第二半導(dǎo)體存儲器設(shè)備1540。在這里，第一半導(dǎo)體存儲器設(shè)備1520可以是從設(shè)備，而且第二半導(dǎo)體存儲器設(shè)備1540可以是主設(shè)備。在一個示例實施例中，主設(shè)備(即，第二半導(dǎo)體存儲器設(shè)備1540)可以包括用于與外部連接的I/O控制單元1590。第二半導(dǎo)體存儲器設(shè)備1540的I/O控制單元1590可以通過至少一個穿透硅通孔TSV將第一至第三芯片選擇信號CSS0、CSS1和CSS2、命令CMD、地址ADDRJP /或I/O數(shù)據(jù)提供給第一半導(dǎo)體存儲器設(shè)備1520和第二半導(dǎo)體存儲器設(shè)備1540。根據(jù)一些示例實施例，半導(dǎo)體存儲器封裝1500可以包括更多個半導(dǎo)體存儲器設(shè)備(S卩，多管芯，這里也稱為“多管芯”封裝)。如圖19所示，第一半導(dǎo)體存儲器設(shè)備1520可以包括具有4Gb容量的第一存儲器區(qū)域1525和具有2Gb容量的第二存儲器區(qū)域1530。第二半導(dǎo)體存儲器設(shè)備1540可以包括具有4Gb容量的第一存儲器區(qū)域1545和具有2Gb容量的第二存儲器區(qū)域1550。也就是說，第一半導(dǎo)體存儲器設(shè)備1520可以具有6Gb的容量(即，“臨時”密度)，而且第二半導(dǎo)體存儲器設(shè)備1540也可以具有6Gb的容量(即“臨時”密度)。此外，當(dāng)半導(dǎo)體存儲器封裝1500接收到第一至第三芯片選擇信號CSSO、CSSl和CSS2時，半導(dǎo)體存儲器封裝1500可以通過耦合到第二半導(dǎo)體存儲器設(shè)備1540的I/O控制單元1590的至少一個穿透硅通孔TSV將第一至第三芯片選擇信號CSS0、CSS1和CSS2提供給第一半導(dǎo)體存儲器設(shè)備1520和第二半導(dǎo)體存儲器設(shè)備1540。因此，可以選擇性地激活第一半導(dǎo)體存儲器設(shè)備1520的第一存儲器區(qū)域1525和第二存儲器區(qū)域1530，而且可以選擇性地激活第二半導(dǎo)體存儲器設(shè)備1540的第一存儲器區(qū)域1545和第二存儲器區(qū)域1550。
在第一半導(dǎo)體存儲器設(shè)備1520中，具有4Gb容量的第一存儲器區(qū)域1525和具有2Gb容量的第二存儲器區(qū)域1530可以屬于半導(dǎo)體存儲器模塊的不同存儲顆粒。在第二半導(dǎo)體存儲器設(shè)備1540中，具有4Gb容量的第一存儲器區(qū)域1545和具有2Gb容量的第二存儲器區(qū)域1550可以屬于半導(dǎo)體存儲器模塊的不同存儲顆粒。例如，第一半導(dǎo)體存儲器設(shè)備1520的第一存儲器區(qū)域1525可以對應(yīng)于半導(dǎo)體存儲器模塊的第一存儲顆粒RANKl (即，4Gb)，第二半導(dǎo)體存儲器設(shè)備1540的第一存儲器區(qū)域1545可以對應(yīng)于半導(dǎo)體存儲器模塊的第二存儲顆粒RANK2 (即，4Gb)，第一半導(dǎo)體存儲器設(shè)備1520的第二存儲器區(qū)域1530和第二半導(dǎo)體存儲器設(shè)備1540的第二存儲器區(qū)域1550可以對應(yīng)于半導(dǎo)體存儲器模塊的第三存儲顆粒RANK3 (即，4Gb)。也就是說，半導(dǎo)體存儲器封裝1500實質(zhì)上可以作為具有三個存儲顆粒的一個半導(dǎo)體存儲器模塊操作。在半導(dǎo)體存儲器封裝1500中，第一半導(dǎo)體存儲器設(shè)備1520和第二半導(dǎo)體 存儲器設(shè)備1540可以共享命令引腳CMD、地址引腳ADDR、以及芯片I/O引腳DQ_G。此外，通過耦合到第二半導(dǎo)體存儲器設(shè)備1540的I/O控制單元1590的至少一個穿透硅通孔TSV，將第二芯片選擇信號CSSl同時輸入到第一半導(dǎo)體存儲器設(shè)備1520的第二存儲器區(qū)域1530和第二半導(dǎo)體存儲器設(shè)備1540的第二存儲器區(qū)域1550中。因此，通過存儲體地址、行地址或列地址，可以將第一半導(dǎo)體存儲器設(shè)備1520的第二存儲器區(qū)域1530與第二半導(dǎo)體存儲器設(shè)備1540的第二存儲器區(qū)域1550區(qū)分開。因此，可以使用諸如封裝/焊接選擇、熔絲選擇、芯片計數(shù)器等各種手段。如上所述，半導(dǎo)體存儲器封裝1500實質(zhì)上可以作為具有三個存儲顆粒的一個半導(dǎo)體存儲器模塊操作，而一些傳統(tǒng)存儲器封裝可以包括兩個存儲顆粒的一個半導(dǎo)體存儲器模塊和一個存儲顆粒的另一個半導(dǎo)體存儲器模塊。因此，由于與一些傳統(tǒng)的半導(dǎo)體存儲器封裝相比半導(dǎo)體存儲器封裝1500減少了每通道的半導(dǎo)體存儲器模塊的數(shù)目，因此系統(tǒng)特性可以得到改善。雖然上面示出了穿透硅通孔雙管芯堆疊封裝包括第一半導(dǎo)體存儲器設(shè)備1520和第二半導(dǎo)體存儲器設(shè)備1540，但是穿透硅通孔雙管芯堆疊封裝中包括的半導(dǎo)體存儲器設(shè)備的數(shù)目不限于此。圖20是示出通過穿透硅通孔雙管芯堆疊封裝來實施圖10的集成電路存儲器封裝的另一個示例的示圖。參照圖20，半導(dǎo)體存儲器封裝1600可以通過穿透硅通孔雙管芯堆疊封裝來實施，在該穿透硅通孔雙管芯堆疊封裝中，第一半導(dǎo)體存儲器設(shè)備1620耦合到第二半導(dǎo)體存儲器設(shè)備1640。如圖20所示，第一半導(dǎo)體存儲器設(shè)備1620可以是從設(shè)備，而且第二半導(dǎo)體存儲器設(shè)備1640可以是主設(shè)備。第二半導(dǎo)體存儲器設(shè)備1640可以包括用于與外部連接的I/0控制單元1690。第二半導(dǎo)體存儲器設(shè)備1640的I/O控制單元1690可以通過至少一個穿透硅通孔將第一至第三芯片選擇信號CSSO、CSSl和CSS2、命令CMD、地址ADDRjP /或I/O數(shù)據(jù)提供給第一半導(dǎo)體存儲器設(shè)備1620和第二半導(dǎo)體存儲器設(shè)備1640。根據(jù)一些示例實施例，半導(dǎo)體存儲器封裝1600可以包括更多個半導(dǎo)體存儲器設(shè)備(S卩，多管芯，這里也稱為“多管芯”封裝)。如圖20所不，第一半導(dǎo)體存儲器設(shè)備1620可以包括具有2Gb容量的第一存儲器區(qū)域1625、具有2Gb容量的第二存儲器區(qū)域1630和具有2Gb容量的第三存儲器區(qū)域1635。第二半導(dǎo)體存儲器設(shè)備1640可以包括具有2Gb容量的第一存儲器區(qū)域1645、具有2Gb容量的第二存儲器區(qū)域1650和具有2Gb容量的第三存儲器區(qū)域1655。也就是說，第一半導(dǎo)體存儲器設(shè)備1620可以具有6Gb的容量(即，“臨時”密度)，而且第二半導(dǎo)體存儲器設(shè)備1640也可以具有6Gb的容量(即“臨時”密度)。此外，當(dāng)半導(dǎo)體存儲器封裝1600接收到第一至第三芯片選擇信號CSSO、CSSl和CSS2時，半導(dǎo)體存儲器封裝1600可以通過耦合到第二半導(dǎo)體存儲器設(shè)備1640的I/O控制單元1690的至少一個穿透硅通孔TSV將第一至第三芯片選擇信號CSS0、CSS1和CSS2提供給第一半導(dǎo)體存儲器設(shè)備1620和第二半導(dǎo)體存儲器設(shè)備1640。因此，可以選擇性地激活第一半導(dǎo)體存儲器設(shè)備1620的第一存儲器區(qū)域1625、第二存儲器區(qū)域1630和第三存儲器區(qū)域1635，而且可以選擇性地激活第二半導(dǎo)體存儲器設(shè)備1640的第一存儲器區(qū)域1645、第二存儲器區(qū)域1650和第三存儲器區(qū)域1655。在第一半導(dǎo)體存儲器設(shè)備1620中，具有2Gb容量的第一存儲器區(qū)域1625、具有2Gb容量的第二存儲器區(qū)域1630和具有2Gb容量的第三存儲器區(qū)域1635可以屬于半導(dǎo)體存儲器模塊的不同存儲顆粒。在第二半導(dǎo)體存儲器設(shè)備1640中，具有2Gb容量的第一存儲器區(qū)域1645、具有2Gb容量的第二存儲器區(qū)域1650和具有2Gb容量的第三存儲器區(qū)域1655可以屬于半導(dǎo)體存儲器模塊的不同存儲顆粒。例如，第一半導(dǎo)體存儲器設(shè)備1620的第一存儲器區(qū)域1625和第二半導(dǎo)體存儲器設(shè)備1640的第一存儲器區(qū)域1645可以對應(yīng)于半導(dǎo)體 存儲器模塊的第一存儲顆粒RANKl (即，4Gb)，第一半導(dǎo)體存儲器設(shè)備1620的第二存儲器區(qū)域1630和第二半導(dǎo)體存儲器設(shè)備1640的第二存儲器區(qū)域1650可以對應(yīng)于半導(dǎo)體存儲器模塊的第二存儲顆粒RANK2(即，4Gb)，而且第一半導(dǎo)體存儲器設(shè)備1620的第三存儲器區(qū)域1635和第二半導(dǎo)體存儲器設(shè)備1640的第三存儲器區(qū)域1655可以對應(yīng)于半導(dǎo)體存儲器模塊的第三存儲顆粒RANK3(即，4Gb)。也就是說，半導(dǎo)體存儲器封裝1600實質(zhì)上可以作為具有三個存儲顆粒的一個半導(dǎo)體存儲器模塊操作。在半導(dǎo)體存儲器封裝1600中，第一半導(dǎo)體存儲器設(shè)備1620和第二半導(dǎo)體存儲器設(shè)備1640可以共享命令引腳CMD、地址引腳ADDR、以及芯片I/O引腳DQ_G。此外，通過耦合到第二半導(dǎo)體存儲器設(shè)備1640的I/O控制單元1690的至少一個穿透硅通孔TSV，將第一至第三芯片選擇信號CSS0、CSS1和CSS2同時輸入到第一半導(dǎo)體存儲器設(shè)備1620的第一至第三存儲器區(qū)域1625、1630和1635以及第二半導(dǎo)體存儲器設(shè)備1640的第一至第三存儲器區(qū)域1645、1650和1655中。因此，通過存儲體地址、行地址或列地址，可以將第一半導(dǎo)體存儲器設(shè)備1620的第一至第三存儲器區(qū)域1625、1630和1635與第二半導(dǎo)體存儲器設(shè)備1640的第一至第三存儲器區(qū)域1645、1650和1655區(qū)分開。因此，可以使用諸如封裝/焊接選擇、熔絲選擇、芯片計數(shù)器等各種手段。如上所述，半導(dǎo)體存儲器封裝1600實質(zhì)上可以作為具有三個存儲顆粒的一個半導(dǎo)體存儲器模塊操作，而一些傳統(tǒng)存儲器封裝可以包括兩個存儲顆粒的一個半導(dǎo)體存儲器模塊和一個存儲顆粒的另一個半導(dǎo)體存儲器模塊。因此，由于與一些傳統(tǒng)的半導(dǎo)體存儲器封裝相比半導(dǎo)體存儲器封裝1600減少了每通道的半導(dǎo)體存儲器模塊的數(shù)目，因此系統(tǒng)特性可以得到改善。雖然上面示出了穿透硅通孔雙管芯堆疊封裝包括第一半導(dǎo)體存儲器設(shè)備1620和第二半導(dǎo)體存儲器設(shè)備1640，但是穿透硅通孔雙管芯堆疊封裝中包括的半導(dǎo)體存儲器設(shè)備的數(shù)目不限于此。圖21是示出通過穿透硅通孔雙管芯堆疊封裝來實施圖10的集成電路存儲器封裝的又一示例的示圖。參照圖21，半導(dǎo)體存儲器封裝1700可以通過穿透硅通孔雙管芯堆疊封裝來實施，在該穿透硅通孔雙管芯堆疊封裝中，第一半導(dǎo)體存儲器設(shè)備1720耦合到第二半導(dǎo)體存儲器設(shè)備1740。如圖21所示，第一半導(dǎo)體存儲器設(shè)備1720可以是從設(shè)備，而且第二半導(dǎo)體存儲器設(shè)備1740可以是主設(shè)備。第二半導(dǎo)體存儲器設(shè)備1740可以包括用于與外部連接的I/O控制單元1790。第二半導(dǎo)體存儲器設(shè)備1740的I/O控制單元1790可以通過至少一個穿透硅通孔將第一芯片選擇信號CSSO和第二芯片選擇信號CSS I、命令CMD、地址ADDRJP/或I/O數(shù)據(jù)提供給第一半導(dǎo)體存儲器設(shè)備1720和第二半導(dǎo)體存儲器設(shè)備1740。根據(jù)一些示例實施例，半導(dǎo)體存儲器封裝1700可以包括更多個半導(dǎo)體存儲器設(shè)備(S卩，多管芯，這里也稱為“多管芯”封裝)。如圖21所示，第一半導(dǎo)體存儲器設(shè)備1720可以包括具有2Gb容量的第一存儲器區(qū)域1725、具有2Gb容量的第二存儲器區(qū)域1730和具有2Gb容量的第三存儲器區(qū)域1735。第二半導(dǎo)體存儲器設(shè)備1740可以包括具有2Gb容量的第一存儲器區(qū)域1745、具有2Gb容量的第二存儲器區(qū)域1750和具有2Gb容量的第三存儲器區(qū)域1755。也就是說，第一半導(dǎo)體存儲器設(shè)備1720可以具有6Gb的容量(即，“臨時”密度)，而且第二半導(dǎo)體存儲器設(shè)備1740也可以具有6Gb的容量(即“臨時”密度)。此外，當(dāng)半導(dǎo)體存儲器封裝1700接收到第一芯片選擇信號CSSO和第二芯片選擇信號CSSl時，半導(dǎo)體存儲器封裝1700可以通過耦合到第二半導(dǎo)體存儲器設(shè)備1740的I/O控制單元1790的至少一個穿透硅通孔TSV將第一芯片選 擇信號CSSO和第二芯片選擇信號CSSl提供給第一半導(dǎo)體存儲器設(shè)備1720和第二半導(dǎo)體存儲器設(shè)備1740。因此,基于第一芯片選擇信號CSSO和第二芯片選擇信號CSSl的邏輯組合，可以選擇性地激活第一半導(dǎo)體存儲器設(shè)備1720的第一存儲器區(qū)域1725、第二存儲器區(qū)域1730和第三存儲器區(qū)域1735，而且可以選擇性地激活第二半導(dǎo)體存儲器設(shè)備1740的第一存儲器區(qū)域1745、第二存儲器區(qū)域1750和第三存儲器區(qū)域1755。在第一半導(dǎo)體存儲器設(shè)備1720中，具有2Gb容量的第一存儲器區(qū)域1725、具有2Gb容量的第二存儲器區(qū)域1730和具有2Gb容量的第三存儲器區(qū)域1735可以屬于半導(dǎo)體存儲器模塊的不同存儲顆粒。在第二半導(dǎo)體存儲器設(shè)備1740中，具有2Gb容量的第一存儲器區(qū)域1745、具有2Gb容量的第二存儲器區(qū)域1750和具有2Gb容量的第三存儲器區(qū)域1755可以屬于半導(dǎo)體存儲器模塊的不同存儲顆粒。例如，第一半導(dǎo)體存儲器設(shè)備1720的第一存儲器區(qū)域1725和第二半導(dǎo)體存儲器設(shè)備1740的第一存儲器區(qū)域1745可以對應(yīng)于半導(dǎo)體存儲器模塊的第一存儲顆粒RANKl (即，4Gb)，第一半導(dǎo)體存儲器設(shè)備1720的第二存儲器區(qū)域1730和第二半導(dǎo)體存儲器設(shè)備1740的第二存儲器區(qū)域1750可以對應(yīng)于半導(dǎo)體存儲器模塊的第二存儲顆粒RANK2(即，4Gb)，而且第一半導(dǎo)體存儲器設(shè)備1720的第三存儲器區(qū)域1735和第二半導(dǎo)體存儲器設(shè)備1740的第三存儲器區(qū)域1755可以對應(yīng)于半導(dǎo)體存儲器模塊的第三存儲顆粒RANK3(即，4Gb)。也就是說，半導(dǎo)體存儲器封裝1700實質(zhì)上可以作為具有三個存儲顆粒的一個半導(dǎo)體存儲器模塊操作。在半導(dǎo)體存儲器封裝1700中，第一半導(dǎo)體存儲器設(shè)備1720和第二半導(dǎo)體存儲器設(shè)備1740可以共享命令引腳CMD、地址引腳ADDR、以及芯片I/O引腳DQ G。此外，通過耦合到第二半導(dǎo)體存儲器設(shè)備1740的I/O控制單元1790的至少一個穿透硅通孔TSV，將第一芯片選擇信號CSSO和第二芯片選擇信號CSSl同時輸入到第一半導(dǎo)體存儲器設(shè)備1720的第一至第三存儲器區(qū)域1725、1730和1735以及第二半導(dǎo)體存儲器設(shè)備1740的第一至第三存儲器區(qū)域1745、1750和1755中。因此，通過存儲體地址、行地址或列地址，可以將第一半導(dǎo)體存儲器設(shè)備1720的第一至第三存儲器區(qū)域1725、1730和1735與第二半導(dǎo)體存儲器設(shè)備1740的第一至第三存儲器區(qū)域1745、1750和1755區(qū)分開。因此，可以使用諸如封裝/焊接選擇、熔絲選擇、芯片計數(shù)器等各種手段。如上所述，半導(dǎo)體存儲器封裝1700實質(zhì)上可以作為具有三個存儲顆粒的一個半導(dǎo)體存儲器模塊操作，而一些傳統(tǒng)存儲器封裝可以包括兩個存儲顆粒的一個半導(dǎo)體存儲器模塊和一個存儲顆粒的另一個半導(dǎo)體存儲器模塊。因此，由于與一些傳統(tǒng)的半導(dǎo)體存儲器封裝相比半導(dǎo)體存儲器封裝1700減少了每通道的半導(dǎo)體存儲器模塊的數(shù)目，因此系統(tǒng)特性可以得到改善。雖然上面示出了穿透硅通孔雙管芯堆疊封裝包括第一半導(dǎo)體存儲器設(shè)備1720和第二半導(dǎo)體存儲器設(shè)備1740，但是穿透硅通孔雙管芯堆疊封裝中包括的半導(dǎo)體存儲器設(shè)備的數(shù)目不限于此。圖22是示出通過穿透硅通孔雙管芯堆疊封裝來實施圖10的集成電路存儲器封裝的又一示例的示圖。參照圖22，半導(dǎo)體存儲器封裝1800可以通過穿透硅通孔雙管芯堆疊封裝來實施，在該穿透硅通孔雙管芯堆疊封裝中，第一半導(dǎo)體存儲器設(shè)備1820耦合到第二半導(dǎo)體存儲器設(shè)備1840。如圖22所示，第一半導(dǎo)體存儲器設(shè)備1820可以是從設(shè)備，而且第二半導(dǎo)體存 儲器設(shè)備1840可以是主設(shè)備。第二半導(dǎo)體存儲器設(shè)備1840可以包括用于與外部連接的I/0控制單元1890。第二半導(dǎo)體存儲器設(shè)備1840的I/O控制單元1890可以通過至少一個穿透硅通孔將第一至第三芯片選擇信號CSSO、CSSl和CSS2、命令CMD、地址ADDRjP /或I/O數(shù)據(jù)提供給第一半導(dǎo)體存儲器設(shè)備1820和第二半導(dǎo)體存儲器設(shè)備1840。根據(jù)一些示例實施例，半導(dǎo)體存儲器封裝1800可以包括更多個半導(dǎo)體存儲器設(shè)備(S卩，多管芯，這里也稱為“多管芯”封裝)。如圖22所示，第一半導(dǎo)體存儲器設(shè)備1820可以包括具有2Gb容量的第一存儲器區(qū)域1825、具有2Gb容量的第二存儲器區(qū)域1830和具有2Gb容量的第三存儲器區(qū)域1835。第二半導(dǎo)體存儲器設(shè)備1840可以包括具有2Gb容量的第一存儲器區(qū)域1845、具有2Gb容量的第二存儲器區(qū)域1850和具有2Gb容量的第三存儲器區(qū)域1855。也就是說，第一半導(dǎo)體存儲器設(shè)備1820可以具有6Gb的容量(即，“臨時”密度)，而且第二半導(dǎo)體存儲器設(shè)備1840也可以具有6Gb的容量(即“臨時”密度)。此外，當(dāng)半導(dǎo)體存儲器封裝1800接收到第一至第三芯片選擇信號CSSO、CSSl和CSS2時，半導(dǎo)體存儲器封裝1800可以通過耦合到第二半導(dǎo)體存儲器設(shè)備1840的I/O控制單元1890的至少一個穿透硅通孔TSV將第一至第三芯片選擇信號CSS0、CSS1和CSS2提供給第一半導(dǎo)體存儲器設(shè)備1820和第二半導(dǎo)體存儲器設(shè)備1840。因此，可以選擇性地激活第一半導(dǎo)體存儲器設(shè)備1820的第一存儲器區(qū)域1825、第二存儲器區(qū)域1830和第三存儲器區(qū)域1835，而且可以選擇性地激活第二半導(dǎo)體存儲器設(shè)備1840的第一存儲器區(qū)域1845、第二存儲器區(qū)域1850和第三存儲器區(qū)域1855。在第一半導(dǎo)體存儲器設(shè)備1820中，具有2Gb容量的第一存儲器區(qū)域1825、具有2Gb容量的第二存儲器區(qū)域1830和具有2Gb容量的第三存儲器區(qū)域1835可以屬于半導(dǎo)體存儲器模塊的不同存儲顆粒。在第二半導(dǎo)體存儲器設(shè)備1840中，具有2Gb容量的第一存儲器區(qū)域1845、具有2Gb容量的第二存儲器區(qū)域1850和具有2Gb容量的第三存儲器區(qū)域1855可以屬于半導(dǎo)體存儲器模塊的不同存儲顆粒。例如，第一半導(dǎo)體存儲器設(shè)備1820的第一存儲器區(qū)域1825和第二半導(dǎo)體存儲器設(shè)備1840的第一存儲器區(qū)域1845可以對應(yīng)于半導(dǎo)體存儲器模塊的第一存儲顆粒RANKl (即，4Gb)，第一半導(dǎo)體存儲器設(shè)備1820的第二存儲器區(qū)域1830和第二半導(dǎo)體存儲器設(shè)備1840的第二存儲器區(qū)域1850可以對應(yīng)于半導(dǎo)體存儲器模塊的第二存儲顆粒RANK2(即，4Gb)，而且第一半導(dǎo)體存儲器設(shè)備1820的第三存儲器區(qū)域1835和第二半導(dǎo)體存儲器設(shè)備1840的第三存儲器區(qū)域1855可以對應(yīng)于半導(dǎo)體存儲器模塊的第三存儲顆粒RANK3(即，4Gb)。也就是說，半導(dǎo)體存儲器封裝1800實質(zhì)上可以作為具有三個存儲顆粒的一個半導(dǎo)體存儲器模塊操作。在半導(dǎo)體存儲器封裝1800中，第一半導(dǎo)體存儲器設(shè)備1820和第二半導(dǎo)體存儲器設(shè)備1840可以共享命令引腳CMD和地址引腳ADDR。然而，第一半導(dǎo)體存儲器設(shè)備1820和第二半導(dǎo)體存儲器設(shè)備1840不可以共享芯片I/O引腳。也就是說，第一半導(dǎo)體存儲器設(shè)備1820可以包括第一芯片I/O弓丨腳DQ_G1，第二半導(dǎo)體存儲器設(shè)備1840可以包括第二芯片I/0引腳DQ_G2。由于第一半導(dǎo)體存儲器設(shè)備1820和第二半導(dǎo)體存儲器設(shè)備1840不共享芯片I/O引腳，因此不可以通過存儲體地址、行地址或列地址將第一半導(dǎo)體存儲器設(shè)備1820的第一至第三存儲器區(qū)域1825、1830和1835與第二半導(dǎo)體存儲器設(shè)備1840的第一至第三存儲器區(qū)域1845、1850和1855區(qū)分開。因此，不可以使用諸如封裝/焊接選擇、熔絲選擇、 芯片計數(shù)器等各種手段。而且，由于第一半導(dǎo)體存儲器設(shè)備1820和第二半導(dǎo)體存儲器設(shè)備1840不共享芯片I/O引腳，因此可以減少或消除第一半導(dǎo)體存儲器設(shè)備1820和第二半導(dǎo)體存儲器設(shè)備1840之間的無縫操作，從而不會降低信道效率。如上所述，半導(dǎo)體存儲器封裝1800實質(zhì)上可以作為具有三個存儲顆粒的一個半導(dǎo)體存儲器模塊操作，而一些傳統(tǒng)存儲器封裝可以包括兩個存儲顆粒的一個半導(dǎo)體存儲器模塊和一個存儲顆粒的另一個半導(dǎo)體存儲器模塊。因此，由于與一些傳統(tǒng)的半導(dǎo)體存儲器封裝相比半導(dǎo)體存儲器封裝1800減少了每通道的半導(dǎo)體存儲器模塊的數(shù)目，因此系統(tǒng)特性可以得到改善。雖然上面示出了穿透硅通孔雙管芯堆疊封裝包括第一半導(dǎo)體存儲器設(shè)備1820和第二半導(dǎo)體存儲器設(shè)備1840，但是穿透硅通孔雙管芯堆疊封裝中包括的半導(dǎo)體存儲器設(shè)備的數(shù)目不限于此。圖23是示出根據(jù)示例實施例的、增加集成電路存儲器設(shè)備的密度的方法的流程圖。參照圖23，圖23的方法可以在一個芯片上形成多個存儲器區(qū)域(S120)，每個存儲器區(qū)域都包括多個形成為2K比特(這里K是大于或等于0的整數(shù))的“標(biāo)準(zhǔn)”密度或容量的易失性存儲器單元、以及用于輸入/輸出易失性存儲器單元的數(shù)據(jù)的多個I/O端子。然后，圖23的方法可以將每個存儲器區(qū)域中包括的I/O端子確定為集成電路存儲器設(shè)備的多個芯片I/O端子(S140)。在這里，存儲器區(qū)域中包括的I/O端子的數(shù)目可以分別確定為21的形式(這里，L是大于或等于0的整數(shù))。然而，每個存儲器區(qū)域中包括的I/O端子的數(shù)目不限于此。在一個示例實施例中，存儲器區(qū)域可以屬于集成電路存儲器模塊的相同存儲顆粒。在這種情況下，存儲器區(qū)域中包括的I/O端子可以同時作為半導(dǎo)體存儲器設(shè)備的芯片I/O端子操作。在這里，芯片I/O端子I/O的數(shù)目可以對應(yīng)于所有存儲器區(qū)域的I/O端子的總數(shù)目。在另一個示例實施例中，存儲器區(qū)域可以屬于集成電路存儲器模塊的不同存儲顆粒。在這種情況下，存儲器區(qū)域中包括的I/O端子可以響應(yīng)于至少一個芯片選擇信號而選擇性地作為半導(dǎo)體存儲器設(shè)備的芯片I/O端子操作。在這里，芯片I/O端子的數(shù)目可以對應(yīng)于一個存儲器區(qū)域的I/O端子的數(shù)目。如上所述，由于每個存儲器區(qū)域都具有2K比特(這里K是大于或等于0的整數(shù))的密度(即，標(biāo)準(zhǔn)密度)，而且一個存儲器區(qū)域的密度不同于另一個存儲器區(qū)域的密度，因此包括形成在一個芯片上的存儲器區(qū)域的半導(dǎo)體存儲器設(shè)備可以具有2m+2n+2°+...(其中M、N和O是大于或等于O的整數(shù)，而且M、N和O彼此不同)的密度(即，“臨時”密度)。此外，半導(dǎo)體存儲器設(shè)備可以將每個存儲器區(qū)域的I/O端子作為芯片I/O端子使用。因此，圖23的方法使得半導(dǎo)體存儲器設(shè)備與傳統(tǒng)的半導(dǎo)體存儲器設(shè)備相比具有更小的尺寸并消耗更少的功率。圖24是當(dāng)存儲器區(qū)域耦合到圖23中的集成電路存儲器模塊的至少一存儲顆粒時將存儲器區(qū)域的I/o端子確定為芯片I/O端子的示例的流程圖。參照圖24，根據(jù)存儲器區(qū)域如何耦合到半導(dǎo)體存儲器模塊的至少一存儲顆粒，可以將存儲器區(qū)域的I/o端子確定為半導(dǎo)體存儲器設(shè)備的芯片I/O端子。具體地，圖23的方法可以確定半導(dǎo)體存儲器模塊具有一個存儲顆粒(即，單存儲顆粒)或具有多個存儲顆粒(即，多存儲顆粒)(S220)。然后，圖23的方法可以檢查存儲器區(qū)域是否耦合到半導(dǎo)體存儲器模塊的相同存儲顆粒(S240)。此時，如果存儲器區(qū)域耦合到半導(dǎo)體存儲器模塊的相同存儲顆粒，則圖23的方法可以允許存儲器區(qū)域的I/O端子作為半導(dǎo)體存儲器設(shè)備的芯片I/O端子同時操作(S260)。另一方面，如果存儲器區(qū)域耦合到半導(dǎo)體存儲器模塊的不同存儲顆粒，則圖23的方法可以允許存儲器區(qū)域的I/O端子響應(yīng)于至少一個芯片選擇信號而作為半 導(dǎo)體存儲器設(shè)備的芯片I/O端子選擇性地操作(S280)。同時，如果存儲器區(qū)域耦合到半導(dǎo)體存儲器模塊的相同存儲顆粒，則芯片I/O端子的數(shù)目可以對應(yīng)于所有存儲器區(qū)域的I/O端子的總數(shù)。此外，如果存儲器區(qū)域耦合到半導(dǎo)體存儲器模塊的不同存儲顆粒，則芯片I/O端子的數(shù)目可以對應(yīng)于一個存儲器區(qū)域的I/O端子的數(shù)目。圖25A至圖25F是示出包括多個半導(dǎo)體存儲器設(shè)備的集成電路存儲器模塊的示例的示圖。參照圖25A，集成電路存儲器模塊1900a可以通過無緩沖雙列直插式存儲器模塊(UDIMM)實施。半導(dǎo)體存儲器模塊1900a可以包括多個半導(dǎo)體存儲器封裝1920a，而且每個半導(dǎo)體存儲器封裝1920a可以包括至少一個半導(dǎo)體存儲器設(shè)備。如上所述，包括多個存儲器區(qū)域的半導(dǎo)體存儲器設(shè)備可以具有2m+2n+2°+...(其中M、N和O是大于或等于O的整數(shù)，而且M、N和O彼此不同)的非標(biāo)準(zhǔn)密度(即，“臨時”密度)，而且半導(dǎo)體存儲器設(shè)備的芯片I/O端子的數(shù)目可以是“臨時”數(shù)目(例如，不對應(yīng)于2的冪)。同時，在一個半導(dǎo)體存儲器封裝1920a中，一個半導(dǎo)體存儲器設(shè)備的芯片I/O端子和另一個半導(dǎo)體存儲器設(shè)備的芯片I/O端子可以同時或者選擇性地耦合到芯片I/O引腳DQ_G。如圖25A所示，半導(dǎo)體存儲器封裝1920a可以以樹形拓?fù)漶詈系矫?地址傳輸線CA。在一個實施例中，可以采用使用參考數(shù)據(jù)電壓和參考命令/地址電壓的偽差分信令。參照圖25B，集成電路存儲器模塊1900b可以通過UDIMM實施。半導(dǎo)體存儲器模塊1900b可以包括多個半導(dǎo)體存儲器封裝1920b，而且每個半導(dǎo)體存儲器封裝1920b可以包括至少一個半導(dǎo)體存儲器設(shè)備。如上所述，包括多個存儲器區(qū)域的半導(dǎo)體存儲器設(shè)備可以具有2m+2n+2°+...(其中M、N和O是大于或等于O的整數(shù)，而且M、N和O彼此不同)的非標(biāo)準(zhǔn)密度(即，“臨時”密度)，而且半導(dǎo)體存儲器設(shè)備的芯片I/O端子的數(shù)目可以是“臨時”數(shù)目。同時，在一個半導(dǎo)體存儲器封裝1920b中，一個半導(dǎo)體存儲器設(shè)備的芯片I/O端子和另一個半導(dǎo)體存儲器設(shè)備的芯片I/O端子可以同時或者選擇性地耦合到芯片I/O引腳DQ_G。如圖25B所示,半導(dǎo)體存儲器封裝1920b可以以飛菊花鏈拓?fù)?fly-by daisy-chain topology)耦合到命令/地址傳輸線CA。在一個實施例中，半導(dǎo)體存儲器封裝1920b可以執(zhí)行讀/寫調(diào)整(leveling)操作。參照圖25C，集成電路存儲器模塊1900c可以通過帶寄存器的雙列直插式存儲器模塊(RDIMM)實施。半導(dǎo)體存儲器模塊1900c可以包括多個半導(dǎo)體存儲器封裝1920c，而且每個半導(dǎo)體存儲器封裝1920c可以包括至少一個半導(dǎo)體存儲器設(shè)備。如上所述，包括多個存儲器區(qū)域的半導(dǎo)體存儲器設(shè)備可以具有2m+2n+2°+...(其中Μ、N和O是大于或等于O的整數(shù)，而且Μ、N和O彼此不同)的非標(biāo)準(zhǔn)密度(即，“臨時”密度)，而且半導(dǎo)體存儲器設(shè)備的芯片I/O端子的數(shù)目可以是“臨時”數(shù)目。同時，在一個半導(dǎo)體存儲器封裝1920c中，一個半導(dǎo)體存儲器設(shè)備的芯片I/O端子和另一個半導(dǎo)體存儲器設(shè)備的芯片I/O端子可以同時或者選擇性地耦合到芯片I/O引腳DQ_G。如圖25C所示，集成電路存儲器模塊1900c可以包括命令/地址寄存器1931c，該命令/地址寄存器1931c通過命令/地址傳輸線CA將命令/地址信號提供給半導(dǎo)體存儲器封裝1920c。此外，模塊電阻單元1932c和1933c耦合到命令/地址傳輸線CA的兩端。命令/地址寄存器1931c可以以菊花鏈拓?fù)漶詈系桨雽?dǎo)體存 儲器封裝1920c。參照圖25D，集成電路存儲器模塊1900d可以通過RDIMM實施。半導(dǎo)體存儲器模塊1900d可以包括多個半導(dǎo)體存儲器封裝1920d，而且每個半導(dǎo)體存儲器封裝1920d可以包括至少一個半導(dǎo)體存儲器設(shè)備。如上所述，包括多個存儲器區(qū)域的半導(dǎo)體存儲器設(shè)備可以具有2m+2n+2°+...(其中M、N和O是大于或等于O的整數(shù)，而且M、N和O彼此不同)的非標(biāo)準(zhǔn)密度(即，“臨時”密度)，而且半導(dǎo)體存儲器設(shè)備的芯片I/O端子的數(shù)目可以是“臨時”數(shù)目。同時，在一個半導(dǎo)體存儲器封裝1920d中，一個半導(dǎo)體存儲器設(shè)備的芯片I/O端子和另一個半導(dǎo)體存儲器設(shè)備的芯片I/O端子可以同時或者選擇性地耦合到芯片I/O引腳DQ_G。如圖25D所示，集成電路存儲器模塊1900d可以包括命令/地址寄存器1931d，該命令/地址寄存器1931d通過命令/地址傳輸線CA將命令/地址信號提供給半導(dǎo)體存儲器封裝1920d。此外，模塊電阻單元1932d耦合到命令/地址傳輸線CA的一端。命令/地址寄存器1931d可以以飛菊花鏈拓?fù)漶詈系桨雽?dǎo)體存儲器封裝1920d。在一個實施例中，半導(dǎo)體存儲器封裝1920D可以執(zhí)行讀/寫調(diào)整(leveling)操作。參照圖25E，集成電路存儲器模塊1900e可以通過全緩沖雙列直插式存儲器模塊 (FBDIMM)實施。半導(dǎo)體存儲器模塊1900e可以包括多個半導(dǎo)體存儲器封裝1920e，而且每個半導(dǎo)體存儲器封裝1920e可以包括至少一個半導(dǎo)體存儲器設(shè)備。如上所述，包括多個存儲器區(qū)域的半導(dǎo)體存儲器設(shè)備可以具有2m+2n+2°+...(其中Μ、N和O是大于或等于O的整數(shù)，而且Μ、Ν和O彼此不同)的非標(biāo)準(zhǔn)密度(即，“臨時”密度)，而且半導(dǎo)體存儲器設(shè)備的芯片I/O端子的數(shù)目可以是“臨時”數(shù)目。同時，在一個半導(dǎo)體存儲器封裝1920e中，一個半導(dǎo)體存儲器設(shè)備的芯片I/O端子和另一個半導(dǎo)體存儲器設(shè)備的芯片I/O端子可以同時或者選擇性地耦合到芯片I/O引腳DQ_G。如圖25E所示，集成電路存儲器模塊1900e可以包括中樞(hub)1931e,該中樞1931e通過將從存儲器控制器(未示出)接收到的高速分組(high-speedpacket)轉(zhuǎn)換成命令/地址信號和數(shù)據(jù)來向半導(dǎo)體存儲器封裝1920e提供命令/地址信號和數(shù)據(jù)。在一個實施例中，中樞1931e可以是高級存儲器緩沖器(AMB)。參照圖25F，集成電路存儲器模塊1900f可以通過低負(fù)載雙列直插式存儲器模塊(LRDIMM)實施。半導(dǎo)體存儲器模塊1900f可以包括多個半導(dǎo)體存儲器封裝1920f，而且每個半導(dǎo)體存儲器封裝1920f可以包括至少一個半導(dǎo)體存儲器設(shè)備。如上所述，包括多個存儲器區(qū)域的半導(dǎo)體存儲器設(shè)備可以具有2m+2n+2°+...(其中Μ、N和O是大于或等于O的整數(shù)，而且Μ、N和O彼此不同)的非標(biāo)準(zhǔn)密度(即，“臨時”密度)，而且半導(dǎo)體存儲器設(shè)備的芯片I/O端子的數(shù)目可以是“臨時”數(shù)目。同時，在一個半導(dǎo)體存儲器封裝1920f中，一個半導(dǎo)體存儲器設(shè)備的芯片I/O端子和另一個半導(dǎo)體存儲器設(shè)備的芯片I/O端子可以同時或者選擇性地耦合到芯片I/O引腳DQ_G。如圖25F所示，集成電路存儲器模塊1900f可以包括緩沖器1931f，該緩沖器1931f通過對通過多個傳輸線從存儲器控制器(未示出)輸入的命令/地址信號和數(shù)據(jù)進(jìn)行緩沖來向半導(dǎo)體存儲器封裝1920f提供命令/地址信號和數(shù)據(jù)。在這里，緩沖器1931f和半導(dǎo)體存儲器封裝1920f之間的數(shù)據(jù)傳輸線可以以點(diǎn)到點(diǎn)拓?fù)涞姆绞今詈?。緩沖器1931f和半導(dǎo)體存儲器封裝1920f之間的命令/地址傳輸線可以以多點(diǎn)拓?fù)洹⒕栈ㄦ溚負(fù)?、或飛菊花鏈拓?fù)涞姆绞今詈?。由于緩沖器1931f既緩沖命令/地址信號又緩沖數(shù)據(jù)，因此存儲器控制器可以通過僅驅(qū)動緩沖器1931f的負(fù)載來與集成電路存儲器模塊1900f連接。圖26是示出根據(jù)示例實施例的存儲器系統(tǒng)的框圖。 參照圖26，存儲器系統(tǒng)2000可以包括存儲器控制器2020和至少一個半導(dǎo)體存儲器模塊2040。根據(jù)一些示例實施例，半導(dǎo)體存儲器模塊2040可以對應(yīng)于圖25A至圖25F的半導(dǎo)體存儲器模塊1900a、1900b、1900c、1900d、1900e和1900f中的一個或多個。存儲器控制器2020可以通過總線耦合到半導(dǎo)體存儲器模塊2040，并且可以通過生成模塊控制信號CTL_MD來控制半導(dǎo)體存儲器模塊2040。如上所述，半導(dǎo)體存儲器模塊2040可以包括多個半導(dǎo)體存儲器封裝，而且每個半導(dǎo)體存儲器封裝包括至少一個半導(dǎo)體存儲器設(shè)備。此外，半導(dǎo)體存儲器設(shè)備包括多個存儲器區(qū)域和至少一個外圍區(qū)域。在這里，每個存儲器區(qū)域可以包括多個易失性存儲器單元和多個I/O端子，其中多個易失性存儲器單元形成為2K比特(這里K是大于或等于O的整數(shù))的密度(即，標(biāo)準(zhǔn)密度)，而且多個I/O端子用于輸入/輸出易失性存儲器單元的數(shù)據(jù)。一個存儲器區(qū)域的密度不同于另一個存儲器區(qū)域的密度?；趶耐獠枯斎氲拿詈偷刂罚鈬鷧^(qū)域控制用于將數(shù)據(jù)WD寫入存儲器區(qū)域的寫操作和用于從存儲器區(qū)域讀取數(shù)據(jù)RD的讀操作。因此，包括多個存儲器區(qū)域的半導(dǎo)體存儲器設(shè)備可以具有“臨時”密度，和/或半導(dǎo)體存儲器設(shè)備的芯片I/O端子的數(shù)目可以是“臨時”數(shù)目。圖27是示出包括圖26的存儲器系統(tǒng)的移動系統(tǒng)的框圖。參照圖27，移動系統(tǒng)2100可以包括處理器2110、調(diào)制解調(diào)器2120、非易失性存儲器系統(tǒng)2130、易失性存儲器系統(tǒng)2140、I/O設(shè)備2150和電源2160。在這里，易失性存儲器系統(tǒng)2140可以對應(yīng)于圖26的存儲器系統(tǒng)2000。移動系統(tǒng)2100可以是電子設(shè)備，諸如數(shù)碼相機(jī)、蜂窩電話、智能電話、個人數(shù)字助理(PDA)、便攜式多媒體播放器(ΡΜΡ)、MP3播放器、移動游戲機(jī)、導(dǎo)航系統(tǒng)等等。處理器2110可以執(zhí)行各種計算功能。例如，處理器2110可以執(zhí)行諸如互聯(lián)網(wǎng)瀏覽器應(yīng)用、三維地圖應(yīng)用等的應(yīng)用。處理器2110經(jīng)由地址總線、控制總線、數(shù)據(jù)總線等耦合到其他部件。根據(jù)一些示例實施例，處理器2110可以是微處理器、中央處理單元(CPU)等。調(diào)制解調(diào)器2120可以從外部接收外部數(shù)據(jù)，并且可以將內(nèi)部數(shù)據(jù)發(fā)送到外部。例如，調(diào)制解調(diào)器2120可以是支持全球移動通信系統(tǒng)(GSM)、通用分組無線業(yè)務(wù)(GPRS)、寬帶碼分多址(WCDMA)等的調(diào)制解調(diào)器處理器。根據(jù)一些示例實施例，處理器2110和調(diào)制解調(diào)器2120可以在一個芯片上實施。非易失性存儲器系統(tǒng)2130可以存儲移動系統(tǒng)2100的操作的數(shù)據(jù)。根據(jù)一些示例實施例，非易失性存儲器系統(tǒng)2130可以存儲用于移動系統(tǒng)2100的引導(dǎo)操作的引導(dǎo)代碼。例如，非易失性存儲器系統(tǒng)2130可以對應(yīng)于可擦除可編程只讀存儲器(EPROM)設(shè)備、電可擦除可編程只讀存儲器(EEPROM)設(shè)備、快閃存儲器設(shè)備、相變隨機(jī)存取存儲器(PRAM)設(shè)備、電阻隨機(jī)存取存儲器(RRAM)設(shè)備、納米浮柵存儲器(NFGM)設(shè)備、聚合物隨機(jī)存取存儲器(PoRAM)設(shè)備、磁性隨機(jī)存取存儲器(MRAM)設(shè)備、鐵電隨機(jī)存取存儲器(FRAM)設(shè)備等。易失性存儲器系統(tǒng)2140可以存儲通過調(diào)制解調(diào)器2120傳輸(即，接收或發(fā)送)的數(shù)據(jù)和/或通過處理器2110處理的數(shù)據(jù)。例如，易失性存儲器系統(tǒng)可以對應(yīng)于動態(tài)隨機(jī)存取存儲器(DRAM)設(shè)備、靜態(tài)隨機(jī)存取存儲器(SRAM)設(shè)備、移動動態(tài)隨機(jī)存取存儲器(移動DRAM)設(shè)備等。如上所述，易失性存儲器系統(tǒng)2140可以包括存儲器控制器和至少一個半導(dǎo)體存儲器模塊，半導(dǎo)體存儲器模塊可以包括多個半導(dǎo)體存儲器封裝，而且每個半導(dǎo)體存儲器封裝可以包括至少一個半導(dǎo)體存儲器設(shè)備。在這里，半導(dǎo)體存儲器設(shè)備包括多個存儲器區(qū)域和至少一個外圍區(qū)域。每個存儲器區(qū)域包括多個易失性存儲器單元和多個I/O端子，其中多個易失性存儲器單元形成為2K比特(這里K是大于或等于O的整數(shù))的密度(B卩，標(biāo) 準(zhǔn)密度)，而且多個I/O端子用于輸入/輸出易失性存儲器單元的數(shù)據(jù)。一個存儲器區(qū)域的密度不同于另一個存儲器區(qū)域的密度?；趶耐獠枯斎氲拿詈偷刂?，外圍區(qū)域控制用于將數(shù)據(jù)寫入存儲器區(qū)域的寫操作和用于從存儲器區(qū)域讀取數(shù)據(jù)的讀操作。因此，包括多個存儲器區(qū)域的半導(dǎo)體存儲器設(shè)備可以具有“臨時”密度，和/或半導(dǎo)體存儲器設(shè)備的芯片I/O端子的數(shù)目可以是“臨時”數(shù)目。然而，將省略重復(fù)描述。I/O設(shè)備2150可以包括諸如鍵盤(keyboard)、小型鍵盤(keypad)、鼠標(biāo)、觸摸屏等的輸入設(shè)備，以及諸如打印機(jī)、顯示器、揚(yáng)聲器等的輸出設(shè)備。電源2160可以為移動系統(tǒng)2100的操作提供功率。移動系統(tǒng)2100可以通過各種封裝來實施，諸如堆疊封裝(Package on Package, PoP)、球柵陣列(Ball grid arrays, BGA)、芯片尺寸封裝(Chipscale packages, CSP)、塑料有引線芯片承載封裝(Plastic Leaded Chip Carrier, PLCC)、塑料雙列直插式封裝(PDIP)、管芯華夫包、管芯晶圓形式(Die in Wafer Form)、板上芯片(COB)、陶瓷雙列直插式封裝(CERDIP)、塑料公制方形扁平封裝(Plastic Metric QuadFlat Pack, MQFP)、簿片方形扁平封裝(Thin Quad Flat-Pack，TQFP)、小外形封裝集成電路(Small Outline Integrated Circuit, S0IC)、縮小型小外形封裝(Shrink Small OutlinePackage, SS0P)、薄型小外形封裝(Thin Small Outline Package, TS0P)、簿片方形扁平封裝、系統(tǒng)級封裝(System In Package, SIP)、多芯片封裝(Multi Chip Package, MCP)、晶圓級制造封裝(Wafer-level Fabricated Package, WFP)、晶圓級堆疊封裝(Wafer-LevelProcessed Stack Package, WSP)0圖28是示出包括圖26的存儲器系統(tǒng)的計算系統(tǒng)的框圖。參照圖28，計算系統(tǒng)2200包括處理器2210、1/0中樞(IOH)2220、1/0控制器中樞(ICH) 2230、至少一個半導(dǎo)體存儲器模塊2240和圖形卡2250。根據(jù)一些示例實施例，計算系統(tǒng)2200可以對應(yīng)于個人計算機(jī)(PC)、服務(wù)器計算機(jī)、工作站、膝上型計算機(jī)等。處理器2210執(zhí)行各種計算功能。例如，處理器2210可以是微處理器、中央處理單元(CPU)等。根據(jù)一些示例實施例，處理器2210可以包括單核心或者諸如雙核心處理器、四核心處理器，或六核心處理器等的多核心。雖然圖28示出了計算系統(tǒng)2200包括一個處理器2210，但是計算系統(tǒng)2200可以包括多個處理器。根據(jù)一些示例實施例，處理器2210還可以包括內(nèi)部高速緩沖存儲器或外部高速緩沖存儲器。處理器2210包括存儲器控制器2211，用于通過生成模塊控制信號來控制半導(dǎo)體存儲器模塊2240。處理器2210中包括的存儲器控制器2211可以稱為集成存儲器控制器(IMC)。存儲器控制器2211和半導(dǎo)體存儲器模塊2240之間的存儲器接口可以利用包括多個信號線的一個信道(S卩，單信道)來實施，或者可以利用多條信道(即，多信道)來實施。根據(jù)一些示例實施例，存儲器控制器2211可以位于I/O中樞2220的內(nèi)部。在這種情況下，包括存儲器控制器2211的I/O中樞2220可以稱為存儲器控制器中樞(MCH)。半導(dǎo)體存儲器模塊2240可以包括多個半導(dǎo)體存儲器封裝，每個半導(dǎo)體存儲器封裝都可以包括至少一個半導(dǎo)體存儲器設(shè)備。在這里，半導(dǎo)體存儲器設(shè)備包括多個存儲器區(qū)域和至少一個外圍區(qū)域。每個存儲器區(qū)域可以包括多個易失性存儲器單元和多個I/o端子，其中多個易失性存儲器單元形成為2K比特(這里K是大于或等于O的整數(shù))的密度(即，標(biāo)準(zhǔn)密度)，而且多個I/O端子用于輸入/輸出易失性存儲器單元的數(shù)據(jù)。一個存儲器區(qū)域的密度不同于另一個存儲器區(qū)域的密度?；趶耐獠枯斎氲拿詈偷刂罚鈬鷧^(qū)域控制用于將數(shù)據(jù)寫入存儲器區(qū)域的寫操作和用于從存儲器區(qū)域讀取數(shù)據(jù)的讀操作。因此，包括多 個存儲器區(qū)域的半導(dǎo)體存儲器設(shè)備可以具有“臨時”密度，而且半導(dǎo)體存儲器設(shè)備的芯片I/
O端子的數(shù)目可以是“臨時”數(shù)目。I/O中樞2220可以在處理器2210和諸如圖形卡2250的設(shè)備之間管理數(shù)據(jù)傳輸操作。I/o中樞2220可以基于各種接口耦合到處理器2210。例如，處理器2210和I/O中樞2220之間的接口可以是前端總線(FSB)、系統(tǒng)總線、超傳輸、閃電數(shù)據(jù)傳輸(LDT)、快速通道互連(QPI)、或通用系統(tǒng)接口(CSI)。此外，I/O中樞2220可以提供與設(shè)備的各種接口。例如，I/O中樞2220可以提供加速圖形端口(AGP)接口、快速外圍組件接口 (peripheral component interface-express, PCIe)、通信流架構(gòu)(communicationsstreaming architecture, CSA)接口等。雖然圖28示出了計算系統(tǒng)2200包括一個I/O中樞2220，但是計算系統(tǒng)2200可以包括多個I/O中樞。圖形卡2250可以經(jīng)由AGP或PCIe耦合到I/O中樞2220，以控制顯示設(shè)備來顯示圖像。圖形卡2250可以包括用于處理圖像數(shù)據(jù)的內(nèi)部處理器。根據(jù)一些示例實施例，I/
O中樞2220可以包括內(nèi)部圖形設(shè)備來不是圖形卡2250。I/O中樞2220中包括的圖形設(shè)備可以稱為集成圖形卡。此外，包括內(nèi)部存儲器控制器和內(nèi)部圖形設(shè)備的I/o中樞2220可以稱為圖形和存儲器控制器中樞(GMCH)。I/O控制器中樞2230可以執(zhí)行數(shù)據(jù)緩沖和接口仲裁(interface arbitration)操作，以便有效地操作各種系統(tǒng)接口。1/0控制器中樞2230可以經(jīng)由諸如直接媒體接口(DMI)、中樞接口、企業(yè)南橋接口(enterprise Southbridgeinterface, ESI)、PCIe等的內(nèi)部總線耦合到1/0中樞2220。1/0控制器中樞2230可以與外圍設(shè)備連接。例如，1/0控制器中樞2230可以提供通用串行總線(USB)端口、串行高級技術(shù)附件(serial advanced technology attachment, SATA)端口、通用輸入 / 輸出(GPI0)、低引腳數(shù)(low pin count, LPC)總線、串行外設(shè)接口(SPI)、PCI、PCIe等。本發(fā)明構(gòu)思可以應(yīng)用于具有多個易失性存儲器單元的基礎(chǔ)電路存儲器設(shè)備、以及包括半導(dǎo)體存儲器設(shè)備的系統(tǒng)。例如，本發(fā)明構(gòu)思可以應(yīng)用于電子設(shè)備，諸如蜂窩電話、智能電話、個人數(shù)字助理(PDA)、便攜式多媒體播放器(PMP)、數(shù)碼相機(jī)、照相攝像機(jī)、計算機(jī)、膝上型計算機(jī)、工作站、數(shù)字電視、MP3播放器、便攜式游戲機(jī)、導(dǎo)航系統(tǒng)和/或其他設(shè)備。
以上示出了示例實施例并且不應(yīng)解釋為對其進(jìn)行限制。雖然已經(jīng)描述了一些示例實施例，但是本領(lǐng)域普通技術(shù)人員將容易理解的是，在實質(zhì)上不偏離本發(fā)明構(gòu)思的新穎教導(dǎo)和優(yōu)點(diǎn)的情況下有可能對示例實施例進(jìn)行諸多修改。因此，所有這些修改期望包括在如權(quán)利要求所定義的本發(fā)明構(gòu)思的范圍內(nèi)。因此，將理解的是，以上示出了各種示例實施例并 且不應(yīng)解釋為對所公開的具體示例實施例進(jìn)行限制，而且對公開的示例實施例的修改以及其他示例實施例都期望包括在所附權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體存儲器設(shè)備，其包括 形成在一個芯片上的多個存儲器區(qū)域，每個存儲器區(qū)域具有形成為2K比特密度的多個易失性存儲器單元以及用于輸入和輸出易失性存儲器單元的數(shù)據(jù)的多個輸入/輸出(I/O)端子，其中，K是大于或等于O的整數(shù)，而且存儲器區(qū)域的整體密度對應(yīng)于臨時密度；以及 至少一個外圍區(qū)域，其被配置以基于外部輸入的命令和地址來控制用于將數(shù)據(jù)寫入存儲器區(qū)域的寫操作和用于從存儲器區(qū)域讀取數(shù)據(jù)的讀操作。
2.如權(quán)利要求I所述的設(shè)備，其中，所述存儲器區(qū)域包括 第一存儲器區(qū)域，其具有形成為2M比特的密度的多個第一易失性存儲器單元以及用于輸入和輸出第一易失性存儲器單元的數(shù)據(jù)的多個第一 I/O端子，其中，M是大于或等于O的整數(shù)；以及 第二存儲器區(qū)域，其具有形成為2N比特的密度的多個第二易失性存儲器單元以及用于輸入和輸出第二易失性存儲器單元的數(shù)據(jù)的多個第二 I/O端子，其中，N是大于或等于O的整數(shù)并且N不等于M。
3.如權(quán)利要求2所述的設(shè)備，其中，第一I/O端子的數(shù)目和/或第二 I/O端子的數(shù)目能夠分別表示為21，其中，L分別是大于或等于O的整數(shù)。
4.如權(quán)利要求3所述的設(shè)備，其中，第一I/O端子的數(shù)目與第二 I/O端子的數(shù)目相同。
5.如權(quán)利要求3所述的設(shè)備，其中，第一I/O端子的數(shù)目與第二 I/O端子的數(shù)目不同。
6.如權(quán)利要求2所述的設(shè)備，其中，第一存儲器區(qū)域和第二存儲器區(qū)域?qū)儆诎雽?dǎo)體存儲器模塊的相同存儲顆粒。
7.如權(quán)利要求6所述的設(shè)備，其中，第一I/O端子和第二 I/O端子作為芯片I/O端子同時操作，而且其中，芯片I/o端子的數(shù)目對應(yīng)于第一 I/O端子的數(shù)目和第二 I/O端子的數(shù)目的總和。
8.如權(quán)利要求2所述的設(shè)備，其中，第一存儲器區(qū)域和第二存儲器區(qū)域?qū)儆诎雽?dǎo)體存儲器模塊的不同存儲顆粒。
9.如權(quán)利要求8所述的設(shè)備，其中，第一I/O端子和第二 I/O端子響應(yīng)于至少一個芯片選擇信號而作為芯片I/o端子選擇性地操作，而且其中，芯片I/O端子的數(shù)目對應(yīng)于第一I/o端子的數(shù)目或第二 I/O端子的數(shù)目。
10.如權(quán)利要求I所述的設(shè)備，其中，半導(dǎo)體存儲器設(shè)備包括在半導(dǎo)體存儲器封裝中，而且其中，半導(dǎo)體存儲器封裝通過單片封裝、雙管芯封裝、或穿透硅通孔雙管芯堆疊封裝來實施。
11.一種集成電路存儲器設(shè)備，其包括 位于相同存儲器芯片上的多個存儲器區(qū)域，每個存儲器區(qū)域具有以比特為單位定義的各自存儲器容量，其中，位于相同存儲器芯片上的存儲器區(qū)域的各自存儲器容量的總和不能表不為2的幕；以及 至少一個外圍區(qū)域，其被配置以響應(yīng)于從外部存儲器控制器接收到的地址信號和命令信號來控制多個存儲器區(qū)域的讀操作或?qū)懖僮鳌?br> 12.如權(quán)利要求11所述的設(shè)備，其中，多個存儲器區(qū)域包括 第一存儲器區(qū)域，其包括具有2 比特的第一存儲器容量的多個第一存儲器單元以及耦合到存儲器單元的多個第一輸入/輸出端子，其中，M是大于或等于0的整數(shù)；以及第二存儲器區(qū)域，其包括具有2N比特的第二存儲器容量的多個第二存儲器單元以及耦合到存儲器單元的多個第二輸入/輸出端子，其中，N是大于或等于O的整數(shù)并且N不等于M, 其中，第一存儲器容量和第二存儲器容量的總和不是2的冪。
13.如權(quán)利要求12所述的設(shè)備，還包括 I/O連接塊，其被配置以將第一輸入/輸出端子和/或第二輸入/輸出端子連接到相同存儲器芯片的芯片輸入/輸出端子。
14.如權(quán)利要求13所述的設(shè)備，其中，芯片輸入/輸出端子的數(shù)量不是2的冪。
15.如權(quán)利要求13所述的設(shè)備,其中，芯片輸入/輸出端子的數(shù)量對應(yīng)于第一輸入/輸出端子的數(shù)量和第二輸入/輸出端子的數(shù)量的總和，而且其中，I/O連接塊被配置以將第一輸入/輸出端子和第二輸入/輸出端子同時連接到芯片輸入/輸出端子。
16.如權(quán)利要求13所述的設(shè)備,其中，芯片輸入/輸出端子的數(shù)量對應(yīng)于第一輸入/輸出端子的數(shù)量或第二輸入/輸出端子的數(shù)量，而且其中，I/O連接塊被配置以響應(yīng)于至少一個芯片選擇信號而將第一輸入/輸出端子或第二輸入/輸出端子選擇性地連接到芯片輸入/輸出端子。
17.如權(quán)利要求16所述的設(shè)備，其中，集成電路存儲器設(shè)備包括多芯片存儲器封裝中的第一存儲器芯片，而且其中，存儲器封裝包括單片封裝、多管芯封裝、和/或穿透硅通孔多管芯堆疊封裝。
18.如權(quán)利要求17所述的設(shè)備，其中，多芯片存儲器封裝還包括具有第一存儲器區(qū)域和第二存儲器區(qū)域的第二存儲器芯片，而且其中，I/O連接塊被配置以響應(yīng)于芯片選擇信號而將第一存儲器芯片和第二存儲器芯片的第二輸入/輸出端子同時連接到芯片輸入/輸出端子。
19.如權(quán)利要求18所述的設(shè)備，其中，芯片輸入/輸出端子包括第一芯片端子和不同于第一芯片端子的第二芯片端子，而且其中，I/O連接塊被配置以響應(yīng)于芯片選擇信號而將第一存儲器芯片和第二存儲器芯片的第二輸入/輸出端子同時分別連接到第一芯片端子和A-Ap ~ -H-* LL 上山—7*弟一心片犧子。
20.一種集成電路存儲器設(shè)備，其包括 位于相同存儲器芯片上的多個存儲器區(qū)域，多個存儲器區(qū)域包括第一存儲器區(qū)域和第二存儲器區(qū)域，第一存儲器區(qū)域包括具有2M比特的第一存儲器容量的多個第一易失性存儲器單元以及耦合到存儲器單元的多個第一輸入/輸出端子，其中，M是大于或等于0的整數(shù)，第二存儲器區(qū)域包括具有2N比特的第二存儲器容量的多個第二存儲器單元以及耦合到存儲器單元的多個第二輸入/輸出端子，其中，N是大于或等于0的整數(shù)并且N不等于M，其中第一存儲器容量和第二存儲器容量的總和不能表示為2的冪； I/O連接塊，其被配置以將第一輸入/輸出端子和/或第二輸入/輸出端子連接到相同存儲器芯片的芯片輸入/輸出端子，其中，I/O連接塊被配置以將第一輸入/輸出端子和第二輸入/輸出端子同時連接到芯片輸入/輸出端子或者被配置以響應(yīng)于至少一個芯片選擇信號而將第一輸入/輸出端子或第二輸入/輸出端子選擇性地連接到芯片輸入/輸出端子；以及 至少一個外圍區(qū)域，其被配置以響應(yīng)于從外部存儲器控制器接收到的地址信號和命令信號 來控制多個存儲器區(qū)域的讀操作或?qū)懖僮鳌?br> 全文摘要
一種半導(dǎo)體存儲器設(shè)備包括形成在一個芯片上的多個存儲器區(qū)域，每個存儲器區(qū)域具有形成為2k比特的密度或容量的多個易失性存儲器單元和用于輸入和輸出易失性存儲器單元的數(shù)據(jù)的多個輸入/輸出(I/O)端子，其中，K是大于或等于0的整數(shù)；以及至少一個外圍區(qū)域，其基于從外部輸入的命令和地址來控制用于將數(shù)據(jù)寫入存儲器區(qū)域的寫操作和用于從存儲器區(qū)域讀取數(shù)據(jù)的讀操作。因此，存儲器區(qū)域的總體或整體密度對應(yīng)于非標(biāo)準(zhǔn)(或“臨時”)密度，從而半導(dǎo)體存儲器設(shè)備可以具有臨時密度。
文檔編號G11C11/4063GK102800352SQ20121016776
公開日2012年11月28日 申請日期2012年5月28日 優(yōu)先權(quán)日2011年5月27日
發(fā)明者辛忠善, 崔周善 申請人:三星電子株式會社