專利名稱：一種抗單粒子翻轉(zhuǎn)的靜態(tài)隨機(jī)存儲單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種抗單粒子翻轉(zhuǎn)效應(yīng)的靜態(tài)隨機(jī)存儲單
J Li ο
背景技術(shù)：
靜態(tài)隨機(jī)存儲單元(SRAM單元)是最常用的半導(dǎo)體存儲器，它具有速度快，功耗低等優(yōu)點(diǎn)。目前業(yè)界最常見SRAM單元結(jié)構(gòu)為六管SRAM，如圖I所示，它由6個晶體管組成。其中PMOS晶體管Pll和NMOS晶體管Nll構(gòu)成第一反相器INVl，PMOS晶體管P22和NMOS晶體管N22構(gòu)成第二反相器INV2。兩個反相器交叉互鎖，即第一反相器INVl的輸出端SI
與第二反相器INV2的輸入端$ (即PMOS晶體管P22和NMOS晶體管N22的柵極)相連，
INV2的輸出端S2與INVl的輸入端Q (即PMOS晶體管Pll和NMOS晶體管Nll的柵極)相連。第一反相器INVl的輸出端SI通過第二傳輸門晶體管N24與位線DIj相連,第二反相器INV2的輸出端S2通過第一傳輸門晶體管N13與位線BL相連，而兩個傳輸門晶體管均為NMOS管，其柵極均由字線WL控制，當(dāng)字線WL為高電位“ I ”時，傳輸門晶體管導(dǎo)通，SRAM單兀進(jìn)入讀與狀態(tài)。然而，當(dāng)SRAM單元工作于輻射環(huán)境中時，高能粒子轟擊單元的敏感區(qū)域會引發(fā)單粒子效應(yīng)，其中單粒子翻轉(zhuǎn)效應(yīng)是SRAM在航空領(lǐng)域應(yīng)用時失效的主要原因。具體來說，如圖I所示，當(dāng)高能粒子轟擊與第一反相器INVl的輸出端SI或第二反相器INV2的輸出端S2連接的MOS器件的反偏PN結(jié)上時，輸出端SI或S2上會產(chǎn)生并積累大量的空穴和電子對，在電場作用下，這些空穴和電子會產(chǎn)生較大的瞬態(tài)電流，可能會導(dǎo)致存儲單元的狀態(tài)翻轉(zhuǎn)，通常稱為“單粒子翻轉(zhuǎn)”。為了提高SRAM抗單粒子翻轉(zhuǎn)性能，通常需要對SRAM單元進(jìn)行加固，常用的方法是在SRAM單元的兩個反相器之間增加反饋元件，以延長存儲狀態(tài)翻轉(zhuǎn)的延遲時間，從而使得高能粒子轟擊產(chǎn)生的積累電荷得到有效釋放。電阻加固是一種常見的提高SRAM抗單粒子翻轉(zhuǎn)性能的方法，如圖2所示，假設(shè)在某一靜態(tài)存儲狀態(tài)下，假設(shè)此時SRAM單元處于保持狀態(tài)“0”，則第一反相器的輸入端Q以及第二反相器的輸出端S2為低電位，第一反相器的輸出
端5以及第二反相器的輸入端SI為高電位，此時NMOS晶體管Nll和PMOS晶體管P22管截
止，NMOS晶體管N22和PMOS晶體管Pll導(dǎo)通。因為截止的晶體管的漏區(qū)是敏感節(jié)點(diǎn)，當(dāng)高能粒子轟擊截止的NMOS晶體管Nll的漏區(qū)(SI點(diǎn))時，NMOS晶體管Nll漏極電位會降低。但是由于反饋電阻Rl和R2的存在，使得從第一反相器輸出端SI至第二反相器INV2輸入
^mQ的反饋時間延長，以致在第二反相器輸入端^的電壓改變之前，NMOS晶體管Nll的漏
極所積累的電荷已經(jīng)充分放電，通過PMOS晶體管Pll重新恢復(fù)到高電位，從而達(dá)到抑制翻轉(zhuǎn)的目的。
雖然在SRAM單元中引入電阻可以有效地實現(xiàn)抑制單粒子翻轉(zhuǎn)的目的，但是電阻加固的方法仍然存在很多缺點(diǎn)。首先，為了能夠有效地抑制單粒子翻轉(zhuǎn)，SRAM單元中引入的反饋電阻需要達(dá)到兆歐姆量級，為此要求在工藝過程中增加一層掩膜用于制造多晶電阻，增加了工藝復(fù)雜度；其次，多晶電阻需要占用很大的面積，造成集成度難以提高；最后，多晶電阻的阻值隨溫度變化很大，加固能力在惡劣環(huán)境下難以保障，使得SRAM單元穩(wěn)定性難以保證。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種抗單粒子翻轉(zhuǎn)的靜態(tài)隨機(jī)存儲單元，不僅能夠有效提高SRAM單元抗單粒子翻轉(zhuǎn)的能力，更能夠改善現(xiàn)有技術(shù)中采用加固電阻工藝復(fù)雜，集成度低及穩(wěn)定性差的缺陷。為達(dá)成所述目的，本發(fā)明提供一種靜態(tài)隨機(jī)存儲單元，包括第一反相器與第二反相器，第一 NMOS傳輸門晶體管，其源極/漏極耦接所述第一反相器的輸入端，漏極/源極耦接第一位線，柵極耦接字線；第二 NMOS傳輸門晶體管，其源極/漏極耦接所述第二反相器的·輸入端，漏極/源極耦接第二位線，柵極耦接所述字線；以及第一本征MOS管，其源極/漏極耦接于所述第一反相器的輸入端，漏極/源極耦接于所述第二反相器的輸出端，柵極耦接于所述第一反相器的輸入端。根據(jù)本發(fā)明的靜態(tài)隨機(jī)存儲單元，所述第一反相器包括第一 PMOS晶體管與第一NOMS晶體管，所述第一 PMOS晶體管的源極接電源，所述第一 NMOS晶體管的源極接地，所述第一 PMOS晶體管的漏極與所述第一 NMOS晶體管的漏極耦接作為所述第一反相器的輸出端，所述第一 PMOS晶體管的柵極與所述第一 NMOS晶體管的柵極耦接所述第一 NMOS傳輸門晶體管的源極。根據(jù)本發(fā)明的靜態(tài)隨機(jī)存儲單元，所述第二反相器包括第二 PMOS晶體管與第二NMOS晶體管，所述第二 PMOS晶體管的源極接電源，所述第二 NMOS晶體管的源極接地，所述第二 PMOS晶體管的漏極與所述第二 NMOS晶體管的漏極耦接作為所述第二反相器的輸出端，所述第二 PMOS晶體管的柵極與所述第二 NMOS晶體管的柵極耦接所述第二 NMOS傳輸門晶體管的源極。根據(jù)本發(fā)明的靜態(tài)隨機(jī)存儲單元，還包括第二本征MOS管，其源極/漏極耦接于所述第一反相器的輸入端，漏極/源極耦接于所述第二反相器的輸出端，柵極耦接于所述字線。根據(jù)本發(fā)明的靜態(tài)隨機(jī)存儲單元，當(dāng)所述字線為高電位時，所述字線的電壓值高于所述第一反相器輸入端的電壓值。本發(fā)明的優(yōu)點(diǎn)在于可以有效延長SRAM單元發(fā)生存儲狀態(tài)翻轉(zhuǎn)的延遲時間，起到抑制單粒子翻轉(zhuǎn)的作用，另一方面能夠改善現(xiàn)有技術(shù)中采用電阻加固工藝復(fù)雜集成度低穩(wěn)定性差的缺陷，更進(jìn)一步的還可同時保證該SRAM單元具有較高的讀寫速度。


圖I為現(xiàn)有技術(shù)中六管SRAM單元。圖2為現(xiàn)有技術(shù)中帶電阻加固的SRAM單元。
圖3為本發(fā)明一實施例帶本征MOS管加固的SRAM單元。圖4為本發(fā)明另一實施例帶并聯(lián)本征MOS管加固的SRAM單元。
具體實施例方式為能夠更了解本發(fā)明的技術(shù)內(nèi)容，特舉例優(yōu)選的具體實施例說明如下。請參考圖3，其顯示本發(fā)明一實施例的靜態(tài)隨機(jī)存儲單元的結(jié)構(gòu)示意圖。本發(fā)明的靜態(tài)隨機(jī)存儲單元包括第一反相器INV1，第二反相器INV2，NMOS傳輸門晶體管N13、N24。其中第一反相器包括NMOS管Nll和PMOS管PlI，第二反相器INV2包括NMOS管N22和PMOS管P22。NMOS管Nll和PMOS管Pll的漏極連接在一起作為第一反相器INVl的輸出端SI。NMOS管N22和PMOS管P22的漏極連接在一起作為第二反相器INV2
的輸出端S2。PMOS晶體管Pll的柵極與NMOS晶體管Nll的柵極連接在一起作為第一反相器INVl的輸入端Q。PMOS晶體管P22的柵極與NMOS晶體管N22的柵極連接在一起作為第
二反相器INV2的輸入端0。同時第一反相器INVl的輸出端SI與第二反相器INV2的輸入
端-相連。兩個反相器的PMOS晶體管P11、P22的源極與電源VDD相連，NMOS晶體管Nil、N22的源極與地VSS相連。NMOS傳輸門晶體管N13的源極耦接第一反相器INVl輸入端Q，漏極耦接位線BL，柵極耦接字線WL。NMOS傳輸門晶體管N24的源極耦接第二反相器INV2
輸入端輸入端漏極耦接位線柵極耦接字線WL。進(jìn)一步的，靜態(tài)隨機(jī)存儲單元還包括
第一本征MOS管NAl，其源極/漏極耦接于第一反相器INVl的輸入端Q，其漏極/源極耦接于第二反相器INV2的輸出端S2 ,其柵極稱接于第一反相器INVl的輸入端Q。以下將對帶第一本征MOS管NAl加固的SRAM單元的具體工作方式進(jìn)行詳細(xì)說明。在圖3所示的靜態(tài)隨機(jī)存儲單元中，由于NMOS傳輸門晶體管N13和N24的柵極均由字線WL控制，當(dāng)字線WL為高電位“I”時，傳輸門晶體管NI3和N24導(dǎo)通，SRAM進(jìn)行存儲信號的讀寫操作；當(dāng)字線WL為低電位“O”時，傳輸門晶體管N13和N24截止，SRAM處于靜態(tài)存儲狀態(tài)。當(dāng)SRAM單元工作于靜態(tài)存儲狀態(tài)時，此時字線WL為低電位“0”，第一反相器INVl和第二反相器INV2之間的延遲反饋功能主要由本征MOS管NAl實現(xiàn)。假設(shè)此時SRAM單元處于保持狀態(tài)“0”，則第一反相器INVl的輸入端Q為低電位，PMOS管Pll導(dǎo)通而NMOS管
Nll截止，輸出端SI為高電位；第二反相器INV2的輸入端5處于高電位，PMOS管P22截止
而NMOS管N22導(dǎo)通,輸出端S2為低電位。由于第一本征MOS管NAl的柵極以及一個源/漏極都耦接于第一反相器INVl的輸入端Q，也即是由第一反相器INVl的輸入端Q控制，而第一本征MOS管NAl的漏極/源極則由第二反相器INV2的輸出端S2控制，因此第一本征MOS管NAl的柵源電壓Vgs與源漏電壓Vsd同為低電位，第一本征MOS管NAl處于弱反應(yīng)區(qū)，其溝道電阻為兆歐姆級。當(dāng)SRAM單元受到高能粒子轟擊時，截止的晶體管的漏區(qū)為敏感節(jié)點(diǎn)，假定高能粒子轟擊N22管的漏區(qū)(S2點(diǎn))，截止的PMOS管P22漏極電位升高。但是由于第一本征MOS管NAl的存在，使得輸出端S2至輸入端Q的反饋時間延長，以致在第一反相器輸入端Q的電壓改變之前，PMOS管P22的漏極S2所積累的電荷已經(jīng)充分放電，第一反相器輸入端Q點(diǎn)也重新恢復(fù)到低電位，從而達(dá)到抑制單粒子翻轉(zhuǎn)的目的。當(dāng)SRAM單元處于保持狀態(tài)“I”時，則第一反相器INVl的輸入端Q為高電位，PMOS管Pll截止而NMOS管
Nll導(dǎo)通，輸出端SI為低電位；第二反相器INV2的輸入端0處于低電位，PMOS管P22導(dǎo)通
而NMOS管N22截止，輸出端S2為高電位。第一本征MOS管NAl的柵源電壓Vgs與源漏電壓Vsd仍同為低電位，第一本征MOS管NAl仍然處于弱反應(yīng)區(qū)，其溝道電阻為兆歐姆級。假定高能粒子轟擊Pll管的漏區(qū)(SI點(diǎn))，截止的PMOS管Pll漏極電位升高，這一電位變化經(jīng)
第二反相器INV2的輸入端0作用于輸出端S2,使得輸出端S2電位也發(fā)生變化。然而由于
第一本征MOS管NAl的存在使得輸出端S2至第一反相器INVl輸入端Q的反饋時間延長，從而阻止第一反相器輸入端Q的電壓改變，也能夠達(dá)到抑制單粒子翻轉(zhuǎn)的目的。綜上所述，在SRAM單元處于靜態(tài)存儲狀態(tài)時，本發(fā)明可以有效提升SRAM單元抗單粒子翻轉(zhuǎn)的特性此 夕卜，通過第一本征MOS管NAl代替電阻，更具有工藝簡單，集成度及穩(wěn)定性高的優(yōu)點(diǎn)。在上述實施例中，當(dāng)SRAM單元處于讀寫狀態(tài)時，第一本征MOS管NAl的溝道電阻為兆歐姆級，因此會降低SRAM單元的讀寫速度，為了克服此缺陷，進(jìn)一步提高SRAM在讀寫狀態(tài)時的讀寫速度，在本發(fā)明的另一實施例中，靜態(tài)隨機(jī)存儲單元還包括第二本征MOS管NA2。請參考圖4，其所示為本發(fā)明另一實施例的靜態(tài)隨機(jī)存儲單元的結(jié)構(gòu)示意圖。第二本征MOS管NA2與第一本征MOS管并聯(lián)稱接于第一反相器的輸出端INVl與第二反相器INV2之間，也即是，第二本征MOS管NA2的源極/漏極耦接于第一反相器INVl的輸入端Q，其漏極/源極耦接于第二反相器INV2的輸出端S2。值得注意的是，其中，第二本征MOS管NA2的柵極耦接字線。以下將對帶并聯(lián)的本征MOS管加固的SRAM單元的具體工作方式進(jìn)行詳細(xì)說明。當(dāng)SRAM單元工作于靜態(tài)存儲狀態(tài)時，此時字線WL為低電位“0”，第一反相器INVl和第二反相器INV2之間的延遲反饋功能主要由本征MOS管NAl和本征MOS管NA2共同實現(xiàn)。假設(shè)此時SRAM單元處于保持狀態(tài)“0”，則第一反相器INVl的輸入端Q為低電位，輸出
端SI為高電位；第二反相器INV2的輸入端P處于高電位，輸出端S2為低電位。第一本征
MOS管NAl的柵極和源極/漏極由第一反相器INVl的輸入端Q控制，漏極/源極則由第二反相器INV2的輸出端S2控制，因此第一本征MOS管NAl的柵源電壓Vgs與源漏電壓Vsd同為低電位，第一本征MOS管NAl處于弱反應(yīng)區(qū)，其溝道電阻為兆歐姆級。而第二本征MOS管NA2的柵極耦接字線，也即是其電位由字線控制，此時為低電位，其源極/漏極由第一反相器INVl的輸入端Q控制位，漏極/源極則由第二反相器INV2的輸出端S2控制，因此第二本征MOS管NA2的柵源電壓Vgs和源漏電壓Vds也約等于0，此時第二本征MOS管同樣處于弱反型區(qū)，溝道電阻為兆歐姆左右。第一本征MOS管NAl和第二本征MOS管NA2并聯(lián)最后的等效電阻也是在兆歐姆數(shù)量級左右，該電阻能很好的起到反饋電阻的左右，有效延長SRAM單元的反饋時間，降低SRAM單元受電粒子沖擊的翻轉(zhuǎn)幾率，提升抗單粒子翻轉(zhuǎn)特性。而假設(shè)此時SRAM單元處于保持狀態(tài)“1”，第一反相器INVl的輸入端Q為高電位，輸出端SI為低電位；INV2的輸入端(Q處于低電位,輸出端S2為高電位。因為第二本征MOS管NA2的柵極耦接字線，也即是其輸入端電位由字線WL控制，此時為低電位，則第二本征MOS管NA2的柵源電壓Vgs小于“0”，處于截止?fàn)顟B(tài)，此時等效溝道電阻為高阻狀態(tài)；同時第一本征MOS管NAl的柵極和源極/漏極連接在第一反相器輸入端Q，此時為高電位，漏極/源極耦接第二反相器輸出端S2，也同處于高電位，因此柵源電壓Vgs和源漏電壓Vds都接近0，此時第一本征MOS管NAl處于弱反型區(qū)，溝道電阻為兆歐姆左右。第一本征MOS管NAl和第二本征MOS管NA2并聯(lián)后的等效電阻仍然是兆歐姆左右，能很好的起到反饋電阻的作用，有效延長SRAM單元的反饋時間,提升抗單粒子特性。而當(dāng)SRAM單元工作于讀寫狀態(tài)時，字線WL處于高電位“1”，由于第二本征MOS管NA2的輸入端由字線WL控制，且字線的電壓值高于第一反相器INVl輸入端Q的電壓值，此時第二本征MOS管NA2處于導(dǎo)通狀態(tài)。當(dāng)本征MOS管NA2處于導(dǎo)通狀態(tài)時，溝道電阻僅為千歐姆級別，此時SRAM的存儲信號可在兩個反相器的輸入端和輸出端之間高速傳輸，因而從根本上消除了現(xiàn)有技術(shù)中反饋電阻或僅存在第一本征MOS管NAl時，對SRAM單元讀寫速度的影響。·
綜上，本發(fā)明所提出的抗單粒子翻轉(zhuǎn)的靜態(tài)隨機(jī)存儲單元，不僅能夠有效提升靜態(tài)隨機(jī)存儲單元抗單粒子翻轉(zhuǎn)的特性，另一方面還可改善現(xiàn)有技術(shù)中采用加固電阻工藝復(fù)雜，受溫度影響大以及集成度低的缺陷，此外，本發(fā)明的靜態(tài)隨機(jī)存儲單元更利用并聯(lián)的本征晶體管，有效地保證了靜態(tài)隨機(jī)存儲單元具有較高的讀寫速度。雖然本發(fā)明已以較佳實施例揭示如上，然所述實施例僅為了便于說明而舉例而已，并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明精神和范圍的前提下可作若干的更動與潤飾，本發(fā)明所主張的保護(hù)范圍應(yīng)以權(quán)利要求書所述為準(zhǔn)。
權(quán)利要求
1.一種抗單粒子翻轉(zhuǎn)的靜態(tài)隨機(jī)存儲單元，包括第一反相器與第二反相器，其特征在于，還包括 第一 NMOS傳輸門晶體管，其源極/漏極耦接所述第一反相器的輸入端，漏極/源極耦接第一位線，柵極耦接字線； 第二 NMOS傳輸門晶體管，其源極/漏極耦接所述第二反相器的輸入端，漏極/源極耦接第二位線，柵極耦接所述字線；以及 第一本征MOS管，其源極/漏極耦接于所述第一反相器的輸入端，漏極/源極耦接于所述第二反相器的輸出端，柵極耦接于所述第一反相器的輸入端。
2.根據(jù)權(quán)利要求I所述的靜態(tài)隨機(jī)存儲單元，其特征在于，所述第一反相器包括第一PMOS晶體管與第一 NMOS晶體管，所述第一 PMOS晶體管的源極接電源，所述第一 NMOS晶體管的源極接地，所述第一 PMOS晶體管的漏極與所述第一 NMOS晶體管的漏極耦接作為所述第一反相器的輸出端，所述第一 PMOS晶體管的柵極與所述第一 NMOS晶體管的柵極耦接所述第一 NMOS傳輸門晶體管的源極。
3.根據(jù)權(quán)利要求2所述的靜態(tài)隨機(jī)存儲單元，其特征在于，所述第二反相器包括第二PMOS晶體管與第二 NMOS晶體管，所述第二 PMOS晶體管的源極接電源，所述第二 NMOS晶體管的源極接地，所述第二 PMOS晶體管的漏極與所述第二 NMOS晶體管的漏極耦接作為所述第二反相器的輸出端，所述第二 PMOS晶體管的柵極與所述第二 NMOS晶體管的柵極耦接所述第二 NMOS傳輸門晶體管的源極。
4.根據(jù)權(quán)利要求3所述的靜態(tài)隨機(jī)存儲單元，其特征在于，所述靜態(tài)隨機(jī)存儲單元還包括 第二本征MOS管，其源極/漏極耦接于所述第一反相器的輸入端，漏極/源極耦接于所述第二反相器的輸出端，柵極耦接于所述字線。
5.根據(jù)權(quán)利要求4所述的靜態(tài)隨機(jī)存儲單元，其特征在于，當(dāng)所述字線為高電位時，所述字線的電壓值高于所述第一反相器輸入端的電壓值。
全文摘要
本發(fā)明公開了一種抗單粒子翻轉(zhuǎn)的靜態(tài)隨機(jī)存儲單元，包括第一反相器，第二反相器，第一NMOS傳輸門晶體管，第二NMOS傳輸門晶體管以及第一本征MOS管。第一NMOS傳輸門晶體管源極/漏極耦接第一反相器的輸入端，漏極/源極耦接第一位線，柵極耦接字線；第二NMOS傳輸門晶體管源極/漏極耦接所述第二反相器的輸入端，漏極/源極耦接第二位線，柵極耦接字線；第一本征MOS管源極/漏極耦接于第一反相器的輸入端，漏極/源極耦接于第二反相器的輸出端，柵極耦接于第一反相器的輸入端。本發(fā)明可以有效提高靜態(tài)隨機(jī)存儲單元抗單粒子翻轉(zhuǎn)的能力。
文檔編號G11C11/413GK102945682SQ201210436968
公開日2013年2月27日 申請日期2012年11月5日 優(yōu)先權(quán)日2012年11月5日
發(fā)明者胡少堅 申請人:上海集成電路研發(fā)中心有限公司