專利名稱:一種具有漏電補(bǔ)償?shù)膭?dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)單元的制作方法
技術(shù)領(lǐng)域:
本發(fā)明涉及動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器,具體涉及一種具有漏電補(bǔ)償?shù)膭?dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)單元。
背景技術(shù):
DRAM (Dynamic Random Access Memory),即動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器,由于其密度和速度,DRAM作為最為常見(jiàn)的系統(tǒng)內(nèi)存。DRAM的存儲(chǔ)器單元是電容器,它所包括的電荷可隨時(shí)間泄露掉,導(dǎo)致數(shù)據(jù)丟失.DRAM只能將數(shù)據(jù)保持很短的時(shí)間。為了防止這一現(xiàn)象發(fā)生,必須隔一段時(shí)間刷新(Refresh)—次,如果存儲(chǔ)單元沒(méi)有被刷新,存儲(chǔ)的信息就會(huì)丟失。DRAM刷新頻率(Refresh Frequency)取決于制造工藝技術(shù)和存儲(chǔ)器單元本身結(jié)構(gòu)的設(shè)計(jì)。DRAM刷新頻率將會(huì)影響DRAM存儲(chǔ)器工作性能與功耗。傳統(tǒng)的3管結(jié)構(gòu)DRAM存儲(chǔ)器由于信息存儲(chǔ)在MOS管的柵極,將由于漏電造成電荷損失既存儲(chǔ)單元的內(nèi)容因漏電而丟失。
發(fā)明內(nèi)容
本發(fā)明旨在至少在一定程度上解決上述技術(shù)問(wèn)題之一或至少提供一種有用的商業(yè)選擇。為此,本發(fā)明的一個(gè)目的在于提出一種具有漏電補(bǔ)償?shù)膭?dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)單元。根據(jù)本發(fā)明實(shí)施例的具有漏電補(bǔ)償?shù)膭?dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)單元,包括寫(xiě)控制開(kāi)關(guān)管(Ml)、存儲(chǔ)管(M2)、讀控制開(kāi)關(guān)管(M3)以及漏電補(bǔ)償管(MD),其中,所述寫(xiě)控制開(kāi)關(guān)管(Ml)柵極受寫(xiě)入時(shí)序(WffL)控制,漏極與寫(xiě)入位線(WBL)相連,源極與所述存儲(chǔ)管(M2)柵極相連,所述存儲(chǔ)管(M2)柵極與所述寫(xiě)控制開(kāi)關(guān)管(Ml)源極相連存儲(chǔ)信息,源極接地,漏極與所述讀控制開(kāi)關(guān)管(M3)漏極相連,所述讀控制開(kāi)關(guān)管(M3)柵極受讀出時(shí)序(RWL)控制,漏極與所述存儲(chǔ)管(M2)漏極相連,源極與讀出位線(RBL)相連,所述漏電補(bǔ)償管(MD)柵極與源極都與所述存儲(chǔ)管(M2)柵極相連,漏極受動(dòng)態(tài)補(bǔ)償電源(VD)控制。隨著集成電路制造工藝特征尺寸的不斷縮小,原有的3管DRAM結(jié)構(gòu)存儲(chǔ)管柵極漏電將明顯增大,存儲(chǔ)信息將會(huì)很快丟失。本發(fā)明采用動(dòng)態(tài)可調(diào)的具有漏電補(bǔ)償管的新DRAM結(jié)構(gòu),可以有效增加存儲(chǔ)管柵極存儲(chǔ)電荷保存時(shí)間,降低刷新頻率,從而降低電路動(dòng)態(tài)功耗,讀寫(xiě)性能將得到改善。本發(fā)明的附加方面和優(yōu)點(diǎn)將在下面的描述中部分給出,部分將從下面的描述中變得明顯,或通過(guò)本發(fā)明的實(shí)踐了解到。
本發(fā)明的上述和/或附加的方面和優(yōu)點(diǎn)從結(jié)合下面附圖對(duì)實(shí)施例的描述中將變得明顯和容易理解,其中圖1是傳統(tǒng)的3管動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)單元的電路2是本發(fā)明的具有漏電補(bǔ)償?shù)膭?dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)單元的電路圖
具體實(shí)施例方式下面詳細(xì)描述本發(fā)明的實(shí)施例,所述實(shí)施例的示例在附圖中示出,其中自始至終相同或類似的標(biāo)號(hào)表示相同或類似的元件或具有相同或類似功能的元件。下面通過(guò)參考附圖描述的實(shí)施例是示例性的,旨在用于解釋本發(fā)明,而不能理解為對(duì)本發(fā)明的限制。在本發(fā)明的描述中,需要理解的是,術(shù)語(yǔ)“中心”、“縱向”、“橫向”、“長(zhǎng)度”、“寬度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“豎直”、“水平”、“頂”、“底” “內(nèi)”、“外”、“順時(shí)針”、“逆時(shí)針”等指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系,僅是為了便于描述本發(fā)明和簡(jiǎn)化描述,而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構(gòu)造和操作,因此不能理解為對(duì)本發(fā)明的限制。此外,術(shù)語(yǔ)“第一”、“第二”僅用于描述目的,而不能理解為指示或暗示相對(duì)重要性或者隱含指明所指示的技術(shù)特征的數(shù)量。由此,限定有“第一”、“第二”的特征可以明示或者隱含地包括一個(gè)或者更多個(gè)該特征。在本發(fā)明的描述中,“多個(gè)”的含義是兩個(gè)或兩個(gè)以上,除非另有明確具體的限定。在本發(fā)明中,除非另有明確的規(guī)定和限定,術(shù)語(yǔ)“安裝”、“相連”、“連接”、“固定”等術(shù)語(yǔ)應(yīng)做廣義理解,例如,可以是固定連接,也可以是可拆卸連接,或一體地連接;可以是機(jī)械連接,也可以是電連接;可以是直接相連,也可以通過(guò)中間媒介間接相連,可以是兩個(gè)元件內(nèi)部的連通。對(duì)于本領(lǐng)域的普通技術(shù)人員而言,可以根據(jù)具體情況理解上述術(shù)語(yǔ)在本發(fā)明中的具體含義。在本發(fā)明中,除非另有明確的規(guī)定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接觸,也可以包括第一和第二特征不是直接接觸而是通過(guò)它們之間的另外的特征接觸。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或僅僅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或僅僅表示第一特征水平高度小于第二特征。圖1是傳統(tǒng)的3管動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)單元的電路圖,圖2是本發(fā)明的具有漏電補(bǔ)償?shù)膭?dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)單元的電路圖。本發(fā)明的動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)單元與傳統(tǒng)的3T動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)單元相比.增加了漏電補(bǔ)償NMOS管。如圖2所示,本發(fā)明的具有漏電補(bǔ)償?shù)膭?dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)單元,包括寫(xiě)控制開(kāi)關(guān)管(Ml)、存儲(chǔ)管(M2)、讀控制開(kāi)關(guān)管(M3)以及漏電補(bǔ)償管(MD)。其中,寫(xiě)控制開(kāi)關(guān)管(Ml)柵極受寫(xiě)入時(shí)序(WffL)控制,漏極與寫(xiě)入位線(WBL)相連,源極與存儲(chǔ)管(M2)柵極相連。存儲(chǔ)管(M2)柵極與寫(xiě)控制開(kāi)關(guān)管(Ml)源極相連存儲(chǔ)信息,源極接地,漏極與讀控制開(kāi)關(guān)管(M3)漏極相連。讀控制開(kāi)關(guān)管(M3)柵極受讀出時(shí)序(RWL)控制,漏極與存儲(chǔ)管(M2)漏極相連,源極與讀出位線(RBL)相連。漏電補(bǔ)償管(MD)柵極與源極都與存儲(chǔ)管(M2)柵極相連,漏極受動(dòng)態(tài)補(bǔ)償電源(VD)控制。在存儲(chǔ)管(M2)柵極處增加漏電補(bǔ)償管(MD),由于漏電補(bǔ)償管(MD)柵極與源級(jí)短接Vgs=O,漏電補(bǔ)償管(MD)—直處于未開(kāi)啟狀態(tài),在電路中相當(dāng)于一個(gè)連接到動(dòng)態(tài)補(bǔ)償電源(VD)的大電阻,為存儲(chǔ)管(M2)柵極存儲(chǔ)信息電容提供漏電補(bǔ)償電流.其中動(dòng)態(tài)補(bǔ)償電源(VD)電壓可根據(jù)制造工藝等動(dòng)態(tài)調(diào)節(jié)大小。存儲(chǔ)管(M2)柵極漏電電流與漏電補(bǔ)償管(MD)補(bǔ)償電流將達(dá)到動(dòng)態(tài)平衡,使得柵極電壓變化緩慢,這將大大減小刷新頻率,刷新頻率越小,DRAM電路功耗越低,性能越好。隨著集成電路制造工藝特征尺寸的不斷縮小,原有的3管DRAM結(jié)構(gòu)存儲(chǔ)管柵極漏電將明顯增大,存儲(chǔ)信息將會(huì)很快丟失。本發(fā)明采用動(dòng)態(tài)可調(diào)的具有漏電補(bǔ)償管的新DRAM結(jié)構(gòu),可以有效增加存儲(chǔ)管柵極存儲(chǔ)電荷保存時(shí)間,降低刷新頻率,從而降低電路動(dòng)態(tài)功耗,讀寫(xiě)性能將得到改善。在本說(shuō)明書(shū)的描述中,參考術(shù)語(yǔ)“一個(gè)實(shí)施例”、“一些實(shí)施例”、“示例”、“具體示例”、或“一些示例”等的描述意指結(jié)合該實(shí)施例或示例描述的具體特征、結(jié)構(gòu)、材料或者特點(diǎn)包含于本發(fā)明的至少一個(gè)實(shí)施例或示例中。在本說(shuō)明書(shū)中,對(duì)上述術(shù)語(yǔ)的示意性表述不一定指的是相同的實(shí)施例或示例。而且,描述的具體特征、結(jié)構(gòu)、材料或者特點(diǎn)可以在任何的一個(gè)或多個(gè)實(shí)施例或示例中以合適的方式結(jié)合。盡管上面已經(jīng)示出和描述了本發(fā)明的實(shí)施例,可以理解的是,上述實(shí)施例是示例性的,不能理解為對(duì)本發(fā)明的限制,本領(lǐng)域的普通技術(shù)人員在不脫離本發(fā)明的原理和宗旨的情況下在本發(fā)明的范圍內(nèi)可以對(duì)上述實(shí)施例進(jìn)行變化、修改、替換和變型。
權(quán)利要求
1.一種具有漏電補(bǔ)償?shù)膭?dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)單元,其特征在于,包括 寫(xiě)控制開(kāi)關(guān)管(Ml)、存儲(chǔ)管(M2)、讀控制開(kāi)關(guān)管(M3)以及漏電補(bǔ)償管(MD), 其中,所述寫(xiě)控制開(kāi)關(guān)管(Ml)柵極受寫(xiě)入時(shí)序(WffL)控制,漏極與寫(xiě)入位線(WBL)相連,源極與所述存儲(chǔ)管(M2)柵極相連, 所述存儲(chǔ)管(M2)柵極與所述寫(xiě)控制開(kāi)關(guān)管(Ml)源極相連存儲(chǔ)信息,源極接地,漏極與所述讀控制開(kāi)關(guān)管(M3)漏極相連, 所述讀控制開(kāi)關(guān)管(M3)柵極受讀出時(shí)序(RWL)控制,漏極與所述存儲(chǔ)管(M2)漏極相連,源極與讀出位線(RBL)相連, 所述漏電補(bǔ)償管(MD)柵極與源極都與所述存儲(chǔ)管(M2)柵極相連,漏極受動(dòng)態(tài)補(bǔ)償電源(VD)控制。
全文摘要
本發(fā)明提出一種具有漏電補(bǔ)償?shù)膭?dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)單元,包括寫(xiě)控制開(kāi)關(guān)管、存儲(chǔ)管、讀控制開(kāi)關(guān)管以及漏電補(bǔ)償管,其中,寫(xiě)控制開(kāi)關(guān)管柵極受寫(xiě)入時(shí)序控制,漏極與寫(xiě)入位線相連,源極與存儲(chǔ)管柵極相連,存儲(chǔ)管柵極與寫(xiě)控制開(kāi)關(guān)管極相連存儲(chǔ)信息,源極接地,漏極與讀控制開(kāi)關(guān)管漏極相連,讀控制開(kāi)關(guān)管柵極受讀出時(shí)序控制,漏極與存儲(chǔ)管漏極相連,源極與讀出位線相連,漏電補(bǔ)償管柵極與源極都與存儲(chǔ)管柵極相連,漏極受動(dòng)態(tài)補(bǔ)償電源控制。本發(fā)明能夠減小刷新頻率,降低DRAM電路功耗,存儲(chǔ)信息穩(wěn)定性更好。
文檔編號(hào)G11C11/4063GK103021453SQ201210592570
公開(kāi)日2013年4月3日 申請(qǐng)日期2012年12月31日 優(yōu)先權(quán)日2012年12月31日
發(fā)明者潘立陽(yáng), 劉雪梅, 伍冬 申請(qǐng)人:清華大學(xué)