被配置為減少程序故障的nor型閃存裝置制造方法
【專利摘要】被配置為減少程序故障的NOR型閃存裝置。本發(fā)明的實施方式包括能夠減少或消除程序故障的NOR型閃存裝置。在一些實施方式中，所述NOR型閃存裝置包括存儲器陣列、行選擇電路、列選擇電路和程序驅(qū)動器電路。所述存儲器陣列包括具有第一扇區(qū)位線和第二扇區(qū)位線的存儲器扇區(qū)。所述存儲器陣列還包括多個閃存單元，該多個閃存單元被設(shè)置在具有順序地排列的多個單元位線和多個字線的矩陣結(jié)構(gòu)上。所述單元位線按順序交替地限定為第一單元位線和第二單元位線。所述第一單元位線響應(yīng)于其列選擇信號而連接至所述第一扇區(qū)位線，所述第二單元位線響應(yīng)于其列選擇信號而連接至所述第二扇區(qū)位線。
【專利說明】被配置為減少程序故障的NOR型閃存裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實施方式涉及NOR型閃存裝置，并且更具體地說，涉及能夠減少或消除程序故障的NOR型閃存裝置。

【背景技術(shù)】
[0002]具有批量擦除功能的閃存裝置可以具有堆疊有浮置柵極和控制柵極的堆疊型柵極結(jié)構(gòu)。具有閃存單元的閃存裝置已經(jīng)被廣泛用于便攜式電子裝置(例如，膝上型計算機(jī)、個人數(shù)字助理(PDA)或蜂窩電話)、計算機(jī)基本輸入/輸出系統(tǒng)(計算機(jī)B1S)以及打印機(jī)。
[0003]在電路方面，閃存裝置可以分類為NAND型閃存裝置和NOR型閃存裝置。NOR型閃存裝置因各個閃存單元并聯(lián)連接在單元位線(bit line)與地電壓之間而有利于高速操作。
[0004]圖1是常規(guī)NOR型閃存裝置的一部分的圖，其例示了設(shè)置有閃存單元的存儲器陣列MARR的一部分以及與存儲器陣列MARR的該部分有關(guān)的電路。參照圖1，該存儲器陣列MARR包括多個存儲器扇區(qū)MSEC，各個存儲器扇區(qū)MSEC包括多個閃存單元MC，該多個閃存單元MC設(shè)置在包括多個字線WL和多個單元位線CBL的矩陣結(jié)構(gòu)上。在這種情況下，各個單元位線CBL通過相應(yīng)的連接開關(guān)CNSW連接至扇區(qū)位線TBL (例如，第一扇區(qū)位線TBL〈1>或第二扇區(qū)位線TBL〈2>)。而且，所述多個扇區(qū)位線TBL通過相應(yīng)的全局開關(guān)GLSW連接至全局位線GBL。在這種情況下，可以將程序電壓(大約5V)從與該全局位線GBL對應(yīng)的扇區(qū)位線TBL施加至連接至編程閃存單元的單元位線CBL。
[0005]在圖1的NOR型閃存裝置中，現(xiàn)在將查看特定閃存單元MC〈1，2>被編程的情況下的單元位線CBL的電壓。可以將大約5V的程序電壓VPRO施加至連接至該特定閃存單元MC〈1，2>的單元位線CBL〈2> (即，編程單元位線CBL〈2>)。
[0006]然而，在向編程單元位線CBL〈2>施加程序電壓期間，如圖2所示，可以使相鄰單元位線CBL〈1>和CBL〈3>進(jìn)入浮置狀態(tài)。在這種情況下，在閃存單元編程期間，進(jìn)入程序禁止?fàn)顟B(tài)的相鄰單元位線CBL〈1>和CBL〈3>可能因單元位線CBL〈1>和CBL〈3>與編程單元位線CBL<2>之間的耦合噪聲而升壓至相當(dāng)高的電壓。
[0007]由此，常規(guī)NOR型閃存裝置可能遭受因無意地對連接至相鄰單元位線CBL〈1>和CBL<3>的閃存單元MC〈1，1>和MC〈1，3>進(jìn)行編程而造成的故障。
[0008]作為引用，在圖1中，可以響應(yīng)于由單元列解碼器提供的信號，驅(qū)動連接開關(guān)CNSW以將相應(yīng)位線CBL連接至它們的對應(yīng)扇區(qū)位線TBL。而且，可以響應(yīng)于由全局解碼器提供的信號，驅(qū)動全局開關(guān)GLSW以將相應(yīng)扇區(qū)位線TBL連接至全局位線GBL。


【發(fā)明內(nèi)容】

[0009]本發(fā)明的實施方式致力于一種能夠減少或消除程序故障的NOR型閃存裝置。
[0010]在一些實施方式中，所述NOR型閃存裝置包括存儲器陣列、行選擇電路、列選擇電路以及程序驅(qū)動器電路。所述存儲器陣列包括至少一個存儲器扇區(qū)，其中，所述至少一個存儲器扇區(qū)包括第一扇區(qū)位線和第二扇區(qū)位線。所述存儲器陣列還包括多個閃存單元，該多個閃存單元被設(shè)置在具有順序地排列的多個單元位線和多個字線的矩陣結(jié)構(gòu)上。所述單元位線按順序交替地限定為第一單元位線和第二單元位線。所述行選擇電路被配置為被驅(qū)動以選擇所述多個字線中的與行地址對應(yīng)的字線。所述列選擇電路被配置為被驅(qū)動以選擇所述多個單元位線中的與列地址對應(yīng)的單元位線。所述程序驅(qū)動器電路被配置為被驅(qū)動以向所選擇的單元位線提供程序電壓。所述第一單元位線響應(yīng)于其列選擇信號而連接至所述第一扇區(qū)位線，并且所述第二單元位線響應(yīng)于其列選擇信號而連接至所述第二扇區(qū)位線。

【專利附圖】

【附圖說明】
[0011]通過參照附圖來對本發(fā)明的示例性實施方式進(jìn)行詳細(xì)描述，本領(lǐng)域普通技術(shù)人員將更加清楚本發(fā)明的以上和其它目的、特征以及優(yōu)點，附圖中:
[0012]圖1是常規(guī)NOR型閃存裝置的一部分的圖；
[0013]圖2是用于描述在圖1的常規(guī)NOR型閃存裝置中，在程序操作期間被編程的單元位線的控制狀態(tài)和被設(shè)置為與被編程的該單元位線相鄰的單元位線的控制狀態(tài)的圖；
[0014]圖3是例示根據(jù)本發(fā)明的示例性實施方式的NOR型閃存裝置的圖；
[0015]圖4是圖3的存儲器陣列的一部分以及與存儲器陣列的該部分有關(guān)的組件的圖；以及
[0016]圖5是用于描述在圖3的NOR型閃存裝置中，在程序操作期間被編程的單元位線的控制狀態(tài)以及被設(shè)置為與被編程的該單元位線相鄰的單元位線的控制狀態(tài)的圖。

【具體實施方式】
[0017]在本說明書中，相同的標(biāo)號和括號〈> 中的附加標(biāo)號被用于表示具有相同構(gòu)造和功能的組件。在這種情況下，這些組件將統(tǒng)稱為相同的標(biāo)號。而且，括號〈> 中的附加標(biāo)號將跟隨相同的標(biāo)號，以分離地彼此區(qū)別這些組件。
[0018]另外，應(yīng)注意到，統(tǒng)稱為“位線”的數(shù)據(jù)線根據(jù)其位置將被稱為各種術(shù)語，諸如“單元位線”、“扇區(qū)位線”以及“全局位線”。
[0019]現(xiàn)在將參照附圖對本發(fā)明的實施方式進(jìn)行更全面的描述，附圖中示出了本發(fā)明的示例性實施方式。
[0020]圖3是例示根據(jù)本發(fā)明的示例性實施方式的NOR型閃存裝置I的圖，圖4是圖3的存儲器陣列10的一部分以及與存儲器陣列10的該部分有關(guān)的組件的圖。參照圖3和圖4，根據(jù)本發(fā)明的示例性實施方式的NOR型閃存裝置I可以包括存儲器陣列10、行選擇電路20、列選擇電路30以及程序驅(qū)動器電路40。
[0021]該存儲器陣列10包括至少一個存儲器扇區(qū)，舉例來說，諸如第一存儲器扇區(qū)110和第二存儲器扇區(qū)120，如圖4所示。在本說明書中，僅對第一存儲器扇區(qū)110進(jìn)行簡要描述。因為其余存儲器扇區(qū)(例如，120)可以具有與第一存儲器扇區(qū)110相同的構(gòu)造，所以這里省略其描述。
[0022]存儲器扇區(qū)110包括第一扇區(qū)位線TBL〈1>和第二扇區(qū)位線TBL〈2>。并且，存儲器扇區(qū)110包括多個閃存單元MC，該多個閃存單元MC設(shè)置在具有順序地排列的多個單元位線CBL和多個字線WL的矩陣結(jié)構(gòu)上。
[0023]行選擇電路20被配置為被驅(qū)動以選擇所述多個字線WL中的與行地址RADD對應(yīng)的字線WL。在一些實施方式中，行選擇電路20包括被設(shè)置為與存儲器扇區(qū)110對應(yīng)的行解碼器21，并且該行解碼器21被配置為選擇并激活對應(yīng)的存儲器扇區(qū)110的多個字線WL中的一個。
[0024]列選擇電路30被配置為被驅(qū)動以選擇所述多個單元位線CBL中的與列地址CADD對應(yīng)的單元位線CBL。在一些實施方式中，列選擇電路30包括第一單元列解碼器31、第二單元列解碼器32以及被設(shè)置為與存儲器扇區(qū)110對應(yīng)的全局列解碼器33。在這些實施方式中，第一單元列解碼器31、第二單元列解碼器32以及全局列解碼器33被配置為被驅(qū)動以選擇對應(yīng)的存儲器扇區(qū)110的多個單元位線CBL中的一個。
[0025]另外，程序驅(qū)動器電路40被配置為被驅(qū)動以向所選擇的單元位線CBL提供程序電壓VPRO。在一些實施方式中，程序電壓VPRO為大約5V。
[0026]根據(jù)一些實施方式，所述多個單元位線CBL可以按順序交替地限定為“第一單元位線”和“第二單元位線”。例如，在一些實施方式中，2n個單元位線CBL可以形成一個組。奇數(shù)單元位線CBL〈1>、CBL〈3>、…、CBL〈n+l>、CBL〈n+3>、…可以被限定為“第一單元位線”，偶數(shù)單元位線CBL〈2>、-XBL<n>,CBL<n+2>,…以及CBL〈2n>可以被限定為“第二單元位線”。
[0027]在這些實施方式中，第一單元位線CBL〈1>、…、CBL〈3>CBL〈n+l>、CBL〈n+3>、…可以通過第一連接開關(guān)CNSW〈1>、CNSW〈3>、…、CNSW〈n+l>、CNSW〈n+3>、…連接至第一扇區(qū)位線 TBL〈1>，第一連接開關(guān) CNSW〈1>、CNSW〈3>、…、CNSW〈n+l>、CNSW〈n+3>、…可以響應(yīng)于其列選擇信號YCB〈1>、YCB〈3>、…、YCB〈n+l>、YCB〈n+3>、…而接通。而且，第二單元位線 CBL〈2>、...、CBL〈n>、CBL〈n+2>、…以及 CBL〈2n> 可以通過第二連接開關(guān) CNSW〈2>、…、CNSW〈n>、CNSW〈n2>、…以及CNSW〈2n>連接至第二扇區(qū)位線TBL〈2>，第二連接開關(guān)CNSW〈2>、...、CNSW〈n>、CNSW〈n2>、…以及CNSW〈2n>可以響應(yīng)于其列選擇信號YCB〈2>、…、YCB〈n>、YCB〈n+2>、…以及 YCB〈2n> 而接通。
[0028]而且，在一些實施方式中，如圖4所示，存儲器扇區(qū)110包括單元區(qū)域111、第一連接區(qū)域112a以及第二連接區(qū)域112b。
[0029]閃存單元MC可以設(shè)置在單元區(qū)域111中。另夕卜，第一連接開關(guān)CNSW〈1>、CNSW〈3>、...、CNSW〈n+l>、CNSW〈n+3>、…可以設(shè)置在第一連接區(qū)域112a中，第二連接開關(guān)CNSW〈2>、...、CNSW〈n>、CNSW〈n+2>、…以及 CNSW〈2n> 可以設(shè)置在第二連接區(qū)域 112b 中。
[0030]在一些實施方式中，第一連接區(qū)域112a和第二連接區(qū)域112b隔著單元區(qū)域111彼此相對地設(shè)置。在這些實施方式中，第一連接區(qū)域112a和第二連接區(qū)域112b的布置采用布局圖簡化。
[0031]而且，在一些實施方式中，存儲器陣列10還包括第一全局開關(guān)GLSW〈1>和第二全局開關(guān)GLSW〈2>。
[0032]第一全局開關(guān)GLSW〈1>可以響應(yīng)于由全局列解碼器33提供的第一全局選擇信號YSEL〈1>而被驅(qū)動，以將第一扇區(qū)位線TBL〈1>連接至全局位線GBL。而且，第二全局開關(guān)GLSff<2>可以響應(yīng)于由全局列解碼器33提供的第二全局選擇信號YSEL〈2>而被驅(qū)動，以將第二扇區(qū)位線TBL〈2>連接至全局位線GBL。
[0033]在一些實施方式中，第一全局選擇信號YSEL〈1>和第二全局選擇信號YSEL〈2>可以不疊加但被激活。
[0034]而且,在一些實施方式中，存儲器陣列10還包括第一偏置晶體管BITR〈1>和第二偏置晶體管BITR〈2>。
[0035]第一偏置晶體管BITR〈1>可以響應(yīng)于第一全局選擇信號YSEL〈1>的補(bǔ)充信號/YSEL〈1>，而將第一扇區(qū)位線TBL〈1>驅(qū)動至第一偏置電壓。而且，第二偏置晶體管BITR〈2>可以響應(yīng)于第二全局選擇信號YSEL〈2>的補(bǔ)充信號/YSEL〈2>，而將第二扇區(qū)位線TBL〈2>驅(qū)動至第二偏置電壓。
[0036]在一些實施方式中，第一偏置電壓和第二偏置電壓中的每一個是地電壓VSS。
[0037]由此，在這些實施方式中，雖然第一扇區(qū)位線TBL〈1>和第二扇區(qū)位線TBL〈2>中的每一個未被選擇，但是第一扇區(qū)位線TBL〈1>和第二扇區(qū)位線TBL〈2>中的對應(yīng)一個扇區(qū)位線可以被控制為具有地電壓VSS。
[0038]而且，在一些實施方式中，在程序操作中，當(dāng)?shù)谝粏卧痪€CBL〈1>、CBL〈3>、…、CBL〈n+l>、CBL〈n+3>、…中的任一個因列地址CADD而被選擇并且連接至第一扇區(qū)位線TBL<1> 時，所有第二連接開關(guān) CNSW〈2>、...、CNSW〈n>、CNSW〈n+2>、…以及 CNSW〈2n> 可以接通，使得所有第二單元位線CBL〈2>、-XBL<n>,CBL<n+2>,…以及CBL〈2n>可以連接至第二扇區(qū)位線TBL〈2>。
[0039]另外，在一些實施方式中，在程序操作中，當(dāng)?shù)诙卧痪€CBL〈2>、..., CBL<n>,CBL〈n+2>、…以及CBL〈2n>中的任一個因列地址CADD而被選擇并且連接至第二扇區(qū)位線TBL<2> 時，所有第一連接開關(guān) CNSW〈1>、CNSW〈3>、...、CNSW〈n+l>、CNSW〈n+3>、…可以接通，使得所有第一單元位線CBL〈1>、CBL〈3>、…、CBL〈n+l>、CBL〈n+3>、…可以連接至第一扇區(qū)位線 TBL〈1>。
[0040]在根據(jù)本發(fā)明的一些實施方式的具有上述結(jié)構(gòu)的NOR型閃存裝置中，將基于連接至單元位線CBL〈2>的閃存單元MC〈1，2>被編程的假定來描述單元位線CBL在程序操作中的控制狀態(tài)。
[0041]在這種情況下，連接至單元位線CBL〈2>的第二連接開關(guān)CNSW〈2>被接通。在這種情況下，其余第二開關(guān)CNSW〈4>、…、CNSW〈n>、CNSW〈n+2>、…以及CNSW〈2n>可以斷開，并且所有第一連接開關(guān) CNSW〈1>、CNSW〈3>、...、CNSW〈n+l>、CNSW〈n+3>、…可以接通。
[0042]此外，現(xiàn)在將描述第一扇區(qū)位線TBL〈1>和第二扇區(qū)位線TBL〈2>的控制狀態(tài)。
[0043]第二全局開關(guān)GLSW〈2>可以接通，使得可以將程序電壓VPRO提供給第二扇區(qū)位線TBL〈2>。而且，第一偏置晶體管BITR〈1>可以接通，使得可以將第一扇區(qū)位線TBL〈1>控制為地電壓VSS。
[0044]結(jié)果，在根據(jù)本發(fā)明的一些實施方式的NOR型閃存裝置中，如圖5所示，當(dāng)將程序電壓VPRO提供給一個單元位線CBL〈2>時，與該單元位線CBL〈2>相鄰設(shè)置的單元位線CBL<1>和CBL〈3>可以被控制為不是處于浮置狀態(tài)，而是具有地電壓VSS。
[0045]也就是說，在根據(jù)本發(fā)明的一些實施方式的NOR型閃存裝置中，在程序操作期間被設(shè)置為與被編程的單元位線相鄰的單元位線可以通過偏置電壓來進(jìn)行控制。由此，在根據(jù)本發(fā)明的一些實施方式的NOR型閃存裝置中，可以減少或消除與被編程的單元位線相鄰設(shè)置的單元位線的浮置，由此顯著減少或消除了程序故障。
[0046]在具有上述構(gòu)造的NOR型閃存裝置中，在程序操作期間被設(shè)置為與被編程的單元位線相鄰的單元位線可以被控制為具有偏置電壓。由此，在根據(jù)本發(fā)明的一些實施方式的NOR型閃存裝置中，可以減少或消除與被編程的單元位線相鄰設(shè)置的單元位線的浮置，由此顯著減少或消除了程序故障。
[0047]本領(lǐng)域技術(shù)人員應(yīng)當(dāng)明白，在不脫離本發(fā)明的精神或范圍的情況下，可以對本發(fā)明的上述示例性實施方式進(jìn)行各種修改。由此，本發(fā)明旨在覆蓋所有這些修改例，只要它們落入所附權(quán)利要求書及其等同物的范圍內(nèi)即可。
[0048]相關(guān)申請的交叉引用
[0049]本申請要求2013年7月30日提交的韓國專利申請N0.10-2013-0090249的優(yōu)先權(quán)和權(quán)益,通過弓I用將其全部內(nèi)容并入本文。
【權(quán)利要求】
1.一種NOR型閃存裝置，該NOR型閃存裝置包括: 存儲器陣列，該存儲器陣列包括至少一個存儲器扇區(qū)，其中，所述至少一個存儲器扇區(qū)包括第一扇區(qū)位線和第二扇區(qū)位線，其中，所述存儲器陣列包括多個閃存單元，該多個閃存單元被設(shè)置在包括順序地排列的多個單元位線和多個字線的矩陣結(jié)構(gòu)上，并且其中，所述單元位線按順序被交替地限定為第一單元位線和第二單元位線； 行選擇電路，該行選擇電路被配置為，被驅(qū)動以選擇所述多個字線中的與行地址對應(yīng)的字線； 列選擇電路，該列選擇電路被配置為，被驅(qū)動以選擇所述多個單元位線中的與列地址對應(yīng)的單元位線；以及 程序驅(qū)動器電路，該程序驅(qū)動器電路被配置為，被驅(qū)動以向所選擇的單元位線提供程序電壓， 其中，所述第一單元位線響應(yīng)于其列選擇信號而連接至所述第一扇區(qū)位線，并且 所述第二單元位線響應(yīng)于其列選擇信號而連接至所述第二扇區(qū)位線。
2.根據(jù)權(quán)利要求1所述的NOR型閃存裝置，其中，所述至少一個存儲器扇區(qū)包括: 多個第一連接開關(guān)，所述第一連接開關(guān)被配置為，被驅(qū)動以響應(yīng)于所述第一單元位線的所述列選擇信號而將所述第一單元位線連接至所述第一扇區(qū)位線；以及 多個第二連接開關(guān)，所述第二連接開關(guān)被配置為，被驅(qū)動以響應(yīng)于所述第二單元位線的所述列選擇信號而將所述第二單元位線連接至所述第二扇區(qū)位線。
3.根據(jù)權(quán)利要求2所述的NOR型閃存裝置，其中，所述至少一個存儲器扇區(qū)包括: 單元區(qū)域，該單元區(qū)域中設(shè)置有所述閃存單元； 第一連接區(qū)域，該第一連接區(qū)域中設(shè)置有所述第一連接開關(guān)；以及 第二連接區(qū)域，該第二連接區(qū)域中設(shè)置有所述第二連接開關(guān)， 其中，所述第一連接區(qū)域和所述第二連接區(qū)域隔著所述單元區(qū)域彼此相對地設(shè)置。
4.根據(jù)權(quán)利要求1所述的NOR型閃存裝置，其中，所述存儲器陣列包括: 第一全局開關(guān)，該第一全局開關(guān)被配置為，被驅(qū)動以將所述第一扇區(qū)位線連接至全局位線；以及 第二全局開關(guān)，該第二全局開關(guān)被配置為，被驅(qū)動以將所述第二扇區(qū)位線連接至所述全局位線。
5.根據(jù)權(quán)利要求4所述的NOR型閃存裝置，其中，所述存儲器陣列包括: 第一偏置晶體管，該第一偏置晶體管被配置為，將所述第一扇區(qū)位線驅(qū)動至第一偏置電壓；以及 第二偏置晶體管，該第二偏置晶體管被配置為，將所述第二扇區(qū)位線驅(qū)動至第二偏置電壓。
6.根據(jù)權(quán)利要求5所述的NOR型閃存裝置，其中，所述第一偏置電壓和所述第二偏置電壓中的每一個是地電壓。
7.根據(jù)權(quán)利要求1所述的NOR型閃存裝置，其中，所述第一單元位線在連接至所述第二單元位線中的任一個的閃存單元的編程期間通過第一偏置電壓來進(jìn)行控制，并且 所述第二單元位線在連接至所述第一單元位線中的任一個的閃存單元的編程期間通過第二偏置電壓來進(jìn)行控制。
8.根據(jù)權(quán)利要求7所述的NOR型閃存裝置，其中，所述第一偏置電壓和所述第二偏置電壓中的每一個是地電壓。
【文檔編號】G11C16/30GK104347119SQ201310683893
【公開日】2015年2月11日 申請日期:2013年12月13日 優(yōu)先權(quán)日:2013年7月30日
【發(fā)明者】安承漢 申請人:菲德里克斯有限責(zé)任公司