非易失性存儲器件及其制造方法
【專利摘要】一種具有多個單位單元的非易失性存儲器件，所述多個單位單元中的每個包括適于具有固定閾值電壓的第一晶體管，以及適于與第一晶體管并聯(lián)耦接且具有可變閾值電壓的第二晶體管。
【專利說明】非易失性存儲器件及其制造方法
[0001] 相關(guān)申請的交叉引用
[0002] 本申請要求2013年4月18日提交的申請?zhí)枮?0-2013-0042908的韓國專利申請 的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。

【技術(shù)領(lǐng)域】
[0003] 本發(fā)明的示例性實(shí)施例涉及一種半導(dǎo)體制造技術(shù)，更具體而言，涉及一種非易失 性存儲器件及其制造方法。

【背景技術(shù)】
[0004] 隨著數(shù)字媒體設(shè)備的進(jìn)步，獲取信息變得簡單。這樣的數(shù)字媒體設(shè)備可能需要用 于儲存圖像、音樂和各種數(shù)據(jù)的儲存媒介。因此，非易失性存儲器半導(dǎo)體根據(jù)高集成而將 焦點(diǎn)聚集在了片上系統(tǒng)（S0C)領(lǐng)域，主要的半導(dǎo)體公司已投資增強(qiáng)S0C技術(shù)。尤其地，由于 S0C表示所有的系統(tǒng)技術(shù)集中在單個半導(dǎo)體上，如果不獲得系統(tǒng)設(shè)計技術(shù)，將難以發(fā)展非易 失性存儲器半導(dǎo)體。
[0005] 同時，嵌入式存儲器是S0C中最為重要的領(lǐng)域之一，而快閃存儲器在嵌入式存儲 器領(lǐng)域中尤為突出。快閃存儲器分為浮柵型和硅-氧化物-氮化物-氧化物-硅（S0N0S) 型。近來，已廣泛開展了對S0N0S型的研究與開發(fā)。
[0006] 供作參考，S0N0S型快閃存儲器是利用在材料層(例如氮化物層）的陷阱位置捕獲 和釋放電荷的機(jī)制的非易失性存儲器件。
[0007] 圖1是說明現(xiàn)有的非易失性存儲器件的單元的截面圖。
[0008] 參見圖1，現(xiàn)有的S0N0S型非易失性存儲器件包括隔離層102、有源區(qū)103、存儲器 層107、柵電極108、柵109以及源區(qū)和漏區(qū)110。
[0009] 有源區(qū)103被隔離層102限定在襯底101上。柵109包括層疊在襯底上的存儲器 層107和柵電極108。源區(qū)和漏區(qū)110形成在柵109兩側(cè)下方的襯底101上。存儲器層107 包括順序?qū)盈B的隧道絕緣層104、電荷捕獲層105以及電荷阻擋層106。
[0010] 由于經(jīng)由邏輯工藝來制造嵌入式存儲器，因此優(yōu)選的可能是將嵌入式存儲器設(shè)計 成除去預(yù)定邏輯工藝之外的其它工藝的加入，以防止可能因工藝變量而引起的特性惡化。 然而，現(xiàn)有的S0N0S型快閃存儲器除了邏輯工藝之外還可能需要用于形成存儲器層107的 額外工藝。尤其地，由于存儲器層107用作儲存數(shù)據(jù)的儲存媒介且需要具有良好質(zhì)量的層， 因此在執(zhí)行存儲器層107的形成工藝時，結(jié)構(gòu)中可能產(chǎn)生熱應(yīng)力。
[0011] 結(jié)果，由于現(xiàn)有的非易失性存儲器件除了邏輯工藝之外還經(jīng)由額外的工藝來形成 存儲器層107,因此現(xiàn)有的非易失性存儲器件的邏輯兼容性可能降低，且其特性可能下降。


【發(fā)明內(nèi)容】

[0012] 本發(fā)明的示例性實(shí)施例針對一種具有良好邏輯兼容性的非易失性存儲器件及其 制造方法。
[0013] 根據(jù)本發(fā)明的一個示例性實(shí)施例，一種具有多個單位單元的非易失性存儲器件， 所述多個單位單元中的每個可以包括：第一晶體管，配置成具有固定的閾值電壓；以及第 二晶體管，適于與第一晶體管并聯(lián)耦接且具有可變的閾值電壓。
[0014] 根據(jù)本發(fā)明的另一個示例性實(shí)施例，一種非易失性存儲器件可以包括：隔離溝槽， 所述隔離溝槽形成在襯底上且限定有源區(qū)；電荷捕獲層，所述電荷捕獲層形成在隔離溝槽 的表面上；間隙填充絕緣層，所述間隙填充絕緣層將電荷捕獲層上的隔離溝槽部分地填充； 柵極，所述柵極形成在襯底上，并且填充間隙填充絕緣層上的剩余的隔離溝槽；以及源極和 漏極，所述源極和所述漏極形成在柵極的兩側(cè)下方的有源區(qū)上。
[0015] 根據(jù)本發(fā)明的另一個示例性實(shí)施例，一種非易失性存儲器件可以包括：隔離溝槽， 所述隔離溝槽形成在襯底上并且限定有源區(qū)；存儲器層，所述存儲器層形成在隔離溝槽的 表面上；間隙填充絕緣層，所述間隙填充絕緣層將存儲器層上的隔離溝槽部分地填充；柵 極，所述柵極形成在襯底上，并且填充間隙填充絕緣層上的剩余的隔離溝槽；第二導(dǎo)電類型 源極和第二導(dǎo)電類型漏極，所述第二導(dǎo)電類型源極和所述第二導(dǎo)電類型漏極形成在柵極的 兩側(cè)下方的有源區(qū)上；以及第一導(dǎo)電類型閾值電壓調(diào)節(jié)區(qū)，所述第一導(dǎo)電類型閾值電壓調(diào) 節(jié)區(qū)形成在第二導(dǎo)電類型源極和第二導(dǎo)電類型漏極之間的有源區(qū)上。
[0016] 根據(jù)本發(fā)明的另一個示例性實(shí)施例，一種制造非易失性存儲器件的方法可以包括 以下步驟：通過刻蝕襯底來形成限定有源區(qū)的隔離溝槽；在隔離溝槽的表面上順序形成電 荷捕獲層；形成間隙填充絕緣層以將電荷捕獲層上的隔離溝槽部分地填充；在襯底上形成 柵極以填充隔離溝槽的剩余部分；以及在柵極的兩側(cè)下方的有源區(qū)上形成源極和漏極。
[0017] 形成間隙填充絕緣層的步驟包括：在整個表面上形成間隙填充絕緣層以填充隔離 溝槽，以及執(zhí)行間隙填充絕緣層的濕法刻蝕操作。
[0018] 間隙填充絕緣層的刻蝕深度與源極和漏極中的每個的深度相同或更深。
[0019] 為了制造非易失性存儲器件，在形成電荷阻擋層之前，還包括：通過離子注入過程 而在有源區(qū)上形成閾值電壓調(diào)節(jié)區(qū)，以及在有源區(qū)上形成柵絕緣層。
[0020] 閾值電壓調(diào)節(jié)區(qū)的底平面形成為高于源極和漏極中的每個的底平面。

【專利附圖】

【附圖說明】
[0021] 圖1是說明現(xiàn)有的非易失性存儲器件的單元的截面圖。
[0022] 圖2A至圖2E是說明根據(jù)本發(fā)明的一個實(shí)施例的非易失性存儲器件的單元的圖。
[0023] 圖3A至圖3C是說明根據(jù)本發(fā)明的一個實(shí)施例的非易失性存儲器件的單元陣列的 圖。
[0024] 圖4A至圖4F是說明根據(jù)本發(fā)明的一個實(shí)施例的制造非易失性存儲器件的方法的 截面圖。
[0025] 圖5是說明根據(jù)本發(fā)明的一個實(shí)施例的微處理器的結(jié)構(gòu)圖。
[0026] 圖6是說明根據(jù)本發(fā)明的一個實(shí)施例的處理器的結(jié)構(gòu)圖。

【具體實(shí)施方式】
[0027] 下面將參照附圖更加詳細(xì)地描述本發(fā)明的示例性實(shí)施例。然而，本發(fā)明可以用不 同形式來實(shí)施，而不應(yīng)解釋為限于本文所列的實(shí)施例。確切地說，提供這些實(shí)施例是為了使 得本說明書清楚且完整，并將向本領(lǐng)域技術(shù)人員完全傳達(dá)本發(fā)明的范圍。在本說明書中，附 圖標(biāo)記在本發(fā)明的各個附圖和實(shí)施例中直接對應(yīng)于相似編號的部分。
[0028] 附圖并不一定按比例繪制，在一些情況下，為了清楚地示出實(shí)施例的特征可能夸 大了比例。應(yīng)當(dāng)容易理解，本說明書中的"在…上"和"在…之上"的意思應(yīng)當(dāng)以最廣義的 方式來解釋，從而"在…上"不僅有"直接在…上"的意思，而且也有在之間具有中間特征或 中間層的情況下"在…上"的意思；以及"在…之上"不僅有直接在某物頂部上的意思，而且 還有在之間具有中間特征或中間層的情況下在某物頂部上的意思。還要注意，在本說明書 中"連接/耦接"不僅是指一個部件直接耦接另一個部件，而且也可以經(jīng)由中間部件與另一 個部件間接耦接。此外，只要未在句中特意提及，單數(shù)形式可以包括復(fù)數(shù)形式。
[0029] 本發(fā)明的實(shí)施例提供一種可以容易地應(yīng)用于嵌入式存儲器且具有良好邏輯兼容 性的非易失性存儲器件及其制造方法。更具體地，本發(fā)明的實(shí)施例提供一種具有良好邏輯 兼容性的S0N0S型非易失性存儲器件及其制造方法。即，本發(fā)明的實(shí)施例提供一種使用經(jīng) 由溝槽型隔離工藝形成的內(nèi)襯層作為存儲器層而不經(jīng)由額外的工藝形成存儲器層的非易 失性存儲器件及其制造方法。供作參考，內(nèi)襯層包括順序?qū)盈B的且形成在溝槽型隔離的表 面上的壁氧化物層、內(nèi)襯氮化物層和內(nèi)襯氧化物層。
[0030] 另外，如下文所述，第一導(dǎo)電類型與第二導(dǎo)電類型互補(bǔ)。即，如果第一導(dǎo)電類型是P 型，則第二導(dǎo)電類型是η型，而如果第一導(dǎo)電類型是η型，則第二導(dǎo)電類型是p型。這表示 根據(jù)本發(fā)明的實(shí)施例的非易失性存儲器件可以是Ν溝道型或Ρ溝道型。
[0031] 在下文中，出于描述的便利，示范性地描述Ν溝道型的非易失性存儲器件。即，第 一導(dǎo)電類型是Ρ型，第二導(dǎo)電類型是Ν型。
[0032] 圖2Α至圖2Ε是說明根據(jù)本發(fā)明的一個實(shí)施例的非易失性存儲器件的單元的圖。 圖2Α是非易失性存儲器件的單元的俯視圖，圖2Β是等效電路圖，圖2C是沿著虛線1-1' 截取的單元的截面圖，圖2D是沿著虛線11-11'截取的單元的截面圖，圖2Ε是沿著虛線 ΠΙ-ΙΙΙ'截取的單元的截面圖。
[0033] 如圖2Α至圖2Ε所示，根據(jù)本發(fā)明的一個實(shí)施例的非易失性存儲器件包括多個單 位單元。所述多個單位單元中的每個包括第一晶體管301和多個第二晶體管302。第一晶 體管301具有固定的閾值電壓。所述多個第二晶體管302與第一晶體管301并聯(lián)耦接，并 且具有可變的閾值電壓。第一晶體管301和所述多個第二晶體管302可以共用柵極G、源極 S和漏極D。
[0034] 單位單元的閾值電壓由第一晶體管301的閾值電壓和所述多個第二晶體管302的 閾值電壓之和來確定。單位單元的編程操作或擦除操作由所述多個第二晶體管302的閾值 電壓來確定。單位單元的編程操作或擦除操作可以通過將單位單元的閾值電壓與第一晶體 管301的閾值電壓進(jìn)行比較來確定。例如，如果單位單元的閾值電壓高于第一晶體管301的 閾值電壓，則單位單元可以處在編程狀態(tài)下，如果單位單元的閾值電壓低于第一晶體管301 的閾值電壓，則單位單元可以處在擦除狀態(tài)下。
[0035] 具有固定閾值電壓的第一晶體管301表不具有一個閾值電壓的晶體管，而具有可 變閾值電壓的所述多個第二晶體管302表示具有不同值的至少兩個閾值電壓的晶體管。更 具體而言，第二晶體管302可以包括具有存儲器層208的S0N0S型晶體管。S0N0S型晶體管 可以使用將相鄰單位單元隔離的隔離結(jié)構(gòu)210的內(nèi)襯層作為用于儲存邏輯信息的存儲器 層 208。
[0036] 在下文中，將從結(jié)構(gòu)的角度更具體地描述根據(jù)本發(fā)明的一個實(shí)施例的非易失性存 儲器件。
[0037] 根據(jù)本發(fā)明的一個實(shí)施例的非易失性存儲器件包括襯底201、第二導(dǎo)電類型深阱 202以及第一導(dǎo)電類型隔離阱203。襯底201可以包括半導(dǎo)體襯底。半導(dǎo)體襯底可以是單晶 狀態(tài)，并且可以包括含硅材料。即，半導(dǎo)體襯底可以包括具有單晶狀態(tài)的含硅材料。例如， 襯底201可以是體硅襯底或者是順序?qū)盈B有支撐襯底、掩埋絕緣層和單晶硅層的絕緣體上 硅（SOI)襯底。
[0038] 第二導(dǎo)電類型深阱202形成在襯底201上。第二導(dǎo)電類型深阱202的底平面可以 低于第一導(dǎo)電類型隔離阱203的底平面。第一導(dǎo)電類型隔離阱203形成在第二導(dǎo)電類型深 阱202上?？梢孕纬傻诙?dǎo)電類型深阱202和第一導(dǎo)電類型隔離阱203以通過在襯底201 上離子注入雜質(zhì)而為單位單元的操作提供基礎(chǔ)。
[0039] 同時，在本發(fā)明的另一個實(shí)施例中，可以僅形成例如第一導(dǎo)電類型隔離阱203。舉 例而言，如果非易失性存儲器件在擦除操作期間使用FN隧穿過程，則必須形成第一導(dǎo)電類 型隔離阱203和第二導(dǎo)電類型深阱202。如果非易失性存儲器件使用帶帶隧穿（BTBT)過 程，則可以僅形成例如第一導(dǎo)電類型隔離阱203,而可以不形成第二導(dǎo)電類型深阱202。
[0040] 另外，根據(jù)本發(fā)明的一個實(shí)施例的非易失性存儲器件還可以包括隔離結(jié)構(gòu)210,所 述隔離結(jié)構(gòu)210通過形成在襯底201上來限定有源區(qū)。有源區(qū)211可以是具有長軸和短軸 的條型或線型，并且可以具有朝著特定方向突出的突出單元。隔離結(jié)構(gòu)210包括隔離溝槽 204、存儲器層208以及間隙填充絕緣層209。隔離溝槽204形成在襯底201上且限定有源 區(qū)。存儲器層208形成在隔離溝槽204的表面上。間隙填充絕緣層209將存儲器層208上 的隔離溝槽204間隙填充。隔離結(jié)構(gòu)210可以通過淺溝槽隔離（STI)工藝來形成。隔離溝 槽204可以具有傾斜的側(cè)壁以便容易地執(zhí)行存儲器層形成工藝和間隙填充絕緣層形成工 藝。由于形成在存儲器層208上的間隙填充絕緣層209部分地填充隔離溝槽204,因此存儲 器層208和有源區(qū)211可以突出在間隙填充絕緣層209之上。
[0041] 存儲器層208可以是順序地層疊有隧道絕緣層205、電荷捕獲層206和電荷阻擋層 207的疊層，并且可以包括絕緣層。隧道絕緣層205、電荷捕獲層206以及電荷阻擋層207 每個都可以包括選自氧化物層、氮化物層、氧化物-氮化物層中的一個單層或至少兩個層 疊的層。隧道絕緣層205可以沿著隔離溝槽204的表面形成，并且可以包括氧化物層。隧 道絕緣層205稱為"壁氧化物層"。電荷捕獲層206可以沿著隔離溝槽204的表面而形成在 隧道絕緣層上，并且可以包括氮化物層。電荷捕獲層206稱為"內(nèi)襯氮化物層"。電荷阻擋 層207可以沿著具有隔離溝槽204的襯底201的表面形成，或者可以沿著具有間隙填充絕 緣層209的襯底201的表面形成，如參考圖4E的附圖標(biāo)記27。電荷阻擋層207可以不擴(kuò)展 到有源區(qū)211上，可以形成在由間隙填充絕緣層209暴露出的電荷捕獲層206上。電荷阻 擋層207可以包括氧化物層，且被稱為"內(nèi)襯氧化物層"。存儲器層208可以包括隔離結(jié)構(gòu) 210的內(nèi)襯層，其中順序?qū)盈B有壁氧化物層、內(nèi)襯氮化物層以及內(nèi)襯氧化物層。
[0042] 另外，根據(jù)本發(fā)明的一個實(shí)施例的非易失性存儲器件可以包括形成在具有隔離結(jié) 構(gòu)210的襯底201上的柵極G。柵極G可以包括順序?qū)盈B的柵絕緣層213和柵電極214。柵 絕緣層213可以包括用于調(diào)節(jié)絕緣層213的厚度的厚度調(diào)節(jié)層212,以及從存儲器層208擴(kuò) 展到有源區(qū)211的電荷阻擋層207。厚度調(diào)節(jié)層212可以包括絕緣層，且可以是選自氧化物 層、氮化物層、氧化物-氮化物層中的單層或至少兩個層疊的層。厚度調(diào)節(jié)層212可以是與 電荷阻擋層207相同的材料層，例如氧化物層。柵電極214可以具有條型形狀或線型形狀。 柵電極214可以具有間隙填充絕緣層209上的剩余隔離溝槽的間隙填充形狀。因此，有源 區(qū)211、存儲器層208和柵極G可以互相重疊。
[0043] 另外，根據(jù)本發(fā)明的一個實(shí)施例的非易失性存儲器件可以包括分別形成在柵極G 的一側(cè)和柵極G的另一側(cè)的第二導(dǎo)電類型的源極S和第二導(dǎo)電類型的漏極D。柵極下方的 源極S和漏極D之間的有源區(qū)定義為溝道C?？梢栽跍系繡上形成用于調(diào)節(jié)閾值電壓的第 一導(dǎo)電類型的閾值電壓調(diào)節(jié)區(qū)215。可以通過離子注入雜質(zhì)來形成源極S、漏極D以及閾值 電壓調(diào)節(jié)區(qū)215。當(dāng)所要求的閾值電壓增加時，可以增加閾值電壓調(diào)節(jié)區(qū)215的雜質(zhì)摻雜濃 度。例如，闡值電壓調(diào)T 1區(qū)215的雜質(zhì)慘雜濃度可以商于隔尚講203的雜質(zhì)慘雜濃度。基 于襯底201的上平面，閾值電壓調(diào)節(jié)區(qū)215的深度可以比源極S和漏極D中的每個的深度 淺。這可以最小化閾值電壓調(diào)節(jié)區(qū)215與源極S和漏極D之間的干擾，并且可以通過柵極 來形成溝道C。源極S和漏極D中的每個的底平面可以位于與間隙填充絕緣層209的上平 面相同或更高的平面。這可以最大化源極S和漏極D與柵極G和存儲器層208之間的重疊 區(qū)域。
[0044] 如上所述，在非易失性存儲器件中，所述多個第二晶體管302可以布置成與隔離 結(jié)構(gòu)210相鄰，第一晶體管301可以布置在所述多個第二晶體管302之間的有源區(qū)211的 中心。第一晶體管301和所述多個第二晶體管302可以包括相同的柵極G、源極S以及漏 極D。第一晶體管301具有通過閾值電壓調(diào)節(jié)區(qū)215來固定的閾值電壓。第一晶體管301 可以通過調(diào)節(jié)閾值電壓調(diào)節(jié)區(qū)215的雜質(zhì)摻雜濃度來控制單位單元的操作特性以及第一 晶體管301的閾值電壓的大小。在所述多個第二晶體管302中，可以通過柵極G、存儲器層 208和包括源極S、漏極D和溝道C的有源區(qū)211的重疊區(qū)域中的電荷捕獲和釋放來執(zhí)行編 程過程和擦除過程。結(jié)果，可以獲得可變的閾值電壓。
[0045] 具有前述結(jié)構(gòu)的非易失性存儲器件可以防止因存儲器層形成工藝而引起的特性 惡化，并且通過使用隔離結(jié)構(gòu)210的內(nèi)襯層作為存儲器層208來改善邏輯兼容性。
[0046] 另外，由于具有固定閾值電壓的第一晶體管301和具有可變閾值電壓的所述多個 第二晶體管302彼此并聯(lián)耦接，因此可以改善非易失性存儲器件的操作特性。
[0047] 此外，由于單元結(jié)構(gòu)簡單，因此可以有效地改善非易失性存儲器件的集成，并且可 以應(yīng)用各種操作過程。
[0048] 在下文中，將參照圖2A至圖2E以及表1來描述根據(jù)本發(fā)明的一個實(shí)施例的非易 失性存儲器件的單位單元的操作。表1示出根據(jù)本發(fā)明的一個實(shí)施例的非易失性存儲器件 的單位單元的操作條件的一個實(shí)例。根據(jù)本發(fā)明的一個實(shí)施例的非易失性存儲器件可以使 用各種操作過程并且可以應(yīng)用在各種功用中。
[0049] [表 1]
[0050]

【權(quán)利要求】
1. 一種具有多個單位單元的非易失性存儲器件，所述多個單位單元中的每個包括： 第一晶體管，所述第一晶體管適于具有固定的閾值電壓；以及 第二晶體管，所述第二晶體管適于與所述第一晶體管并聯(lián)耦接且具有可變的閾值電 壓。
2. 如權(quán)利要求1所述的非易失性存儲器件，其中，所述第一晶體管和所述第二晶體管 共用柵極、源極和漏極。
3. 如權(quán)利要求1所述的非易失性存儲器件，其中，所述第二晶體管包括具有存儲器層 的硅-氧化物-氮化物-氧化物-硅型晶體管。
4. 如權(quán)利要求3所述的非易失性存儲器件，其中，所述存儲器層包括隔離結(jié)構(gòu)的內(nèi)襯 層，其中所述隔離結(jié)構(gòu)將所述多個單位單元隔離開。
5. -種非易失性存儲器件，包括： 隔離溝槽，所述隔離溝槽形成在襯底上且限定有源區(qū)； 電荷捕獲層，所述電荷捕獲層形成在所述隔離溝槽的表面上； 間隙填充絕緣層，所述間隙填充絕緣層將所述電荷捕獲層上的隔離溝槽部分地填充； 柵極，所述柵極形成在所述襯底上，并且填充所述間隙填充絕緣層上的剩余的隔離溝 槽；以及 源極和漏極，所述源極和所述漏極形成在所述柵極的兩側(cè)下方的有源區(qū)上。
6. 如權(quán)利要求5所述的非易失性存儲器件，還包括： 隧道絕緣層，所述隧道絕緣層形成在所述隔離溝槽與所述電荷捕獲層之間；以及 電荷阻擋層，所述電荷阻擋層形成在所述電荷捕獲層上，且擴(kuò)展到所述有源區(qū)。
7. 如權(quán)利要求5所述的非易失性存儲器件，還包括： 柵絕緣層，所述柵絕緣層形成在所述電荷阻擋層與所述有源區(qū)之間。
8. 如權(quán)利要求7所述的非易失性存儲器件，其中，所述電荷捕獲層包括氮化物層，所述 隧道絕緣層、所述柵絕緣層以及所述電荷阻擋層包括氧化物層。
9. 如權(quán)利要求5所述的非易失性存儲器件，還包括： 閾值電壓調(diào)節(jié)區(qū)，所述閾值電壓調(diào)節(jié)區(qū)形成在所述源極與所述漏極之間的有源區(qū)上。
10. 如權(quán)利要求9所述的非易失性存儲器件，其中，所述閾值電壓調(diào)節(jié)區(qū)的底平面高于 所述源極和所述漏極中的每個的底平面。
【文檔編號】G11C16/04GK104112749SQ201310684271
【公開日】2014年10月22日 申請日期:2013年12月13日 優(yōu)先權(quán)日:2013年4月18日
【發(fā)明者】樸圣根 申請人:愛思開海力士有限公司