本發(fā)明實(shí)施例有關(guān)于非易失性存儲(chǔ)器，且特別有關(guān)于改良非易失性存儲(chǔ)器的數(shù)據(jù)保留與讀取性能的方法與裝置。

背景技術(shù)：

半導(dǎo)體裝置一般可分類為易失性半導(dǎo)體裝置(其需要電源來維持?jǐn)?shù)據(jù)儲(chǔ)存)或者非易失性半導(dǎo)體裝置(即便是電源被移除，仍可保留(retain)數(shù)據(jù))。非易失性半導(dǎo)體裝置的一例是閃存裝置，一般包括排列成列(row)與行(column)的存儲(chǔ)器單元陣列。在陣列中的各存儲(chǔ)器單元包括一晶體管結(jié)構(gòu)，具有柵極，漏極，源極與通道，通道位于漏極與源極之間。各存儲(chǔ)器單元位于字線與位線的交叉處，柵極連接至字線，漏極連接至位線，源極連接至源極線及共同接地。已知的閃存存儲(chǔ)單元的柵極通常包括雙柵極結(jié)構(gòu)，包括控制柵與浮接?xùn)?，浮接?xùn)沤橛趦裳趸瘜又g，以捕獲電子來編程此存儲(chǔ)單元。

閃存裝置可分類為NOR或NAND閃存裝置。NAND閃存裝置具有較快的編程與擦除速度，大部份原因是因其串行化結(jié)構(gòu)，其中，編程與擦除操作可執(zhí)行于整串的存儲(chǔ)器單元上。

然而，考慮到NAND閃存裝置的使用愈來愈普及，在某些市場(chǎng)上，比起編程性能，高性能讀取操作與數(shù)據(jù)保留變得更重要。例如，在這些市場(chǎng)中，高讀取周期與良好數(shù)據(jù)保留對(duì)于游戲卡片與汽車GPS系統(tǒng)是必需的。因?yàn)椋瑢?duì)具有較佳數(shù)據(jù)保留與讀取性能的NAND閃存裝置的需求愈來愈大。

NAND閃存裝置使用福勒-諾德漢隧穿(Fowler-Nordheim tunneling)，以在環(huán)繞浮接?xùn)诺难趸瘜觾?nèi)產(chǎn)生陷阱。當(dāng)電子填滿這些陷阱時(shí)，氧化層的潛在勢(shì)壘(potential barrier)增加。往后的編程操作與過往的編程操作會(huì)持續(xù)應(yīng)用相同電荷至存儲(chǔ)器，在編程操作之中，氧化層的潛在勢(shì)壘增加將會(huì)減 少加入至浮接?xùn)诺碾姾?，因而?dǎo)致浮接?xùn)诺拈撝惦妷鹤兊汀?/p>

目前已有嘗試來改良數(shù)據(jù)保留與性能，聚焦于避免對(duì)存儲(chǔ)器單元的干擾。特別是，閃存裝置容易被存儲(chǔ)器損壞所影響，存儲(chǔ)器損壞通常由于隨著時(shí)間增加，重復(fù)的編程與讀取操作所造成，這將對(duì)非為編程或讀取操作對(duì)象的存儲(chǔ)器單元造成干擾。例如，當(dāng)對(duì)所選字符在線的存儲(chǔ)器單元執(zhí)行讀取操作時(shí)，讀取電壓施加至所選字線，而通過電壓(pass voltage)VpassR施加至未選字線。施加至未選字線的通過電壓必需足夠高，以讓未選字線的存儲(chǔ)器單元保持于導(dǎo)通，不論該些存儲(chǔ)器單元是否被編程。重復(fù)應(yīng)用此通過電壓將造成原本為“1”(未編程)狀態(tài)的未選字線的存儲(chǔ)器單元的浮接?xùn)艧o意中得到弱電荷，而錯(cuò)誤地導(dǎo)致此存儲(chǔ)器單元具有“0”(編程)狀態(tài)。

因此，為避免干擾，現(xiàn)已試著調(diào)整非易失性存儲(chǔ)器的操作條件，減少通過電壓以避免造成讀取干擾。然而，減少通過電壓需要減少編程檢驗(yàn)(program verify，PV)電壓閾值，以保留相似的通過電壓窗口(通過電壓的范圍，能大幅避免讀取干擾與編程干擾)。減少通過電壓將阻礙非易失性存儲(chǔ)器的保留窗口或持久需求(endurance requirement)。

因此，需要能增加非易失性存儲(chǔ)器的讀取操作性能并將數(shù)據(jù)保留特性最大化。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本發(fā)明實(shí)施例，非易失性存儲(chǔ)器可改良數(shù)據(jù)保留及避免在讀取操作過程中出現(xiàn)干擾。如上述，NAND閃存裝置可在環(huán)繞浮接?xùn)诺难趸瘜觾?nèi)形成陷阱。在高溫烘烤下，存于浮接?xùn)畔碌碾娮訉?huì)透過這些氧化陷阱而逃出至基底，因?yàn)?，最終，編程操作將產(chǎn)生“0”存儲(chǔ)器單元的閾值電壓降低。為抵消此效應(yīng)，本發(fā)明實(shí)施例利用對(duì)存儲(chǔ)器單元的耦合效應(yīng)，以增加存儲(chǔ)器單元的浮接?xùn)诺拈撝惦妷?。通過抵消在編程操作過程中的電壓減少，此機(jī)制可改良存儲(chǔ)器單元的數(shù)據(jù)保留持久性，以繼續(xù)提供正確讀取性能。

在第一實(shí)施例中，提供一種控制一非易失性存儲(chǔ)器的方法，該非易失性存儲(chǔ)器包括一存儲(chǔ)器單元陣列，該存儲(chǔ)器單元陣列中的各存儲(chǔ)器單元包括一可編程浮接?xùn)拧Ｔ摲且资源鎯?chǔ)器可為閃存，特別是，可以為NAND閃存。該方法包括由一控制器來編程該非易失性存儲(chǔ)器的一第一存儲(chǔ)器單 元的一浮接?xùn)?；以及通過造成影響該第一存儲(chǔ)器單元的該浮接?xùn)诺囊获詈闲?yīng)，該控制器偏移該非易失性存儲(chǔ)器的該第一存儲(chǔ)器單元的該浮接?xùn)诺囊浑妷骸＠?，造成該耦合效?yīng)是增加該第一存儲(chǔ)器單元的該浮接?xùn)诺囊婚撝惦妷骸?/p>

在其他實(shí)施例中，造成該耦合效應(yīng)包括由該控制器造成該第一存儲(chǔ)器單元與一或多個(gè)相鄰存儲(chǔ)器單元之間的一浮接?xùn)篷詈闲?yīng)，通過編程該一或多個(gè)相鄰存儲(chǔ)器單元。各該一或多個(gè)相鄰存儲(chǔ)器單元相鄰于該第一存儲(chǔ)器單元。此外，該一或多個(gè)相鄰存儲(chǔ)器單元包括虛擬存儲(chǔ)單元。

在第二實(shí)施例中，提供一種控制一非易失性存儲(chǔ)器的裝置，該非易失性存儲(chǔ)器包括一存儲(chǔ)器單元陣列，該存儲(chǔ)器單元陣列中的各存儲(chǔ)器單元包括一可編程浮接?xùn)?。該非易失性存?chǔ)器可為閃存，特別是，可以為NAND閃存。該裝置包括一控制電路，該控制電路編程該非易失性存儲(chǔ)器的多個(gè)存儲(chǔ)器單元的多個(gè)浮接?xùn)?，且，該控制電路偏移該非易失性存?chǔ)器的一第一存儲(chǔ)器單元的一浮接?xùn)诺囊浑妷?，通過造成影響該第一存儲(chǔ)器單元的該浮接?xùn)诺囊获詈闲?yīng)。例如，造成該耦合效應(yīng)是增加該第一存儲(chǔ)器單元的該浮接?xùn)诺囊婚撝惦妷骸?/p>

在其他實(shí)施例中，造成該耦合效應(yīng)包括由該控制器造成該第一存儲(chǔ)器單元與一或多個(gè)相鄰存儲(chǔ)器單元之間的一浮接?xùn)篷詈闲?yīng)，通過編程該一或多個(gè)相鄰存儲(chǔ)器單元。各該一或多個(gè)相鄰存儲(chǔ)器單元相鄰于該第一存儲(chǔ)器單元。此外，該一或多個(gè)相鄰存儲(chǔ)器單元包括虛擬存儲(chǔ)單元。

在更一實(shí)施例中，提供一種非易失性存儲(chǔ)器。該非易失性存儲(chǔ)器可為閃存，特別是，可以為NAND閃存。該非易失性存儲(chǔ)器包括一存儲(chǔ)器單元陣列，該存儲(chǔ)器單元陣列中的各存儲(chǔ)器單元包括一可編程浮接?xùn)?。此?shí)施例的該非易失性存儲(chǔ)器更包括一控制電路，編程該存儲(chǔ)器單元陣列的多個(gè)存儲(chǔ)器單元。該控制電路偏移該存儲(chǔ)器單元陣列的一第一存儲(chǔ)器單元的一浮接?xùn)诺囊浑妷?，通過造成影響該第一存儲(chǔ)器單元的該浮接?xùn)诺囊获詈闲?yīng)。例如，造成該耦合效應(yīng)是增加該第一存儲(chǔ)器單元的該浮接?xùn)诺囊婚撝惦妷骸?/p>

在其他實(shí)施例中，造成該耦合效應(yīng)包括由該控制器造成該第一存儲(chǔ)器單元與一或多個(gè)相鄰存儲(chǔ)器單元之間的一浮接?xùn)篷詈闲?yīng)，通過編程該一 或多個(gè)相鄰存儲(chǔ)器單元。各該一或多個(gè)相鄰存儲(chǔ)器單元相鄰于該第一存儲(chǔ)器單元。此外，該一或多個(gè)相鄰存儲(chǔ)器單元包括虛擬存儲(chǔ)單元。

為了對(duì)本發(fā)明的上述及其他方面有更佳的了解，下文特舉實(shí)施例，并配合所附圖式，作詳細(xì)說明如下：

附圖說明

圖1繪示依照本發(fā)明實(shí)施例的半導(dǎo)體裝置的方塊圖，半導(dǎo)體裝置包括控制電路與多級(jí)的非易失性存儲(chǔ)器元件(memory element)。

圖2A繪示依照本發(fā)明實(shí)施例的非易失性存儲(chǔ)器中的存儲(chǔ)器單元陣列的上視圖。

圖2B繪示依照本發(fā)明實(shí)施例的存儲(chǔ)器單元的閾值電壓值。

圖3A繪示依照本發(fā)明實(shí)施例的非易失性存儲(chǔ)器中的另一種存儲(chǔ)器單元陣列的上視圖。

圖3B繪示依照本發(fā)明實(shí)施例的存儲(chǔ)器單元的另一種閾值電壓值。

圖4顯示依照本發(fā)明實(shí)施例的非易失性存儲(chǔ)器的改良數(shù)據(jù)保留或讀取性能的操作流程圖。

【符號(hào)說明】

100：半導(dǎo)體裝置 102：控制電路

104：非易失性存儲(chǔ)器 202：數(shù)據(jù)頁

204：虛擬頁 206、208、304：電壓范圍

WLn-1，WLn，WLn+1：字線

BLo、BLe：位線 402-406：步驟

具體實(shí)施方式

本發(fā)明實(shí)施例的描述將參考附圖，但并未顯示本案所有實(shí)施例。實(shí)際上，本發(fā)明可實(shí)現(xiàn)成許多不同形式，且不受限于在此所描述的實(shí)施例；另外，這些實(shí)施例乃是用以說明本發(fā)明可符合「可利用性」法定要件。相似符號(hào)代表相似元件。

在此，「非易失性存儲(chǔ)器」代表即使移除電源后，仍可儲(chǔ)存信息的半導(dǎo)體裝置。非易失性存儲(chǔ)器包括但不受限于，掩模式只讀存儲(chǔ)器(Mask ROM)、可編程只讀存儲(chǔ)器(Programmable ROM)、可擦除編程只讀存儲(chǔ)器(Erasable Programmable ROM)、電性可擦除編程只讀存儲(chǔ)器(Electrically Erasable Programmable ROM)，以及閃存。

在此，「基底(substrate)」包括任何底層材質(zhì)，其上可形成裝置，電路，外延層或半導(dǎo)體。一般來說，基底可用以定義位于半導(dǎo)體裝置底下的層，或者是形成半導(dǎo)體裝置的基層?；卓砂ü?、摻雜硅(doped silicon)、鍺、硅鍺(silicon geermanium)、半導(dǎo)體復(fù)合物(semiconductor compound)，或其他半導(dǎo)體材質(zhì)之一或任何組合。

現(xiàn)請(qǐng)參考圖1，繪示依照本發(fā)明實(shí)施例的半導(dǎo)體裝置100的方塊圖。此例的半導(dǎo)體裝置包括控制電路102與多級(jí)的非易失性存儲(chǔ)器104?？刂齐娐?02溝通于各非易失性存儲(chǔ)器104，且對(duì)存儲(chǔ)器元件進(jìn)行讀取、編程、擦除與其他操作。各非易失性存儲(chǔ)器104可包括排列成列與行的存儲(chǔ)器單元陣列。在陣列中的各存儲(chǔ)器單元包括晶體管結(jié)構(gòu)，具有柵極，漏極，源極與通道，通道位于漏極與源極之間。各存儲(chǔ)器單元位于字線與位線的交叉處，柵極連接至字線，漏極連接至位線，源極連接至源極線及共同接地。已知的閃存存儲(chǔ)單元的柵極通常包括雙柵極結(jié)構(gòu)，包括控制柵與浮接?xùn)牛〗訓(xùn)沤橛趦裳趸瘜又g，以捕獲電子來編程此存儲(chǔ)單元。

在圖2A中，顯示存儲(chǔ)器單元陣列的一例。此例中的各存儲(chǔ)器單元有關(guān)于一頁(page)。存儲(chǔ)器單元陣列是非易失性存儲(chǔ)器(如圖1的非易失性存儲(chǔ)器104)的內(nèi)部方塊的一部份。非易失性存儲(chǔ)器的各方塊包括多個(gè)字線(圖2A顯示字線WLn-1，WLn，WLn+1)，交叉于奇與偶位線。在圖2A中，顯示出兩奇位線(BLo)圍著一偶位線(BLe)。存儲(chǔ)器單元位于字線與位線的各交叉點(diǎn)。因?yàn)轱@示出三條字線與三條位線，圖2A共顯示9個(gè)存儲(chǔ)器單元。

如圖所示，存儲(chǔ)器單元202包括數(shù)據(jù)頁，而存儲(chǔ)器單元204則為虛擬頁(或虛擬存儲(chǔ)單元)。虛擬頁204的數(shù)據(jù)樣式(pattern)并未受限，故可為任何數(shù)據(jù)樣式，如底下所述，這些虛擬頁204并未用于儲(chǔ)存數(shù)據(jù)，但用于控制數(shù)據(jù)頁202的特性。在本發(fā)明實(shí)施例中，因?yàn)樘摂M頁204不必是數(shù)據(jù)存存儲(chǔ)器單元，虛擬頁204可在任何時(shí)間被指定，而不會(huì)影響非易失存儲(chǔ)器裝置的數(shù)據(jù)儲(chǔ)存能力。相似地，因?yàn)樘摂M頁204不用于儲(chǔ)存數(shù)據(jù)，對(duì)編程 虛擬頁204的數(shù)據(jù)樣式不用限制，其可為“1”狀態(tài)或“0”狀態(tài)，只要對(duì)于數(shù)據(jù)頁202的數(shù)據(jù)保留及/或讀取特性能優(yōu)化即可。

數(shù)據(jù)頁202位于多級(jí)的相鄰存儲(chǔ)器單元內(nèi)。在此，「相鄰存儲(chǔ)器單元」可指存儲(chǔ)器單元的所有方向上的相鄰存儲(chǔ)器單元，(例如，對(duì)數(shù)據(jù)頁202而言，這可代表在圖2A中圍繞著數(shù)據(jù)頁202的八個(gè)相鄰存儲(chǔ)器單元)，或者是，非對(duì)角線相鄰存儲(chǔ)器單元(例如，圖2A的左、右、上與下數(shù)據(jù)頁202)，面對(duì)面(face-to-face)相鄰存儲(chǔ)器單元(例如，圖2A的直接上與下數(shù)據(jù)頁202)，如果在傳統(tǒng)陣列排列的內(nèi)部存儲(chǔ)器單元。應(yīng)當(dāng)注意的是，在傳統(tǒng)非易失性存儲(chǔ)器中，各內(nèi)部存儲(chǔ)器單元有8個(gè)直接相鄰存儲(chǔ)器單元，取決于非易失性存儲(chǔ)器的尺寸與芯片密度，也可有更多的相鄰存儲(chǔ)器單元能當(dāng)成虛擬存儲(chǔ)單元。依此，雖然直接相鄰存儲(chǔ)器單元一般顯露了在目標(biāo)存儲(chǔ)器單元的交叉耦合效應(yīng)，其他存儲(chǔ)器單元也可能顯露此耦合效應(yīng)。因此，如果彼此之間存在有交叉耦合效應(yīng)的話，則此兩存儲(chǔ)器單元可視為是相鄰的。

圖2B繪示圖2A的數(shù)據(jù)頁202的閾值電壓值。響應(yīng)于使得數(shù)據(jù)頁202由“1”非編程(或擦除)狀態(tài)被更新至“0”編程(或?qū)懭?狀態(tài)的編程操作，圖2B顯示出，數(shù)據(jù)頁202的閾值電壓已從相關(guān)于“1”狀態(tài)的電壓范圍206移動(dòng)至相關(guān)于“0”狀態(tài)的電壓范圍208。相似地，擦除檢驗(yàn)臨界EV顯示出，“1”狀態(tài)的高電壓界限，而編程檢驗(yàn)臨界PV顯示出，“0”狀態(tài)的低電壓界限(在臨界EV與PV間的邊際(margin)內(nèi)的電壓范圍內(nèi)的讀取電壓可用以偵測(cè)目標(biāo)存儲(chǔ)器單元的狀態(tài))。圖2B更顯示出，通過電壓(VpassR)高于擦除檢驗(yàn)臨界EV、電壓范圍206、編程檢驗(yàn)臨界PV與編程狀態(tài)電壓范圍208，其確保，已施加通過電壓的任何頁皆為導(dǎo)通，不論其程序狀態(tài)為何。

現(xiàn)請(qǐng)參考圖3A，顯示圖2A的陣列的變形。圖3A中的存儲(chǔ)器單元相關(guān)于圖2A的存儲(chǔ)器單元，不同處在于，虛擬頁204中的3個(gè)虛擬頁(圖3A的存儲(chǔ)器單元302)已被編程，由“1”狀態(tài)轉(zhuǎn)態(tài)至較高電壓的“0”狀態(tài)。由這些存儲(chǔ)器單元302朝向數(shù)據(jù)頁202的箭頭代表此改變對(duì)數(shù)據(jù)頁202造成交叉耦合效應(yīng)。

交叉耦合效應(yīng)顯示于圖3B中，其顯示相關(guān)于數(shù)據(jù)頁202的閾值電壓的變化。特別是，虛線代表，虛擬頁302由“1”狀態(tài)轉(zhuǎn)態(tài)至“0”狀態(tài)，而虛線所示的電壓范圍304包含于這些存儲(chǔ)器單元之中，浮接?xùn)沤徊骜詈闲?yīng) 施加至數(shù)據(jù)頁202的浮接?xùn)诺碾妷?。由相鄰存?chǔ)器單元而來的意外場(chǎng)(stray field)所造成的干擾會(huì)增加數(shù)據(jù)頁202的閾值電壓。

如上述，NAND閃存裝置可在圍繞著浮接?xùn)诺难趸瘜有纬上葳?，?dāng)電子填滿這些陷阱時(shí)，氧化層的潛在勢(shì)壘(potential barrier)會(huì)增加，最后，編程操作會(huì)開始，產(chǎn)生“0”狀態(tài)存儲(chǔ)器單元的較低閾值電壓。當(dāng)此閾值電壓縮移至EV與PV閾值電壓間的邊際時(shí)，可能會(huì)出現(xiàn)數(shù)據(jù)保留問題，因?yàn)樽x取操作可能會(huì)誤辨存儲(chǔ)器單元的狀態(tài)。通過相鄰虛擬存儲(chǔ)單元的適當(dāng)數(shù)量且在編程原始存儲(chǔ)器單元后，將這些存儲(chǔ)單元編程，原始存儲(chǔ)器單元的閾值電壓會(huì)被提升，因而減少數(shù)據(jù)保留問題的可能性。為對(duì)應(yīng)此效應(yīng)，本發(fā)明實(shí)施例應(yīng)用耦合效應(yīng)于存儲(chǔ)器單元，以增加存儲(chǔ)器單元的浮接?xùn)诺拈撝惦妷?。通過平衡在編程操作過程中所出現(xiàn)的電壓降低，此機(jī)制能改善存儲(chǔ)器單元保留數(shù)據(jù)的期間，并持續(xù)提供正確讀取性能。

雖然在圖2A與圖3A中將5個(gè)相鄰存儲(chǔ)單元指定為虛擬頁204，可將更多或更少的相鄰存儲(chǔ)單元指定為虛擬頁，取決于，在給定實(shí)現(xiàn)下，對(duì)讀取性能，數(shù)據(jù)保留，芯片密度與編程性能之間的取舍。相似地，非易失存儲(chǔ)器裝置的損壞也決定了相鄰虛擬存儲(chǔ)單元的適當(dāng)數(shù)量，以確保數(shù)據(jù)保留與讀取性能。

現(xiàn)參考圖4，顯示依照本發(fā)明實(shí)施例的非易失性存儲(chǔ)器的改良數(shù)據(jù)保留或讀取性能的操作流程圖。在步驟402，提供非易失性存儲(chǔ)器。此非易失性存儲(chǔ)器可包括芯片上控制電路，如圖1所示。在步驟404，控制器(其可為芯片上控制電路，或?yàn)橐阎思颊咚阎目删幊谭且资源鎯?chǔ)器的其他機(jī)制)編程非易失性存儲(chǔ)器的第一存儲(chǔ)器單元。要了解，任意數(shù)量的編程操作或其他操作可對(duì)此非易失性存儲(chǔ)器操作，只要至少有一存儲(chǔ)器單元(比如，第一存儲(chǔ)器單元)在步驟406之前已被編程即可。在步驟406，控制器通過造成可影響此第一存儲(chǔ)器單元的耦合效應(yīng)來偏移此第一存儲(chǔ)器單元的閾值電壓。此電壓偏移可由控制器對(duì)一或多個(gè)相鄰存儲(chǔ)器單元進(jìn)行編程而產(chǎn)生，以造成在第一存儲(chǔ)器單元與一或多相鄰存儲(chǔ)器單元間的浮接?xùn)篷詈闲?yīng)。這些相鄰存儲(chǔ)器單元可包括鄰近的存儲(chǔ)器單元，更可包括虛擬存儲(chǔ)單元，其細(xì)節(jié)如上所述。在任何事件中，耦合效應(yīng)可增加第一存儲(chǔ)器單元的閾值電壓。

因此，在此提供非易失性存儲(chǔ)器，用以編程非易失性存儲(chǔ)器的控制器，以及控制非易失性存儲(chǔ)器的方法。本發(fā)明實(shí)施例可改良非易失性存儲(chǔ)器的數(shù)據(jù)保留及增加讀取性能，通過提升“0”狀態(tài)存儲(chǔ)器單元的閾值電壓，因而減少了讀取操作可能誤辨這些存儲(chǔ)器單元的可能性。特別是，通過對(duì)目標(biāo)存儲(chǔ)器單元感應(yīng)出耦合效應(yīng)，數(shù)據(jù)保留特性與讀取性能可被改良。在其他實(shí)施例中，耦合效應(yīng)包括浮接?xùn)篷詈闲?yīng)，且由目標(biāo)存儲(chǔ)器單元的鄰近存儲(chǔ)器單元所引起。在其他實(shí)施例中，其他類型的耦合效應(yīng)也可視為未脫離本發(fā)明精神范圍。

要了解，雖然本發(fā)明的描述是以在非易失性存儲(chǔ)器中，目標(biāo)存儲(chǔ)器單元被8個(gè)其他存儲(chǔ)器單元所圍繞來描述，此非易失性存儲(chǔ)器可包括任何數(shù)量的存儲(chǔ)器單元，且在造成浮接?xùn)篷詈闲?yīng)的實(shí)施例中，任意數(shù)量的相鄰存儲(chǔ)器單元可用以造成此效應(yīng)。更甚者，雖然本發(fā)明的某些實(shí)施例包括或使用NAND閃存裝置，本發(fā)明實(shí)施例也可包括或使用其他非易失性存儲(chǔ)器，例如NOR閃存裝置等。

綜上所述，雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求范圍所界定的為準(zhǔn)。