本發(fā)明涉及存儲器技術(shù)領(lǐng)域，尤其涉及一種存儲器讀取電路。

背景技術(shù)：

一般存儲器電路結(jié)構(gòu)包含以下幾個部分，存儲器單元陣列，行譯碼器，列譯碼器，用于讀取存儲單元內(nèi)容的靈敏放大器電路，以及時序和控制電路。在存儲設(shè)備的使用中，對存儲單元的訪問速度成為用戶對存儲設(shè)備評價的一個重要指標(biāo)。

對于傳統(tǒng)的存儲器電路結(jié)構(gòu)，進(jìn)行讀取操作時，存儲單元的存儲狀態(tài)通過連接的位線反應(yīng)出來，即通過存儲單元連接的位線電壓傳輸?shù)届`敏放大器中進(jìn)行讀出操作。但是由于工藝進(jìn)步以及存儲器陣列變大導(dǎo)致的位線上所連接的存儲單元變多，位線寄生參數(shù)變大，導(dǎo)致存儲單元位線電壓變化時的負(fù)載增加，變化速度變慢，靈敏放大器電路讀出時間也隨之增加，因此，如何提高存儲器的讀取速度是一項亟待解決的問題。

技術(shù)實現(xiàn)要素：

本發(fā)明提供了一種存儲器讀取電路，能夠提高存儲器的讀取速度。

本發(fā)明提供了一種存儲器讀取電路，包括：預(yù)充電路、讀取輔助電路、靈敏放大器及反饋電路和偽靈敏放大器及反饋電路；其中：

所述讀取輔助電路分別與所述預(yù)充電路、靈敏放大器及反饋電路和偽靈敏放大器及反饋電路相連；

所述預(yù)充電路將存儲器存儲單元的位線預(yù)充至供電電壓；

預(yù)充后，所述讀取輔助電路將第一位線和第二位線以相同的下拉電流進(jìn)行放電操作，所述第一位線放電快于第二位線接近所述讀取輔助電路的翻轉(zhuǎn)閾值；

當(dāng)所述第二位線到達(dá)所述讀取輔助電路的翻轉(zhuǎn)閾值時，所述靈敏放大器及反饋電路將所述存儲單元的數(shù)據(jù)進(jìn)行整形傳輸，并輸出一個反饋信號關(guān)閉所述讀取輔助電路，所述第二位線端放電停止，所述靈敏放大器及反饋電路將接受的數(shù)據(jù)放大傳輸至輸出端口。

優(yōu)選地，所述讀取輔助電路包括：第一MOS管、第二MOS管、第三MOS管和第四MOS管；其中：

所述第一MOS管的柵極與所述靈敏放大器及反饋電路相連，所述第一MOS管的源極與第二位線BLW相連，所述第一MOS管的漏極與所述第三MOS管的漏極相連；

所述第二MOS管的柵極與所述偽靈敏放大器及反饋電路相連，所述第二MOS管的源極與所述第一位線BLRW相連，所述第二MOS管的漏極與所述第四MOS管的漏極相連；

所述第三MOS管的柵極與所述第一位線BLRW相連，所述第三MOS管的源極與所述第四MOS管的源極相連并接地；

所述第四MOS管的柵極與所述第二位線BLW相連。

優(yōu)選地，所述靈敏放大器及反饋電路包括：第五MOS管、第六MOS管和第七M(jìn)OS管；其中：

所述第五MOS管的柵極與所述第一位線BLRW相連，所述第五MOS管的源極與供電電壓VDD相連，所述第五MOS管的漏極與所述第七M(jìn)OS管的漏極相連；

所述第六MOS管的柵極與所述第一MOS管的柵極相連，所述第六MOS管的源極接地；

所述第七M(jìn)OS管的柵極與所述第一位線BLRW相連，所述第七M(jìn)OS管的源極接地。

優(yōu)選地，所述偽靈敏放大器及反饋電路包括：第八MOS管、第九MOS管和第十MOS管；其中：

所述第八MOS管的柵極與所述第二位線BLW相連，所述第八MOS管的源極與供電電壓VDD相連，所述第八MOS管的漏極與所述第十MOS管的漏極相連；

所述第九MOS管的柵極與所述第二MOS管的柵極相連，所述第九MOS管的源極接地；

所述第十MOS管的柵極與所述第二位線BLW相連，所述第十MOS管的源極接地。

由上述方案可知，本發(fā)明提供的一種存儲器讀取電路，在存儲器讀取過程中，通過預(yù)充電電路將存儲器存儲單元的位線充至供電電壓，預(yù)充電結(jié)束后，通過讀取輔助電路將第一位線和第二位線以相同的下拉電流進(jìn)行放電操作，第一位線放電快于第二位線接近讀取輔助電路的翻轉(zhuǎn)閾值，當(dāng)所述第二位線到達(dá)所述讀取輔助電路的翻轉(zhuǎn)閾值時，所述靈敏放大器及反饋電路將所述存儲單元的數(shù)據(jù)進(jìn)行整形傳輸，并輸出一個反饋信號關(guān)閉所述讀取輔助電路，所述第二位線端放電停止，所述靈敏放大器及反饋電路將接受的數(shù)據(jù)放大傳輸至輸出端口。綜上所述，通過讀取輔助電路加速了靈敏放大器電路的反轉(zhuǎn)過程，提高存儲器的讀取速度。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明公開的一種存儲器讀取電路實施例1的結(jié)構(gòu)示意圖；

圖2為本發(fā)明公開的一種存儲器讀取電路實施例2的結(jié)構(gòu)示意圖；

圖3為本發(fā)明公開的一種存儲器讀取電路實施例3的結(jié)構(gòu)示意圖；

圖4為本發(fā)明公開的一種存儲器讀取電路實施例4的結(jié)構(gòu)示意圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護(hù)的范圍。

如圖1所示，為本發(fā)明公開的一種存儲器讀取電路實施例1的結(jié)構(gòu)示意圖，該存儲器讀取電路包括：預(yù)充電路101、讀取輔助電路102、靈敏放大器及反饋電路103和偽靈敏放大器及反饋電路104；其中：

讀取輔助電路102分別與預(yù)充電路101、靈敏放大器及反饋電路103和偽靈敏放大器及反饋電路104相連；

預(yù)充電路101將存儲器存儲單元100的位線預(yù)充至供電電壓；

預(yù)充后，讀取輔助電路102將第一位線BLRW和第二位線BLW以相同的下拉電流進(jìn)行放電操作，第一位線BLRW放電快于第二位線BLW接近讀取輔助電路102的翻轉(zhuǎn)閾值；

當(dāng)?shù)诙痪€BLW到達(dá)讀取輔助電路102的翻轉(zhuǎn)閾值時，靈敏放大器及反饋電路103將存儲單元100的數(shù)據(jù)進(jìn)行整形傳輸，并輸出一個反饋信號關(guān)閉讀取輔助電路102，第二位線BLW端放電停止，靈敏放大器及反饋電路103將接受的數(shù)據(jù)放大傳輸至輸出端口。

上述實施例的工作原理為：當(dāng)需要對存儲器進(jìn)行讀取時，首先存儲單元100預(yù)存數(shù)據(jù)后，預(yù)充電路101會將存儲器的兩根位線BLRW和BLW預(yù)充至供電電壓，預(yù)充結(jié)束后，讀取輔助電路102開始工作，然后存儲器的字線WL打開，存儲單元100預(yù)存的數(shù)據(jù)便會通過位線傳送至靈敏放大器及反饋電路103。讀取輔助電路102開始工作后，會將兩條位線同時以相同的下拉電流進(jìn)行放電操作，由于第一位線BLRW比第二位線BLW多一條存儲單元100內(nèi)的放電通路，假設(shè)存儲單元100的數(shù)據(jù)反映到第一位線BLRW端是將第一位線BLRW電平是放電操作，則第一位線BLRW放電會快于第二位線BLW端接近讀取電路的翻轉(zhuǎn)閾值，當(dāng)?shù)谝晃痪€BLRW到達(dá)讀取電路的翻轉(zhuǎn)閾值時，靈敏放大器及反饋電路103將數(shù)據(jù)進(jìn)行整形傳輸，并輸出一個反饋信號關(guān)閉讀取輔助電路102，使讀取輔助電路102第二位線BLW端的放電停止，第一危險BLRW端放電不關(guān)閉繼續(xù)進(jìn)行，最后靈敏放大器及反饋電路103再將接受的數(shù)據(jù)放大傳出至輸出端口，完成存儲器的讀取過程。

綜上所述，在存儲器讀取過程中，通過預(yù)充電電路將存儲器存儲單元的位線充至供電電壓，預(yù)充電結(jié)束后，通過讀取輔助電路將第一位線和第二位線以相同的下拉電流進(jìn)行放電操作，第一位線放電快于第二位線接近讀取輔助電路的翻轉(zhuǎn)閾值，當(dāng)所述第二位線到達(dá)所述讀取輔助電路的翻轉(zhuǎn)閾值時，所述靈敏放大器及反饋電路將所述存儲單元的數(shù)據(jù)進(jìn)行整形傳輸，并輸出一個反饋信號關(guān)閉所述讀取輔助電路，所述第二位線端放電停止，所述靈敏放大器及反饋電路將接受的數(shù)據(jù)放大傳輸至輸出端口。綜上所述，通過讀取輔助電路加速了靈敏放大器電路的反轉(zhuǎn)過程，提高存儲器的讀取速度。

如圖2所示，為本發(fā)明公開的一種存儲器讀取電路實施例2的結(jié)構(gòu)示意圖，該存儲器讀取電路包括：預(yù)充電路201、讀取輔助電路202、靈敏放大器及反饋電路203和偽靈敏放大器及反饋電路204；其中：

讀取輔助電路202分別與預(yù)充電路201、靈敏放大器及反饋電路203和偽靈敏放大器及反饋電路204相連；

預(yù)充電路201將存儲器存儲單元200的位線預(yù)充至供電電壓；

預(yù)充后，讀取輔助電路202將第一位線BLRW和第二位線BLW以相同的下拉電流進(jìn)行放電操作，第一位線BLRW放電快于第二位線BLW接近讀取輔助電路202的翻轉(zhuǎn)閾值；

當(dāng)?shù)诙痪€BLW到達(dá)讀取輔助電路202的翻轉(zhuǎn)閾值時，靈敏放大器及反饋電路203將存儲單元200的數(shù)據(jù)進(jìn)行整形傳輸，并輸出一個反饋信號關(guān)閉讀取輔助電路202，第二位線BLW端放電停止，靈敏放大器及反饋電路203將接受的數(shù)據(jù)放大傳輸至輸出端口；

具體的，讀取輔助電路202包括：第一MOS管MP0、第二MOS管MP1、第三MOS管MN0和第四MOS管MN1；其中：

第一MOS管MP0的柵極與靈敏放大器及反饋電路203相連，第一MOS管MP0的源極與第二位線BLW相連，第一MOS管MP0的漏極與第三MOS管MN0的漏極相連；

第二MOS管MP1的柵極與偽靈敏放大器及反饋電路204相連，第二MOS管MP1的源極與第一位線BLRW相連，第二MOS管MP1的漏極與第四MOS管MN1的漏極相連；

第三MOS管MN0的柵極與第一位線BLRW相連，第三MOS管MN0的源極與第四MOS管MN1的源極相連并接地；

第四MOS管MN1的柵極與第二位線BLW相連。

上述實施例的工作原理為：當(dāng)需要對存儲器進(jìn)行讀取時，首先存儲單元200預(yù)存數(shù)據(jù)后，預(yù)充電路201會將存儲器的兩根位線BLRW和BLW預(yù)充至供電電壓，預(yù)充結(jié)束后，讀取輔助電路202開始工作，然后存儲器的字線WL打開，存儲單元200預(yù)存的數(shù)據(jù)便會通過位線傳送至靈敏放大器及反饋電路203。讀取輔助電路202開始工作后，會將兩條位線同時以相同的下拉電流進(jìn)行放電操作，由于第一位線BLRW比第二位線BLW多一條存儲單元200內(nèi)的放電通路，假設(shè)存儲單元200的數(shù)據(jù)反映到第一位線BLRW端是將第一位線BLRW電平是放電操作，則第一位線BLRW放電會快于第二位線BLW端接近讀取電路的翻轉(zhuǎn)閾值，當(dāng)?shù)谝晃痪€BLRW到達(dá)讀取電路的翻轉(zhuǎn)閾值時，靈敏放大器及反饋電路203將數(shù)據(jù)進(jìn)行整形傳輸，并輸出一個反饋信號關(guān)閉讀取輔助電路202，使讀取輔助電路202第二位線BLW端的放電停止，第一危險BLRW端放電不關(guān)閉繼續(xù)進(jìn)行，最后靈敏放大器及反饋電路203再將接受的數(shù)據(jù)放大傳出至輸出端口，完成存儲器的讀取過程。

假設(shè)存儲單元中存儲數(shù)據(jù)為“0”時，當(dāng)預(yù)充電路201將位線預(yù)充至供電電壓VDD且字線未打開時，讀取輔助電路202處于平衡狀態(tài)。當(dāng)字線打開后，第二位線BLW電位保持不變，第一位線BLRW上的電壓開始下降。與此同時，導(dǎo)通第四MOS管MN1加快第一位線BLRW上的電壓下降速度，導(dǎo)通的第三MOS管MN0也開始下拉第二位線BLW上的電壓。但第一位線BLRW的電壓下降速度會更快。當(dāng)?shù)谝晃痪€BLRW的電壓降下降至靈敏放大器翻轉(zhuǎn)閾值時，靈敏放大電路中的反相器開始反轉(zhuǎn)，第一MOS管MP0開始慢慢截止，第二位線BLW上的電壓停止下降。而此時第二MOS管MP1管仍處于導(dǎo)通狀態(tài)，第一位線BLRW上的電壓繼續(xù)下降，加速了靈敏放大電路中反相器的反轉(zhuǎn)過程。另一方面，交叉耦合型的讀取輔助電路202也使輸出數(shù)據(jù)的穩(wěn)定性得到了提高。當(dāng)字線關(guān)閉后，第一位線BLRW電壓停止下降，完成一次數(shù)據(jù)讀取過程。

當(dāng)儲存單元中存儲數(shù)據(jù)為“1”時，由上述過程可以推出，第一位線BLRW還未到靈敏放大器的反相器翻轉(zhuǎn)閾值時已關(guān)閉讀取輔助電路，靈敏放大器中無數(shù)據(jù)變化，數(shù)據(jù)直接讀出。

綜上所述，在存儲器讀取過程中，通過預(yù)充電電路將存儲器存儲單元的位線充至供電電壓，預(yù)充電結(jié)束后，通過讀取輔助電路將第一位線和第二位線以相同的下拉電流進(jìn)行放電操作，第一位線放電快于第二位線接近讀取輔助電路的翻轉(zhuǎn)閾值，當(dāng)所述第二位線到達(dá)所述讀取輔助電路的翻轉(zhuǎn)閾值時，所述靈敏放大器及反饋電路將所述存儲單元的數(shù)據(jù)進(jìn)行整形傳輸，并輸出一個反饋信號關(guān)閉所述讀取輔助電路，所述第二位線端放電停止，所述靈敏放大器及反饋電路將接受的數(shù)據(jù)放大傳輸至輸出端口。綜上所述，通過讀取輔助電路加速了靈敏放大器電路的反轉(zhuǎn)過程，提高存儲器的讀取速度。

如圖3所示，為本發(fā)明公開的一種存儲器讀取電路實施例3的結(jié)構(gòu)示意圖，該存儲器讀取電路包括：預(yù)充電路301、讀取輔助電路302、靈敏放大器及反饋電路303和偽靈敏放大器及反饋電路304；其中：

讀取輔助電路302分別與預(yù)充電路301、靈敏放大器及反饋電路303和偽靈敏放大器及反饋電路304相連；

預(yù)充電路301將存儲器存儲單元300的位線預(yù)充至供電電壓；

預(yù)充后，讀取輔助電路302將第一位線BLRW和第二位線BLW以相同的下拉電流進(jìn)行放電操作，第一位線BLRW放電快于第二位線BLW接近讀取輔助電路302的翻轉(zhuǎn)閾值；

當(dāng)?shù)诙痪€BLW到達(dá)讀取輔助電路302的翻轉(zhuǎn)閾值時，靈敏放大器及反饋電路303將存儲單元300的數(shù)據(jù)進(jìn)行整形傳輸，并輸出一個反饋信號關(guān)閉讀取輔助電路302，第二位線BLW端放電停止，靈敏放大器及反饋電路303將接受的數(shù)據(jù)放大傳輸至輸出端口；

具體的，讀取輔助電路302包括：第一MOS管MP0、第二MOS管MP1、第三MOS管MN0和第四MOS管MN1；其中：

第一MOS管MP0的柵極與靈敏放大器及反饋電路303相連，第一MOS管MP0的源極與第二位線BLW相連，第一MOS管MP0的漏極與第三MOS管MN0的漏極相連；

第二MOS管MP1的柵極與偽靈敏放大器及反饋電路304相連，第二MOS管MP1的源極與第一位線BLRW相連，第二MOS管MP1的漏極與第四MOS管MN1的漏極相連；

第三MOS管MN0的柵極與第一位線BLRW相連，第三MOS管MN0的源極與第四MOS管MN1的源極相連并接地；

第四MOS管MN1的柵極與第二位線BLW相連；

靈敏放大器及反饋電路303包括：第五MOS管MN2、第六MOS管MN3和第七M(jìn)OS管MN4；其中：

第五MOS管MN2的柵極與第一位線BLRW相連，第五MOS管MN2的源極與供電電壓VDD相連，第五MOS管MN2的漏極與第七M(jìn)OS管MN4的漏極相連；

第六MOS管MN3的柵極與第一MOS管MP0的柵極相連，第六MOS管MN3的源極接地；

第七M(jìn)OS管MN4的柵極與第一位線BLRW相連，第七M(jìn)OS管MN4的源極接地。

上述實施例的工作原理為：當(dāng)需要對存儲器進(jìn)行讀取時，首先存儲單元300預(yù)存數(shù)據(jù)后，預(yù)充電路301會將存儲器的兩根位線BLRW和BLW預(yù)充至供電電壓，預(yù)充結(jié)束后，讀取輔助電路302開始工作，然后存儲器的字線WL打開，存儲單元300預(yù)存的數(shù)據(jù)便會通過位線傳送至靈敏放大器及反饋電路303。讀取輔助電路302開始工作后，會將兩條位線同時以相同的下拉電流進(jìn)行放電操作，由于第一位線BLRW比第二位線BLW多一條存儲單元300內(nèi)的放電通路，假設(shè)存儲單元300的數(shù)據(jù)反映到第一位線BLRW端是將第一位線BLRW電平是放電操作，則第一位線BLRW放電會快于第二位線BLW端接近讀取電路的翻轉(zhuǎn)閾值，當(dāng)?shù)谝晃痪€BLRW到達(dá)讀取電路的翻轉(zhuǎn)閾值時，靈敏放大器及反饋電路303將數(shù)據(jù)進(jìn)行整形傳輸，并輸出一個反饋信號關(guān)閉讀取輔助電路302，使讀取輔助電路302第二位線BLW端的放電停止，第一危險BLRW端放電不關(guān)閉繼續(xù)進(jìn)行，最后靈敏放大器及反饋電路303再將接受的數(shù)據(jù)放大傳出至輸出端口，完成存儲器的讀取過程。

假設(shè)存儲單元中存儲數(shù)據(jù)為“0”時，當(dāng)預(yù)充電路301將位線預(yù)充至供電電壓VDD且字線未打開時，讀取輔助電路302處于平衡狀態(tài)。當(dāng)字線打開后，第二位線BLW電位保持不變，第一位線BLRW上的電壓開始下降。與此同時，導(dǎo)通第四MOS管MN1加快第一位線BLRW上的電壓下降速度，導(dǎo)通的第三MOS管MN0也開始下拉第二位線BLW上的電壓。但第一位線BLRW的電壓下降速度會更快。當(dāng)?shù)谝晃痪€BLRW的電壓降下降至靈敏放大器翻轉(zhuǎn)閾值時，靈敏放大電路中的反相器開始反轉(zhuǎn)，第一MOS管MP0開始慢慢截止，第二位線BLW上的電壓停止下降。而此時第二MOS管MP1管仍處于導(dǎo)通狀態(tài)，第一位線BLRW上的電壓繼續(xù)下降，加速了靈敏放大電路中反相器的反轉(zhuǎn)過程。另一方面，交叉耦合型的讀取輔助電路302也使輸出數(shù)據(jù)的穩(wěn)定性得到了提高。當(dāng)字線關(guān)閉后，第一位線BLRW電壓停止下降，完成一次數(shù)據(jù)讀取過程。

當(dāng)儲存單元中存儲數(shù)據(jù)為“1”時，由上述過程可以推出，第一位線BLRW還未到靈敏放大器的反相器翻轉(zhuǎn)閾值時已關(guān)閉讀取輔助電路，靈敏放大器中無數(shù)據(jù)變化，數(shù)據(jù)直接讀出。

綜上所述，在存儲器讀取過程中，通過預(yù)充電電路將存儲器存儲單元的位線充至供電電壓，預(yù)充電結(jié)束后，通過讀取輔助電路將第一位線和第二位線以相同的下拉電流進(jìn)行放電操作，第一位線放電快于第二位線接近讀取輔助電路的翻轉(zhuǎn)閾值，當(dāng)所述第二位線到達(dá)所述讀取輔助電路的翻轉(zhuǎn)閾值時，所述靈敏放大器及反饋電路將所述存儲單元的數(shù)據(jù)進(jìn)行整形傳輸，并輸出一個反饋信號關(guān)閉所述讀取輔助電路，所述第二位線端放電停止，所述靈敏放大器及反饋電路將接受的數(shù)據(jù)放大傳輸至輸出端口。綜上所述，通過讀取輔助電路加速了靈敏放大器電路的反轉(zhuǎn)過程，提高存儲器的讀取速度。

如圖4所示，為本發(fā)明公開的一種存儲器讀取電路實施例4的結(jié)構(gòu)示意圖，該存儲器讀取電路包括：預(yù)充電路401、讀取輔助電路402、靈敏放大器及反饋電路403和偽靈敏放大器及反饋電路404；其中：

讀取輔助電路402包括：第一MOS管MP0、第二MOS管MP1、第三MOS管MN0和第四MOS管MN1；其中：

第一MOS管MP0的柵極與靈敏放大器及反饋電路403相連，第一MOS管MP0的源極與第二位線BLW相連，第一MOS管MP0的漏極與第三MOS管MN0的漏極相連；

第二MOS管MP1的柵極與偽靈敏放大器及反饋電路404相連，第二MOS管MP1的源極與第一位線BLRW相連，第二MOS管MP1的漏極與第四MOS管MN1的漏極相連；

第三MOS管MN0的柵極與第一位線BLRW相連，第三MOS管MN0的源極與第四MOS管MN1的源極相連并接地；

第四MOS管MN1的柵極與第二位線BLW相連；

靈敏放大器及反饋電路403包括：第五MOS管MN2、第六MOS管MN3和第七M(jìn)OS管MN4；其中：

第五MOS管MN2的柵極與第一位線BLRW相連，第五MOS管MN2的源極與供電電壓VDD相連，第五MOS管MN2的漏極與第七M(jìn)OS管MN4的漏極相連；

第六MOS管MN3的柵極與第一MOS管MP0的柵極相連，第六MOS管MN3的源極接地；

第七M(jìn)OS管MN4的柵極與第一位線BLRW相連，第七M(jìn)OS管MN4的源極接地；

偽靈敏放大器及反饋電路404包括：第八MOS管MN5、第九MOS管MN6和第十MOS管MN7；其中：

第八MOS管MN5的柵極與第二位線BLW相連，第八MOS管MN5的源極與供電電壓VDD相連，第八MOS管MN5的漏極與第十MOS管MN7的漏極相連；

第九MOS管MN6的柵極與第二MOS管MP1的柵極相連，第九MOS管MN6的源極接地；

第十MOS管MN7的柵極與第二位線BLW相連，第十MOS管MN7的源極接地。

在上述實施例中，假設(shè)存儲單元中存儲數(shù)據(jù)為“0”時，當(dāng)預(yù)充電路401將位線預(yù)充至供電電壓VDD且字線未打開時，讀取輔助電路402處于平衡狀態(tài)。當(dāng)字線打開后，第二位線BLW電位保持不變，第一位線BLRW上的電壓開始下降。與此同時，導(dǎo)通第四MOS管MN1加快第一位線BLRW上的電壓下降速度，導(dǎo)通的第三MOS管MN0也開始下拉第二位線BLW上的電壓。但第一位線BLRW的電壓下降速度會更快。當(dāng)?shù)谝晃痪€BLRW的電壓降下降至靈敏放大器翻轉(zhuǎn)閾值時，靈敏放大電路中的反相器開始反轉(zhuǎn)，第一MOS管MP0開始慢慢截止，第二位線BLW上的電壓停止下降。而此時第二MOS管MP1管仍處于導(dǎo)通狀態(tài)，第一位線BLRW上的電壓繼續(xù)下降，加速了靈敏放大電路中反相器的反轉(zhuǎn)過程。另一方面，交叉耦合型的讀取輔助電路402也使輸出數(shù)據(jù)的穩(wěn)定性得到了提高。當(dāng)字線關(guān)閉后，第一位線BLRW電壓停止下降，完成一次數(shù)據(jù)讀取過程。

當(dāng)儲存單元中存儲數(shù)據(jù)為“1”時，由上述過程可以推出，第一位線BLRW還未到靈敏放大器的反相器翻轉(zhuǎn)閾值時已關(guān)閉讀取輔助電路，靈敏放大器中無數(shù)據(jù)變化，數(shù)據(jù)直接讀出。

綜上所述，在存儲器讀取過程中，通過預(yù)充電電路將存儲器存儲單元的位線充至供電電壓，預(yù)充電結(jié)束后，通過讀取輔助電路將第一位線和第二位線以相同的下拉電流進(jìn)行放電操作，第一位線放電快于第二位線接近讀取輔助電路的翻轉(zhuǎn)閾值，當(dāng)所述第二位線到達(dá)所述讀取輔助電路的翻轉(zhuǎn)閾值時，所述靈敏放大器及反饋電路將所述存儲單元的數(shù)據(jù)進(jìn)行整形傳輸，并輸出一個反饋信號關(guān)閉所述讀取輔助電路，所述第二位線端放電停止，所述靈敏放大器及反饋電路將接受的數(shù)據(jù)放大傳輸至輸出端口。綜上所述，通過讀取輔助電路加速了靈敏放大器電路的反轉(zhuǎn)過程，提高存儲器的讀取速度。

本實施例方法所述的功能如果以軟件功能單元的形式實現(xiàn)并作為獨立的產(chǎn)品銷售或使用時，可以存儲在一個計算設(shè)備可讀取存儲介質(zhì)中?；谶@樣的理解，本發(fā)明實施例對現(xiàn)有技術(shù)做出貢獻(xiàn)的部分或者該技術(shù)方案的部分可以以軟件產(chǎn)品的形式體現(xiàn)出來，該軟件產(chǎn)品存儲在一個存儲介質(zhì)中，包括若干指令用以使得一臺計算設(shè)備(可以是個人計算機(jī)，服務(wù)器，移動計算設(shè)備或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本發(fā)明各個實施例所述方法的全部或部分步驟。而前述的存儲介質(zhì)包括：U盤、移動硬盤、只讀存儲器(ROM，Read-Only Memory)、隨機(jī)存取存儲器(RAM，Random Access Memory)、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)。

本說明書中各個實施例采用遞進(jìn)的方式描述，每個實施例重點說明的都是與其它實施例的不同之處，各個實施例之間相同或相似部分互相參見即可。

對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。