本申請(qǐng)要求2015年11月23日提交的申請(qǐng)?zhí)枮?0-2015-0163772的韓國專利申請(qǐng)的優(yōu)先權(quán)，其通過引用整體合并于此。

技術(shù)領(lǐng)域

本發(fā)明的示例性實(shí)施例總體而言涉及一種半導(dǎo)體設(shè)計(jì)技術(shù)，更具體地，涉及一種能夠執(zhí)行晶片級(jí)測試的層疊存儲(chǔ)器件及包括其的半導(dǎo)體存儲(chǔ)系統(tǒng)。

背景技術(shù)：

由于半導(dǎo)體存儲(chǔ)器技術(shù)已經(jīng)快速發(fā)展，因此對(duì)于半導(dǎo)體集成器件的封裝技術(shù)，存在對(duì)高度集成和高性能的不斷增長的需求。在過去，二維(2D)結(jié)構(gòu)已經(jīng)被用作傳統(tǒng)封裝技術(shù)，在二維結(jié)構(gòu)中，具有集成電路的半導(dǎo)體芯片通過使用電線或凸塊而設(shè)置在印刷電路板(PCB)上。近來，正在開發(fā)采用層疊在彼此頂部上的多個(gè)半導(dǎo)體芯片的各種三維(3D)結(jié)構(gòu)技術(shù)。

更具體地，在具有3D結(jié)構(gòu)的層疊存儲(chǔ)器件中，多個(gè)存儲(chǔ)器芯片通常垂直層疊。此外，沿垂直方向?qū)盈B的半導(dǎo)體芯片經(jīng)由一個(gè)或多個(gè)穿通芯片電極(例如，硅通孔(TSV))來電耦接，且安裝在用于半導(dǎo)體封裝體的襯底上。

由于層疊存儲(chǔ)器件的增大的復(fù)雜度，因此正開發(fā)新方法以保證需要在晶片級(jí)測試以及在已完成將晶片組裝成封裝層疊結(jié)構(gòu)之后測試二者的產(chǎn)品質(zhì)量。因此，通常用于測試采用TSV的層疊存儲(chǔ)器件的方法可以包括封裝級(jí)測試方法和晶片級(jí)測試方法，所述封裝級(jí)測試方法用于測試已經(jīng)被組裝成封裝產(chǎn)品之后的層疊存儲(chǔ)器件，所述晶片級(jí)測試方法在先于組裝工藝的晶片狀態(tài)中執(zhí)行。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的各種實(shí)施例針對(duì)一種能夠執(zhí)行晶片級(jí)測試的層疊存儲(chǔ)器件。層疊存儲(chǔ)器件可以使用與由基底裸片產(chǎn)生的全局控制信號(hào)等價(jià)的信號(hào)來在多個(gè)核心裸片中執(zhí)行晶片級(jí)測試。所述信號(hào)由包括基底裸片和多個(gè)核心裸片的層疊存儲(chǔ)器件中的核心裸片來產(chǎn)生。所述信號(hào)經(jīng)由多個(gè)穿通芯片電極來傳輸。各種實(shí)施例還針對(duì)晶片級(jí)測試方法。

在一個(gè)實(shí)施例中，一種層疊存儲(chǔ)器件可以包括使用多個(gè)穿通芯片電極來層疊的多個(gè)核心裸片和基底裸片。核心裸片中的每個(gè)包括：多個(gè)輸入焊盤，能夠在晶片級(jí)測試模式中從外部接收地址；控制信號(hào)發(fā)生單元，能夠?qū)?jīng)由輸入焊盤而接收到的地址進(jìn)行解碼以產(chǎn)生第一控制信號(hào)；地址發(fā)生單元，能夠基于經(jīng)由輸入焊盤而接收到的地址來產(chǎn)生第一地址；以及信號(hào)選擇單元，能夠選擇第一控制信號(hào)與經(jīng)由對(duì)應(yīng)的穿通芯片電極而從基底裸片接收到的第二控制信號(hào)之一以輸出全局控制信號(hào)，以及選擇第一地址與經(jīng)由對(duì)應(yīng)的穿通芯片電極而從基底裸片接收到的第二地址之一以輸出全局地址。

在一個(gè)實(shí)施例中，一種層疊存儲(chǔ)器件可以包括使用多個(gè)穿通芯片電極來層疊的多個(gè)核心裸片和基底裸片。核心裸片中的每個(gè)包括：多個(gè)輸入焊盤，能夠在晶片級(jí)測試模式中從外部接收列地址和行地址；地址鎖存單元，能夠鎖存經(jīng)由輸入焊盤而接收到的行地址和列地址以輸出行鎖存地址和列鎖存地址；行信號(hào)發(fā)生單元，能夠?qū)π墟i存地址進(jìn)行解碼以產(chǎn)生第一行控制信號(hào)，以及基于行鎖存地址來產(chǎn)生第一行地址；列信號(hào)發(fā)生單元，能夠?qū)α墟i存地址進(jìn)行解碼以產(chǎn)生第一列控制信號(hào)，以及基于列鎖存地址來產(chǎn)生第一列地址；行信號(hào)選擇單元，能夠基于晶片級(jí)測試使能信號(hào)而選擇第一行控制信號(hào)與經(jīng)由對(duì)應(yīng)的穿通芯片電極而從基底裸片接收到的第二行控制信號(hào)之一以輸出全局行控制信號(hào)，以及基于晶片級(jí)測試使能信號(hào)而選擇第一行地址與經(jīng)由對(duì)應(yīng)的穿通芯片電極而從基底裸片接收到的第二行地址之一以輸出全局行地址；以及列信號(hào)選擇單元，能夠基于晶片級(jí)測試使能信號(hào)而選擇第一列控制信號(hào)與經(jīng)由對(duì)應(yīng)的穿通芯片電極而從基底裸片接收到的第二列控制信號(hào)之一以輸出全局列控制信號(hào)，以及基于晶片級(jí)測試使能信號(hào)而選擇第一列地址與經(jīng)由對(duì)應(yīng)的穿通芯片電極而從基底裸片接收到的第二列地址之一以輸出全局列地址。

在一個(gè)實(shí)施例中，一種層疊存儲(chǔ)器件可以包括使用多個(gè)穿通芯片電極來層疊的多個(gè)核心裸片和基底裸片。核心裸片中的每個(gè)包括：多個(gè)輸入焊盤，能夠在晶片級(jí)測試模式中從外部接收地址；地址鎖存單元，能夠鎖存經(jīng)由輸入焊盤而接收到的地址以輸出鎖存地址；解碼器，能夠?qū)︽i存地址進(jìn)行解碼以產(chǎn)生第一命令脈沖信號(hào)；第一信號(hào)選擇單元，能夠基于晶片級(jí)測試使能信號(hào)而選擇第一命令脈沖信號(hào)與經(jīng)由對(duì)應(yīng)的穿通芯片電極而從基底裸片接收到的第二命令脈沖信號(hào)之一以輸出源命令脈沖信號(hào)，以及基于晶片級(jí)測試模式使能信號(hào)而選擇鎖存地址與經(jīng)由對(duì)應(yīng)的穿通芯片電極而從基底裸片接收到的地址之一以輸出源地址；以及測試模式信號(hào)發(fā)生單元，能夠基于源命令脈沖信號(hào)和源地址來產(chǎn)生多個(gè)測試模式信號(hào)。

在一個(gè)實(shí)施例中，一種層疊存儲(chǔ)器件可以包括使用多個(gè)穿通芯片電極來層疊的多個(gè)核心裸片和基底裸片。核心裸片中的每個(gè)包括：多個(gè)輸入焊盤，能夠在晶片級(jí)測試模式中從外部接收地址；地址鎖存單元，能夠鎖存經(jīng)由輸入焊盤而接收到的行地址和列地址以輸出行鎖存地址和列鎖存地址；行信號(hào)發(fā)生單元，能夠?qū)π墟i存地址進(jìn)行解碼以產(chǎn)生多個(gè)第一行控制信號(hào)，以及基于行鎖存地址來產(chǎn)生第一行地址；行信號(hào)選擇單元，能夠基于晶片級(jí)測試使能信號(hào)而選擇第一行控制信號(hào)與經(jīng)由對(duì)應(yīng)的穿通芯片電極而從基底裸片接收到的第二行控制信號(hào)之一以輸出全局行控制信號(hào)，以及基于晶片級(jí)測試使能信號(hào)而選擇第一行地址與經(jīng)由對(duì)應(yīng)的穿通芯片電極而從基底裸片接收到的第二行地址之一以輸出全局行地址；列解碼器，能夠?qū)α墟i存地址進(jìn)行解碼以產(chǎn)生用于對(duì)應(yīng)的核心裸片的內(nèi)部操作的第一列命令脈沖信號(hào)和第二列命令脈沖信號(hào)；第一列信號(hào)選擇單元，能夠基于晶片級(jí)測試使能信號(hào)而選擇第一列命令脈沖信號(hào)與經(jīng)由對(duì)應(yīng)的穿通芯片電極而從基底裸片接收到的脈沖信號(hào)之一以輸出源命令脈沖信號(hào)，以及基于晶片級(jí)測試使能信號(hào)而選擇列鎖存地址與經(jīng)由對(duì)應(yīng)的穿通芯片電極而從基底裸片接收到的地址之一以輸出源列地址；測試模式信號(hào)發(fā)生單元，能夠基于源列命令脈沖信號(hào)和源列地址來產(chǎn)生多個(gè)測試模式信號(hào)；CAS信號(hào)發(fā)生單元，能夠基于第二列命令脈沖信號(hào)來產(chǎn)生第一列控制信號(hào)；列地址發(fā)生單元，能夠基于列鎖存地址來產(chǎn)生第一列地址；以及第二列信號(hào)選擇單元，能夠基于晶片級(jí)測試使能信號(hào)而選擇第一列控制信號(hào)與經(jīng)由對(duì)應(yīng)的穿通芯片電極而從基底裸片接收到的第二列控制信號(hào)之一以輸出作為全局列控制信號(hào)，以及基于晶片級(jí)測試使能信號(hào)而選擇第一列地址與經(jīng)由對(duì)應(yīng)的穿通芯片電極而從基底裸片接收到的第二列地址之一以輸出全局列地址。

在晶片級(jí)測試模式中，行信號(hào)選擇單元可以選擇第一行控制信號(hào)和第一行地址；第一列信號(hào)選擇單元可以選擇第一列命令脈沖信號(hào)和第一列鎖存地址；以及第二列信號(hào)選擇單元可以選擇第一列控制信號(hào)和第一列地址。行信號(hào)發(fā)生單元包括：行解碼器，能夠?qū)π墟i存地址進(jìn)行解碼以產(chǎn)生用于對(duì)應(yīng)的核心裸片的內(nèi)部操作的行命令脈沖信號(hào)；行控制信號(hào)輸出單元，能夠基于行命令脈沖信號(hào)來輸出第一行控制信號(hào)；以及行地址發(fā)生單元，能夠基于行鎖存地址來產(chǎn)生第一行地址。行控制信號(hào)輸出單元可以基于行命令脈沖信號(hào)來產(chǎn)生多個(gè)存儲(chǔ)體激活信號(hào)。列控制信號(hào)輸出單元可以基于第二列命令脈沖來產(chǎn)生CAS信號(hào)。

在一個(gè)實(shí)施例中，一種半導(dǎo)體存儲(chǔ)系統(tǒng)可以包括：中介層；設(shè)置在中介層上的控制器裸片；以及使用多個(gè)穿通芯片電極來順序?qū)盈B在中介層上的多個(gè)核心裸片和基底裸片，其中，核心裸片中的每個(gè)包括：多個(gè)輸入焊盤，能夠在晶片級(jí)測試模式中從外部接收地址；控制信號(hào)發(fā)生單元，能夠?qū)?jīng)由輸入焊盤而接收到的地址進(jìn)行解碼以產(chǎn)生第一控制信號(hào)；地址發(fā)生單元，能夠基于經(jīng)由輸入焊盤而接收到的地址來產(chǎn)生第一地址；以及信號(hào)選擇單元，能夠選擇第一控制信號(hào)與經(jīng)由對(duì)應(yīng)的穿通芯片電極而從基底裸片接收到的第二控制信號(hào)之一以輸出全局控制信號(hào)，以及選擇第一地址與經(jīng)由對(duì)應(yīng)的穿通芯片電極而從基底裸片接收到的第二地址之一以輸出全局地址。

附圖說明

圖1是圖示根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)系統(tǒng)的示圖。

圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施例的圖1中示出的層疊核心裸片的配置的示圖。

圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例的圖1中示出的核心裸片的詳細(xì)示圖。

圖4是根據(jù)本發(fā)明的另一實(shí)施例的圖1中示出的核心裸片的詳細(xì)示圖。

具體實(shí)施方式

下面將參照附圖來更詳細(xì)地描述各種實(shí)施例。然而，本發(fā)明可以以不同的形式來實(shí)施，而不應(yīng)當(dāng)被解釋為局限于本文中所闡述的實(shí)施例。相反地，這些實(shí)施例被提供使得本公開將徹底且完整，且這些實(shí)施例將把本發(fā)明充分傳達(dá)給本領(lǐng)域技術(shù)人員。貫穿本公開，相同的附圖標(biāo)記在本發(fā)明的各種附圖和實(shí)施例中始終指代相同的部分。還要注意的是，在此說明書中，“連接/耦接”不僅指一個(gè)組件直接耦接另一組件，還指一個(gè)組件經(jīng)由中間組件間接耦接另一組件。此外，在句中只要未另外具體提及，則單數(shù)形式可以包括復(fù)數(shù)形式。

根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)系統(tǒng)可以以諸如系統(tǒng)級(jí)封裝(SIP)、多芯片封裝(MCP)、片上系統(tǒng)(SoC)、包括多個(gè)封裝體的層疊封裝(PoP)等的形式來實(shí)施。

現(xiàn)在參見圖1，根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供了半導(dǎo)體存儲(chǔ)系統(tǒng)100。

半導(dǎo)體存儲(chǔ)系統(tǒng)100可以包括層疊存儲(chǔ)器件110、控制器裸片120(也稱作控制器)、中介層130和封裝襯底140。

中介層130可以設(shè)置在封裝襯底140上。

層疊存儲(chǔ)器件110和控制器裸片120可以設(shè)置在中介層130上。

層疊存儲(chǔ)器件110中包括的物理區(qū)PHY與控制器裸片120中包括的物理區(qū)PHY可以經(jīng)由中介層130彼此耦接。

層疊存儲(chǔ)器件110可以與控制器120、中介層130和封裝襯底140一起形成高帶寬存儲(chǔ)器(HBM)。層疊存儲(chǔ)器件110可以包括層疊且經(jīng)由TSV電耦接的多個(gè)裸片(即，芯片)，使得增大輸入/輸出單元的數(shù)量以提升帶寬。

層疊存儲(chǔ)器件110可以包括基底裸片(即，邏輯裸片)114和多個(gè)核心裸片(即，DRAM裸片)112A至112D。在圖1中示出第一核心裸片112A至第四核心裸片112D作為示例。核心裸片112A至112D可以層疊在基底裸片114之上，且可以經(jīng)由TSV耦接。

用于儲(chǔ)存數(shù)據(jù)的多個(gè)存儲(chǔ)單元和用于存儲(chǔ)單元的核心操作的電路可以設(shè)置在核心裸片112A至112D中的每個(gè)中。用于核心裸片112A至112D與控制器裸片120之間交互的電路可以安裝在基底裸片114上。相應(yīng)地，可以執(zhí)行半導(dǎo)體存儲(chǔ)系統(tǒng)之內(nèi)的各種功能，例如，存儲(chǔ)器管理功能(諸如存儲(chǔ)單元的電源管理)、存儲(chǔ)單元的刷新操作以及核心裸片112A至112D與控制器裸片120之間的時(shí)序控制功能?？刂破髀闫?20可以是或包括中央處理單元(CPU)裸片、圖形處理單元(GPU)裸片、片上系統(tǒng)(SoC)裸片及其任意組合。

配置這樣的半導(dǎo)體存儲(chǔ)系統(tǒng)可以包括下面的作為合適方法的示例來描述的兩種方法。

根據(jù)第一種方法，存儲(chǔ)單元以及需要被設(shè)置為鄰近于存儲(chǔ)單元的用于存儲(chǔ)單元的核心操作的必要電路(例如，感測放大器和行線驅(qū)動(dòng)器)設(shè)置在核心裸片112A至112D中的每個(gè)中。用于存儲(chǔ)器件的輸入/輸出操作的電路(例如，行解碼器、列解碼器和地址/命令控制電路)也設(shè)置在核心裸片112A至112D中的每個(gè)中。僅接口電路(在核心裸片112A至112D與控制器裸片120之間執(zhí)行信號(hào)緩沖)設(shè)置在基底裸片114中。在這種情況下，使用TSV來將行地址和列地址從基底裸片114提供給相應(yīng)的核心裸片112A至112D。

根據(jù)第二種方法，存儲(chǔ)單元以及必要電路設(shè)置在核心裸片112A至112D中的每個(gè)中，而用于存儲(chǔ)器件的輸入/輸出操作的大部分電路設(shè)置在基底裸片114中。在這種情況下，命令處理電路設(shè)置在基底裸片114中。使用TSV來將由基底裸片114的命令處理電路產(chǎn)生的信號(hào)傳輸給相應(yīng)的核心裸片112A至112D，而非提供行地址和列地址，由此來提升核心裸片112A至112D的集成度。

然而，對(duì)于第二種方法配置，由于用于控制存儲(chǔ)器件的大部分地址/命令控制電路設(shè)置在基底裸片114中，因此難以對(duì)核心裸片112A至112D的每個(gè)執(zhí)行晶片級(jí)測試。

在本發(fā)明的一個(gè)實(shí)施例中，為了除封裝級(jí)測試之外還支持對(duì)每個(gè)核心裸片執(zhí)行的晶片級(jí)測試，各個(gè)核心裸片112A至112D產(chǎn)生與由基底裸片114產(chǎn)生的全局控制信號(hào)相對(duì)應(yīng)的等價(jià)全局控制信號(hào)。然后，基于是執(zhí)行封裝級(jí)測試還是晶片級(jí)測試來選擇全局控制信號(hào)中的一個(gè)或等價(jià)全局控制信號(hào)中的一個(gè)。

參見圖2，提供了圖1中所示的層疊核心裸片112A和112B的配置示例。雖然在圖2中示出了第一核心裸片112A和第二核心裸片112B的詳細(xì)配置作為示例，但是剩余的核心裸片112C和112D可以具有類似于第一核心裸片112A和第二核心裸片112B的配置。

參見圖2，核心裸片112A和112B中的每個(gè)可以包括多個(gè)輸入焊盤PAD1至PAD8、鎖存單元210和220、地址發(fā)生單元230和250、控制信號(hào)發(fā)生單元240和260以及信號(hào)選擇單元270和280。

在晶片級(jí)測試模式中，輸入焊盤PAD1至PAD8可以從外部設(shè)備(例如，主機(jī))接收地址RA0至RA3和CA0至CA3?？刂菩盘?hào)發(fā)生單元240和260可以通過對(duì)經(jīng)由輸入焊盤PAD1至PAD8接收到的地址RA0至RA3和CA0至CA3進(jìn)行解碼來產(chǎn)生第一控制信號(hào)R_CTRL_W和C_CTRL_W。地址發(fā)生單元230和250可以通過控制經(jīng)由輸入焊盤PAD1至PAD8接收到的地址的時(shí)序來產(chǎn)生第一地址R_ADDR_W和C_ADDR_W。信號(hào)選擇單元270和280可以選擇第一控制信號(hào)R_CTRL_W和C_CTRL_W與經(jīng)由TSV(即，TSV2和TSV4)而從基底裸片114接收到的第二控制信號(hào)R_CTRL_T和C_CTRL_T之一以輸出選中的控制信號(hào)作為全局控制信號(hào)R_CTRL和C_CTRL，以及選擇第一地址R_ADDR_W和C_ADDR_W與經(jīng)由TSV(即，TSV1和TSV3)而從基底裸片114接收到的第二地址R_ADDR_T和C_ADDR_T之一以輸出選中的地址作為全局地址R_ADDR和C_ADDR。

核心裸片112A和112B中的每個(gè)還可以包括地址鎖存單元210和220。地址鎖存單元210和220可以鎖存經(jīng)由輸入焊盤PAD1至PAD8而接收到的地址RA0至RA3和CA0至CA3，以及將鎖存的地址提供給控制信號(hào)發(fā)生單元240和260以及地址發(fā)生單元230和250。此外，核心裸片112A和112B中的每個(gè)還可以包括用于接收時(shí)鐘信號(hào)CLK的輸入焊盤PAD9。地址鎖存單元210和220可以響應(yīng)于時(shí)鐘信號(hào)CLK而鎖存地址RA0至RA3和CA0至CA3。

地址RA0至RA3和CA0至CA3可以被分成行地址RA0至RA3和列地址CA0至CA3。地址鎖存單元210和220、地址發(fā)生單元230和250、控制信號(hào)發(fā)生單元240和260以及信號(hào)選擇單元270和280可以被分成行路徑和列路徑。

更具體地，地址鎖存單元210和220可以包括行鎖存單元210和列鎖存單元220，行鎖存單元210用于響應(yīng)于時(shí)鐘信號(hào)CLK而鎖存行地址RA0至RA3以輸出行鎖存地址RA_LAT，列鎖存單元220用于響應(yīng)于時(shí)鐘信號(hào)CLK而鎖存列地址CA0至CA3以輸出列鎖存地址CA_LAT。

地址發(fā)生單元230和250可以包括行地址發(fā)生單元230和列地址發(fā)生單元250，行地址發(fā)生單元230用于通過控制行鎖存地址RA_LAT的時(shí)序來產(chǎn)生第一行地址R_ADDR_W，列地址發(fā)生單元250用于通過控制列鎖存地址CA_LAT的時(shí)序來產(chǎn)生第一列地址C_ADDR_W。

控制信號(hào)發(fā)生單元240和260可以包括行控制信號(hào)發(fā)生單元240和列控制信號(hào)發(fā)生單元260，行控制信號(hào)發(fā)生單元240用于對(duì)行鎖存地址RA_LAT進(jìn)行解碼以輸出第一行控制信號(hào)R_CTRL_W，列控制信號(hào)發(fā)生單元260用于對(duì)列鎖存地址CA_LAT進(jìn)行解碼以輸出第一列控制信號(hào)C_CTRL_W。行控制信號(hào)發(fā)生單元240可以包括行解碼器242和行控制信號(hào)輸出單元244，行解碼器242用于對(duì)行鎖存地址RA_LAT進(jìn)行解碼以產(chǎn)生用于對(duì)應(yīng)的核心裸片的內(nèi)部操作的行命令脈沖信號(hào)，行控制信號(hào)輸出單元244用于響應(yīng)于行命令脈沖信號(hào)而輸出第一行控制信號(hào)R_CTRL_W。列控制信號(hào)發(fā)生單元260可以包括列解碼器262和列控制信號(hào)輸出單元264，列解碼器262用于對(duì)列鎖存地址CA_LAT進(jìn)行解碼以產(chǎn)生用于對(duì)應(yīng)的核心裸片的內(nèi)部操作的列命令脈沖信號(hào)，列控制信號(hào)輸出單元264響應(yīng)于列命令脈沖信號(hào)而輸出第一列控制信號(hào)C_CTRL_W。行命令脈沖信號(hào)可以包括激活信號(hào)、預(yù)充電信號(hào)和刷新信號(hào)。列命令脈沖信號(hào)可以包括讀取信號(hào)、寫入信號(hào)和模式寄存器設(shè)置(MRS)信號(hào)。此外，第一行控制信號(hào)R_CTRL_W可以包括用于限定存儲(chǔ)體激活時(shí)間段的存儲(chǔ)體激活信號(hào)。第一列控制信號(hào)C_CTRL_W可以包括列地址選通(CAS)信號(hào)和測試模式信號(hào)。

信號(hào)選擇單元270和280可以包括行信號(hào)選擇單元270和列信號(hào)選擇單元280。行信號(hào)選擇單元270選擇第一行控制信號(hào)R_CTRL_W與經(jīng)由硅通孔TSV2而從基底裸片114接收到的第二行控制信號(hào)R_CTRL_T之一以輸出選中的控制信號(hào)作為全局行控制信號(hào)R_CTRL，以及選擇第一行地址R_ADDR_W與經(jīng)由硅通孔TSV1而從基底裸片114接收到的第二行地址R_ADDR_T之一以輸出選中的地址作為全局行地址R_ADDR。列信號(hào)選擇單元280選擇第一列控制信號(hào)C_CTRL_W與經(jīng)由硅通孔TSV4而從基底裸片114接收到的第二列控制信號(hào)C_CTRL_T之一以輸出選中的控制信號(hào)作為全局列控制信號(hào)C_CTRL，以及選擇第一列地址C_ADDR_W與經(jīng)由硅通孔TSV3而從基底裸片114接收到的第二列地址C_ADDR_T之一以輸出選中的地址作為全局列地址C_ADDR。行信號(hào)選擇單元270可以響應(yīng)于晶片級(jí)測試使能信號(hào)WTEST_EN而選擇第一行控制信號(hào)R_CTRL_W和第一行地址R_ADDR_W。列信號(hào)選擇單元280可以響應(yīng)于晶片級(jí)測試使能信號(hào)WTEST_EN而選擇第一列控制信號(hào)C_CTRL_W和第一列地址C_ADDR_W。

圖3是圖1中所示的第一核心裸片112A的詳細(xì)框圖。雖然在圖3中示出了第一核心裸片112A的詳細(xì)配置作為示例，但是剩余的核心裸片112B至112D可以具有類似于第一核心裸片112A的配置。

參見圖3，第一核心裸片112A可以包括多個(gè)輸入焊盤PAD1至PAD8、地址鎖存單元310、行信號(hào)發(fā)生單元320、列信號(hào)發(fā)生單元330、行信號(hào)選擇單元340和列信號(hào)選擇單元350。

在晶片級(jí)測試模式中，輸入焊盤PAD1至PAD8從外部設(shè)備接收行地址RA0至RA3和列地址CA0至CA3。地址鎖存單元310鎖存行地址RA0至RA3和列地址CA0至CA3以輸出行鎖存地址RA_LAT<0:3>和列鎖存地址CA_LAT<0:3>。行信號(hào)發(fā)生單元320對(duì)行鎖存地址RA_LAT<0:3>進(jìn)行解碼以產(chǎn)生多個(gè)第一行控制信號(hào)RACT_W<0:n>，以及控制行鎖存地址RA_LAT<0:3>的時(shí)序以產(chǎn)生第一行地址RA_ADDR_W<0:i>。列信號(hào)發(fā)生單元330對(duì)列鎖存地址CA_LAT<0:3>進(jìn)行解碼以產(chǎn)生多個(gè)第一列控制信號(hào)CASP_RD_W、CASP_WT_W、TM_W<0:m>和TMEN_W，以及控制列鎖存地址CA_LAT<0:3>的時(shí)序以產(chǎn)生第一列地址CA_ADDR_W<0:k>。行信號(hào)選擇單元340響應(yīng)于晶片級(jí)測試使能信號(hào)WTEST_EN而選擇第一行控制信號(hào)RACT_W<0:n>與經(jīng)由TSV而從基底裸片114接收到的第二行控制信號(hào)RACT_T<0:n>之一以輸出選中的控制信號(hào)作為全局行控制信號(hào)RACT<0:n>，以及響應(yīng)于晶片級(jí)測試使能信號(hào)WTEST_EN而選擇第一行地址RA_ADDR_W<0:i>與經(jīng)由TSV而從基底裸片114接收到的第二行地址RA_ADDR_T<0:i>之一以輸出選中的地址作為全局行地址RA_ADDR<0:i>。列信號(hào)選擇單元350響應(yīng)于晶片級(jí)測試使能信號(hào)WTEST_EN而選擇第一列控制信號(hào)CASP_RD_W、CASP_WT_W、TM_W<0:m>和TMEN_W與經(jīng)由TSV而從基底裸片114接收到的第二列控制信號(hào)CASP_RD_T、CASP_WT_T、TM_T<0:m>和TMEN_T之一以輸出選中的控制信號(hào)作為全局列控制信號(hào)CASP_RD、CASP_WT、TM<0:m>和TMEN，以及響應(yīng)于晶片級(jí)測試使能信號(hào)WTEST_EN而選擇第一列地址CA_ADDR_W<0:k>與經(jīng)由TSV而從基底裸片114接收到的第二列地址CA_ADDR_T<0:k>之一以輸出選中的地址作為全局列地址CA_ADDR<0:k>。

更具體地，行信號(hào)發(fā)生單元320可以包括行解碼器322、行控制信號(hào)輸出單元324和行地址發(fā)生單元326。行解碼器322對(duì)行鎖存地址RA_LAT<0:3>進(jìn)行解碼以產(chǎn)生用于對(duì)應(yīng)的核心裸片的內(nèi)部操作的行命令脈沖信號(hào)ACTP、PCGP和REFP。行控制信號(hào)輸出單元324響應(yīng)于行命令脈沖信號(hào)ACTP、PCGP和REFP而輸出第一行控制信號(hào)RACT_W<0:n>。行地址發(fā)生單元326控制行鎖存地址RA_LAT<0:3>的時(shí)序以產(chǎn)生第一行地址RA_ADDR_W<0:i>。在這種情況下，行命令脈沖信號(hào)ACTP、PCGP和REFP可以包括激活信號(hào)ACTP、預(yù)充電信號(hào)PCGP和刷新信號(hào)REFP。行控制信號(hào)輸出單元324可以包括用于響應(yīng)于行命令脈沖信號(hào)ACTP、PCGP和REFP而產(chǎn)生多個(gè)存儲(chǔ)體激活信號(hào)的存儲(chǔ)體激活信號(hào)發(fā)生單元。

此外，列信號(hào)發(fā)生單元330可以包括列解碼器332、CAS信號(hào)發(fā)生單元(即，列控制信號(hào)發(fā)生單元)334、測試模式信號(hào)發(fā)生單元336和列地址發(fā)生單元338。列解碼器332對(duì)列鎖存地址CA_LAT<0:3>進(jìn)行解碼以產(chǎn)生用于對(duì)應(yīng)的核心裸片的內(nèi)部操作的列命令脈沖信號(hào)RDP、WTP和MRSP。測試模式信號(hào)發(fā)生單元336響應(yīng)于MRS信號(hào)MRSP和列鎖存地址CA_LAT<0:3>而產(chǎn)生測試模式信號(hào)TMEN和TM<0:m>。CAS信號(hào)發(fā)生單元334響應(yīng)于讀取信號(hào)RDP和寫入信號(hào)WTP而產(chǎn)生CAS信號(hào)CASP_RD和CASP_WT。

核心裸片112A還可以包括用于接收時(shí)鐘信號(hào)CLK的輸入焊盤PAD9。地址鎖存單元310可以同步于時(shí)鐘信號(hào)CLK而鎖存經(jīng)由輸入焊盤PAD1至PAD8接收到的行地址RA0至RA3和列地址CA0至CA3，以及輸出鎖存的地址作為行鎖存地址RA_LAT<0:3>和列鎖存地址CA_LAT<0:3>。

行信號(hào)選擇單元340和列信號(hào)選擇單元350中的每個(gè)可以包括多個(gè)多路復(fù)用器，所述多個(gè)多路復(fù)用器用于響應(yīng)于在執(zhí)行晶片級(jí)測試時(shí)被使能的晶片級(jí)測試使能信號(hào)WTEST_EN而選擇輸入信號(hào)。即，在執(zhí)行晶片級(jí)測試時(shí)，行信號(hào)選擇單元340和列信號(hào)選擇單元350選擇在對(duì)應(yīng)的核心裸片112A之內(nèi)產(chǎn)生的信號(hào)，例如，第一行控制信號(hào)RACT_W<0:n>、第一行地址RA_ADDR_W<0:i>、第一列控制信號(hào)CASP_RD_W、CASP_WT_W、TM_W<0:m>和TMEN_W以及第一列地址CA_ADDR_W<0:k>。與此相反，當(dāng)執(zhí)行封裝級(jí)測試而非晶片級(jí)測試(即，晶片級(jí)測試使能信號(hào)WTEST_EN被去激活)時(shí)，行信號(hào)選擇單元340和列信號(hào)選擇單元350選擇經(jīng)由TSV而從基底裸片114接收到的信號(hào)，例如，第二行控制信號(hào)RACT_T<0:n>、第二行地址RA_ADDR_T<0:i>、第二列控制信號(hào)CASP_RD_T、CASP_WT_T、TM_T<0:m>和TMEN_T以及第二列地址CA_ADDR_T<0:k>。

雖然行地址和列地址中的每個(gè)都被圖示為4比特位，但是本發(fā)明不局限于這種方式。要注意的是，行地址和列地址中的每個(gè)都可以具有更多的比特位或更少的比特位。優(yōu)選地，行地址和列地址中的每個(gè)都可以被設(shè)置為要輸入以用于晶片級(jí)測試的最小數(shù)量的比特位。

如上所述，在根據(jù)本發(fā)明的一個(gè)實(shí)施例的層疊存儲(chǔ)器件中，如果大部分地址/命令控制電路設(shè)置在基底裸片114中，則核心裸片112A至112D中的每個(gè)產(chǎn)生與由基底裸片114產(chǎn)生的全局控制信號(hào)等價(jià)的信號(hào)，且基于是執(zhí)行封裝級(jí)測試還是晶片級(jí)測試來選擇從基底裸片114接收到的全局控制信號(hào)之一或由每個(gè)核心裸片產(chǎn)生的信號(hào)之一。相應(yīng)地，除封裝級(jí)測試之外，還可以在核心裸片中執(zhí)行晶片級(jí)測試。

同時(shí)，在經(jīng)由TSV來將全局控制信號(hào)從基底裸片提供給核心裸片的層疊存儲(chǔ)器件中，僅輸入用于晶片級(jí)測試的地址。與此相反，在使用TSV來將行地址和列地址從基底裸片提供給核心裸片的層疊存儲(chǔ)器件中，需要輸入用于存儲(chǔ)器核心操作的所有地址。在這種情況下，由于用于晶片級(jí)測試的地址具有比用于存儲(chǔ)器核心操作的地址更小數(shù)量的比特位，因此相比于用于接收用于存儲(chǔ)器核心操作的地址的輸入焊盤的實(shí)際數(shù)量，可以減小用于接收地址的輸入焊盤的數(shù)量。相應(yīng)地，可以提供占據(jù)小面積的層疊存儲(chǔ)器件，以及可以對(duì)其中包括的各個(gè)核心裸片執(zhí)行晶片級(jí)測試。

隨著存儲(chǔ)器件的結(jié)構(gòu)變得復(fù)雜，存在對(duì)測試復(fù)雜存儲(chǔ)器件的各種類型的測試模式的需求。例如，可以以各種方式逐漸增加用于測試層疊存儲(chǔ)器件的信號(hào)(諸如測試模式使能信號(hào)TMEN、測試模式信號(hào)TM<0:m>、測試組信號(hào)、測試組設(shè)置信號(hào)和測試組重置信號(hào))的數(shù)量。如果各種類型的信號(hào)全部經(jīng)由TSV而從基底裸片被傳送給每個(gè)核心裸片，則將不得不增加TSV的數(shù)量。相應(yīng)地，提出了一種方法：僅將控制信號(hào)發(fā)生模塊之中的測試模式發(fā)生電路設(shè)置在各個(gè)核心裸片中，以及經(jīng)由TSV來將測試模式發(fā)生電路所需的MRS信號(hào)和列鎖存地址從基底裸片傳送給各個(gè)核心裸片中的每個(gè)核心裸片。

下面描述了一種支持晶片級(jí)測試的層疊半導(dǎo)體器件，其中，大部分地址/命令控制電路設(shè)置在基底裸片中，而測試模式發(fā)生電路設(shè)置在核心裸片中。

圖4是圖1中所示的第一核心裸片112A的詳細(xì)配置的另一示例。雖然在圖4中示出了第一核心裸片112A的詳細(xì)配置作為示例，但是剩余的核心裸片112B至112D可以具有類似于第一核心裸片112A的配置。

參見圖4，第一核心裸片112A可以包括多個(gè)輸入焊盤PAD1至PAD8、地址鎖存單元410、行信號(hào)發(fā)生單元420、行信號(hào)選擇單元440、列解碼器432、第一列信號(hào)選擇單元450、測試模式信號(hào)發(fā)生單元436、CAS信號(hào)發(fā)生單元(例如，列控制信號(hào)發(fā)生單元)434、列地址發(fā)生單元438和第二列信號(hào)選擇單元460。

在晶片級(jí)測試模式中，輸入焊盤PAD1至PAD8從外部設(shè)備接收行地址RA0至RA3和列地址CA0至CA3。地址鎖存單元410鎖存經(jīng)由輸入焊盤PAD1至PAD8接收到的行地址RA0至RA3和列地址CA0至CA3以輸出行鎖存地址RA_LAT<0:3>和列鎖存地址CA_LAT<0:3>。行信號(hào)發(fā)生單元420對(duì)行鎖存地址RA_LAT<0:3>進(jìn)行解碼以產(chǎn)生第一行控制信號(hào)RACT_W<0:n>，以及控制行鎖存地址RA_LAT<0:3>的時(shí)序以產(chǎn)生第一行地址RA_ADDR_W<0:i>。行信號(hào)選擇單元440響應(yīng)于晶片級(jí)測試使能信號(hào)WTEST_EN而選擇第一行控制信號(hào)RACT_W<0:n>與經(jīng)由TSV而從基底裸片114接收到的第二行控制信號(hào)RACT_T<0:n>之一以輸出選中的控制信號(hào)作為全局行控制信號(hào)RACT<0:n>，以及響應(yīng)于晶片級(jí)測試使能信號(hào)WTEST_EN而選擇第一行地址RA_ADDR_W<0:i>與經(jīng)由對(duì)應(yīng)的TSV而從基底裸片114接收到的第二行地址RA_ADDR_T<0:i>之一以輸出選中的地址作為全局行地址RA_ADDR<0:i>。列解碼器432對(duì)列鎖存地址CA_LAT<0:3>進(jìn)行解碼以產(chǎn)生用于對(duì)應(yīng)的核心裸片112A的內(nèi)部操作的第一列命令脈沖信號(hào)MRSP以及第二列命令脈沖信號(hào)RDP和WTP。第一列信號(hào)選擇單元450響應(yīng)于晶片級(jí)測試使能信號(hào)WTEST_EN而選擇第一列命令脈沖信號(hào)MRSP與經(jīng)由對(duì)應(yīng)的TSV而從基底裸片114接收到的MRS脈沖信號(hào)MRSP_T之一以輸出選中的脈沖信號(hào)作為源命令脈沖信號(hào)MRSP_M，以及選擇列鎖存地址CA_LAT<0:3>與經(jīng)由對(duì)應(yīng)的TSV而從基底裸片114接收到的地址CA_LAT_T<0:3>之一以輸出選中的地址作為源列地址CA_LAT_M<0:3>。測試模式信號(hào)發(fā)生單元436響應(yīng)于源列命令脈沖信號(hào)MRSP_M和源列地址CA_LAT_M<0:3>而產(chǎn)生多個(gè)測試模式信號(hào)TMEN和TM<0:m>。CAS信號(hào)發(fā)生單元434基于第二列命令脈沖信號(hào)RDP和WTP而產(chǎn)生第一列控制信號(hào)CASP_RD_W和CASP_WT_W。列地址發(fā)生單元438控制列鎖存地址CA_LAT<0:3>的時(shí)序以產(chǎn)生第一列地址CA_ADDR_W<0:k>。第二列信號(hào)選擇單元460響應(yīng)于晶片級(jí)測試使能信號(hào)WTEST_EN而選擇第一列控制信號(hào)CASP_RD_W和CASP_WT_W與經(jīng)由對(duì)應(yīng)的TSV而從基底裸片114接收到的第二列控制信號(hào)CASP_RD_T和CASP_WT_T之一以輸出選中的控制信號(hào)作為全局列控制信號(hào)CASP_RD和CASP_WT，以及選擇第一列地址CA_ADDR_W<0:k>與經(jīng)由對(duì)應(yīng)的TSV而從基底裸片114接收到的第二列地址CA_ADDR_T<0:k>之一以輸出選中的地址作為全局列地址CA_ADDR<0:k>。

行信號(hào)發(fā)生單元420可以包括行解碼器422、行控制信號(hào)輸出單元424和行地址發(fā)生單元426。圖4的行信號(hào)發(fā)生單元420可以具有與圖3的行信號(hào)發(fā)生單元320基本上相同的配置，從而省略對(duì)其的詳細(xì)描述。

CAS信號(hào)發(fā)生單元434可以基于第二列命令脈沖信號(hào)RDP和WTP而產(chǎn)生CAS信號(hào)(例如，第一列控制信號(hào)CASP_RD_W和CASP_WT_W)。

相應(yīng)地，在如上所述的大部分地址/命令控制電路設(shè)置在基底裸片114中而測試模式發(fā)生電路(例如，測試模式發(fā)生單元436)設(shè)置在對(duì)應(yīng)的核心裸片112A中的情況下，在封裝級(jí)，用于測試模式發(fā)生電路的MRS脈沖信號(hào)MRSP_T和列鎖存地址CA_LAT<0:3>可以經(jīng)由TSV而從基底裸片114被傳送至各個(gè)核心裸片112A至112D。在晶片級(jí)，使用內(nèi)部產(chǎn)生的第一列命令脈沖信號(hào)MRSP和列鎖存地址CA_LAT<0:3>來產(chǎn)生用于晶片級(jí)測試的測試模式信號(hào)TMEN和TM<0:m>。相應(yīng)地，因?yàn)椴恍枰黾覶SV的數(shù)量且不需要在基底裸片114中多余地設(shè)置測試模式發(fā)生電路，所以可以有效地使用面積。

如上所述，在根據(jù)本發(fā)明的實(shí)施例的層疊存儲(chǔ)器件中，如果大部分地址/命令控制電路設(shè)置在基底裸片114中，則核心裸片112A至112D中的每個(gè)產(chǎn)生與由基底裸片114產(chǎn)生的全局控制信號(hào)等價(jià)的信號(hào)，以及基于是執(zhí)行封裝級(jí)測試還是晶片級(jí)測試來選擇從基底裸片114接收到的全局控制信號(hào)之一或由每個(gè)核心裸片產(chǎn)生的信號(hào)之一。因此，除封裝級(jí)測試之外，還可以在核心裸片區(qū)塊中執(zhí)行晶片級(jí)測試。

雖然已經(jīng)出于說明的目的而描述了各種實(shí)施例，但是對(duì)于本領(lǐng)域技術(shù)人員將明顯的是，在不脫離所附權(quán)利要求所限定的本發(fā)明的精神和/或范圍的情況下，可以作出各種改變和修改。