本實(shí)用新型屬于電源保護(hù)（監(jiān)測）、數(shù)據(jù)存儲(chǔ)技術(shù)領(lǐng)域，尤其涉及一種FLASH電源異常掉電監(jiān)測的保護(hù)電路。

背景技術(shù)：

嵌入式操作系統(tǒng)的應(yīng)用，使數(shù)據(jù)的讀寫通過文件的方式完成。用文件讀寫的方式操作數(shù)據(jù)，在程序運(yùn)行中一般將數(shù)據(jù)存儲(chǔ)在易失性的存儲(chǔ)設(shè)備中，如NOR FLASH、NAND FLASH等，當(dāng)系統(tǒng)異常掉電時(shí)，這些存儲(chǔ)的數(shù)據(jù)就會(huì)丟失，更嚴(yán)重的情況下會(huì)損壞FLASH，因而，在電路設(shè)計(jì)中增加掉電保護(hù)電路是很有必要的。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的在于提供一種FLASH電源異常掉電監(jiān)測的保護(hù)電路，旨在解決當(dāng)FLASH電源異常掉電時(shí)出現(xiàn)的FLASH損壞的技術(shù)問題。

本實(shí)用新型是這樣實(shí)現(xiàn)的，一種FLASH電源異常掉電監(jiān)測的保護(hù)電路，所述保護(hù)電路包括電壓監(jiān)測模塊、比較模塊及FLASH組合模塊，所述電壓監(jiān)測模塊的輸出端連接所述比較模塊的輸入端，所述比較模塊的輸出端連接所述FLASH組合模塊的輸入端，所述電壓監(jiān)測模塊包括電壓監(jiān)測芯片U1、電阻R1及電容C1，所述電壓監(jiān)測芯片U1的RESET腳連接所述電阻R1的一端，所述電壓監(jiān)測芯片U1的VCC腳分別連接電源VDD及電容C1的一端，所述電壓監(jiān)測芯片U1的GND腳接地，所述電容C1的另一端接地。

本實(shí)用新型的進(jìn)一步技術(shù)方案是：所述比較模塊包括比較器U2及電容C2，所述比較器U2的負(fù)輸入連接所述電阻R1的另一端，所述比較器U2的VCC腳分別連接所述電容C2的一端及電源VDD，所述比較器U2的GND腳接地，所述電容C2的另一端接地。

本實(shí)用新型的進(jìn)一步技術(shù)方案是：所述FLASH組合模塊包括FLASH 芯片U3及電阻R2，所述FLASH 芯片U3的WP腳分別連接所述電阻R2的一端及所述比較器U2的輸出端，所述FLASH 芯片U3的VDD腳連接電源VDD，所述電阻R2的另一端接地。

本實(shí)用新型的進(jìn)一步技術(shù)方案是：所述比較器U2采用的是與門電路。

本實(shí)用新型的進(jìn)一步技術(shù)方案是：所述電容C1及電容C2的容值均為100nF的法拉電容。

本實(shí)用新型的進(jìn)一步技術(shù)方案是：所述電阻R1的阻值為0R，所述電阻R2的阻值為4.7K。

本實(shí)用新型的有益效果是：當(dāng)電源異常掉電時(shí)，監(jiān)測電路能直接將FLASH寫保護(hù)，從而減少了微處理器通過軟件控制的通訊時(shí)間，能夠有效地防止FLASH在讀寫時(shí)掉電被造成損壞。

附圖說明

圖1是本實(shí)用新型實(shí)施例提供的FLASH電源異常掉電監(jiān)測保護(hù)電路的原理圖。

具體實(shí)施方式

圖1示出了本實(shí)用新型提供的FLASH電源異常掉電監(jiān)測的保護(hù)電路，所述保護(hù)電路包括電壓監(jiān)測模塊、比較模塊及FLASH組合模塊，所述電壓監(jiān)測模塊的輸出端連接所述比較模塊的輸入端，所述比較模塊的輸出端連接所述FLASH組合模塊的輸入端，所述電壓監(jiān)測模塊包括電壓監(jiān)測芯片U1、電阻R1及電容C1，所述電壓監(jiān)測芯片U1的RESET腳連接所述電阻R1的一端，所述電壓監(jiān)測芯片U1的VCC腳分別連接電源VDD及電容C1的一端，所述電壓監(jiān)測芯片U1的GND腳接地，所述電容C1的另一端接地。

所述比較模塊包括比較器U2及電容C2，所述比較器U2的負(fù)輸入連接所述電阻R1的另一端，所述比較器U2的VCC腳分別連接所述電容C2的一端及電源VDD，所述比較器U2的GND腳接地，所述電容C2的另一端接地。

所述FLASH組合模塊包括FLASH 芯片U3及電阻R2，所述FLASH 芯片U3的WP腳分別連接所述電阻R2的一端及所述比較器U2的輸出端，所述FLASH 芯片U3的VDD腳連接電源VDD，所述電阻R2的另一端接地。

所述比較器U2采用的是與門電路。

所述電容C1及電容C2的容值均為100nF的法拉電容。

所述電阻R1的阻值為0R，所述電阻R2的阻值為4.7K。

該保護(hù)電路主要由電壓監(jiān)測模塊、比較模塊和FLASH組合模塊而成，所述電壓監(jiān)測模塊與所述比較模塊的一端連接，所述比較模塊的輸出端與所述FLASH組合模塊的寫保護(hù)端連接。

所述電壓監(jiān)測芯片U1的輸出端通過電阻R1與所述比較器U2的一個(gè)輸入端連接，所述比較器的另一個(gè)輸入端與所述微處理器的GPIO輸出口連接。

所述電壓監(jiān)測芯片U1的電源端與所述FLASH 芯片U3共用同一電源，所述電壓監(jiān)測芯片U1的電源端也通過電容C1與地連接。

所述比較器U2的電源端與FLASH共用同一電源，所述比較器U2的電源端也通過電容C2與地連接。

所述電容C1、C2選用容值為100nF的法拉電容。

所述比較器U2的輸出端與FLASH的寫保護(hù)端\WP連接。

所述FLASH芯片 U3的寫保護(hù)端\WP通過電阻R2與地連接。

所述電阻R1、R2的阻值分別為0R、4.7K。

所述比較器U2為與門電路。

圖1示出了本實(shí)用新型提供的一種FLASH電源異常掉電監(jiān)測保護(hù)電路，所述保護(hù)電路主要由電壓監(jiān)測芯片、比較器和FLASH芯片組合而成，由一個(gè)輸出接口來控制FLASH的寫保護(hù)端\WP。所述電壓監(jiān)測芯片U1的電源端連接FLASH的電源VDD,所述電壓監(jiān)測芯片U1的電源端也通過100nF電容C1連接到地，所述監(jiān)控芯片U1的輸出端連接0R電阻R1，所述比較器U2的一個(gè)輸入端與微處理器的GPIO口連接，所述比較器U2的另一個(gè)輸入端與0R電阻R1的另一端連接，所述比較器U2的電源端與FLASH的電源VDD連接，所述比較器U2的電源端也通過100nF的電容C2與地連接，所述比較器U2的輸出端與FLASH的寫保護(hù)端\WP連接，F(xiàn)LASH的寫保護(hù)端也通過4.7K的電阻R2與地連接。其工作原理為：1、當(dāng)VDD正常工作，F(xiàn)LASH進(jìn)行寫操作時(shí)， WP與所述電壓監(jiān)測芯片的輸出均為高電平，因而所述比較器的輸出為高電平，F(xiàn)LASH的寫保護(hù)端關(guān)閉，允許FLASH進(jìn)行寫操作；2、當(dāng)VDD正常工作，F(xiàn)LASH不進(jìn)行寫操作時(shí)，WP輸出低電平，電壓監(jiān)測芯片的輸出為高電平，因而所述比較器的輸出為低電平并與電阻R2一起拉低FLASH的寫保護(hù)端，F(xiàn)LASH處于寫保護(hù)狀態(tài)，不允許寫操作；3、當(dāng)FLASH電源VDD異常掉電時(shí)，所述電壓監(jiān)測芯片檢測到電壓下降，并在電壓下降到FLASH正常工作電壓之前立即輸出低電平（此時(shí)微處理器通過軟件還未來得及通過WP端口做出寫保護(hù)命令，可能還在對(duì)FLASH進(jìn)行寫操作），進(jìn)而使所述比較器輸出低電平強(qiáng)制開啟FLASH的寫保護(hù)端\WP，停止對(duì)FLASH的寫操作，與軟件相比，這樣大大減少開啟FLASH的寫保護(hù)的反應(yīng)時(shí)間，從而避免了FLASH在進(jìn)行寫操作時(shí)因異常掉電被損壞。

上述實(shí)施例僅為實(shí)現(xiàn)本實(shí)用新型的一種方式，在設(shè)計(jì)以及實(shí)現(xiàn)過程中，可以根據(jù)選用不同的芯片適當(dāng)變化，比如上述所述監(jiān)控芯片掉電時(shí)的輸出電平的變化。

以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。