專利名稱：半導(dǎo)體存儲裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明與帶位線均衡電路的半導(dǎo)體的存儲裝置有關(guān)。這種位線均衡電路有一對位線，且在讀出來自存儲單元的數(shù)據(jù)之前使一對位線各自充電到指定的電位的同時，使兩個位線設(shè)定為相同的電位。
在動態(tài)隨機存取存儲器(DRAM)中，在讀出來來自存儲單元的數(shù)據(jù)之前，一般要進(jìn)行均衡化操作，在使一對位線充電到指定電位的同時，把兩個位線的電位設(shè)定為同一電位。這種均衡化操作，通常用位線均衡電路進(jìn)行，位線均衡電位用N溝MOS晶體管構(gòu)成。


圖1的電路圖示出了現(xiàn)有的DRAM中位線均衡電路(以下，簡稱之為均衡電路)周邊的構(gòu)成。在一對位線BL和BL之間，連接有由3個N溝MOS晶體管11，12，13組成的位線均衡電路14。兩個位線上，還連接有用于進(jìn)行數(shù)據(jù)檢出的讀出放大器15。
在均衡電路14中，由均衡控制信號ΦEQL使兩個MOS晶體管11和12變?yōu)閷?dǎo)通狀態(tài)，而用預(yù)充電電位VBL給兩條位線BL和BL預(yù)充電。同時，MOS晶體管13被均衡控制信號使之變成導(dǎo)通狀態(tài)，使位線BL和BL之間短路，兩條位線電位被設(shè)定為同一電位。在用上述均衡電路14設(shè)定位線電位之后，在讀出來自沒有圖示出來的存儲單元的存儲數(shù)據(jù)時，用讀出放大器電路15放大產(chǎn)生于位線BL和BL之間的電位差，并進(jìn)行數(shù)據(jù)檢出。
可是，在現(xiàn)有技術(shù)中是把與外加電源電壓具有相同電平的信號，或者通過眾所周知的自舉電路使之暫時上升到大于外加電源電壓的信號，用作供上述均衡電路14的均衡控制信號ΦEQL的。之所以用自舉電路使電壓上升的理由，是因為如果信號ΦEQL的電壓不充分高的話，則將在N溝MOS晶體管11，12，13的源漏之間產(chǎn)生電位差，從而將產(chǎn)生不能把位線電位設(shè)定為指定的預(yù)充電電位VBL的危險。
圖2的電路圖給出了和上述情況不同的現(xiàn)有的DRAM中均衡電路外圍的構(gòu)成。這種DRAM被稱之為所謂的共享讀出放大器方式，它使兩組位線對BL1和BL1、BL2和BL2共享讀出放大器15。在這種方式的DRAM中，在兩組位線對和讀出放大器15之間設(shè)有開關(guān)電路18a和18b，用以切斷位線對和讀出放大器電路。上述開關(guān)電路18a和18b，各由兩個NS溝MOS晶體管19、20構(gòu)成，而兩個MOS晶體管19、20用開關(guān)控制信號ΦT1和ΦT2進(jìn)行門控。上述各個位線對上各連接有和圖1的情況下結(jié)構(gòu)相同的均衡電路14a和14b，這兩上均衡電路14a和14b，這兩上均衡電路14a和14b由均衡控制信號ΦEQL1和ΦEQL2進(jìn)行控制。
上述開關(guān)電路18a和18b，在用讀出放大器電路15放大分別產(chǎn)生于兩組位線對之間的電位差并檢出數(shù)據(jù)時，選擇性地進(jìn)行動作。在放大產(chǎn)生于位線對BL1和BL1之間的電位差時，開關(guān)電路18a中的兩個MOS晶體管19、20，用開關(guān)控制信號ΦT1使之處于導(dǎo)通狀態(tài)，當(dāng)放大產(chǎn)生于位線對BL2和BL2之間的電位差時，由開關(guān)控制信ΦT2使開關(guān)電路18b中的兩個MOS晶體管19和20變成導(dǎo)通狀態(tài)。
在圖2的DRAM的情況下，信號ΦT1和ΦT2和信號ΦEQL1、ΦEQL2一樣，也使用了和外加電源電壓相同的信號或者使用了用眾所周知的自舉電路暫時使之上升到大于外加電源電壓的信號。其理由是，如果使開關(guān)電路18a、18b內(nèi)的MOS晶體管19和20應(yīng)處于導(dǎo)通狀態(tài)時，信號ΦT1和ΦT2尚未變成足夠高的電壓，則在MOS晶體管19、20的源漏之間將產(chǎn)生電位差，會引起讀出容限的降低。為了防止這種現(xiàn)象的產(chǎn)生，和信號ΦEQL1、ΦEQL2的情況時一樣，常常采用用自舉電路使信號ΦT1、ΦT2的電壓暫時上升的方法。
此外，在DRAM等等的半導(dǎo)體存儲裝置中，有時使用產(chǎn)生和外加電源電壓不同的內(nèi)部電壓的內(nèi)部電壓產(chǎn)生電路。而且，人們還提出了把充電泵源電路用作這種內(nèi)部電壓產(chǎn)生電路并使之產(chǎn)生恒定的升壓電壓的提案。但是，在把使用了充電泵源電路的升壓電壓用作內(nèi)部電壓的時候，為了吸收動作時的電位變動，就必須在內(nèi)部電壓產(chǎn)生電路的輸出端接上非常大的電容。
本發(fā)明是考慮了上述這種情況而提出的，其目的是提供一種半導(dǎo)體存儲裝置，它的位線的均衡動作或在進(jìn)行位線與讀出放大器電路之間的連接控制之際的定時控制簡單，且可進(jìn)行高速動作，而且，可以和現(xiàn)有的存儲裝置一樣把位線電位設(shè)定于指定的預(yù)充電電位，或者說，不會引起讀出容限的下降。
根據(jù)本發(fā)明，可以提供具有電壓升壓電路的半導(dǎo)體存儲裝置，該電壓升壓電路由供給外部電源電壓的電源引線端子、恒定地產(chǎn)生和上述電源引線端子所提供的外部電源電壓不同的升壓電壓的內(nèi)部升壓電壓產(chǎn)生單元、第1和第2條位線、以及位線電位設(shè)定單元等構(gòu)成。其中，位線電位設(shè)定單元把上述內(nèi)部升壓電壓產(chǎn)生單元產(chǎn)生的升壓電壓供給作為一方的電平的控制信號，并以此控制信號為基準(zhǔn)把上述第1和第2條位線充電到指定的電位的同時把兩條位線設(shè)定為等電位。
根據(jù)本發(fā)明的另一個方面，可以提供具有電壓升壓電路的半導(dǎo)體存儲裝置，該電壓升壓電路由供給外部電源電壓的電源引線端子、恒定地產(chǎn)生和上述電源引線端子所供給的外部電源電壓不同的升壓電壓的內(nèi)部升壓電壓產(chǎn)生單元、第1和第2位線、以及位線電位設(shè)定單元、電平變換單元等構(gòu)成。其中，位線電位設(shè)定單元把上述第1和第2條位線充電到指定的電位，同時使兩條位線設(shè)定為等電位，電平變換單元供給用于控制上述位線電位設(shè)定單元的控制信號，并對此控制信號進(jìn)行電平變換、使之把用內(nèi)部升壓電壓產(chǎn)生單元所產(chǎn)生的升壓電壓作為一方的電平的信號供給上述位線電位設(shè)定單元。
根據(jù)本發(fā)明的再一個方面，可以提供具有電壓升壓電路的半導(dǎo)體存儲裝置，該電壓升壓電路由供給外部電源電壓的電源引線端子、內(nèi)部升壓電壓產(chǎn)生單元、兩組位線對、讀出放大器、第一位線電位設(shè)定單元、第二位線電位設(shè)定單元、第一開關(guān)單元以及第二開關(guān)單元構(gòu)成。其中，內(nèi)部升壓電壓產(chǎn)生單元恒定地產(chǎn)生與上述電源引線端子所提供的外部電源電壓不同的升壓電壓;讀出放大器連接到上述兩組位線對上并放大各位線對間產(chǎn)生的電位差;第一位線電位設(shè)定單元連接到上述兩組位線對中的一組位線對上，并根據(jù)把用上述內(nèi)部升壓電壓產(chǎn)生單元所產(chǎn)生的升壓電壓作為電平的第1控制信號把該位線對的兩條位線充電到指定電平，同時把位線對設(shè)定為等電位;第二位線電位設(shè)定單元連接到上述兩組位線對中的另一組位線對上，并根據(jù)把用上述內(nèi)部升壓電壓產(chǎn)生單元所產(chǎn)生的升壓電壓作為一種電平的第2控制信號把該位線對的兩條位線充電到指定電平，同時把位線對設(shè)定為等電位;第一開關(guān)單元設(shè)置在上述兩組位線對中的一組位線對和上述讀出放大器之間，并根據(jù)把用上述內(nèi)部升壓電壓產(chǎn)生單元所產(chǎn)生的升壓電壓作為一種電平的第3控制信號使該位線對與讀出放大器電連接或斷開;第二開關(guān)單元設(shè)置在上述兩組位線對中另一組位線對與上述讀出放大器之間，并根據(jù)把用上述內(nèi)部升壓電壓產(chǎn)生單元所產(chǎn)生的升壓電壓作為其中一電平的第4控制信號使該位線對與讀出放大器電連接或斷開。
圖1的電路圖給出了現(xiàn)有的DRAM的部分的結(jié)構(gòu)。
圖2的電路圖給出了現(xiàn)有的共享讀出放大器式DRAM的部分的構(gòu)成。
圖3的電路圖給出了本發(fā)明的第1實施例所涉及的DRAM的部分構(gòu)成。
圖4的方框圖給出了在圖3的DRAM中使用的內(nèi)部升壓電壓產(chǎn)生電路的具體構(gòu)成。
圖5的電路圖給出了圖4的內(nèi)部升壓電壓產(chǎn)生電路中的基準(zhǔn)電壓產(chǎn)生電路、電壓變換電路及電壓比較電路的詳細(xì)構(gòu)成情況。
圖6的電路圖給出了圖4的內(nèi)部升壓電壓產(chǎn)生電路中的升壓電路的詳細(xì)的構(gòu)成。
圖7的電路圖給出了在圖3的DRAM中所使用的電平變換電路的詳細(xì)的構(gòu)成。
圖8A的電路圖給出了圖3的內(nèi)部升壓電壓產(chǎn)生電路中的基準(zhǔn)電壓產(chǎn)生電路的另一種詳細(xì)構(gòu)成。
圖8B的電路圖給出了圖3的內(nèi)部升壓電壓產(chǎn)生電路中的基準(zhǔn)電壓產(chǎn)生電路的另外一種詳細(xì)構(gòu)成。
圖8C的電路圖給出了圖3的內(nèi)部升壓電壓產(chǎn)生電路中的基準(zhǔn)電壓產(chǎn)生電路的另外一種詳細(xì)構(gòu)成。
圖8D的電路圖給出了圖3的內(nèi)部升壓電壓產(chǎn)生電路中的基準(zhǔn)電壓產(chǎn)生電路的另外一種詳細(xì)構(gòu)成。
圖9的電路圖給出了本發(fā)明的第2實施例所涉及的DRAM的部分構(gòu)成。
圖10的電路圖給出了本發(fā)明的第3實施例所涉及的共享讀出放大器式DRAM的部分構(gòu)成。
圖11的電路圖給出了本發(fā)明的第4實施例所涉及的DRAM的部分構(gòu)成。
圖12的定時圖給出了圖11的DRAM的一個動作示例。
圖13的電路圖給出了圖11的DRAM所使用的字線選擇電路的具體的構(gòu)成。
圖14給出了圖11的DRAM中的各個電路在半導(dǎo)體基板上的排列狀態(tài)。
圖15的示例圖給出了來自圖14的電平變換電路的輸出信號的供給狀態(tài)。
圖16是圖15的信號的定時圖。
下邊，參照附圖用實施例說明本發(fā)明。圖3是給出將本發(fā)明實施于DRAM時，均衡電路外圍構(gòu)成的電路圖。另外，這個DRAM形成于半導(dǎo)體基板上，和圖1的現(xiàn)有技術(shù)示例相對應(yīng)的地方用相同的符號來進(jìn)行說明。在一對位線BL、BL之間連接有由三個N溝MOS晶體管11，12，13構(gòu)成的均衡電路14。上述MOS晶體管11的源漏兩端被插入到一根位線BL和供給用于進(jìn)行預(yù)充電的電位VBL的節(jié)點之間。上述MOS晶體管12的源漏兩端被插入到另一根位線BL和上述電位VBL的節(jié)點之間。而MOS晶體管13的源漏兩端被插入到一根位線BL和另一根位線BL之間。此外，在上述三個MOS晶體管11，12和13的柵極上，供有均衡控制信號ΦEQL。
上述位線BL和BL上，分別連接有未圖示出來的存儲單元和偽存儲單元。在讀出數(shù)據(jù)時，這些存儲單元和偽存儲單元由沒有圖示出來的字線及偽字線進(jìn)行選擇，與被選存儲單元及偽字線的存儲數(shù)據(jù)相應(yīng)的電位，就被讀出到位線BL及BL上。此外，上述偽存儲單元和偽字線并不是非要設(shè)置不可，也有不設(shè)置的時候。
在上述兩條位線上，在數(shù)據(jù)讀出之后，連接有讀出放大器電路15，這個電路放大上述位線BL和BL之間產(chǎn)生的電位差并檢出數(shù)據(jù)。
上述均衡控制信號ΦEQL從電平變換電路16輸出。內(nèi)部升壓電壓產(chǎn)生電路17是恒定地產(chǎn)生比電源引線端子10所供給的外加電源電壓VCC還高的升壓電壓Vint的電路，升壓電壓Vint供給到電平變換電路16。上述電平變換電路16，通過把高電平電壓等于或低于外加電源電壓VCC值的輸入控制信號ΦEQL′，變換成為升壓電壓Vint的辦法，就產(chǎn)生了上述均衡控制信號ΦEQL。這樣，由電平變換電路16輸出的均衡控制信號ΦEQL的高電平電壓就將變成和上述升壓電壓Vint等值的高壓，而低電平電壓將變成和變換前的信號ΦEQL′相同的接地電位。
在均衡電路14中，用上述均衡控制信號ΦEQL使三個MOS晶體管11，12和13變成導(dǎo)通狀態(tài)，通過用于預(yù)充電的電位VBL給兩條位線BL和BL預(yù)充電，且用短路位線BL和BL的辦法設(shè)定兩位線電位為等電位。這時，由于均衡控制信號ΦEQL的電壓比外加電壓VCC高得多，故在MOS晶體管11，12，13各個源漏極之間就不再產(chǎn)生產(chǎn)生電位差了。結(jié)果是得以把位線電位設(shè)定為指定的預(yù)充電位VBL。這時，像現(xiàn)有的那種應(yīng)用自舉電路使信號的電壓暫時上升時復(fù)雜的定時控制等都不再需要了。
由上述均衡電路14進(jìn)行的均衡動作結(jié)束之后，通過上述字線和偽字線選擇存儲單元和偽存儲單元，相應(yīng)于被選存儲單元和偽存儲單元的存儲數(shù)據(jù)的電位被讀出到位線BL和BL上。之后，用讀出放大器電路15放大產(chǎn)生于位線BL和BL之間的電位差并檢出數(shù)據(jù)。
圖4是一個方框圖，它給出了恒定的產(chǎn)生比外加電源電壓VCC還高的升壓電壓Vint的上述內(nèi)部升壓電壓產(chǎn)生電路17的具體的構(gòu)成。這個內(nèi)部升壓電壓產(chǎn)生電路17，由基準(zhǔn)電壓產(chǎn)生電路21、升壓電路22、電壓變換電路23及電壓比較電路24構(gòu)成。
基準(zhǔn)電壓產(chǎn)生電路21，用外加電源電壓VCC來產(chǎn)生恒定值的基準(zhǔn)電壓BL1。升壓電路22產(chǎn)生比外加電源電壓VCC還高的被升壓了的電壓Vint。電壓變換電路23由用升壓電路22所產(chǎn)生的升壓電壓Vint來產(chǎn)生比它的電平要低的電壓Φ3。電壓比較電路24把基準(zhǔn)電壓產(chǎn)生電路所產(chǎn)生的基準(zhǔn)電壓Φ1與用電壓變換電路進(jìn)行了變換的電壓Φ2進(jìn)行比較，并產(chǎn)生與其大小關(guān)系相應(yīng)的控制信號Φ3。這個控制信號Φ3供給升壓電路22，作為用于控制升壓動作的控制信號。
在用這種結(jié)構(gòu)形成的內(nèi)部升壓電壓產(chǎn)生電路中，用由升壓電路22、電壓變換電路23及電壓比較電路24所構(gòu)成的閉環(huán)進(jìn)行控制，以使得升壓電路22所輸出的升壓電壓Vint變成為與基準(zhǔn)電壓成比例的恒定值。
接下來，說明上述內(nèi)部升壓電壓產(chǎn)生電路17中的各個電路的詳細(xì)構(gòu)成。圖5給出了內(nèi)部升壓電壓產(chǎn)生電路17中的基準(zhǔn)電壓產(chǎn)生電路21、電壓變換電路23和電壓比較電路24各自的詳細(xì)構(gòu)成。
基準(zhǔn)電壓產(chǎn)生電路21是一個產(chǎn)生對外加電源電壓VCC的電壓依賴性小而且溫度依賴性小的電壓的電路，可以把它考慮為各種形式的電路，例如，應(yīng)用了雙極性晶體管的能帶間隙標(biāo)準(zhǔn)電路和應(yīng)用沒有進(jìn)行溝道離子注入的MOS晶體管產(chǎn)生大體恒定的電壓的電路等等。示于圖5的電路應(yīng)用了能帶間隙標(biāo)準(zhǔn)電路。圖5所示的基準(zhǔn)電壓產(chǎn)生電路21由恒流源31、3個npn型雙極晶體管32、33和34以及三個電阻35、36和37構(gòu)成，通過使具有負(fù)溫度系數(shù)的雙極晶體管的發(fā)射極基極間電壓V1與利用相應(yīng)于流向雙極晶體管的發(fā)射電流的電流密度使V1的溫度系數(shù)發(fā)生變化而形成的、具有正溫度系數(shù)的電阻35上的壓降V2相加，就可以得到與溫度無關(guān)的、穩(wěn)定的基準(zhǔn)電壓Φ1。
電壓變換電路23由串聯(lián)插入在升壓電壓Vint的節(jié)點和接地電位的節(jié)點之間的、用于進(jìn)行電壓分壓的兩個電阻38和39構(gòu)成，由此可以得到相應(yīng)于這兩個電阻38和39的電阻比值的分壓電壓Φ2。
電壓比較電路24是由兩個P溝MOS晶體管41、42和兩個N溝MOS晶體管43、44構(gòu)成的人所共知的電路，從MOS晶體管42和42相連的節(jié)點輸出信號Φ3，信號Φ3與送到N溝MOS晶體管43、44的各個柵極上的上述電壓Φ1和Φ2的大小關(guān)系相對應(yīng)。
圖6給出了上述升壓電路22的詳細(xì)構(gòu)成。升壓電路有各種的形式，這里作為一個例子，給出了充電泵源式升壓電路。這種充電泵源式升壓電路由時鐘振蕩器51，緩沖電路52和充電泵源電路53構(gòu)成。在本例中，作為時鐘振蕩器51是最簡單的情況，應(yīng)用了五級環(huán)形振蕩器。即，把分別由P溝MOS晶體管與N溝MOS晶體管構(gòu)成的五個CMOS倒相器61，62，63，64和65多級相連，并把最后一級倒相器65的輸出反饋到第一級倒相器61上去。而且，在第一級倒相器61中的N溝MOS晶體管的源極和接地電位節(jié)點之間，插入了N溝MOS晶體管66的源漏兩端，N溝MOS晶體管的柵極上供有上述電壓比較電路24的輸出信號Φ3。此外，第二級倒相器62內(nèi)的P溝和N溝MOS晶體管的柵極共用節(jié)點和外加電源電壓VCC的節(jié)點之間，插入了把上述信號Φ3供給到柵極上去的P溝MOS晶體管67的源漏兩端。
上述時鐘振蕩器的任何一級，比如說第三級的倒相器63的輸出被送到緩沖電路52上去。此緩沖電路52由串聯(lián)相接的兩個倒相器68、69構(gòu)成，其輸出送往充電泵源電路53。充電泵源電路53是應(yīng)用了電容70和兩個二極管71、72的眾所周知的電路。此外，有時候不用上述兩個二極管71和72，代之以連接成二極管的MOS晶體管。
在用這樣的結(jié)構(gòu)形成的升壓電路中，當(dāng)來自于電壓比較電路24的輸出信號Φ3為“L”電平時，連接到圖6中的時鐘振蕩器51內(nèi)第一級倒相器61上去的N溝MOS晶體管66為斷開狀態(tài)，由于沒有電流流向該倒相器61，故時鐘振蕩器51不產(chǎn)生振蕩。這時，連接到第二級倒相器62上的P溝MOS晶體管67變成導(dǎo)通狀態(tài)，該第二級倒相器62的輸入信號的初始值被設(shè)定為“H”電平。
接著，當(dāng)信號Φ3變成“H”電平時，時鐘振蕩器51就開始工作。即當(dāng)信號Φ3變?yōu)椤癏”電平，連接到第一級倒相器61上的N溝MOS晶體管66變成導(dǎo)通狀態(tài)時，該倒相器61就變得可以工作了。這時，由于第二級倒相器62的輸入信號事先設(shè)定為“H”電平，而最后一級倒相器65的輸出信號被設(shè)定為“H”電平，故通過倒相器66的動作，將最后一級倒相器65的輸出信號倒相并送往第二級倒相器62。此時，用于設(shè)定上述初始值的P溝MOS晶體管67已變成關(guān)態(tài)，故對第二級倒相器62的輸入信號將依次反轉(zhuǎn)，產(chǎn)生振蕩動作。這樣一來，上述MOS晶體管66就起到了控制振蕩動作的開關(guān)的作用，而MOS晶體管67則起著在停止振蕩時賦予各倒相器初始值的開關(guān)的作用。此外，上述MOS晶體管67并不一定非要不可，這個MOS晶體管67也可以省掉。
緩沖器電路52是為了供給足夠的電流而設(shè)置的，這種電流用于用時鐘振蕩器51得到的振蕩信號驅(qū)動充電泵源電路53內(nèi)的電容70。
此外，在充電泵源電路53中，二級管71所起的作用是當(dāng)來自緩沖電路52的輸出信號從“H”(VCC)電平向低電平“L”(接地)下降時，使正電荷從外加電源電壓VCC的節(jié)點流向電容70，反之，當(dāng)來自緩沖電路52的輸出信號由“L”電平向“H”電平上升時，阻止電荷的流動。同樣，二級管72起的作用是當(dāng)來自緩沖電路52的輸出信號從“H”電平向“L”電平下降時，阻止來自于Vint的電荷的流動，反之，當(dāng)來自緩沖電路52的輸出信號由“L”電平向“H”電平上升時，使正電荷流向Vint一側(cè)。因而，正電荷從VCC流向Vint，Vint變得比VCC還高。
示于圖6的充電泵源電路是最單純的例子，也可以應(yīng)用其他結(jié)構(gòu)的充電泵源電路使之產(chǎn)生被升壓的電壓。例如，也可以使用兩相時鐘信號進(jìn)行控制的那種電路。
圖7給出了上述圖3內(nèi)的電平變換電路16的詳細(xì)構(gòu)成。該電平變換電路把上述升壓電壓Vint用作電源電壓，分別以兩個P溝MOS晶體管81、82和N溝MOS晶體管83、84形成的差分放大器來構(gòu)成。這樣一來，當(dāng)把電平變換前的控制信號ΦEQL′及其倒相信號ΦEQL′送往N溝MOS晶體管83、84的柵極時，使高電平一側(cè)的電壓向升壓電壓Vint進(jìn)行電平移位的信號ΦEQL就從MOS晶體管82、84的連接節(jié)點上輸出。
圖8A-8D分別給出了和上述基準(zhǔn)電壓產(chǎn)生電路21的圖5不同的詳細(xì)電路構(gòu)成。圖8A的電路由電阻91和串聯(lián)相接的n個二極管92、92……構(gòu)成。在此電路中，電壓ψ1的值可以用各個二極管的正向電壓VF的n倍的電壓和等效導(dǎo)通狀態(tài)電阻值來決。圖8B的電路是接成二極管的P溝MOS晶體管93分別置換圖8A的各個二極管92的電路，在這種情況下，電壓Φ1的值，可以用n倍的MOS晶體管93的閾值電壓Vth以及各個等效的導(dǎo)通狀態(tài)電阻值來規(guī)定。圖8C的電路是把圖8B的電阻91用P溝晶體管94、93分別用N溝MOS晶體管95、96置換了的電路。就如這些所表明的那樣，可以把各種各樣的電路構(gòu)成用作基準(zhǔn)電壓產(chǎn)生電路21。另外，也可以采用把用基準(zhǔn)電壓產(chǎn)生電路21所產(chǎn)生的電壓Φ1，用電阻分壓等等的電壓變換方法再次進(jìn)行電壓變換后的電壓用作基準(zhǔn)電壓的電路。這也可以同樣地應(yīng)用于上述電壓變換電路23的情況。
而且，在用上述圖3電路中的均衡電路14給位線預(yù)充電時，均衡電路14中的MOS晶體管11，12，13的柵極電容就連接到了信號ΦEQL上。這些柵極電容具有抑制信號ΦEQL的電位變動的作用。這使得人們可以減少為了抑制信號ΦEQL的電位變動必須在上述充電泵源電路53的輸出引線端上用別的辦法設(shè)置的電容，因而，可以謀求芯片尺寸的縮小化。
圖9畫出了用本發(fā)明的第二實施例制成的DRAM。這一實施例的DRAM和上述圖3的實施例的DRAM的不同之點是均衡電路14僅由兩個N溝MOS晶體管11和12構(gòu)成，省掉了N溝MOS晶體管13。在這種構(gòu)成的均衡電路14中，用均衡控制信號ΦEQL使兩個MOS晶體管11和12變?yōu)閷?dǎo)通狀態(tài)，由用于預(yù)充電的電位VBL給兩條位線BL和BL預(yù)充電，而且用兩個MOS晶體管11和12將各條位線設(shè)定為等電位。就是說，在本實施例中，使MOS晶體管11和12同時具有預(yù)充電功能和均衡功能。而且，即便是在本實施例的情況下，由于均衡控制信號ΦEQL的電壓值也可以升高到比外加電源電壓足夠高，故在MOS晶體管11、12各自的源漏之間不再產(chǎn)生電位差，使得可以將位線電位設(shè)定為指定的預(yù)充電電位VBL。
應(yīng)用這一實施例，和圖3的實施例的情況相比較可以削減均衡電路14中一個MOS晶體管，可以謀求在集成化之際的芯片尺寸縮小化。
圖10畫出了本發(fā)明的第3實施例。在本實施例中，是把本發(fā)明實施于上述圖2所畫出的那種共用讀出放大器方式的DRAM里去，圖10圖示出了其均衡電路周邊的構(gòu)成。此外，在與上述圖2相對應(yīng)的地方使用了相同的符號，故省去其說明。在本實施例的DRAM中所使用的均衡控制信號ΦEQL1、ΦEQL2及開關(guān)控制信號ΦT1和ΦT2，分別用電平變換電路16a，16b，16c和16d來產(chǎn)生。這些電平變換電路16a、16b、16c、16d上，分別供以升壓電壓Vint，這個Vint用具有和上述圖4同樣的電路構(gòu)成的內(nèi)部升壓電壓產(chǎn)生電路17恒定地產(chǎn)生，它比外加電源電壓VCC還高。
上述各個電平變換電路16a、16b、16c和16d，通過把其高電平電壓具有和外加電源電壓VCC相同電平的信號ΦEQ1′、ΦEQL2′以及ΦT1′、ΦT2′變換為上述升壓電壓Vint，產(chǎn)生上述均衡控制信號ΦEQL1、ΦEQL2以及開關(guān)控制信號ΦT1和ΦT2。
在本實施例的DRAM中，和圖3的實施例一樣，在用均衡電路14a、14b給位線對預(yù)充電期間，可以把位線電位設(shè)定于指定的預(yù)充電電位，并且，不再需要應(yīng)用現(xiàn)有技術(shù)的那種自舉電路使信號電壓暫時上升時的那種復(fù)雜的定時控制。而且，在本實施例的DRAM中，把升壓電壓Vint用作開關(guān)控制信號Φ-T1和ΦT2，所以當(dāng)把開關(guān)電路18a、18b中的MOS晶體管置為導(dǎo)通狀態(tài)并用讀出放大器進(jìn)行檢出時，可以消除兩個MOS晶體管19、20的源漏間的電位差，得以防止讀出容限的降低。而且，不再需要應(yīng)用現(xiàn)有的那種自舉電路使信號電壓暫時上升時的那種復(fù)雜的定時控制。
再有，在此圖10的DRAM中，說明的是用電平變換電路產(chǎn)生均衡控制信號ΦEQL1和ΦEQL2以及開關(guān)控制信號ΦT1和ΦT2這兩者時的情況，但也可以用電平變換電路產(chǎn)生均衡控制信號ΦEQL1、ΦEQL2和開關(guān)控制信號ΦT1、ΦT2的任何一方。
圖11畫出了本發(fā)明第4實施例的DRAM。這個DRAM也形成于半導(dǎo)體基板上，在與圖3的實施例相對應(yīng)的地方使用了相同的符號進(jìn)行說明。在一對位線BL和BL之間，分別連接有用均衡控制信號ΦEQL進(jìn)行控制的由三個N溝MOS晶體管11、12、13組成的均衡電路14。存儲單元MC分別連接到上述位線BL和BL上。上述各個存儲單元MC由用于進(jìn)行選擇的晶體管T和用于電荷存貯的電容C組成，當(dāng)從各個存儲單元MC讀出數(shù)據(jù)時，由字線WL的信號進(jìn)行選擇，相應(yīng)于被選存儲單元MC的電容C上所存儲的電荷的電位被讀出到位線BL或者BL上，并通過用讀出放大器電路15放大位線BL和BL之間的電位差以檢出數(shù)據(jù)。
上述均衡控制信號ΦEQL從電平變換電路16輸出。該電平變換電路16上加有用內(nèi)部升壓電壓產(chǎn)生電路17恒定地產(chǎn)生的、比外加電源電壓VCC還高的升壓Vint，電平變換電路16通過把其高電平電壓與外加電源電壓相同或較低的信號ΦEQL′變換為上升壓電壓Vint產(chǎn)生上述均衡控制信號ΦEQL。因而，從電平變換電路16輸出的均衡控制信號ΦEQL的高電平電壓變成了與上述升壓電壓Vint同樣高的值，而低電平電壓變成了與變換前的信號ΦEQL′相同的接地電位。
字線選擇電路19是根據(jù)低位地址信號選擇上述各條字線WL的電路，由前置譯碼器(pre-decoder)19a，低位地址譯碼器(low decoder)19b和字線驅(qū)動器19C構(gòu)成。該字線選擇電路19上也可加有用上述內(nèi)部升壓電壓產(chǎn)生電路17所產(chǎn)生的升壓電壓Vint，由此字線選擇電路19供給字線WL的信號的高電平電壓被變成了上述升壓電壓Vint。
在用這種結(jié)構(gòu)形式的DRAM中，如圖12的定時圖所示，在讀出來自于存儲單元MC的數(shù)據(jù)之前，均衡控制信號ΦEQL被置成高電平，一對位線BL、BL用均衡電路14進(jìn)行預(yù)充電、且位線BL和BL之間被短路，兩條位線的電位被設(shè)定為電位VBL。此時，均衡控制信號ΦEQL的電壓，已用電平變換電路16進(jìn)行電平移位變?yōu)楸韧饧与娫措妷篤CC足夠高的升壓電壓Vint，所以，均衡電路14內(nèi)的MOS晶體管11、12、13各自的源漏之間不產(chǎn)生電位差，得以把位線電位設(shè)定為指定的預(yù)充電電位VBL。
另一方面，在位線的均衡動作結(jié)束后的數(shù)據(jù)讀出期間，如圖12的定時圖所給出的那樣。根據(jù)低位地址信號用字線選擇電路19選擇驅(qū)動任一字線WL。這時，加在該被選字線WL上的信號的高電平電壓變得與用內(nèi)部升壓電壓產(chǎn)生電路17所產(chǎn)生的升壓電壓Vint相等。為此，被選存儲單元MC中用于進(jìn)行選擇的晶體管T變成充分導(dǎo)通狀態(tài)，可以謀求縮短從電容C讀出電荷的時間。
在圖11的實施例中，用內(nèi)部升壓電壓產(chǎn)生電路17所產(chǎn)生的升壓Vint，就這樣地為用于進(jìn)行位線均衡化的電平變換電路16和用于進(jìn)行字線選擇的字線選擇電路19所共享。如圖12所示，由于驅(qū)動字線WL期間(WL為高平的期間)與位線均衡化期間(ΦEQL為高電平的期間)并不相互重迭，所以上述兩個電路16和19可以共用一個內(nèi)部升壓電壓產(chǎn)生電路17。
圖13分別給出了上述圖11的DRAM所使用的字線選擇電路19中的前置譯碼器19a、低位地址譯碼器19b和字線驅(qū)動器19c的詳細(xì)結(jié)構(gòu)。前置譯碼器19a由把VCC系統(tǒng)的預(yù)充電控制信號PRE的高電平一側(cè)電壓電平移位到上述升壓電壓Vint的電平移位電路(L.S)111。在電平移位電路111的輸出端對預(yù)充電節(jié)點112進(jìn)行預(yù)充電控制的P溝MOS晶體管113、根據(jù)低位地址信號的部分信號決定是否使預(yù)充電節(jié)點112放電的串聯(lián)連接的用于進(jìn)行譯碼的多個N溝晶體管114，以及使上述預(yù)充電節(jié)點112的信號倒相的CMOS倒相器115構(gòu)成。此外，字線驅(qū)動器19C由連接上述前置譯碼器19a的輸出和接地電位節(jié)點之間的、被提供上述低位地址譯碼器19b的輸出的CMOS倒相器131構(gòu)成。
低位地址譯碼器19b由把Vcc系統(tǒng)的預(yù)充電控制信號PRE的高電平一側(cè)的電壓電平移位到上述升壓電壓Vint的電平移位電路(L.S)121、在電平移位電路121的輸出對預(yù)充電節(jié)點122進(jìn)行預(yù)充電控制的P溝MOS晶體管123、根據(jù)低位地址信號的部分信號決定是否對預(yù)充電節(jié)點122進(jìn)行放電的串聯(lián)連接的用于進(jìn)行譯碼的多個N溝晶體管124，以及使上述預(yù)充電節(jié)點122的信號倒相的CMOS晶體管125構(gòu)成。此外，字線驅(qū)動器19c由連接在上述前置譯碼器19a的輸出和接地電位節(jié)點之間的、被提供上述低位地址譯碼器19b的輸出的CMOS倒相器131構(gòu)成。
在如此構(gòu)成的字線選擇電路19中，當(dāng)連接到前置譯碼器19a上的部分低位地址信號的邏輯成立時，上述升壓電壓Vint從該前置譯碼器19a輸出，而當(dāng)連接到低位地址譯碼器19b上的部分低位地址信號的邏輯成立時，中間介以字線驅(qū)動器19c、把上述升壓電壓Vint供給對應(yīng)的字線WL上，選擇上述存儲單元MC。
圖14給出了示于上述圖11的DRAM中的各個電路在半導(dǎo)體基板上的排列狀態(tài)。在此DRAM中，把由上述用于進(jìn)行選擇的晶體管和電容組成的多數(shù)個存儲單元，分割設(shè)置成多個存儲單元陣列(CA)150。這些多個存儲單元陣列150排列成一列，在各個存儲單元陣列150的兩側(cè)分別相鄰接起來設(shè)有上述均衡電路14a、14b以及開關(guān)電路18a、18b。在上述各存儲單元陣列150相互之間各自配置有上述讀出放大器電路(SA)15。另外，含有傳送上述升壓電壓Vint的布線151a和傳送低位地址信號的多條布線151b的布線群151要這樣配置使之沿著上述存儲單元陣列150、讀出放大器電路15、均衡電路14a、14b及開關(guān)電路18a、18b的排列方向相互平行地排成一排。在上述存儲單元陣列150、讀出放大器電路15、均衡電路14a和14b以及開關(guān)電路18a、18b與上述布線群151之間，排成一排地排列著含有上述電平變換電路16a-16c的電平變換電路153和上述字線選擇電路19。
在圖14的DRAM中，就像這樣地與含有傳送升壓電壓Vint的布線151a的布線群151相鄰接配置有多個存儲單元陣列150、電平變換電路153以及字線選擇電路19。這些各個電路內(nèi)的P溝MOS晶體管的源電極上加有上述升壓電壓Vint。因而，為了不使正向電流在由這些P溝MOS晶體管的源極與反向柵所構(gòu)成的PN結(jié)之間流動，就必須在N阱上也加上升壓電壓Vint。在圖14這樣的排列狀態(tài)的DRAM中、由于存儲單元陣列150、電平變換電路153以及字線選擇電路19與布線群151相鄰接而配置著，所以，這些各個電路內(nèi)的P溝MOS晶體管的N阱可以共用化，并給共用的N阱加上上述升壓電壓Vint，和分割開來設(shè)置N阱的情況相比較，這樣做可以縮小芯片尺寸。再有，在如圖14的這種配置狀態(tài)的DRAM中，來自一個電平變換電路153的輸出信號ΦEQL1、ΦEQL2、ΦT1、ΦT2的供給狀態(tài)的一個例子、示于圖15，而信號ΦEQL1、ΦEQL2、ΦT1、ΦT2的定時圖示于圖16。
如以上說明的那樣，應(yīng)用本發(fā)明，可以提供這樣的半導(dǎo)體存儲裝置位線的均衡動作或者當(dāng)進(jìn)行在位線與讀出放大器電路之間的連接控制時的定時控制是簡單的，且可進(jìn)行高速動作，而且和現(xiàn)有技術(shù)的半導(dǎo)體存儲裝置一樣，可以把位線電位設(shè)定為指定的預(yù)充電電位，或者說不會引起讀出容限的降低。
權(quán)利要求
1.具有電壓升壓電路的半導(dǎo)體存儲裝置，它包括供給外加電源電壓的電源引線端子(10)；恒定地產(chǎn)生與上述電源引線端子所提供的外部電源電壓(VCC)不同的升壓電壓(Vint)的內(nèi)部升壓電壓產(chǎn)生單元(17)；第1和第2位線(BL，BL)；以及位線電位設(shè)定單元(14)，它供給把用上述內(nèi)部升壓電壓產(chǎn)生單元產(chǎn)生的升壓電壓作為一種電平的控制信號(ΦEQL)，并根據(jù)此控制信號把第1和第2位線充電到指定電位，同時，把兩條位線設(shè)定為等電位。
2.如權(quán)利要求1的半導(dǎo)體存儲裝置，其特征是在用上述位線電位設(shè)定單元(14)把上述第1和第2位線充電到指定電位的期間，使上述控制信號(ΦEQL)的電平等于用上述內(nèi)部升壓電壓產(chǎn)生單元(17)所產(chǎn)生的升壓電壓(Vint)。
3.如權(quán)利要求1的半導(dǎo)體存儲裝置，其特征是上述位線電位設(shè)定單元(14)具有第1MOS晶體管(11)，其源漏兩端被插入到供給用于位線充電的電位的節(jié)點和上述第1位線之間，并把上述控制信號(ΦEQL)供給柵極;第2MOS晶體管(12)，其源漏兩端被插入到供給用于位線充電的電位的節(jié)點和上述第2位線之間，并把上述控制信號(ΦEQL)供給柵極;第3MOS晶體管(13)，其源漏兩端被插入到上述第1位線和第2位線這間，并把上述控制信號(ΦEQL)供給柵極。
4.如權(quán)利要求3的半導(dǎo)體存儲裝置，其特征是上述第1、第2和第3MOS晶體管(11-13)為同一極性。
5.如權(quán)利要求1的半導(dǎo)體存儲裝置，其特征是上述位線電位設(shè)定單元(14)具有第1MOS晶體管(11)，其源漏兩端被插入到供給用于位線充電的電位(VBL)的節(jié)點和上述第1位線之間，并把上述控制信號(ΦEQL)供給柵極;以及第2MOS晶體管(12)，其源漏兩端被插入到供給用于位線充電的電位(VBL)的節(jié)點和上述第2位線之間，并把上述控制信號(ΦEQL)供給柵極。
6.如權(quán)利要求5的半導(dǎo)體存儲裝置，其特征是上述第1和第2MOS晶體管(11，12)為同一極性。
7.如權(quán)利要求1的半導(dǎo)體存儲裝置，其特征是上述內(nèi)部升壓電壓產(chǎn)生單元(17)具有基準(zhǔn)電壓產(chǎn)生單元(21)，用于產(chǎn)生基準(zhǔn)電壓(Φ1);升壓單元(22)，用于把上述電源電壓引線端子(10)供給的電壓(VCC)升壓以產(chǎn)生升壓電壓(Vint)，同時，根據(jù)控制信號(Φ3)控制升壓動作;以及電壓變換單元(23)，用于把上述升壓電壓(Vint)變換成比之還低的電壓(Φ2);以及電壓比較單元(24)，它把上述基準(zhǔn)電壓(Φ1)與用上述電壓變換單元進(jìn)行了變換的電壓(Φ2)進(jìn)行比較，并產(chǎn)生與其大小關(guān)系相對應(yīng)的信號，將之作為上述控制信號(Φ3)供給上述升壓單元。
8.帶有電壓升壓電路的半導(dǎo)體存儲裝置，它包括供給外加電源電壓(VCC)的電源引線端子(10);恒定地產(chǎn)生與上述電源引線端子(10)所供給的外加電源電壓(VCC)不同的升壓電壓(Vint)的內(nèi)部升壓電壓產(chǎn)生單元(17);第1和第2位線(BL，BL);把上述第1和第2位線充電到指定電位的同時，把兩條位線設(shè)定為等電位的位線電位設(shè)定單元(14);以及電平變換單元(16)，它供給用于控制上述位線電位設(shè)定單元的控制信號(ΦEQL′)，并把此控制信號變換成把用上述內(nèi)部升壓電壓產(chǎn)生單元所產(chǎn)生的升壓電壓作為一種電平的信號(ΦEQL)供給上述位線電位設(shè)定單元。
9.如權(quán)利要求8的半導(dǎo)體存儲裝置，其特征是上述位線電位設(shè)定單元(14)具有第1MOS晶體管(11)，它的源漏兩端被插入到供給用于位線充電的電位(VBL)的節(jié)點和上述第一位線之間，并把上述控制信號(ΦEQL)供給柵極;以及第2MOS晶體管(12)，它的源漏兩端被插入到供給用于位線充電的電位(VBL)的節(jié)點和上述第2位線之間，并把上述控制信號(ΦEQL)供給柵極;第3MOS晶體管(13)，它的源漏兩端被插入到上述第1位線和第2位線之間，并把上述控制信號(ΦEQL)供給柵極。
10.如權(quán)利要求9的半導(dǎo)體存儲裝置，其特征是上述第1、第2和第3MOS晶體管(11-13)為同一極性。
11.如權(quán)利要求8的半導(dǎo)體存儲裝置，其特點是上述位線電位設(shè)定單元(14)，具有第1MOS晶體管(11)，其源漏兩端被插入到供給用于位線充電的電位(VBL)的節(jié)點和上述第1位線之間，并把上述控制信號(ΦEQL)供給柵極;以及第2MOS晶體管(12)，其源漏兩端被插入到供給用于位線充電的電位(VBL)的節(jié)點和上述第2位線之間，并把上述控制信號(ΦEQL)供給柵極。
12.如權(quán)利要求11的半導(dǎo)體存儲裝置，其特點是上述第1和第2MOS晶體管(11，12)為同一極性。
13.如權(quán)利要求8的半導(dǎo)體存儲裝置，其特點是上述內(nèi)部升壓電壓產(chǎn)生單元(17)具有基準(zhǔn)電壓產(chǎn)生單元(21)，用于產(chǎn)生基準(zhǔn)電壓(Φ1);升壓電壓單元(22)，用于在把上述電源電壓引線端子(10)所提供的電壓(VCC)進(jìn)行升壓以產(chǎn)生升壓電壓(Vint)的同時，根據(jù)控制信號(Φ3)來控制其升壓動作;電壓變換單元(23)，用于把上述升壓電壓(Vint)變換成電平比之還低的電壓(Φ2);以及電壓比較單元(24)，用于把上述基準(zhǔn)電壓(Φ1)與用上述電壓變換單元進(jìn)行了變換的電壓(Φ2)進(jìn)行比較，產(chǎn)生與其大小關(guān)系相應(yīng)的信號，并使之作為上述控制信號(Φ3)供給上述升壓單元。
14.帶有電壓升壓電路的半導(dǎo)體存儲裝置，它具有供給外加電源電壓(VCC)的電源引線端子(10);內(nèi)部升壓電壓產(chǎn)生單元(17)，它恒定地產(chǎn)生與上述電源引線端子(10)所供給的外加電源電壓(VCC)不同的升壓電壓(Vint);兩組位線對(BL1，BL1，BL2，BL2);讀出放大器(15)，它連接到上述兩組位線對上并放大產(chǎn)生于各位線對之間的電位差;第一位線電位設(shè)定單元(14a)，它連接到上述兩組位線對中的一組位線對上，并根據(jù)把用上述內(nèi)部升壓電壓產(chǎn)生單元(17)所產(chǎn)生的升壓電壓(Vint)作為一種電平的第1控制信號(ΦEQL1)，把該位線對的兩條位線充電到指定電位(VBL)的同時，將位線對設(shè)定為等電位;第二位線電位設(shè)定單元(14b)，連接到上述兩組位線對中的另一組位線對上，并根據(jù)把用上述內(nèi)部升壓電壓產(chǎn)生單元(17)所產(chǎn)生的升壓電壓(Vint)作為一種電平的第2控制信號(ΦEQL2)，將該位線對的兩條位線充電到指定位(VBL)，同時將位線對設(shè)定為等電位;第一開關(guān)單元(18a)，設(shè)置于上述兩組位線對中的一組位線對(BL1，BL1)和上述讀出放大器(15)之間，并根據(jù)把用上述內(nèi)部升壓電壓產(chǎn)生單元(17)所產(chǎn)生的升壓電壓(Vint)作為一種電平的第3控制信號(ΦT1)，把該位線對與讀出放大器之間進(jìn)行電連通或斷開;以及第二開關(guān)單元(18b)，設(shè)置于上述兩組位線對中的另外一組位線對(BL2，BL2)和上述讀出放大器(15)之間，并根據(jù)把用上述內(nèi)部升壓電壓產(chǎn)生單元(17)所產(chǎn)生的升壓電壓(Vint)作為一種電平的第4控制信號(ΦT2)，在該位線對和讀出放大器之間進(jìn)行電連通或斷開。
15.如權(quán)利要求14的半導(dǎo)體存儲裝置，其特點是在用上述第一位線電位設(shè)定單元(14a)把上述一組位線對的兩條位線(BL1，BL1)充電到指定電位的期間，使上述第1控制信號(ΦEQL1)的電平與用上述內(nèi)部升壓電壓產(chǎn)生單元(17)所產(chǎn)生的升壓電壓(Vint)相等;在用上述第二位線電位設(shè)定單元(14b)把上述另外一組位線對的兩條位線(BL2，BL2)充電到指定電位的期間，使上述第2控制信號(ΦEQL2)的電平與用上述內(nèi)部升壓電壓產(chǎn)生單元(17)所產(chǎn)生的升壓電壓(Vint)相等;在用上述第一、第二位線電位設(shè)定單元(14a，14b)對各條位線充電期間以外的期間，使上述第3、第4控制信號(ΦT1、ΦT2)的電平與用上述內(nèi)部升壓電壓產(chǎn)生單元(17)所產(chǎn)生的升壓電壓(Vint)相等。
16.如權(quán)利要求14的半導(dǎo)體存儲裝置，其特點是上述第一位線電位設(shè)定單元(14a)具有第1MOS晶體管(11)，其源漏兩端被插入到供給用于位線充電的電位(VBL)的節(jié)點和上述一組位線對的一條位線(BL1)之間，并把上述第1控制信號(ΦEQL1)供給柵極;第2MOS晶體管(12)，其源漏兩端被插入到供給用于位線充電的電位(VBL)的節(jié)點和上述一組位線對的另外一條位線(BL1)之間，并把上述第1控制信號(ΦEQL1)供給柵極;第3MOS晶體管(13)，其源漏兩端被插入到上述一組位線對(BL1，BL1)之間，并把上述第1控制信號(ΦEQL1)供給柵極;上述第二位線電位設(shè)定單元(14b)具有第4MOS晶體管(11)、其源漏兩端被插入到供給用于位線充電的電位(VBL)的節(jié)點和上述另外一組位線對的一條位線(BL2)之間，并把上述第2控制信號(ΦEQL2)供給柵極;第5MOS晶體管(12)，其源漏兩端被插入到供給用于位線充電的電位(VBL)的節(jié)點和上述另外一組位線對的另外一條位線(BL2)之間，并把上述第2控制信號(ΦEQL2)供給柵極;以及第6個MOS晶體管(13)，其源漏兩端被插入到上述另外一組位線對(BL2，BL2)之間，并把第2控制信號(ΦEQL2)供給柵極。
17.如權(quán)利要求16的半導(dǎo)體存儲裝置，其特征是上述第1、第2、第3、第4、第5和第6MOS晶體管(11、12、13、11、12、13)為同一極性。
18.如權(quán)利要求14的半導(dǎo)體存儲裝置，其特征是上述內(nèi)部升壓電壓產(chǎn)生單元(17)具有基準(zhǔn)電壓產(chǎn)生單元(21)用于產(chǎn)生基準(zhǔn)電壓(Φ1);升壓單元(22)，用于將上述電源電壓引線端子(10)所供給的電壓(VCC)進(jìn)行升壓以產(chǎn)生升壓電壓(Vint)，同時，根據(jù)控制信號(Φ3)控制其升壓動作;電壓變換單元(23)，它把上述升壓電壓(Vint)變換成電平比之還要低的電壓(Φ2);以及電壓比較單元(24)，它把上述基準(zhǔn)電壓(Φ1)與用上述電壓單元變換后的電壓(Φ2)進(jìn)行比較，并產(chǎn)生與其大小關(guān)系相應(yīng)的信號，作為上述控制信號(Φ3)供給上述升壓單元。
19.帶有電壓升壓電路的半導(dǎo)體存儲裝置，它具有供給外加電源電壓(VCC)的電源引線端子(10);內(nèi)部升壓電壓產(chǎn)生單元(17)，用于恒定地產(chǎn)生與上述電源引線端子(10)所供給的外加電源電壓(VCC)不同的升壓電壓(Vint);第1和第2位線(BL，BL);電位設(shè)定單元(14)，用于把上述第1和第2位線充電到指定電位的同時，把兩條位線設(shè)定為等電位;分別連接到上述第1和第2位線上的多個存儲單元MC;連接到上述存儲單元上并選擇存儲單元的多條字線(WL);電平變換單元(16)，用于供給控制上述位線電位設(shè)定單元(14)的控制信號(ΦEQL′)并將此控制信號進(jìn)行電平變換，變換成以用上述內(nèi)部升壓電壓產(chǎn)生單元(17)所產(chǎn)生的升壓電壓(Vint)為一種電平的信號(ΦEQL)并供給上述位線設(shè)定單元(14);以及字線選擇驅(qū)動單元(19)，用于供給進(jìn)行上述字線(WL)選擇的選擇信號，將此信號譯碼并對此譯碼信號進(jìn)行電平變換，變換成以用上述內(nèi)部升壓電壓產(chǎn)生單元(17)所產(chǎn)生的升壓電壓(Vint)為一種電平的信號，供給上述字線。
20.如權(quán)利要求19的半導(dǎo)體存儲裝置，其特征是上述位線電位設(shè)定單元(14)有第1MOS晶體管(11)，其源漏兩端被插入到供給用于位線充電的電位(VBL)的節(jié)點和上述第1位線(BL)之間，并把上述控制信號(ΦEQL)供給柵極;第2MOS晶體管(12)，其源漏兩端被插入到供給用于位線充電的電位(VBL)的節(jié)點和上述第2位線(BL)之間，并把上述控制信號(ΦEQL)供給柵極;以及第3MOS晶體管(13)，其源漏兩端被插入到上述第1位線和第2位線之間，并把上述控制信號(ΦEQL)供給柵極。
21.如權(quán)利要求20的半導(dǎo)體存儲裝置，其特征是上述第1、第2和第3個MOS晶體管(11、12、13)為同一極性。
全文摘要
一種半導(dǎo)體存儲裝置，在一對位線BL、BL間連接有均衡電路14和讀出放大器15。均衡電路由3個MOS管11、12、13組成，各管柵極供以由電平變換電路16輸出的均衡控制信號Φ
文檔編號G11C11/409GK1108788SQ9411568
公開日1995年9月20日 申請日期1994年9月9日 優(yōu)先權(quán)日1993年9月10日
發(fā)明者金子哲也, 大澤隆 申請人:株式會社東芝