專利名稱：用于使用低壓過熱高速字線驅(qū)動的裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲器件。特別是，本發(fā)明涉及用于半導(dǎo)體存儲器件的改進(jìn)的字線驅(qū)動。
在用于半導(dǎo)體存儲器件的典型的動態(tài)隨機(jī)存取存儲器(DRAM)集成電路設(shè)計(jì)中，利用以正交方式運(yùn)行的字線和位線構(gòu)成一個(gè)存儲器陣列。所述存儲器陣列包括位于每個(gè)字線和位線交點(diǎn)處的大量存儲單元。每個(gè)存儲單元是由一個(gè)單個(gè)的晶體管和一個(gè)電容存儲元件形成的。


圖1的簡圖示出了用于DRAM集成電路的基本DRAM存儲單元100。該基本DRAM存儲單元100包括一個(gè)單元晶體管102和電容存儲元件104。單元晶體管102被耦合到DRAM集成電路的字線(WL)106和位線(BL)108上。單元晶體管102的柵極被連接到字線(WL)106。晶體管102還有第一溝道端和第二溝道端。單元晶體管102的所述第一溝道端被連接到位線(BL)108和單元晶體管102的所述第二溝道端被連接到電容存儲元件104的第一側(cè)。電容存儲元件104的第二側(cè)被連接到電源電壓Vc。
通常，利用字線驅(qū)動器從存儲器陣列的一側(cè)驅(qū)動用于DRAM集成電路存儲單元的字線。但是，通過增加DRAM集成電路設(shè)計(jì)的尺寸和密度，耦合到給定字線上的存儲單元的數(shù)量不斷增加。結(jié)果是由于寄生電容使在DRAM集成電路中的字線具有很重的負(fù)載。所述字線上的寄生電容使高速變換字線很困難，從而使高速操作所述DRAM集成電路很困難。
圖2的框圖示出了一個(gè)傳統(tǒng)的DRAM集成電路200。該DRAM集成電路200包括存儲器陣列202、行譯碼器204和列譯碼器206。所述存儲器陣列202包括圖1所示的一個(gè)存儲單元陣列。利用行和列的組合分別尋址所述存儲單元。行譯碼器204根據(jù)行地址208選擇所述行。列譯碼器206根據(jù)列地址210選擇所述列。將被存儲到被尋址存儲單元中的數(shù)據(jù)或經(jīng)過數(shù)據(jù)總線212提供給列譯碼器206或由列譯碼器206經(jīng)過數(shù)據(jù)總線212輸出。在任何一個(gè)情況中，通常是行譯碼器204運(yùn)作以選擇一個(gè)字線，然后激活該選擇的字線。但是，如上所述，由于耦合到一個(gè)特定字線上的存儲單元的數(shù)量眾多，所以，寄生電容使迅速變換被選擇的字線變得困難。
快速驅(qū)動字線的一種辦法是增加在字線一端處所提供的字線驅(qū)動器的驅(qū)動能力。通常，增加所述字線驅(qū)動器的規(guī)模，以便增加驅(qū)動能力。這個(gè)辦法通常是有效的，但是，小片區(qū)域的惡化使得改善所提供的性能更加困難。另一個(gè)辦法是提供第二組行譯碼器電路、驅(qū)動器和相關(guān)的布線，以使得所述字線能夠被在兩端驅(qū)動。這種設(shè)計(jì)小片區(qū)域的惡化使得它不能夠在大多數(shù)半導(dǎo)體存儲器設(shè)計(jì)中實(shí)現(xiàn)。
因此，需要改進(jìn)在半導(dǎo)體存儲器件內(nèi)驅(qū)動字線的技術(shù)。
一般說來，本發(fā)明涉及一種用于驅(qū)動半導(dǎo)體存儲器件字線的改進(jìn)的技術(shù)。根據(jù)本發(fā)明，利用字線驅(qū)動器在第一端處驅(qū)動一個(gè)字線，然后在該字線的另一端處為該字線提供少量的附加電路。當(dāng)該附加電路傳送一個(gè)表示所述字線正在被開始變換成激活狀態(tài)的一個(gè)信息時(shí)，該附加電路工作以加速或促進(jìn)所述字線到激活狀態(tài)的變換。因此，本發(fā)明僅使用最少量的小片區(qū)域就能夠迅速地使字線變換到激活狀態(tài)。本發(fā)明特別適用于動態(tài)隨機(jī)存取存儲器。
本發(fā)明可以利用包括作為裝置、電路、和方法的多種方式加以實(shí)現(xiàn)，下面將討論本發(fā)明的幾個(gè)實(shí)施例。
作為動態(tài)隨機(jī)存取存儲器，本發(fā)明的一個(gè)實(shí)施例包括具有一個(gè)存儲單元陣列的存儲器陣列、多個(gè)位線和多個(gè)字線、用于接收與數(shù)據(jù)請求相關(guān)的地址和選擇多個(gè)字線中一個(gè)以及選擇多個(gè)位線中一個(gè)的地址譯碼器、具有第一側(cè)和第二側(cè)的被選擇字線、用于在第一側(cè)驅(qū)動被選擇字線的線驅(qū)動器和用于檢測在被選擇字線第一方向上的變換起始部分、然后在從第二側(cè)第一方向內(nèi)加速所選擇字線上的變換剩余部分的線變換加速器電路。
線變換加速器電路可選擇地包括耦合到被選擇字線上的電平讀出電路，和耦合到被選擇字線上的開關(guān)電路。所述電平讀出電路監(jiān)視被選擇字線上的電壓電平以產(chǎn)生一個(gè)電壓電平信號。開關(guān)電路在所述電壓電平信號的基礎(chǔ)上工作以將所選擇的字線推向預(yù)定的電源電位。
作為半導(dǎo)體存儲器件，本發(fā)明的一個(gè)實(shí)施例包括具有一個(gè)存儲單元陣列的存儲器陣列、多個(gè)位線和多個(gè)字線、用于每個(gè)字線的字線驅(qū)動器、用于確定至少有一個(gè)字線正在被開始從禁止?fàn)顟B(tài)變換到激活狀態(tài)的監(jiān)視裝置、和用于加速與正在被開始變換的一個(gè)字線相關(guān)的字線驅(qū)動器的輔助裝置，所述輔助裝置工作以加速驅(qū)動正在開始被從禁止?fàn)顟B(tài)變換到激活狀態(tài)的一個(gè)字線的變換。
作為用于在具有被耦合有多個(gè)存儲單元的多個(gè)字線的半導(dǎo)體存儲器件中激活字線的方法，本發(fā)明的實(shí)施例包括下述操作接收具有允許狀態(tài)和禁止?fàn)顟B(tài)中一種狀態(tài)的控制信號、監(jiān)視一個(gè)字線、確定被監(jiān)視的字線是否開始從第一邏輯電平向第二邏輯電平變換、和當(dāng)控制信號具有允許狀態(tài)時(shí)將被監(jiān)視的字線推向所述第二電平并確定被監(jiān)視的字線已經(jīng)開始從第一邏輯電平向第二邏輯電平變換。
本發(fā)明的優(yōu)點(diǎn)很多。本發(fā)明的一個(gè)優(yōu)點(diǎn)是僅僅利用最少量的附加電路和小片區(qū)域需求就能夠快速地進(jìn)行字線轉(zhuǎn)換。本發(fā)明的另一個(gè)優(yōu)點(diǎn)是由于本發(fā)明提供了更強(qiáng)的轉(zhuǎn)換，所以字線能夠處理存儲器陣列(即，較稠密存儲器陣列)中更多的存儲單元。
通過下面結(jié)合示出了本發(fā)明原理的附圖詳細(xì)描述，本發(fā)明的其它方面和優(yōu)點(diǎn)將變得明顯。
通過下面結(jié)合附圖的詳細(xì)描述，可以很容易地理解本發(fā)明，其中，相同的標(biāo)號表示相同的構(gòu)成元件，和其中圖1簡要地示出了用于DRAM集成電路的DRAM存儲單元；圖2的框圖示出了傳統(tǒng)的DRAM集成電路；圖3的框圖示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的DRAM半導(dǎo)體存儲器電路；圖4示出了根據(jù)本發(fā)明的存儲器陣列；圖5的框圖示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的字線鎖存電路；和圖6簡要地示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的鎖存電路。
本發(fā)明涉及一種用于驅(qū)動半導(dǎo)體存儲器集成電路(IC)字線的改進(jìn)技術(shù)。這種存儲器IC包括一個(gè)隨機(jī)存取存儲器(RAM)、一個(gè)動態(tài)隨機(jī)存取存儲器(DRAM)、一個(gè)同步DRAM和一個(gè)歸并DRAM-邏輯(嵌入DRAM)。另外，諸如特定應(yīng)用集成電路(ASIC)或其中需要驅(qū)動很大負(fù)載線的任何邏輯電路的IC也是有用的。通常，在晶片上并聯(lián)形成多個(gè)IC。在所述處理完成之后，切割所述晶片以將所述多個(gè)IC分成單獨(dú)的芯片。然后包裝所述芯片以形成在例如諸如計(jì)算機(jī)系統(tǒng)、蜂窩電話、個(gè)人數(shù)字助理(PDA)和其它電子產(chǎn)品等中使用的最后產(chǎn)品。
根據(jù)本發(fā)明，利用字線驅(qū)動器在第一端驅(qū)動字線，然后在所述字線的另一端提供少量的附加電路。當(dāng)所述附加電路感測到所述字線正在開始被變換到一個(gè)激活狀態(tài)時(shí)，該附加電路工作以加速或促進(jìn)所述字線向所述激活狀態(tài)的變換。因此，本發(fā)明能夠僅利用最少量的小片區(qū)域迅速將所述字線變換到一個(gè)激活狀態(tài)。本發(fā)明特別適用于動態(tài)隨機(jī)存取存儲器。
下面結(jié)合圖3-6描述本發(fā)明的實(shí)施例。但是，對于本專業(yè)技術(shù)領(lǐng)域內(nèi)的普通技術(shù)人員來講很明顯，這里針對附圖所給出的詳細(xì)描述僅僅是用于解釋的目的而不是作為對本發(fā)明的限制。
圖3的框圖示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體存儲器電路300。該半導(dǎo)體存儲器例如是一個(gè)DRAM電路。所述DRAM半導(dǎo)體存儲器電路300包括存儲器陣列302，該存儲器陣列302包括以陣列結(jié)構(gòu)形式排列的多個(gè)存儲單元?？梢岳盟x擇字線和所選擇位線的組合來選擇相應(yīng)的存儲單元。行譯碼器304接收行地址信號306并選擇多個(gè)字線(WL1-WLn)308中的一個(gè)字線。列譯碼器310接收圖3所示的列地址信號312和選擇多個(gè)位線(BL1-BLm)308中的一個(gè)位線。因此，利用耦合到所述列譯碼器310上的數(shù)據(jù)總線316能夠?qū)?shù)據(jù)提供給存儲器陣列302的所選擇存儲單元或從該所選擇存儲單元中讀出。
DRAM半導(dǎo)體存儲器電路300還包括一個(gè)鎖存電路318。鎖存電路318耦合到存儲器陣列302的位線(BL1-BLm)308上。該鎖存電路318還接收一個(gè)用于控制該鎖存電路318甚麼時(shí)候被允許執(zhí)行鎖存操作的控制信號320。由鎖存電路318執(zhí)行的鎖存操作是單獨(dú)作用于多個(gè)字線(WL1-WLn)308中的每一個(gè)和加速所選擇字線(WL)的變換，從而使DRAM半導(dǎo)體存儲器電路300能夠高速運(yùn)行。只有多個(gè)字線(WL1-WLn)308中的一個(gè)字線在任一時(shí)間點(diǎn)處是標(biāo)準(zhǔn)變換的。
雖然圖3所示的鎖存電路318是以和存儲器陣列302分開的形式表示的，但是，鎖存電路318最好被集成在存儲器陣列302之中。將鎖存電路318集成在存儲器陣列302之中的一個(gè)優(yōu)點(diǎn)是能夠很方便地將鎖存電路318連接到所述字線上。
圖4示出了根據(jù)本發(fā)明實(shí)施例的存儲器陣列400。存儲器陣列400包括存儲器陣列的字線、位線和存儲單元以及用于加速操作的鎖存電路。具體地說，圖4所示的存儲器陣列400示出了半導(dǎo)體存儲器件的部分存儲器陣列。圖4所示的部分包含兩個(gè)字線WLx和WLy和多個(gè)位線。
存儲器陣列400包括金屬字線402和404。金屬字線402由字線驅(qū)動器406驅(qū)動和被耦合到字線WLx，金屬字線404由字線驅(qū)動器408驅(qū)動并被耦合到字線WLy。為了使所述金屬字線的線電阻保持相對的低，所述金屬字線是在某些時(shí)候被頻繁壓合成在所述金屬字線下面平行運(yùn)行的多晶硅段的金屬字線。特別是，金屬字線402具有在所述金屬字線下面平行運(yùn)行的多晶硅段410和412。類似的，金屬字線404具有在金屬字線404下面平行運(yùn)行的多晶硅段414和416。作為一個(gè)例子，單個(gè)金屬字線可以具有八個(gè)(8)多晶硅段。
存儲器陣列400還包括與所述金屬字線相交的多個(gè)金屬位線對。這種結(jié)構(gòu)被稱之為折合-位線結(jié)構(gòu)。諸如開式或開式-折疊器的其它位線結(jié)構(gòu)也是有用的。如所示，所述位線垂直于所述金屬字線。所述位線與所述字線以除90°以外的其它角度相交也是有用的。在每個(gè)金屬字線和金屬位線的交點(diǎn)處提供有諸如存儲單元418和420的存儲單元。第一對金屬位線422的第一位線422-1被耦合到單元晶體管424的第一溝道端。單元晶體管424的第二溝道端被耦合到電容存儲元件426的第一側(cè)。電容存儲元件426的第二側(cè)被耦合到電源電壓(VSS)。單元晶體管424的柵極被耦合到相關(guān)的多晶硅段414。類似的，對于在存儲器陣列400中的所有其它金屬字線來講，提供有類似的存儲單元和這些存儲單元以類似的方式被耦合到位線對422的第一位線422-1。
關(guān)于第二對金屬位線428，位線對428的第二位線428-2耦合到單元晶體管430的第一溝道端。單元晶體管430的第二溝道端被耦合到電容存儲單元432的第一側(cè)。電容存儲單元432的第二側(cè)被耦合到電源電壓(VSS)。單元晶體管430的柵極被耦合到相關(guān)多晶硅段414上。類似的，關(guān)于存儲器陣列400內(nèi)的所有其它金屬字線，被提供有類似的存儲單元和這些存儲單元被耦合到位線對428的第二位線428-2上。
另外，存儲器陣列400包括諸如位線對438和440的其它金屬位線對。這些位線對438和440分別包括用于每個(gè)字線的類似存儲單元434和436。
此外，存儲器陣列400中的每個(gè)字線包括一個(gè)字線鎖存電路442。特別是，所述金屬字線402被耦合到字線鎖存電路442，和金屬字線404被耦合到字線鎖存電路442。在一個(gè)實(shí)施例中，字線驅(qū)動器406被耦合到相關(guān)金屬字線402的第一端，和字線鎖存電路442被耦合到相關(guān)金屬字線402的第二端。另外，字線驅(qū)動器408被耦合到相關(guān)金屬字線404的第一端和字線鎖存電路444被耦合到相關(guān)金屬字線404的第二端。
字線鎖存電路442和444表示圖3所示鎖存電路314的單個(gè)電路部分。下面將結(jié)合圖5和6詳細(xì)描述字線鎖存電路442和444的結(jié)構(gòu)和操作。
圖5的框圖示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的字線鎖存電路500。字線鎖存電路500在電平讀出裝置504的一個(gè)輸入端處接收字線(WL)502。電平讀出裝置504運(yùn)作以監(jiān)視字線(WL)502上的信號電平(例如電壓)。在這個(gè)實(shí)施例中，假設(shè)所述的信號電平是電壓電平。當(dāng)電平讀出裝置504確定字線(WL)502上的電壓電平已經(jīng)超過了一個(gè)閾值電壓量時(shí)，電壓電平信號506通知控制電路508字線(WL)502已經(jīng)開始從第一邏輯狀態(tài)(例如，0伏)向第二邏輯電壓(例如，VDD)變換。
控制電路508接收電壓電平信號506和接收控制信號510?？刂菩盘?/0被提供給字線鎖存電路500以啟動字線鎖存電路500。當(dāng)字線鎖存電路500被啟動時(shí)，字線鎖存電路500被允許執(zhí)行鎖存操作。另一方面，當(dāng)字線鎖存電路500被禁止時(shí)，字線鎖存電路500不能執(zhí)行它的鎖存操作。此外，當(dāng)字線鎖存電路500被禁止時(shí)，不能利用字線鎖存電路500的存在負(fù)面影響半導(dǎo)體存儲器裝置。
當(dāng)控制電路508確定電壓電平信號506指出字線(WL)502已經(jīng)開始變換和控制信號510已經(jīng)允許授權(quán))它的鎖存操作時(shí)，控制電路508產(chǎn)生一個(gè)控制信號512，該控制信號512使開關(guān)裝置514將字線(WL)502電耦合到電源電位(VSUPPLY)上。當(dāng)開關(guān)裝置514被激活而將字線(WL)502電耦合到電源電位(VSUPPLY)時(shí)，已經(jīng)開始并由電平讀出裝置504檢測的字線(WL)502的變換被加速，并且該字線(WL)502的變換要比半導(dǎo)體存儲器裝置不包括字線鎖存電路500情況下所可能的速度快的速度完成。例如，在一個(gè)實(shí)施例中，當(dāng)開關(guān)裝置514被激活以將字線(WL)502電耦合到電源電位(VSUPPLY)上時(shí)，字線(WL)502被從其現(xiàn)有電壓電平“上拉”到電源電位(VSUPPLY)。另一方面，當(dāng)控制電路508確定控制信號510正在禁止字線鎖存電路500(即沒有授權(quán)它的鎖存操作)或電壓電平信號506沒有指出字線(WL)502已經(jīng)開始變換時(shí)，控制信號512使開關(guān)裝置514將電源電位(VSUPPLY)與所述字線(WL)502隔離開來。
圖6簡要示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的鎖存電路600。鎖存電路600是一個(gè)適于實(shí)現(xiàn)圖4所示字線鎖存電路442和444的電路。鎖存電路600還是一個(gè)適于實(shí)現(xiàn)圖5所示鎖存電路500的電路。
鎖存電路600被耦合到字線(WL)602并接收控制信號(CS)604。字線(WL)602被耦合到第一晶體管606的柵極。第一晶體管606最好是一個(gè)低閾值器件。在鎖存電路600的第一節(jié)點(diǎn)608處接收控制信號(CS)604。鎖存電路600還包括第二晶體管610和第三晶體管612。第二晶體管610和第三晶體管612兩個(gè)晶體管的柵極都被耦合到第一節(jié)點(diǎn)608。第二晶體管610的第一溝道端被連接到第一電源電位(VS)，而第二晶體管610的第二溝道端被連接到鎖存電路600的第二節(jié)點(diǎn)614。第三晶體管612的第一溝道端被連接到第二節(jié)點(diǎn)614，而第三晶體管612的第二溝道端被連接到第一晶體管606的第一溝道端。用于第一晶體管606的第二溝道端被連接到第二電源電位(GND)。鎖存電路600還包括第四晶體管616。第四晶體管616的柵極被連接到第二節(jié)點(diǎn)614。用于第四晶體管616的第一溝道端被連接到第一電源電位(VS)，而第二溝道端被連接到字線(WL)602。
在圖6所示的鎖存電路600中，第一晶體管606和第三晶體管612是n-型場效應(yīng)晶體管，第二晶體管610和第四晶體管616是p-型場效應(yīng)晶體管。鎖存電路600還被設(shè)計(jì)成當(dāng)字線(WL)602被激活(即，當(dāng)字線(WL)602被變換成激活狀態(tài))時(shí)“上拉”字線(WL)602。換言之，在這個(gè)實(shí)施例中，假設(shè)字線(WL)602是以高邏輯電平激活和在低邏輯電平待用。鎖存電路600如此工作以便當(dāng)它一旦確定字線(WL)602已經(jīng)開始向激活狀態(tài)變換時(shí)將字線(WL)602從低邏輯電平“上拉”到高邏輯電平。結(jié)果是即使是在字線(WL)602上存在有效量寄生電容的情況下字線(WL)602也能夠迅速地變換。
在另一個(gè)實(shí)施例中，在希望將字線(WL)從高邏輯電平迅速變換到低邏輯電平的狀態(tài)中，字線(WL)能被“下拉”到低邏輯電平。這在存儲器陣列結(jié)構(gòu)中應(yīng)當(dāng)是下述情況，即在這種結(jié)構(gòu)中，字線(WL)是以低邏輯電平被激活的。在任何一個(gè)情況中，除了利用p-型器件替換n-型器件和電源電位被反相以外，所述的另一個(gè)實(shí)施例都類似于鎖存電路600。
控制信號604最好被用于恰恰在字線(WL)正在開始被激活之前啟動鎖存電路600。另外，控制信號604最好是在鎖存電路600不再需要利用字線的變換加速之后被取消。換言之，鎖存電路600應(yīng)當(dāng)只在字線升高期間被激活。這樣做的一個(gè)優(yōu)點(diǎn)是由于與相鄰字線的電容耦合作用可能觸發(fā)相鄰的鎖存電路和使得它們錯(cuò)誤地“上拉”其它字線并且由于在這種狀態(tài)下第二節(jié)點(diǎn)614是浮動的，所以，只要鎖存電路不再需要利用所述字線(WL)變換加速，該鎖存電路600即被禁止。作為一個(gè)例子，在64兆位DRAM集成電路設(shè)計(jì)中將容許第二節(jié)點(diǎn)614高達(dá)約7ns的浮動。
再有，用于第一晶體管606的閾值電壓應(yīng)當(dāng)被設(shè)置得能夠避免由于噪聲所引起的偶然觸發(fā)。例如，一個(gè)字線可能具有大約200mV(毫伏)的噪聲存在，所以，鎖存電路所使用的電壓閾值可以被設(shè)置為400毫伏或更多。但是，應(yīng)當(dāng)注意關(guān)于閾值電壓方面處理變換的因素。例如，在圖6所示的鎖存電路600中，晶體管606最好是其閾值電壓被設(shè)置成適當(dāng)值的低閾值器件。一旦利用由字線驅(qū)動器提供的驅(qū)動通過鎖存電路600將字線“上拉”，所述字線的電壓將大約在電源電壓(例如，3.5V)處被拉平。
當(dāng)驅(qū)動(driving)總是在裝置的尺寸和速度之間折衷時(shí)，關(guān)于如何獲取本發(fā)明的優(yōu)點(diǎn)可以想象出許多變化。因此，用于提供根據(jù)本發(fā)明經(jīng)過改善的字線轉(zhuǎn)換的電路準(zhǔn)確結(jié)構(gòu)極大地取決于特定設(shè)計(jì)。另外，如果陣列系數(shù)是一個(gè)關(guān)系，在阻-容(RC)變成一個(gè)限制因素之前本發(fā)明有助于實(shí)現(xiàn)較長的字線。相反，利用傳統(tǒng)的單側(cè)驅(qū)動，所述字線得到限于某個(gè)長度的RC和驅(qū)動裝置尺寸的增加在字線上升時(shí)間沒有或僅僅有限地受到影響。
本發(fā)明的優(yōu)點(diǎn)是僅使用最少量的附加電路和小片區(qū)域需求就能夠快速地轉(zhuǎn)換字線。比較起來，為了提供用于全部第二行驅(qū)動器的電路，例如恐怕90％較小片區(qū)域那樣多的區(qū)域保存是有效的。本發(fā)明的另一個(gè)優(yōu)點(diǎn)是由于本發(fā)明提供了更強(qiáng)的轉(zhuǎn)換，所以，所述字線能夠處理存儲器陣列(即較密的存儲器陣列)中更多的存儲單元。
根據(jù)上面的描述可以明顯看出本發(fā)明的很多特性和優(yōu)點(diǎn)，因此，用權(quán)利要求來覆蓋本發(fā)明的這些特性和優(yōu)點(diǎn)。另外，由于對于本專業(yè)技術(shù)領(lǐng)域內(nèi)的普通技術(shù)人員來講可以很容易作出很多修改和變化，所以，不希望將本發(fā)明限制在所展示和描述的具體結(jié)構(gòu)和操作上。因此，所有適當(dāng)?shù)男薷暮偷韧锒紝⒙淙绫景l(fā)明的范圍之內(nèi)。
權(quán)利要求
1．一種動態(tài)隨機(jī)存取存儲器，包括一個(gè)具有存儲單元陣列的存儲器陣列、多個(gè)位線和多個(gè)字線；一個(gè)地址譯碼器，所述地址譯碼器接收用于數(shù)據(jù)請求的地址和選擇多個(gè)字線中的一個(gè)字線和多個(gè)位線中的一個(gè)位線，所選擇的字線具有第一側(cè)和第二側(cè)；一個(gè)用于在第一側(cè)驅(qū)動被選擇字線的線驅(qū)動器；一個(gè)線變換加速器電路，用于檢測被選擇字線上第一方向中變換的起始部分然后從第二側(cè)加速第一方向中被選擇字線上所述變換的剩余部分。
2．根據(jù)權(quán)利要求1所述的動態(tài)隨機(jī)存取存儲器，其中所述線變換加速器電路包括耦合到被選擇字線上的電平讀出電路，所述電平讀出電路監(jiān)視被選擇字線上的電壓電平以產(chǎn)生一個(gè)電壓信號；和耦合到被選擇字線上的開關(guān)電路，所述開關(guān)電路運(yùn)作以在所述電壓電平信號的基礎(chǔ)上將被選擇字線推向預(yù)定的電源電位。
3．根據(jù)權(quán)利要求2所述的動態(tài)隨機(jī)存取存儲器，其中在所述電壓電平信號的基礎(chǔ)上，所述開關(guān)電路運(yùn)作以將被選擇字線推向預(yù)定電源電位或使被選擇字線與預(yù)定電源電位脫離。
4．根據(jù)權(quán)利要求2所述的動態(tài)隨機(jī)存取存儲器，其中所述線變換加速器電路還包括可操作地連接到所述電平讀出電路和所述開關(guān)電路上的控制電路，所述控制電路從所述電平讀出電路接收所述電壓電平信號并產(chǎn)生用于所述開關(guān)電路的控制信號；和其中，在所述控制信號的基礎(chǔ)上，所述開關(guān)電路運(yùn)作以將被選擇字線推向預(yù)定電源電位或使被選擇字線和所述預(yù)定電源電位脫離。
5．根據(jù)權(quán)利要求4所述的動態(tài)隨機(jī)存取存儲器，其中所述控制電路還接收一個(gè)用于所述線變換加速器電路的啟動信號，和在所述電壓電平信號和所述啟動信號的基礎(chǔ)上產(chǎn)生所述控制信號。
6．根據(jù)權(quán)利要求5所述的動態(tài)隨機(jī)存取存儲器，其中所述啟動信號限制所述開關(guān)電路能夠?qū)⒈贿x擇字線推向預(yù)定電源電位的持續(xù)時(shí)間。
7．根據(jù)權(quán)利要求4所述的動態(tài)隨機(jī)存取存儲器，其中所述電平讀出電路包括具有耦合到被選擇字線上的柵極、耦合到所述控制電路上的第一溝道端和耦合到另一個(gè)預(yù)定電源電位上的第二溝道端的第一場效應(yīng)晶體管。
8．根據(jù)權(quán)利要求4所述的動態(tài)隨機(jī)存取存儲器，其中所述開關(guān)電路包括具有耦合到所述控制電路上的柵極、耦合到所述預(yù)定電源電位上的第一溝道端和耦合到被選擇字線的第二溝道端的第二場效應(yīng)晶體管。
9．根據(jù)權(quán)利要求8所述的動態(tài)隨機(jī)存取存儲器，其中所述控制電路包括具有耦合到第一節(jié)點(diǎn)的柵極、耦合到所述預(yù)定電源電位上的第一溝道端和耦合到第二節(jié)點(diǎn)的第二溝道端的第三場效應(yīng)晶體管；和具有耦合到第一節(jié)點(diǎn)的柵極、耦合到第二節(jié)點(diǎn)的第一溝道端和耦合到所述第一場效應(yīng)晶體管的第一溝道端的第二溝道端的第四場效應(yīng)晶體管，和其中，所述第二場效應(yīng)晶體管的柵極被耦合到第二節(jié)點(diǎn)。
10．一種半導(dǎo)體存儲器件，包括具有一個(gè)存儲單元陣列的存儲器陣列、多個(gè)位線和多個(gè)字線；用于每個(gè)字線的字線驅(qū)動器；用于確定所述字線中的至少一個(gè)正開始從待用狀態(tài)向激活狀態(tài)變換的監(jiān)視裝置；和用于加速與正被開始變換的多個(gè)字線中的一個(gè)字線相關(guān)的所述字線驅(qū)動器的輔助裝置，所述輔助裝置運(yùn)作以加速驅(qū)動正在開始從待用狀態(tài)向激活狀態(tài)變換的多個(gè)字線中的一個(gè)字線的變換。
11．根據(jù)權(quán)利要求10所述的半導(dǎo)體存儲器件，其中所述的半導(dǎo)體存儲器件是一個(gè)動態(tài)隨機(jī)存取存儲器集成電路。
12．根據(jù)權(quán)利要求10所述的半導(dǎo)體存儲器件，其中所述的輔助裝置只在多個(gè)字線中的一個(gè)字線向激活狀態(tài)變換過程中提供輔助。
13．根據(jù)權(quán)利要求10所述的半導(dǎo)體存儲器件，其中所述的輔助裝置運(yùn)作以將多個(gè)字線中的一個(gè)字線推向預(yù)定電源電位。
14．根據(jù)權(quán)利要求10所述的半導(dǎo)體存儲器件，其中所述的半導(dǎo)體器件還包括用于禁止所述輔助裝置的禁止裝置。
15．一種用于激活在具有被耦合多個(gè)存儲單元的多個(gè)字線的半導(dǎo)體存儲器件中的字線的方法，所述方法包括(a)．接收具有啟動狀態(tài)和禁止?fàn)顟B(tài)中一個(gè)狀態(tài)的控制信號；(b)．監(jiān)視一個(gè)字線；(c)．確定被監(jiān)視的字線是否正在開始從第一邏輯電平向第二邏輯電平變換；和(d)．當(dāng)所述控制信號具有允許狀態(tài)和確定(c)的結(jié)果確定被監(jiān)視的字線已經(jīng)開始從第一邏輯電平向第二邏輯電平變換時(shí)，將被監(jiān)視的字線推向第二電平。
16．根據(jù)權(quán)利要求15所述的方法，其中被監(jiān)視的字線以第一速率從第一邏輯電平向第二邏輯電平變換，和其中，利用所述推動(d)，被監(jiān)視的字線以第二速率從第一邏輯電平向第二邏輯電平變換，所述第二速率基本快于所述第一速率。
17．根據(jù)權(quán)利要求15所述的方法，其中所述確定(c)包括(c1)確定被監(jiān)視字線的字線電壓；(c2)將所述字線電壓與一個(gè)預(yù)定的閾值電壓比較以產(chǎn)生比較結(jié)果；和(c3)在所述比較結(jié)果的基礎(chǔ)上確定所述字線正在開始從第一邏輯電平向第二邏輯電平變換。
18．根據(jù)權(quán)利要求17所述的方法，其中所述第一邏輯電平和第二邏輯電平是電壓電平和其中，所述預(yù)定閾值大于在被監(jiān)視字線上出現(xiàn)的噪聲電壓值，和所述預(yù)定閾值大于第一邏輯電平和小于第二邏輯電平。
19．根據(jù)權(quán)利要求18所述的方法，其中所述半導(dǎo)體存儲器件是一個(gè)動態(tài)隨機(jī)存取存儲器。
20．根據(jù)權(quán)利要求15所述的方法，其中所述推動(d)操作以加速被監(jiān)視字線從第一邏輯電平向第二邏輯電平的變換。
全文摘要
一種改進(jìn)的用于驅(qū)動半導(dǎo)體存儲器件字線的技術(shù)。根據(jù)本發(fā)明,利用字線驅(qū)動器406在第一端驅(qū)動字線402然后在字線的第二端提供少量附加電路442。當(dāng)附加電路感知字線正在開始向激活狀態(tài)變換時(shí),附加電路工作以促進(jìn)或加速該字線向所述激活狀態(tài)的變換。因此,本發(fā)明可以僅使用最少量的小片區(qū)域迅速地使字線變換到激活狀態(tài)。本發(fā)明將特別適用于動態(tài)隨機(jī)存取存儲器。
文檔編號G11C8/00GK1213139SQ9811848
公開日1999年4月7日 申請日期1998年8月20日 優(yōu)先權(quán)日1997年9月19日
發(fā)明者弗朗茲·弗賴穆瑟 申請人:西門子公司