一種基于運算放大器的憶阻器編程電路及其操作方法
【技術領域】
[0001] 本發(fā)明屬于所述的憶阻器編程電路領域，更具體地，涉及一種基于運算放大器的 憶阻器編程電路及其操作方法。
【背景技術】
[0002] 憶阻器（Memristor)被認為是電阻、電容、電感外的第四種基本電路元件，能夠記 憶流經(jīng)的電荷量，其電阻值能夠通過控制電流變化而隨之改變。憶阻器的高阻態(tài)和低阻態(tài) 可以用來存儲"〇"和"1"，用于信息存儲，具有非易失性、低功耗、高速、高集成度等優(yōu)點。此 外，憶阻器的阻值可以隨外加電流與電壓的積累而連續(xù)變化，因此，可以對憶阻器的阻值進 行可編程操作。這樣一種具有新穎可編程特性的電路基本元件，將對傳統(tǒng)所述的憶阻器編 程電路帶來革新。
[0003] 具有閾值電壓是憶阻器的一個重要的性質，只有加在憶阻器兩端的電壓大于其閾 值電壓時，憶阻器的阻值才會改變。因此，若電路運行時電路中某電阻兩端的電壓低于憶阻 器的閾值電壓，就可以使用憶阻器代替該電阻，于是這個電阻所提供的電路參數(shù)便具有了 可編程性。通過憶阻器編程電路為憶阻器兩端提供高于其閾值電壓的電壓脈沖，就可以對 憶阻器的阻值進行可編程操作，從而對電路的性能參數(shù)實行可編程控制。這樣，引入具有阻 值可編程特性及非易失性的憶阻器，能夠有效的豐富和擴展傳統(tǒng)可編程電路的功能和性能 參數(shù)可調性。
[0004] 中國發(fā)明專利《一種基于阻變憶阻器的電壓保護電路及其應用》（【申請?zhí)枴?201210119083. 7,申請日：2012-04-20)所提出的設計，利用電路自身所產生的電壓對置于 電路中的憶阻器進行阻態(tài)調節(jié)，以此來反饋實現(xiàn)電路電壓保護。但是它無法實現(xiàn)主動通過 調控憶阻器的阻態(tài)來調控電路性能，且此種設計僅適用于電壓保護等特定電路，無法作為 通用模塊應用于各類型可編程所述的憶阻器編程電路中。現(xiàn)階段亟需開發(fā)一種基于憶阻器 的可編程電路模塊，以嵌入于放大電路、求差電路、求和電路、積分電路、微分電路等類型的 所述的憶阻器編程電路中，充分利用憶阻器電阻的可編程特性，來實現(xiàn)電路功能的擴展、性 能的提升以及電路參數(shù)的可調節(jié)性。

【發(fā)明內容】

[0005] 針對現(xiàn)有技術的缺陷，本發(fā)明的目的在于提供一種應用運算放大器的可以對憶阻 器的阻值進行編程操作的可編程所述的憶阻器編程電路。
[0006] 本發(fā)明提供了一種基于運算放大器的憶阻器編程電路，所述編程電路包括：阻變 元件M、第一電阻R1、脈沖開關P和運算放大器；所述運算放大器的反相輸入端作為所述憶 阻器編程電路的輸入端Vi，所述運算放大器的同相輸入端接地，所述運算放大器的輸出端 作為所述憶阻器編程電路的輸出端Vo ;所述脈沖開關P的一端通過所述阻變元件M連接至 所述運算放大器的反相輸入端，所述脈沖開關P的另一端作為所述憶阻器編程電路的脈沖 輸入端pulse ;所述第一電阻Rl連接在所述脈沖開關P的一端與所述運算放大器的輸出端 之間。
[0007] 更進一步地，工作時，所述脈沖輸入端pulse接零電壓，所述阻變元件M兩端的電 壓降處于第二閾值電壓Vt2與第一閾值電壓Vtl之間，通過給所述脈沖輸入端pulse施加 正向脈沖，使得所述阻變元件M的阻值正向改變；通過給所述脈沖輸入端pul se施加負向脈 沖，使得所述阻變元件M的阻值反向改變。
[0008] 其中，所述脈沖開關P具有如下作用：脈沖輸入端pulse接零電壓時，使阻變元件 M兩端的電壓降處于第二閾值電壓Vt2與第一閾值電壓Vtl之間；通過給所述脈沖輸入端 pulse施加正向脈沖，使得所述阻變元件M的阻值正向改變；通過給所述脈沖輸入端pulse 施加負向脈沖，使得所述阻變元件M的阻值反向改變。
[0009] 本發(fā)明還提供了一種基于運算放大器的憶阻器編程電路，所述憶阻器編程電路包 括：阻變元件M、電路元件X、脈沖開關P和運算放大器；所述阻變元件M的一端作為所述憶 阻器編程電路的輸入端Vi，所述阻變元件M的另一端連接至所述運算放大器的反相輸入 端；所述運算放大器的正相輸入端接地，所述運算放大器的輸出端作為所述憶阻器編程電 路的輸出端Vo ;所述脈沖開關P的一端連接至所述阻變元件M的一端，所述脈沖開關P的 另一端作為所述憶阻器編程電路的脈沖輸入端pulse ;所述電路元件X連接在所述運算放 大器的反相輸入端與輸出端之間。
[0010] 更進一步地，工作時，所述脈沖輸入端pulse接零電壓，所述阻變元件M兩端的電 壓降處于第二閾值電壓Vt2與第一閾值電壓Vtl之間；通過給脈沖輸入端施加正向脈沖使 得所述阻變元件M的阻值改變；通過給所述脈沖輸入端施加負向脈沖使得所述阻變元件M 的阻值反向改變。
[0011] 其中，所述脈沖開關P具有如下作用：脈沖輸入端pulse接零電壓時，使阻變元件 M兩端的電壓降處于第二閾值電壓Vt2與第一閾值電壓Vtl之間；通過給所述脈沖輸入端 施加正向脈沖，使得所述阻變元件M的阻值正向改變；通過給所述脈沖輸入端施加負向脈 沖，使得所述阻變元件M的阻值反向改變。
[0012] 更進一步地，所述電路元件X為使運算放大器出現(xiàn)深度負反饋的任意電路元件。
[0013] 作為本發(fā)明的一個實施例，所述阻變元件M可以為憶阻器；所述憶阻器的兩端分 別為正極與負極；正極是指從正極施加大于第一閾值電壓Vtl的偏置會使憶阻器從高阻狀 態(tài)轉變?yōu)榈妥锠顟B(tài)；負極是指從負極施加小于第二閾值電壓Vt2的偏置會使憶阻器從低阻 狀態(tài)轉變?yōu)楦咦锠顟B(tài)。
[0014] 本發(fā)明還提供了一種基于上述的編程電路的操作方法，包括下述步驟：
[0015] Sll :通過在所述編程電路的輸入端Vi施加工作電壓，且在脈沖輸入端pulse接零 電壓，脈沖開關P關斷，使得所述的憶阻器編程電路所述的憶阻器編程電路正常工作，輸出 端Vo正常輸出；
[0016] 所述工作電壓是指使得所述阻變元件M兩端的電壓降在第二阻閾值電壓Vt2與第 一閾值電壓Vtl之間的電壓；
[0017] S12 :通過給所述脈沖輸入端pulse施加正向脈沖使得脈沖開關P導通，電流由脈 沖輸入端pulse經(jīng)脈沖開關P流經(jīng)阻變元件M后利用運算放大器深度負反饋的虛地特性流 經(jīng)到地；改變了所述阻變元件M的阻值，從而改變了所述的憶阻器編程電路的參數(shù)；
[0018] 其中，當電流由阻變元件M的正極流向負極時，阻變元件M的阻值逐漸降低；當電 流由阻變元件M的負極流向正極時，阻變元件M的阻值逐漸升高；
[0019] S13 :通過給所述脈沖輸入端pulse施加負向脈沖使得脈沖開關P導通，電流由地 利用運算放大器深度負反饋的虛地特性流經(jīng)阻變元件M，再流經(jīng)脈沖開關P到脈沖輸入端 pulse ;反向改變了阻變元件M的阻值，從而反向改變所述的憶阻器編程電路的參數(shù)；
[0020] 其中，當電流由阻變元件M的正極流向負極時，阻變元件M的阻值逐漸降低；當電 流由阻變元件M的負極流向正極時，阻變元件M的阻值逐漸升高。
[0021] 本發(fā)明還提供了一種反相放大器，包括第一電阻R11、第二電阻R12、第三電阻 R13、第一二極管D11、第二二極管D12、N型MOS管Qll、P型MOS管Q12、阻變元件M和運算 放大器；所述第一電阻Rll的一端作為所述反相放大器的輸入端Vi ;所述第一電阻Rll的 另一端連接所述阻變元件M的一端，所述阻變元件M的另一端連接至所述運算放大器的反 相輸入端；所述運算放大器的正相輸入端接地，所述運算放大器的輸出端作為所述反相放 大器的輸出端Vo ;所述第二電阻R12連接在所述運算放大器的反相輸入端與輸出端Vo之 間；所述N型MOS管Ql 1的柵極和所述P型MOS管Q12的柵極均接地，所述N型MOS管Ql 1 的源極和所述P型MOS管Q12的源極連接后作為所述反相放大器的脈沖輸入端pulse，所 述N型MOS管Qll的漏極連接至所述第一二極管Dll的負極，所述P型MOS管Q12的漏極 連接至所述第二二極管D12的正極；所述第一二極管Dll的正極和所述第二二極管D12的 負極均連接至所述第一電阻Rll的另一端；所述第三電阻R13連接在脈沖輸入端pulse與 地之間。
[0022] 本發(fā)明還提供了一種反相放大器，包括第一電阻R21、第二電阻R22、第三電阻 R23、阻變元件M、運算放大器、第一二極管D21、第二二極管D22、N型MOS管Q21和P型MOS 管Q22 ;所述第一電阻R21的一端作為所述反相放大器的輸入端Vi，所述第一電阻R21的 另一端連接所述運算放大器的反相輸入端；所述運算放大器的正相輸入端接地，所述運算 放大器的輸出端作為所述反相放大器的輸出端Vo ;所述阻變元件M的一端連接至所述運算 放大器的反相輸入端，所述阻變元件M的另一端通過所述第三電阻R23連接至所述運算放 大器的輸出端；所述P型MOS管Q22的柵極和所述N型MOS管Q21的柵極均接地，所述P 型MOS管Q22的源極和所述N型MOS管Q21的源極連接后作為所述反相放大器脈沖輸入端 pulse，所述P型MOS管Q22的漏極連接至所述第二二極管D22的正極，所述N型MOS管Q21 的漏極連接至所述第一二極管D21的負極；所述第二二極管D22的負極和所述第一二極管 D21的正極均連接至所述阻變元件M的另一端；所述第二電阻R22連接在所述P型MOS管 Q22的源極與地之間。
[0023] 本發(fā)明還提供了一種積分電路，包括第一電阻R31、第二電阻R32、電容C31、第 一二極管D31、第二二極管D32、N型MOS管Q31、P型MOS管Q32、阻變元件M和運算放大器； 所述第一電阻R31的一端作為所述積分電路的輸入端Vi ;所述第一電阻R31的另一端連接 所述阻變元件M的一端；所述阻變元件M的另一端連接至所述運算放大器的反相輸入端；