集成電路面積角度來看，針對每個NAND串僅使用一個漏極側選擇柵極并且然后將配對中的每個NAND串與兩個漏極側選擇信號中的僅一個漏極側選擇信號連接會是有利的。
[0031]在一個實施例中，當對存儲器單元諸如NAND閃存存儲器單元進行編程時，可以對存儲器單元的控制柵極施加編程電壓并且可以將對應的位線接地。這些編程偏置條件可以經(jīng)由場致電子隧道效應使電子注入到浮柵，從而升高存儲器單元的閾值電壓?？梢詫⒃诰幊滩僮髌陂g施加至控制柵極的編程電壓應用為一系列脈沖。在一些情況下，編程脈沖的幅度可以隨每個連續(xù)的脈沖以預定步長增大。可以在編程脈沖之間執(zhí)行一個或更多個驗證操作。
[0032]在一個實施例中，可以通過下述方式來擦除存儲器單元:當源極和位線浮置時將P阱升高至擦除電壓(例如，20伏)達足夠的時間段并且將選擇的存儲器單元塊的字線接地。這些擦除偏置條件可以使電子從浮柵傳輸通過隧穿氧化層，從而降低選擇的塊內的存儲器單元的閾值電壓。在一些情況下，可以對整個存儲器面、對存儲器面內的單個塊或另一單位的單元執(zhí)行擦除操作。
[0033]在一些實施例中，在驗證操作和/或讀取操作期間，可以將選擇的字線連接(或偏置)到下述電壓:該電壓的電平針對每個讀取操作和驗證操作被指定以確定特定存儲器單元的閾值電壓是否已經(jīng)達到這樣的電平。在施加字線電壓之后，可以測量(或感測)存儲器單元的傳導電流以確定存儲器單元是否響應施加至字線的電壓而傳導了足夠量的電流。如果測量到傳導電流大于特定值，則假定存儲器單元導通并且施加至字線的電壓大于存儲器單元的閾值電壓。如果未測量到傳導電流大于特定值，則假定存儲器單元沒有導通并且施加至字線的電壓不大于存儲器單元的閾值電壓。
[0034]存在許多方式來在讀取操作或驗證操作期間測量存儲器單元的傳導電流。在一個示例中，可以通過存儲器單元對感測放大器中的專用電容器進行放電或充電的速率來測量存儲器單元的傳導電流。在另一示例中，選擇的存儲器單元的傳導電流使(或未能使)包括存儲器單元的NAND串能夠釋放對應的位線上的電壓?？梢栽谝欢〞r間段之后測量位線的電壓(或感測放大器中的專用電容器兩端的電壓)以確定位線是否已被放電特定量。
[0035]圖3B描繪針對每單元三位的存儲器單元(即，存儲器單元可以存儲三位數(shù)據(jù))的可能的閾值電壓分布(或數(shù)據(jù)狀態(tài))的一個實施例。然而，其他實施例可以使用每存儲器單元多于或少于三位數(shù)據(jù)(例如，諸如每存儲器單元四位數(shù)據(jù)或更多位數(shù)據(jù))。在成功的編程處理(和驗證)結束時，存儲器頁或存儲器塊內的存儲器單元的閾值電壓應該根據(jù)情況處于針對所編程的存儲器單元的一個或更多個閾值電壓分布內或處于針對所擦除的存儲器單兀的閾值電壓分布內。
[0036]如所描繪地，每個存儲器單元可以存儲三位數(shù)據(jù)；因此，存在八個有效數(shù)據(jù)狀態(tài)SO至S7。在一個實施例中，數(shù)據(jù)狀態(tài)SO低于O伏而數(shù)據(jù)狀態(tài)SI至S7高于O伏。在其他實施例中，所有八個數(shù)據(jù)狀態(tài)高于O伏，或者可以實現(xiàn)其他布置。在一個實施例中，閾值電壓分布SO比分布SI至S7更寬。
[0037]每個數(shù)據(jù)狀態(tài)SO至S7與針對存儲在存儲器單元中的三位的唯一值對應。在一個實施例中，SO = 111，SI = 110，S2 = 101，S3 = 100，S4 = 011，S5 = 010，S6 = 001 以及S7 = OOO0也可以使用數(shù)據(jù)至狀態(tài)SO至S7的其他映射。在一個實施例中，存儲器單元中存儲的所有位數(shù)據(jù)存儲在同一邏輯頁中。在其他實施例中，存儲器單元中存儲的每位數(shù)據(jù)對應于不同頁。因此，存儲三位數(shù)據(jù)的存儲器單元包括第一頁中的數(shù)據(jù)、第二頁中的數(shù)據(jù)以及第三頁中的數(shù)據(jù)。在一些實施例中，連接至同一字線的所有存儲器單元將對相同的三頁數(shù)據(jù)中的數(shù)據(jù)進行存儲。在一些實施例中，連接至字線的存儲器單元可以(例如，通過奇數(shù)位線和偶數(shù)位線)被分組成不同頁的集合。
[0038]在一些示例實現(xiàn)方式中，將存儲器單元擦除至狀態(tài)S0?？梢詫⒋鎯ζ鲉卧獜臓顟B(tài)SO編程至狀態(tài)SI至S7中的任一狀態(tài)?？梢酝ㄟ^對存儲器單元的控制柵極施加幅度增大的脈沖的集合來執(zhí)行編程。可以在脈沖之間執(zhí)行驗證操作的集合以確定被編程的存儲器單元是否已達到其目標閾值電壓(例如，使用驗證電平Vvl、Vv2、Vv3、Vv4、Vv5、Vv6和Vv7)。將對要被編程至狀態(tài)SI的存儲器單元進行測試以判定其閾值電壓是否已達到Vvl。將對要被編程至狀態(tài)S2的存儲器單元進行測試以判定其閾值電壓是否已達到Vv2。將對要被編程至狀態(tài)S3的存儲器單元進行測試以判定其閾值電壓是否已達到Vv3。將對要被編程至狀態(tài)S4的存儲器單元進行測試以判定其閾值電壓是否已達到Vv4。將對要被編程至狀態(tài)S5的存儲器單元進行測試以判定其閾值電壓是否已達到Vv5。將對要被編程至狀態(tài)S6的存儲器單元進行測試以判定其閾值電壓是否已達到Vv6。將對要被編程至狀態(tài)S7的存儲器單元進行測試以判定其閾值電壓是否已達到Vv7。
[0039]當對存儲三位數(shù)據(jù)的存儲器單元進行讀取時，可以在讀取比較點Vrl、Vr2、Vr3、Vr4、Vr5、Vr6和Vr7處執(zhí)行多次讀取以確定存儲器單元處于哪個狀態(tài)。如果存儲器單元響應于Vrl而導通，則該存儲器單元處于狀態(tài)S0。如果存儲器單元響應于Vr2而導通但是不響應于Vrl而導通，則該存儲器單元處于狀態(tài)SI。如果存儲器單元響應于Vr3而導通但是不響應于Vr2而導通，則該存儲器單元處于狀態(tài)S2。如果存儲器單元響應于Vr4而導通但是不響應于Vr3而導通，則該存儲器單元處于狀態(tài)S3。如果存儲器單元響應于Vr5而導通但是不響應于Vr4而導通，則該存儲器單元處于狀態(tài)S4。如果存儲器單元響應于Vr6而導通但是不響應于Vr5而導通，則該存儲器單元處于狀態(tài)S5。如果存儲器單元響應于Vr7而導通但是不響應于Vr6而導通，則該存儲器單元處于狀態(tài)S6。如果存儲器單元不響應于Vr7而導通，則該存儲器單元處于狀態(tài)S7。
[0040]圖4A描繪了在存儲器塊內的兩個相鄰NAND串之間共享位線的非易失性存儲系統(tǒng)的一個實施例。如所描繪地，非易失性存儲系統(tǒng)包括四個NAND串(S卩，與位線BLO和位線BLl對應的兩對NAND串)。每個NAND串包括與字線WLO至WL63對應的64個存儲器單元。存在與字線WLDS和字線WLDD對應的兩個偽存儲器單元，在64個存儲器單元的每側各一個。在其他實施例中，在NAND串內可以包括多于64個存儲器單元或少于64個存儲器單元的存儲器單元。非易失性存儲系統(tǒng)包括兩個漏極側選擇信號SGDE與SGDO以及兩條位線BLO與BLl。位線BLO連接至NAND串210和NAND串212。位線BLl連接至NAND串214和NAND串216。漏極側選擇信號S⑶E用于選擇或不選擇NAND串210和NAND串214。漏極側選擇信號SGDO用于選擇或不選擇NAND串212和NAND串216。每個NAND串僅包括實現(xiàn)為單個晶體管的一個漏極側選擇柵極。例如，NAND串210包括漏極選擇柵極220，NAND串212包括漏極側選擇柵極222，NAND串214包括漏極側選擇柵極224，以及NAND串216包括漏極側選擇柵極226。漏極側選擇信號線SGDE與選擇柵極210和選擇柵極214通信。漏極側選擇信號SGDO與選擇柵極222和選擇柵極226通信。每個NAND串經(jīng)由通過源極側選擇信號SGS控制的源極選擇柵極來與源極線SL通信。
[0041]圖4B描繪了兩個相鄰NAND串之間共享位線的非易失性存儲系統(tǒng)的替選實施例。如所描繪地，非易失性存儲系統(tǒng)包括四個NAND串(S卩，與位線BLO和位線BLl對應的兩對NAND串)。非易失性存儲系統(tǒng)包括兩個漏極側選擇信號SGDE和SGDO以及兩條位線BLO和BLl0位線BLO連接至NAND串234和NAND串236并且由NAND串234和NAND串236共享。位線BLl連接至NAND串238和NAND串240并且由NAND串238和NAND串240共享。漏極側選擇信號SGDE與選擇柵極252和選擇柵極254通信。漏極側選擇信號SGDO與選擇柵極250和選擇柵極256通信。每個NAND串經(jīng)由通過源極側選擇信號SGS控制的源極選擇柵極來與源極線SL通信。圖4A的實施例與圖4B的實施例之間的差異在于:圖4A的實施例使漏極側選擇信號的連接交替從而使得每隔一個NAND串使其漏極側選擇柵極與同一漏極側選擇信號通信，而圖4B的實施例使相鄰配對的NAND串與同一漏極側選擇信號通信。
[0042]圖5描繪了包括用于對一頁(或其他單位的)存儲器單元(例如，NAND多級單元)并行地讀取和編程的讀/寫電路的非易失性存儲系統(tǒng)596的一個實施例。如所描繪地，非易失性存儲系統(tǒng)596包括存儲器管芯598和控制器550。存儲器管芯598包括存儲器陣列400 (例如，NAND閃存存儲器陣列)、控制電路510、行解碼器530、列解碼器560以及讀/寫電路565。在一個實施例中，各種外圍電路(例如，行解碼器或列解碼器)對存儲器陣列400的訪問是在陣列的相對側以對稱方式實現(xiàn)，使得在每側的訪問線路和電路的密度減半。存儲器陣列400通過字線經(jīng)由行解碼器530以及通過位線經(jīng)由列解碼器560可尋址。字線和位線是存儲器陣列控制線路的示例。讀/寫電路565包括使得一頁存儲元件能夠并行地被讀取或編程的多個感測塊500。在一些情況下，控制器550可以集成在存儲器管芯589上。經(jīng)由線路520在主機與控制器550之間以及經(jīng)由線路518在控制器550與存儲器管芯598之間傳輸命令和數(shù)據(jù)。
[0043]控制電路510與讀/寫電路565配合以對存儲器陣列400執(zhí)行存儲器操作。控制電路510包括狀態(tài)機512、片上地址解碼器514以及電力控制模塊516。狀態(tài)機512提供對存儲操作的芯片級控制。片上地址解碼器514提供由主機或存儲器控制器使用的地址與由解碼器530和560使用的硬件地址之間的地址接口。電力控制模塊516控制在存儲操作期間被供給至字線和位線的電力和電壓。在一個實施例中，電力控制模塊516包括可以生成大于供給電壓的電壓的一個或更多個電荷栗。
[0044]在一些實施例中，可以將除存儲器陣列400之外的部件中的一個或更多個部件(單獨地或組合地)稱為管理電路或控制電路。例如，一個或更多個管理電路或控制電路可以包括下述中的任一項或其組合:控制電路510、狀態(tài)機512、解碼器530/560、電力控制模塊516、感測塊500、讀/寫電路565、控制器550等。一個或更多個管理電路可以執(zhí)行包括擦除、編程或讀取操作的一個或更多個存儲器陣列操作或利于該一個或更多個存儲器陣列操作。
[0045]在一個實施例中，可以將存儲器陣列400分成存儲器單元的大量塊(例如，塊O至塊1023或其他量)。與對于閃存存儲器系統(tǒng)常見的一樣，塊可以是擦除單位。也就是說，每個塊可以包含被一起擦除的最小數(shù)量的存儲器單元。還可以使用其