一種鎖存器和鎖存器輸出方法
【技術(shù)領(lǐng)域】
[0001]本申請涉及鎖存器技術(shù)領(lǐng)域，特別是涉及一種鎖存器和一種鎖存器輸出方法。
【背景技術(shù)】
[0002]NAND FLASH是一種非易失閃存，NAND FLASH芯片在出廠前在性能上往往不一定滿足出廠要求，因而需要通過修改NAND FLASH芯片的修復(fù)trim值進(jìn)行修復(fù)。具體過程為，NAND FLASH芯片上電時(shí)將存儲隊(duì)列ARRAY中存儲的trim值鎖存到鎖存器LATCH中，通過LATCH中鎖存的值來修復(fù)電路，但是現(xiàn)有的NAND FLASH芯片的LATCH中的值無法通過外部接口改變，修復(fù)階段為了獲得芯片的最佳默認(rèn)trim值，需要頻繁的擦寫ARRAY，然后再上電讀出到LATCH中監(jiān)測芯片工作狀態(tài)，導(dǎo)致測試過程繁瑣。

【發(fā)明內(nèi)容】

[0003]鑒于上述問題，提出了本申請實(shí)施例以便提供一種克服上述問題或者至少部分地解決上述問題的一種鎖存器和相應(yīng)的一種鎖存器輸出方法。
[0004]為了解決上述問題，本申請實(shí)施例公開了一種鎖存器，包括:鎖存單元、第一輸入端口、選擇端口、輸出端口、第一晶體管、第二晶體管；所述鎖存單元包括:第一反相器、第二反相器；
[0005]所述第一反相器的輸入端與所述第二反相器的輸出端連接，所述第一反相器的輸出端與所述第二反相器的輸入端以及所述輸出端口連接；
[0006]所述第一晶體管的柵極與所述第一輸入端口連接，所述第一晶體管的漏極與所述第一反相器的輸出端連接，所述第一晶體管的源極與所述第二晶體管的漏極相連，所述第二晶體管的柵極與所述選擇端口連接，所述第二晶體管的源極接地；
[0007]所述選擇端口用于接收尋址信號，當(dāng)所述選擇端口接收所述尋址信號后所述第二晶體管導(dǎo)通；所述第一輸入端口用于，當(dāng)所述第二晶體管導(dǎo)通后，接收第一調(diào)試信號，當(dāng)所述第一輸入端口接收所述第一調(diào)試信號后，所述第一晶體管導(dǎo)通；所述鎖存單元用于，當(dāng)所述第一晶體管導(dǎo)通后，接收所述第一調(diào)試信號；所述輸出端口用于輸出所述第一調(diào)試信號。
[0008]優(yōu)選的，所述鎖存器還包括:第二輸入端口、第三晶體管；所述第三晶體管的柵極與所述第二輸入端口連接，所述第三晶體管的漏極與所述第二反相器的輸出端連接，所述第三晶體管的源極與所述第一晶體管的源極以及所述第二晶體管的漏極連接；
[0009]所述第二輸入端口用于接收第二調(diào)試信號，所述第三晶體管在所述第二輸入端口接收所述第二調(diào)試信號后導(dǎo)通，所述第二調(diào)試信號與所述第一調(diào)試信號反向；所述鎖存單元還用于當(dāng)所述第三晶體管導(dǎo)通后，接收所述第二調(diào)試信號；所述第一反相器用于向所述第二反相器發(fā)送第一調(diào)試信號，所述第二反相器用于向所述第一反相器發(fā)送第二調(diào)試信號。
[0010]優(yōu)選的，所述鎖存器還包括:第三輸入端口、第四晶體管；所述第四晶體管的柵極與所述第三輸入端口連接，所述第四晶體管的漏極與所述第一晶體管的漏極以及所述第一反相器的輸入端連接，所述第四晶體管的源極接地；
[0011]所述第三輸入端口用于，在所述選擇端口未接收尋址信號時(shí)，接收存儲隊(duì)列發(fā)送的第三調(diào)試信號；所述鎖存單元還用于接收所述第三調(diào)試信號，所述輸出端口還用于輸出第三調(diào)試信號。
[0012]優(yōu)選的，所述鎖存器還包括:復(fù)位端口、第五晶體管、第六晶體管；所述復(fù)位端口與所述第五晶體管的柵極以及所述第六晶體管的柵極連接，所述第五晶體管的漏極與所述第二反相器的輸出端以及所述第三晶體管的漏極連接，所述第五晶體管的源極與所述第六晶體管的漏極相連，所述第六晶體管的源極接地；
[0013]所述復(fù)位端口用于接收復(fù)位信號，在所述復(fù)位端口接收所述復(fù)位信號后，所述第五晶體管以及所述第六晶體管導(dǎo)通，所述鎖存單元復(fù)位。
[0014]優(yōu)選的，所述第一晶體管、所述第二晶體管、所述第三晶體管、所述第四晶體管、所述第五晶體管以及所述第六晶體管為NMOS晶體管。
[0015]同時(shí)，本申請還公開了一種鎖存器輸出方法，其中，所述鎖存器包括:鎖存單元、第一輸入端口、選擇端口、輸出端口、第一晶體管、第二晶體管；所述鎖存單元包括:第一反相器、第二反相器；所述第一反相器的輸入端與所述第二反相器的輸出端連接，所述第一反相器的輸出端與所述第二反相器的輸入端以及所述輸出端口連接；所述第一晶體管的柵極與所述第一輸入端口連接，所述第一晶體管的漏極與所述第一反相器的輸出端連接，所述第一晶體管的源極與所述第二晶體管的漏極相連，所述第二晶體管的柵極與所述選擇端口連接，所述第二晶體管的源極接地；
[0016]所述方法包括:
[0017]向所述選擇端口發(fā)送尋址信號，當(dāng)所述選擇端口接收所述尋址信號后所述第二晶體管導(dǎo)通；
[0018]當(dāng)所述第二晶體管導(dǎo)通后，向所述第一輸入端口發(fā)送第一調(diào)試信號，當(dāng)所述第一輸入端口接收所述第一調(diào)試信號后，所述第一晶體管導(dǎo)通；
[0019]將所述第一調(diào)試信號發(fā)送至所述鎖存單元；
[0020]通過所述輸出端口輸出所述第一調(diào)試信號。
[0021]優(yōu)選的，所述鎖存器還包括:第二輸入端口、第三晶體管；所述第三晶體管的柵極與所述第二輸入端口連接，所述第三晶體管的漏極與所述第二反相器的輸出端連接，所述第三晶體管的源極與所述第一晶體管的源極以及所述第二晶體管的漏極連接；
[0022]所述方法還包括:
[0023]向所述第二輸入端口發(fā)送第二調(diào)試信號，所述第三晶體管在所述第二輸入端口接收所述第二調(diào)試信號后導(dǎo)通，所述第二調(diào)試信號與所述第一調(diào)試信號反向；
[0024]所述第三晶體管導(dǎo)通后，將所述第二調(diào)試信號發(fā)送至所述鎖存單元；
[0025]采用所述第一反相器向所述第二反相器發(fā)送第一調(diào)試信號；
[0026]采用所述第二反相器向所述第一反相器發(fā)送第二調(diào)試信號。
[0027]優(yōu)選的，所述鎖存器還包括:第三輸入端口、第四晶體管；所述第四晶體管的柵極與所述第三輸入端口連接，所述第四晶體管的漏極與所述第一晶體管的漏極以及所述第一反相器的輸入端連接，所述第四晶體管的源極接地；
[0028]所述方法還包括:
[0029]在所述選擇端口未接收尋址信號時(shí)，向所述第三輸入端口發(fā)送第三調(diào)試信號；
[0030]將所述第三調(diào)試信號發(fā)送至所述鎖存單元；
[0031]采用所述輸出端口輸出所述第三調(diào)試信號；
[0032]優(yōu)選的，所述鎖存器還包括:復(fù)位端口、第五晶體管、第六晶體管；所述復(fù)位端口與所述第五晶體管的柵極以及所述第六晶體管的柵極連接，所述第五晶體管的漏極與所述第二反相器的輸出端以及所述第三晶體管的漏極連接，所述第五晶體管的源極與所述第六晶體管的漏極相連，所述第六晶體管的源極接地；
[0033]所述方法還包括:
[0034]向所述復(fù)位端口發(fā)送復(fù)位信號，在所述復(fù)位端口接收所述復(fù)位信號后，所述第五晶體管以及所述第六晶體管導(dǎo)通，所述鎖存單元復(fù)位。
[0035]優(yōu)選的，所述第一晶體管、所述第二晶體管、所述第三晶體管、所述第四晶體管、所述第五晶體管以及所述第六晶體管為NMOS晶體管。
[0036]本申請實(shí)施例包括以下優(yōu)點(diǎn):
[0037]本申請中每個(gè)鎖存器對應(yīng)一個(gè)單一地址，通過地址譯碼經(jīng)選擇端口(SEL)選中鎖存器，然后第一輸入端口直接修改鎖存單元鎖存的數(shù)據(jù)來調(diào)試NAND FLASH電路，不需要對存儲陣列ARRAY進(jìn)行頻繁的擦寫讀操作，簡化了調(diào)試過程，避免繁瑣擦寫存儲隊(duì)列。
[0038]本申請中鎖存器還設(shè)有第二輸入端口，第二輸入端口的輸入信號與第一輸入端口的輸入信號相反，調(diào)試時(shí)同時(shí)向第一、第二輸入信號，使