存儲器及其編程控制方法和編程上拉電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及存儲器技術(shù)領(lǐng)域，具體涉及一種存儲器及其編程控制方法和編程上拉電路。
【背景技術(shù)】
[0002]存儲器是用于保存信息的記憶設(shè)備，廣泛應(yīng)用于計算機系統(tǒng)中。
[0003]通常情況下，存儲器中設(shè)置有編程控制電路，譯碼電路，編程上拉電路，以及存儲陣列。其中，譯碼電路耦接于存儲陣列及編程上拉電路之間，包括多個譯碼單元。存儲陣列耦接于譯碼電路及編程上拉電路之間，包括多條位線，各位線經(jīng)過相應(yīng)的譯碼單元與編程控制電路耦接。編程上拉電路適于向存儲陣列中位于不同位線的存儲單元提供所需要的電壓。編程控制電路可以根據(jù)存儲器的輸入選中存儲陣列中相應(yīng)的位線，并對所選中的位線施加一定的電壓，使得所選中的位線中形成不同大小的電流差，進而可以將存儲器的輸入經(jīng)相應(yīng)譯碼單元的譯碼后，存儲在所選中的位線對應(yīng)的存儲單元中。
[0004]目前，存儲器中的編程上拉電路通常由多個厚柵氧晶體管組成，導(dǎo)致所述編程上拉電路的面積較大，最終導(dǎo)致所述存儲器的面積較大。

【發(fā)明內(nèi)容】

[0005]本發(fā)明解決的技術(shù)問題是如何減小存儲器中編程上拉電路的面積。
[0006]為解決上述技術(shù)問題，本發(fā)明實施例提供一種存儲器的編程上拉電路，所述存儲器包括編程控制電路及存儲陣列，所述存儲陣列包括M列存儲單元，所述編程上拉電路包括:與存儲陣列中各列存儲單元一一對應(yīng)的編程上拉單元;所述編程上拉單元包括至少兩個串聯(lián)連接的薄柵氧晶體管，且所述編程上拉單元第一端與電源電壓輸入端耦接，第二端與控制電壓輸入端耦接，第三端與所述存儲陣列中的對應(yīng)列存儲單元耦接;其中，所述控制電壓輸入端適于根據(jù)所述編程控制電路的輸出的位線選中操作信號，向所述編程上拉單元的第二端提供控制電壓，所述編程上拉單元適于在所述控制電壓輸入端輸入的控制電壓的控制下，向?qū)?yīng)列存儲單元提供上拉電壓。
[0007]可選地，所述編程上拉單元包括:第一晶體管及與所述第一晶體管串聯(lián)連接的第二晶體管;所述第一晶體管的柵極與所述控制電壓輸入端耦接，漏極與所述第二晶體管的源極耦接，源極與所述存儲陣列中對應(yīng)列存儲單元耦接;所述第二晶體管的漏極與所述電源電壓輸入端耦接，柵極與各所述編程上拉單元的第二晶體管的柵極連接。
[0008 ]可選地，所述第一晶體管及第二晶體管均為PMOS管。
[0009]可選地，所述編程上拉電路還包括:偏置單元，與所述編程上拉單元耦接，適于為所述編程上拉單元中的各薄柵氧晶體管提供偏置電流。
[0010]可選地，所述偏置單元包括:串聯(lián)連接的第三晶體管、第四晶體管、第五晶體管以及電流計;其中，所述第三晶體管的柵極與各所述編程上拉單元中第二晶體管的柵極連接，漏極與所述電源電壓輸入端連接，源極與所述第四晶體管的漏極連接;所述第四晶體管的柵極與各所述編程上拉單元中第一晶體管的柵極以及所述控制電壓輸入端連接，源極與所述第五晶體管的柵極連接;所述第五晶體管的漏極與漏極電壓輸入端連接，源極接地。
[0011]可選地，所述第三晶體管、第四晶體管、第五晶體管均為薄柵氧晶體管。
[0012]可選地，所述編程上拉電路還包括:控制電壓輸入電路，與所述編程上拉單元耦接，適于向所述編程上拉單元提供控制電壓。
[0013]本發(fā)明實施例還提供了一種存儲器，所述存儲器包括上述任一種所述的存儲器的編程上拉電路。
[0014]本發(fā)明實施例還提供了一種適于上述的存儲器的編程控制方法，所述昂奮包括:
[0015]檢測所述編程控制電路是否輸出位線選中操作信號；
[0016]當(dāng)所述編程控制電路輸出所述位線選中操作信號時，控制所述控制電壓輸入端向所選中的位線對應(yīng)的編程上拉單元輸出預(yù)設(shè)電壓，以對所述所選中的位線對應(yīng)的存儲單元進行編程操作。
[0017]與現(xiàn)有技術(shù)相比，本發(fā)明實施例的技術(shù)方案具有以下有益效果:
[0018]由于所述編程上拉電路包括至少兩個串聯(lián)連接的薄柵氧晶體管，并且第二端與控制電壓輸入端耦接，所述控制電壓輸入端適于根據(jù)所述編程控制電路的輸出的位線選中操作信號，向所述編程上拉單元的第二端提供控制電壓，進而可以通過所述控制電壓控制所述編程上拉單元中各個晶體管導(dǎo)通或截止。當(dāng)所述編程上拉單元中的各薄柵氧晶體管均導(dǎo)通時，由于各薄柵氧晶體管之間串聯(lián)連接，因此各薄柵氧晶體管可以分擔(dān)輸入電壓，從而可以防止其中一個或多個薄柵氧晶體管因輸入電壓過大而擊穿，故無須使用厚柵氧晶體管，有效減少編程上拉電路的面積。
【附圖說明】
[0019]圖1是現(xiàn)有技術(shù)中一種存儲器的電路結(jié)構(gòu)示意圖；
[0020]圖2是本發(fā)明實施例一種存儲器的電路結(jié)構(gòu)示意圖；
[0021]圖3是本發(fā)明實施例中一種存儲器的編程控制方法流程圖。
【具體實施方式】
[0022]圖1為目前存儲器的一種電路結(jié)構(gòu)示意圖。如圖1所示，所述存儲器中設(shè)置有編程控制電路11，譯碼電路12，編程上拉電路13以及存儲陣列。
[0023]其中，所述譯碼電路12耦接于存儲陣列及編程上拉電路13之間，包括M個譯碼單元Ym。存儲陣列耦接于譯碼電路12及編程上拉電路13之間，包括X行M列個存儲單元，且每行中各存儲單元的控制柵結(jié)構(gòu)相連接形成控制柵線CGx，每列中各存儲單元的位線結(jié)構(gòu)相連接形成位線BLm，x < X，m < Μ。位線BLm經(jīng)譯碼單元Ym與編程控制電路Ilf禹接。
[0024]編程上拉電路13適于向儲陣列中位于不同位線的存儲單元提供所需要的電壓。所述編程上拉電路13包括M個厚柵氧晶體管，且與存儲陣列中的列存儲單元一一對應(yīng)。所述厚柵氧晶體管的源極與存儲陣列中對應(yīng)的列存儲單元耦接，漏極與電源電壓輸入端Vpwr耦接，柵極與偏置電路14耦接。編程控制電路11可以根據(jù)存儲器的輸入選中存儲陣列中相應(yīng)的位線，并對所選中的位線施加一定的電壓，進而使得對應(yīng)的厚柵氧晶體管導(dǎo)通，所選中的位線中產(chǎn)生電流，并形成一定的電流差，從而可以將存儲器的輸入經(jīng)相應(yīng)譯碼單元的譯碼后，存儲在所選中的位線對應(yīng)的存儲單元中。
[0025]由于所述編程上拉電路由多個厚柵氧晶體管組成，而厚柵氧晶體管占用的電路面積較大，由此導(dǎo)致所述編程上拉電路的面積較大。
[0026]針對上述問題，本發(fā)明實施例提供了一種存儲器的編程上拉電路，所述編程上拉電路包括至少兩個串聯(lián)連接的薄柵氧晶體管，并且第二端與控制電壓輸入端耦接。由于所述控制電壓輸入端適于根據(jù)所述編程控制電路的輸出的位線選中操作信號，向所述編程上拉單元的第二端提供控制電壓，進而可以通過所述控制電壓控制所述編程上拉單元中各個晶體管導(dǎo)通或截止。當(dāng)所述編程上拉單元中的各薄柵氧晶體管均導(dǎo)通時，由于各薄柵氧晶體管之間串聯(lián)連接，因此各薄柵氧晶體管可以分擔(dān)輸入電壓，從而可以防止其中一個或多個薄柵氧晶體管因輸入電壓過大而擊穿，故無須使用厚柵氧晶體管，有效減少編程上拉電路的面積。
[0027]為使本發(fā)明的上述目的、特征和有益效果能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細(xì)地說明。
[0028]本發(fā)明實施例提供了一種存儲器的編程上拉電路。下面參照圖2，對所述編程上拉電路進行詳細(xì)說明。
[0029]圖2為本發(fā)明實施例中一種存儲器的電路結(jié)構(gòu)示意圖。如圖2所示，所述存儲器包括:編程控制電路21，譯碼電路22，編程上拉電路以及存儲陣列24。其中，所述譯碼電路22耦接于存儲陣列24及編程控制電路21之間，所述存儲陣列24耦接于編程上拉電路及譯碼電路22之間。所述存儲陣列24包括M列存儲單元，每列存儲單元對應(yīng)一條位線BLm。所述編程控制電路21適于根據(jù)存儲器的輸入選中相應(yīng)的位線進行編程操作，所述編程上拉電路適于分別為M列存儲單元提供相應(yīng)的電壓。
[0030]其中，所述編程上拉電路可以包括:M個編程上拉單元231?23M，所述編程上拉單元231?23M與存儲陣列24中各列存儲單元一一對應(yīng)。每列存儲單元由一個編程上拉單元提供上拉電壓，編程上拉單元的數(shù)量與存儲單元中列的數(shù)量相同。
[0031]以下以所述編程上拉單元231?23M中任一編程上拉單元23m為例，所述編程上拉單元23m的第一端與電源電壓輸入端Vpwr耦接，第二端與控制電壓輸入端Ul耦接，第三端與所述存儲陣列24中的對應(yīng)列存儲單元耦接。例如，所述編程上拉單元23m的第三端可以與位線BLm對應(yīng)的列存儲單元耦接。其中，所述控制電壓輸入端Ul適于根據(jù)所述編程控制電路21的輸出的位線選中操作信號，向所述編程上拉單元23m的第二端提供控制電壓，所述編程上拉單元23m適于在所述控制電壓輸入端Ul輸入的控制電壓的控制下，向?qū)?yīng)列存儲單元提供上拉電壓。
[0032]在本發(fā)明的實施例中，所述編程上拉單元23m包括至少兩個串聯(lián)連接的薄柵氧晶體管，具體薄柵氧晶體管的數(shù)量可以由本領(lǐng)域技術(shù)人員根據(jù)實際需要進行設(shè)定。例如，所述編程上拉單元23m可以僅包括兩個薄柵氧晶體管，也可以包括三個或三個以上的薄柵氧晶體管?？梢岳斫獾氖?，所述編程上拉單元23m中薄柵氧晶體管的數(shù)量越多，所述編程上拉單元23m的面積就越大，所述編程上拉電路的面積也就越大。
[0033]需要說明的是，當(dāng)所述編程上拉單元23m中各薄柵氧晶體管的長度和寬度均相同時，若所述編程上拉單元23m中包括N個薄柵氧晶體管，則各薄柵氧晶體管可以實現(xiàn)對輸入電壓Vpwr的1/N分壓，也就是說，每個薄柵氧晶體管分擔(dān)輸入電壓Vpwr的1/N。
[0034]當(dāng)所述編程上拉單元23m僅包括兩個薄柵氧晶體管時，以所述兩個薄柵氧晶體管分別為第一晶體管MO以及第二晶體管Ml為例，所述第一晶體管MO的柵極與所述控制電壓輸入端Ul耦接，漏極與所述第二晶體管Ml的源極耦接，源極與所述存儲陣列24中第m列的存儲單元耦接;所述第二晶體管Ml的漏極與所述電源電壓輸入端Vpwr耦接，柵極與其他編程上拉單元中第二晶體管的柵極連接。也就是說，所述編程上拉電路中，各所述編程上拉單元231?23M中第一晶體管MO的柵極相連接，并與所述控制電壓輸