移位寄存器及其驅(qū)動方法、柵極驅(qū)動電路以及顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及移位寄存器及其驅(qū)動方法、柵極驅(qū)動電路以及顯示裝置。
【背景技術(shù)】
[0002]在顯示技術(shù)領(lǐng)域，為了不斷改善顯示畫面，提高用戶體驗，高清、高PPI (PixelsPer Inch，每英寸像素)、窄邊框顯示成了研究的熱門。在進(jìn)行顯示時，顯示器需要逐行掃描將數(shù)據(jù)信號寫入像素單元。圖1是用于0LED(0rganic Light-Emitting D1de，有機(jī)發(fā)光二極管)像素電路的脈沖信號的示意圖。如圖1所示，一般來說，在對OLED像素單元寫入數(shù)據(jù)時需要2個低電平脈沖信號Gl、G2與I個高電平脈沖信號G3。這些信號Gl、G2、G3需要由移位寄存器電路提供。隨著像素數(shù)目的增加，移位寄存器在一幀時間內(nèi)所需掃描的行數(shù)增加。在顯示屏幕大小不變的情況下，留給每一行移位寄存器的面積逐漸減小。此外窄邊框的要求，更是使對于移位寄存器每一行面積的要求更加嚴(yán)苛，因此探尋結(jié)構(gòu)簡單、晶體管數(shù)目較少的移位寄存器電路十分必要。
[0003]現(xiàn)有技術(shù)的移位寄存器中，信號G1、G2、G3由3個電路分別生成。圖2是現(xiàn)有技術(shù)中提供圖1中的第一低電平脈沖信號的電路示意圖。圖3是現(xiàn)有技術(shù)中提供圖1中的第二低電平脈沖信號的電路示意圖。圖4是現(xiàn)有技術(shù)中提供圖1中的高電平脈沖信號的電路示意圖。如圖2-4所示，3個電路使用了共計28個晶體管與7個電容，并且對于每個電路，均需要使用不同的時鐘、輸入信號等來進(jìn)行驅(qū)動。電路元件數(shù)量多，并且結(jié)構(gòu)復(fù)雜，占用的面積較大，難以應(yīng)用于窄邊框的顯示器。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的實施例提供了移位寄存器及其驅(qū)動方法、柵極驅(qū)動電路以及顯示裝置，使用更少的電路元件，能夠應(yīng)用于窄邊框顯示器。
[0005]根據(jù)本發(fā)明的第一個方面，提供了一種移位寄存器，包括控制信號生成模塊、第一低電平脈沖生成模塊、第二低電平脈沖生成模塊以及高電平脈沖生成模塊。其中，控制信號生成模塊與第一時鐘端、第二時鐘端、第一電壓端、第二電壓端以及第一輸入端連接，并被配置為生成第一控制信號以及第二控制信號。第一低電平脈沖生成模塊與第二時鐘端以及第一電壓端連接，并被配置為接收來自控制信號生成模塊的第一控制信號以及第二控制信號，并生成第一低電平脈沖信號。第二低電平脈沖生成模塊與第三時鐘端以及第一電壓端連接，并被配置為接收來自控制信號生成模塊的第一控制信號以及第二控制信號，并生成第二低電平脈沖信號。高電平脈沖生成模塊與第一時鐘端、第一電壓端、第二電壓端以及第二輸入端連接，并被配置為接收來自控制信號生成模塊的第一控制信號，并生成高電平脈沖信號。
[0006]在本發(fā)明的實施例中，控制信號生成模塊包括第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管以及第一電容。第一晶體管的控制極與第一時鐘端連接，第一極與第一輸入端連接，第二極與第二晶體管的第二極連接。第二晶體管的控制極與第二時鐘端連接，第一極與第三晶體管的第二極連接，第二極與第一晶體管的第二極連接。第三晶體管的控制極與第四晶體管的第一極連接，第一極與第一電壓端連接，第二極與第二晶體管的第一極連接。第四晶體管的控制極與第一時鐘端連接，第一極與第三晶體管的控制極連接，第二極與第二電壓端連接。第五晶體管的控制極與第一晶體管的第二極連接，第一極與第三晶體管的控制極連接，第二極與第一時鐘端連接。第一電容被連接在第一電壓端與第三晶體管的控制極之間。第一晶體管的第二極與第二晶體管的第二極的連接點形成用于輸出第一控制信號的第一控制信號輸出端。第三晶體管的控制極與第四晶體管的第一極的連接點形成用于輸出第二控制信號的第二控制信號輸出端。
[0007]在本發(fā)明的實施例中，第一低電平脈沖生成模塊包括第六晶體管、第七晶體管以及第二電容。第六晶體管的控制極被配置為接收第一控制信號，第六晶體管的第一極與第七晶體管的第二極連接，第二極與第二時鐘端連接。第七晶體管的控制極被配置為接收第二控制信號，第七晶體管的第一極與第一電壓端連接，第二極與第六晶體管的第一極連接。第二電容被連接在第六晶體管的第一極與第六晶體管的控制極之間。第六晶體管的第一極與第七晶體管的第二極的連接點形成用于輸出第一低電平脈沖信號的第一低電平脈沖輸出端。
[0008]在本發(fā)明的實施例中，第二低電平脈沖生成模塊包括第八晶體管、第九晶體管以及第三電容。第八晶體管的控制極被配置為接收第一控制信號，第八晶體管的第一極與第九晶體管的第二極連接，第二極與第三時鐘端連接。第九晶體管的控制極被配置為接收第二控制信號，第九晶體管的第一極與第一電壓端連接，第二極與第八晶體管的第一極連接。第三電容被連接在第八晶體管的第一極與第八晶體管的控制極之間。第八晶體管的第一極與第九晶體管的第二極的連接點形成用于輸出第二低電平脈沖信號的第二低電平脈沖輸出端。
[0009]在本發(fā)明的實施例中，高電平脈沖生成模塊包括第十晶體管、第十一晶體管、第十二晶體管、第十三晶體管、第十四晶體管、第十五晶體管、第四電容以及第五電容。第十晶體管的控制極與第一時鐘端連接，第一極與第一電壓端連接，第二極與第十一晶體管的第一極連接。第十一晶體管的控制極與第二輸入端連接，第一極與第十晶體管的第二極連接，第二極與第十二晶體管的第一極連接。第十二晶體管的控制極被配置為接收第一控制信號，第十二晶體管的第一極與第十一晶體管的第二極連接，第二極與第二電壓端連接。第十三晶體管的控制極與第一時鐘端連接，第一極與第二輸入端連接，第二極與第十五晶體管的控制極連接。第十四晶體管的控制極與第十一晶體管的第二極連接，第一極與第一時鐘端連接，第二極與第十五晶體管的第一極連接。第十五晶體管的控制極與第十三管的第二極連接，第一極與第十四晶體管的第二極連接，第二極與第二電壓端連接。第四電容被連接在第一電壓端與第十四晶體管的控制極之間。第五電容被連接在第十五晶體管的第一極與第十五晶體管的控制極之間。第十四晶體管的第二極與第十五晶體管的第一極的連接點形成用于輸出高電平脈沖信號的高電平脈沖輸出端。
[0010]根據(jù)本發(fā)明的第二個方面，提供一種用于驅(qū)動上述移位寄存器的方法，包括:在第一階段，在第一時鐘端提供低電平信號，在第二時鐘端提供高電平信號，在第三時鐘端提供高電平信號，在第一輸入端提供低電平信號，在第二輸入端提供高電平信號，以使得移位寄存器輸出高電平的第一低電平脈沖信號、高電平的第二低電平脈沖信號與低電平的高電平脈沖信號。在第二階段，在第一時鐘端提供高電平信號，在第二時鐘端提供低電平信號，在第三時鐘端提供高電平信號，在第一輸入端提供高電平信號，在第二輸入端提供高電平信號，以使得移位寄存器輸出低電平的第一低電平脈沖信號、高電平的第二低電平脈沖信號與高電平的高電平脈沖信號。在第三階段，在第一時鐘端提供高電平信號，在第二時鐘端提供高電平信號，在第三時鐘端提供低電平信號，在第一輸入端提供高電平信號，在第二輸入端提供低電平信號，以使得移位寄存器輸出高電平的第一低電平脈沖信號、低電平的第二低電平脈沖信號與高電平的高電平脈沖信號。在第四階段，在第一時鐘端提供低電平信號，在第二時鐘端提供高電平信號，在第三時鐘端提供高電平信號，在第一輸入端提供高電平信號，在第二輸入端提供低電平信號，以使得移位寄存器輸出高電平的第一低電平脈沖信號、高電平的第二低電平脈沖信號與低電平的高電平脈沖信號。
[0011]根據(jù)本發(fā)明的第三個方面，提供了一種柵極驅(qū)動電路，包括級聯(lián)的多個上述的移位寄存器，其中，每一級移位寄存器向相對應(yīng)的像素電路提供第一低電平脈沖信號、第二低電平脈沖信號與高電平脈沖信號。其中，上一級移位寄存器向下一級移位寄存器的第一輸入端提供第二低電平脈沖信號，上一級移位寄存器向下一級移位寄存器的第二輸入端提供高電平脈沖信號。
[0012]根據(jù)本發(fā)明的第四個方面，提供了一種顯示裝置，包括上述的柵極驅(qū)動電路。
[0013]采用本發(fā)明的實施例的移位寄存器，能夠在一個移位寄存器中生成三個不同的脈沖信號，與現(xiàn)有技術(shù)中采用三個電路分別提供三個脈沖信號的技術(shù)相比，大大減少了元器件與控制信號的數(shù)量，可應(yīng)用于窄邊框的顯示器。
【附圖說明】
[0014]為了更清楚地說明本發(fā)明的實施例的技術(shù)方案，下面將對實施例的附圖進(jìn)行簡要說明，應(yīng)當(dāng)知道，以下描述的附圖僅僅涉及本發(fā)明的一些實施例，而非對本發(fā)明的限制，其中: