專利名稱：具有多柵絕緣層的半導體器件及其制造方法
技術領域：
本發(fā)明涉及半導體器件及其制造方法，特別涉及具有多柵絕緣層的半導體器件及其制造方法。
為了增加集成度和減小功耗，諸如半導體存儲器或半導體邏輯器件之類的大多數(shù)半導體器件使用多個MOS晶體管。通常，在半導體器件中，具有獨特厚度的氧化層用作所有MOS晶體管的柵絕緣層?？墒?，諸如電可編程只讀存儲器(EPROM)器件、電可擦可編程只讀存儲器(EEPROM)器件或閃存存儲器之類的非易失性存儲器在讀出模式中要求低電壓MOS晶體管操作和在擦除或編程模式中要求高電壓MOS晶體管操作。因此，在非易失性存儲器中要形成至少兩種類型的MOS晶體管。
施加給高電壓MOS晶體管的電壓高于施加給低電壓MOS晶體管的電壓。因而，高電壓MOS晶體管應該設計得與低電壓MOS晶體管不同。例如，為了實現(xiàn)在高電壓下的可靠性，高電壓MOS晶體管的柵絕緣層厚度應該厚于低電壓MOS晶體管的柵絕緣層厚度。結果，在這種器件中，為了制造非易失性存儲器，需要形成厚度彼此不同的至少兩種類型的柵絕緣層，即多柵絕緣層。
在本申請中引證供參考的Chang等人的題目為“Method to incorporatenon-volatile memory and logic components into a single sub-0.3 micronfabrication process for embedded non-volatile memory”的美國專利5723355中教導了制造非易失性存儲器的方法。該方法包括在半導體襯底整個表面上順序形成單元晶體管的溝道氧化層和用于浮動柵的多晶硅層的步驟。連續(xù)構圖多晶硅層和溝道氧化層，露出在高電壓MOS晶體管區(qū)域中的襯底和邏輯MOS晶體管區(qū)域中的襯底。在露出的半導體襯底表面上形成用于高電壓MOS晶體管的柵絕緣層。選擇去除在邏輯MOS晶體管區(qū)域中的柵絕緣層，露出邏輯MOS晶體管區(qū)域中的襯底。在邏輯MOS晶體管區(qū)域中露出的襯底表面上形成用于邏輯MOS晶體管的柵絕緣層。
按照美國專利5723355，可防止單元晶體管區(qū)域中的溝道氧化層與曝光高電壓晶體管區(qū)域和邏輯晶體管區(qū)域的第一光致抗蝕劑圖形直接接觸。從而可防止溝道氧化層因第一光致抗蝕劑圖形而被沾污。可是，形成于高電壓晶體管區(qū)域中的柵絕緣層與僅曝光邏輯晶體管區(qū)域的第二光致抗蝕劑圖形直接接觸。這樣，高電壓晶體管的柵絕緣層被第二光致抗蝕劑圖形沾污。結果，使高電壓晶體管的柵絕緣層的可靠性降低。


圖1是展示具有多柵絕緣層的典型非易失性存儲器的一部分的俯視圖。附圖中，參考符號“a”表示周邊電路區(qū)域中的高電壓晶體管區(qū)域，參考符號“b”表示單元陣列區(qū)域。單元陣列區(qū)域b相應于周邊電路區(qū)域中的低電壓晶體管區(qū)域。
參照圖1，分別在高電壓晶體管區(qū)域a和單元陣列區(qū)域b中設置第一有源區(qū)1a和第二有源區(qū)1b。第一柵極圖形GP1與第一有源區(qū)1a交叉。第一柵絕緣層夾置于第一柵極圖形GP1與第一有源區(qū)1a之間。第一柵極圖形GP1包括順序?qū)盈B的第一柵電極、第一層間(inter)柵介質(zhì)層和第一虛設柵電極。
同樣地，第二柵極圖形GP2與第二有源區(qū)1b交叉。第二柵極圖形GP2包括順序?qū)盈B的浮動柵FG、第二層間柵介質(zhì)層和控制柵電極CG。第二柵絕緣層即溝道氧化層夾置于浮動柵FG與第二有源區(qū)1b之間。第二柵絕緣層比第一柵絕緣層薄。浮動柵FG應該與相鄰的浮動柵(未示出)分開并與控制柵電極CG的一部分重疊。這樣，為了形成浮動柵FG，需要兩次構圖處理。具體地說，通過曝光與第二有源區(qū)1b相鄰的隔離區(qū)3的第一構圖工序和限定控制柵電極CG的第二構圖工序來形成浮動柵。
如果單元陣列區(qū)域b相應于周邊電路區(qū)域中的低電壓晶體管區(qū)域，第二柵極圖形GP2包括順序?qū)盈B的第二柵電極、第二層間柵介質(zhì)層和第二虛設柵電極。此時，第二柵電極完全與第二虛設柵電極重疊。
圖2-8、9A、9B、10、11、12A和12B是展示常規(guī)技術的半導體器件制造方法的剖面圖。各圖中，參考符號“a”表示圖1的高電壓晶體管區(qū)域，而參考符號“b”表示圖1的單元陣列區(qū)域。此外，圖2-8、10和11是沿圖1的線Ⅰ-Ⅰ或線Ⅱ-Ⅱ的剖面圖。此外，圖9A和12A是沿圖1的線Ⅰ-Ⅰ的剖面圖，和圖9B和12B是沿圖1的線Ⅱ-Ⅱ的剖面圖。
參照圖2，在半導體襯底11的整個表面上形成第一柵絕緣層13即用于高電壓晶體管的柵絕緣層。通過對半導體襯底11例如硅襯底進行熱氧化來形成第一柵絕緣層13。為了獲得耐諸如15伏到20伏的程序電壓和/或擦除電壓之類的高電壓的能力，形成厚度至少為300埃的第一柵絕緣層13。
形成覆蓋高電壓晶體管區(qū)域a的第一光致抗蝕劑圖形15。用第一光致抗蝕劑圖形15作為腐蝕掩模，濕式腐蝕第一柵絕緣層13，從而露出單元陣列區(qū)域b的襯底11。
參照圖3，去除第一光致抗蝕劑圖形15。對去除第一光致抗蝕劑圖形15的所得結構進行第一熱氧化處理，由此在單元陣列區(qū)域b的露出的襯底上形成第二柵絕緣層17，即單元晶體管的溝道氧化層。形成第二柵絕緣層17，使其為100埃或以下的薄厚度。此時，如圖3所示，在第一柵絕緣層13與第二柵絕緣層17之間存在表面臺階差(step difference)T。表面臺階差T相應于至少第一柵絕緣層13與第二柵絕緣層17之間的厚度差。
在形成第一柵絕緣層13和第二柵絕緣層17的所得結構的整個表面上順序形成第一導電層19和化學機械拋光(CMP)中止層21。第一導電層19由摻雜的多晶硅層形成，和CMP中止層21由氮化硅層形成。
參照圖4，繼續(xù)構圖CMP中止層21和第一導電層19，在高電壓晶體管區(qū)域a中形成第一基層(pad)圖形和在單元陣列區(qū)域b中形成第二基層圖形。第一基層圖形包括順序?qū)盈B在高電壓晶體管區(qū)域a的預定區(qū)域上的第一導電層圖形19a和CMP中止層圖形21a。同樣地，第二基層圖形包括順序?qū)盈B在單元陣列區(qū)域b的預定區(qū)域上的第一導電層圖形19b和CMP中止層圖形21b。
用第一和第二基層圖形作為腐蝕掩模，腐蝕第一柵絕緣層13與第二柵絕緣層17，露出襯底11。接著，干式腐蝕露出的襯底11，由此形成在高電壓晶體管區(qū)域a中限定至少一個第一有源區(qū)1a和在單元陣列區(qū)域b中限定至少一個第二有源區(qū)1b的溝槽區(qū)23。此時，如圖4所示，溝槽區(qū)23的側(cè)壁可以為傾斜的圖形。這是因為在干式腐蝕工序期間在被腐蝕區(qū)域的側(cè)壁上吸收了聚合物。
對具有溝槽區(qū)23的所得結構進行熱氧化，在溝槽區(qū)23的側(cè)壁和底部形成熱氧化層25a。此時，還可在第一導電層圖形19a和第二導電層圖形19b的側(cè)壁形成熱氧化層25b。為了修補在形成溝槽區(qū)23的干式腐蝕工序期間對襯底11的腐蝕損傷，形成該熱氧化層25a。
參照圖5，在形成熱氧化層25a的所得結構的整個表面上形成填充溝槽區(qū)23的絕緣層。對絕緣層進行平面化處理直到露出CMP中止層圖形21a和21b，由此在溝槽區(qū)23中形成絕緣層圖形27。此時，與單元區(qū)域b中的CMP中止層圖形21b相比，更多地對高電壓晶體管區(qū)域a中的CMP中止層圖形21a進行了拋光。這是因為參照圖3所述的臺階差T。因而，保留在高電壓晶體管區(qū)域a中的CMP中止層圖形21a′變得薄于保留在單元陣列區(qū)域b中的CMP中止層圖形21b。結果，從絕緣層圖形27的上表面到第一柵絕緣層13上表面的第一深度T1淺于從絕緣層圖形27的上表面到第二柵絕緣層17上表面的第二深度T2。
參照圖6，在去除CMP中止層圖形21a′和21b之后，使絕緣層圖形27凹進，形成隔離層27a(或27b)。此時，要求準確地控制凹進工藝。具體地說，在用下凹進(under-recessing)工藝方法形成其上表面27′高于第一柵絕緣層13上表面的第一隔離層27a的情況下，在隨后的工序中將要形成的相鄰浮動柵之間會留下縱梁(stringer)。
或者，在用上凹進(over-recessing)工藝方法形成其上表面27″低于第一柵絕緣層13上表面的第二隔離層27b的情況下，會發(fā)生第一柵絕緣層13變薄的效果。換言之，使第一有源區(qū)1a與隨后工序中形成的高電壓晶體管的柵電極之間的介質(zhì)擊穿特性降低。特別是，第二隔離層27b的上表面27″具有與第二柵絕緣層17的上表面相同的高度，就可以完全去除相鄰浮動柵之間的縱梁?？墒?，在這種情況下，會明顯降低高電壓晶體管的介質(zhì)擊穿特性。
圖7、8、9A和9B是更詳細地展示在第一隔離層27a的上表面具有與第一柵絕緣層13的上表面相同高度的情況下常規(guī)技術問題的剖面圖。
參照圖7，在形成第一隔離層27a的所得結構的整個表面上形成第二導電層29。在第二導電層29上形成覆蓋高電壓晶體管區(qū)域a和第二有源區(qū)1b的第二光致抗蝕劑圖形31。
參照圖8，用第二光致抗蝕劑圖形31作為腐蝕掩模，腐蝕第二導電層29，由此在單元陣列區(qū)域b中形成露出第一隔離層27a的第二導電層圖形。第二導電層圖形包括覆蓋高電壓晶體管區(qū)域a整個表面的第二導電層圖形29a和覆蓋第二有源區(qū)1b的第二導電層圖形29b。在具有第二導電層圖形29a和29b的所獲得的整個表面上順序形成層間柵介質(zhì)層33和第三導電層35。
參照圖9A和9B，各向異性腐蝕第三導電層35、層間柵介質(zhì)層33、第二導電層圖形29a和29b和第一導電層圖形19a和19b，由此形成與第一有源區(qū)1a交叉的第一柵極圖形GP1和與第二有源區(qū)1b交叉的第二柵極圖形GP2。此時，在相鄰第二柵極圖形之間的第二有源區(qū)1b的邊緣上有縱梁19s。由于第一導電層圖形19b的傾斜側(cè)壁，因而形成縱梁19s。由于第一隔離層27a的上表面變得較高，因而更難以去除縱梁19s。
第一柵極圖形GP1包括順序?qū)盈B的第一柵電極30a、第一層間柵介質(zhì)層33a和第一虛設柵電極35a。此外，第一柵電極30a包括覆蓋第一柵絕緣層13一部分的第一導電層圖形19a′和橫過第一導電層圖形19a′的第二導電層圖形29a′。同樣地，第二柵極圖形GP2包括順序?qū)盈B的浮動柵FG、第二層間柵介質(zhì)層33b和控制柵電極CG。此外，浮動柵FG包括覆蓋第二柵絕緣層17一部分的第一導電層圖形19b′和覆蓋第一導電層圖形19b′的第二導電層圖形29b′。
此外，如果用常規(guī)方法在第一柵極圖形GP1和第二柵極圖形GP2的側(cè)壁上形成氮化硅間隔層(未示出)，如圖9A所示，則在縱梁19s的側(cè)壁上形成間隔層殘留物(spacer residue)37。這是由于在第二有源區(qū)1b的上表面和與第二有源區(qū)1b相鄰的第一隔離層27a的上表面之間存在臺階差。因此，如果在隨后的工序中在第二有源區(qū)1b上形成接觸孔例如無邊界(borderless)接觸孔，那么由接觸孔露出的第二有源區(qū)1b的面積將被減少。
圖10、11、12A和12B是更詳細地展示在第二隔離層27b的上表面具有與第二柵絕緣層17的上表面相同高度的情況下常規(guī)技術問題的剖面圖。參照圖10、11、12A和12B，用與參照圖7、8、9A和9B所述的相同方式形成第一柵極圖形GP1和第二柵極圖形GP2。在這種情況下，即使第一導電層圖形19a和19b的側(cè)壁有傾斜的圖形，在第二有源區(qū)1b的邊緣也不形成縱梁。這是因為第二隔離層27b的上表面具有與第二柵絕緣層17上表面相同的高度。可是，如圖12B所示，第一柵絕緣層13的有效厚度在第一柵絕緣層13的邊緣部分W被相對地減小。
如上所述，按照常規(guī)技術，難以確定使絕緣層圖形凹進溝槽區(qū)域中的最佳條件。即使溝槽區(qū)域呈現(xiàn)垂直側(cè)壁圖形，為了避免第一柵絕緣層變薄的效果，隔離層的上表面也應該高于第一柵絕緣層的上表面。如果第一和第二柵絕緣層之間的臺階差增加，那么使絕緣層圖形凹進的工藝處理裕量將被減小。同時，如果溝槽區(qū)域側(cè)壁呈現(xiàn)嚴重傾斜，那么為了抑制縱梁的發(fā)生，隔離層的上表面應該低于第一柵絕緣層的上表面?？墒牵绻綦x層的上表面低于第一柵絕緣層的上表面，則第一柵絕緣層的有效厚度將減小。
因此，本發(fā)明的目的在于提供一種半導體器件，通過使彼此具有不同厚度的多柵絕緣層之間的臺階差最小，該半導體器件具有高可靠性。
本發(fā)明的另一個目的在于提供一種制造半導體器件的方法，通過使彼此具有不同厚度的多柵絕緣層之間的臺階差最小，該方法可增加用于形成隔離層的凹進工序的工藝處理裕量。
本發(fā)明的再一個目的在于提供一種制造半導體器件的方法，該方法可防止在相鄰柵電極之間形成縱梁。
本發(fā)明的又一個目的在于提供一種制造半導體器件的方法，該方法可改善彼此具有不同厚度的多柵絕緣層的介質(zhì)擊穿特性。
按照本發(fā)明的一個方案，半導體器件包括由在半導體襯底的預定區(qū)域形成的隔離區(qū)限定的多個有源區(qū)。多個有源區(qū)包括至少一個第一有源區(qū)和至少一個第二有源區(qū)。第一有源區(qū)的上表面低于第二有源區(qū)的上表面。分別用第一柵絕緣層和第二柵絕緣層覆蓋第一和第二有源區(qū)。第一柵絕緣層厚于第二柵絕緣層。在多個有源區(qū)之間的半導體襯底上形成隔離區(qū)。隔離區(qū)的底部低于第一有源區(qū)的表面。用覆蓋第一柵絕緣層和第二柵絕緣層的整個側(cè)壁的隔離層填充隔離區(qū)。
在一個實施例中，在第一和第二柵絕緣層的上表面之間的臺階差小于第一和第二絕緣層之間的厚度差。
此外，在一個實施例中，隔離區(qū)的底部低于第一有源區(qū)的上表面。隔離區(qū)可以是在半導體襯底的預定區(qū)域中被腐蝕的溝槽區(qū)域。
為了實現(xiàn)上述目的，按照本發(fā)明一個實施例的方法包括形成第一柵絕緣層的步驟，其中該柵絕緣層的下表面低于半導體襯底預定區(qū)域處半導體襯底的主表面。在與第一柵絕緣層相鄰的襯底主表面處形成其厚度薄于第一絕緣層的第二柵絕緣層。在具有第一和第二柵絕緣層的所得結構的整個表面上順序形成第一導電層和化學機械拋光(CMP)中止層。連續(xù)腐蝕CMP中止層、第一導電層、第一和第二柵絕緣層以及襯底，形成隔離區(qū)，例如限定第一柵絕緣層下的第一有源區(qū)和第二柵絕緣層下的第二有源區(qū)的溝槽區(qū)。在隔離區(qū)內(nèi)形成絕緣層圖形。然后去除構圖的CMP中止層。使絕緣層圖形凹進，形成隔離層。
第一和第二柵絕緣層可由熱氧化層構成。
使絕緣層圖形凹進，以便仍用隔離層覆蓋第一和第二柵絕緣層的整個側(cè)壁。
為了實現(xiàn)上述目的，按照本發(fā)明另一實施例的方法包括在半導體襯底上形成多個基層圖形的步驟。然后用基層圖形作為腐蝕掩模腐蝕該襯底，從而形成限定至少一個第一有源區(qū)和至少一個第二有源區(qū)的溝槽區(qū)。在溝槽區(qū)中形成絕緣層圖形。選擇去除第一有源區(qū)上的基層圖形，露出第一有源區(qū)。在第一有源區(qū)表面形成第一柵絕緣層。第一柵絕緣層的下表面可低于第二有源區(qū)的上表面。然后去除第二有源區(qū)上的基層圖形，選擇地露出第二有源區(qū)。在第二有源區(qū)表面形成薄于第一柵絕緣層的第二柵絕緣層。
第一柵絕緣層的下表面可低于第二柵絕緣層的下表面。
此外，第一和第二柵絕緣層可由熱氧化層形成。
根據(jù)如附圖所示的對本發(fā)明優(yōu)選實施例更具體的描述，本發(fā)明的前述和其它目的、特征和優(yōu)點將是明顯的，其中在所有附圖中用相同的參考符號表示相同的部分。附圖不需要按比例畫出，重點在于展示發(fā)明的原理。
圖1是展示具有多柵絕緣層的典型非易失性存儲器一部分的俯視圖。
圖2-8、9A、9B、10、11、12A和12B是展示制造半導體器件的常規(guī)方法的剖面圖。
圖13-22、23A和23B是展示本發(fā)明一個實施例的制造半導體器件的方法的剖面圖。
圖24-30、31A和31B是展示本發(fā)明另一個實施例的制造半導體器件的方法的剖面圖。
圖32是展示本發(fā)明的具有多柵絕緣層的半導體器件的剖面圖。
下面參照展示本發(fā)明優(yōu)選實施例的附圖更詳細地描述本發(fā)明?？墒?，本發(fā)明可以按許多不同的形式來實施，并且不限于本申請實施例的結構。更寧愿說，提供這些實施例，以便本公開是充分和全面的，并將本發(fā)明的范圍詳盡地傳達給本領域的技術人員。附圖中，為了簡明起見，各層和區(qū)域的厚度被夸大。還應該理解，當稱一層在另一層或襯底上時，它可以直接在另一層或襯底之上，或者可以有夾置層。附圖中，參考符號“a”表示圖1的高電壓晶體管區(qū)域，參考符號“b”表示圖1的單元陣列區(qū)域。此外，圖13-22、24-30和32是沿圖1的線Ⅰ-Ⅰ或線Ⅱ-Ⅱ的剖面圖。再有，圖23A和31A是沿圖1的線Ⅰ-Ⅰ的剖面圖，圖23B和31B是沿圖1的線Ⅱ-Ⅱ的剖面圖。
參照圖32，在半導體襯底301例如硅襯底的預定區(qū)域形成限定多個有源區(qū)的隔離區(qū)307。多個有源區(qū)包括限定在高電壓晶體管區(qū)域a中的至少一個第一有源區(qū)1a和限定在單元陣列區(qū)域b中的至少一個第二有源區(qū)1b。
優(yōu)選地，第一有源區(qū)1a的上表面低于第二有源區(qū)1b的上表面。此外，優(yōu)選地，隔離區(qū)307的下表面低于第一有源區(qū)1a的上表面。隔離區(qū)307可以是在襯底301中腐蝕形成的溝槽區(qū)。
用第一柵絕緣層305a覆蓋第一有源區(qū)1a。同樣地，用第二柵絕緣層305b覆蓋第二有源區(qū)1b。優(yōu)選地，第一柵絕緣層305a與第二柵絕緣層305b的上表面之間的臺階差小于第一柵絕緣層305a與第二柵絕緣層305b之間的厚度差。最好，第一柵絕緣層305a的上表面具有與第二柵絕緣層305b的上表面相同的高度。換言之，第一柵絕緣層305a的厚度最好等于第一柵絕緣層305a與第二柵絕緣層305b的上表面之間的臺階差D和第二柵絕緣層305b的厚度之和。
用隔離層309填充隔離區(qū)307。優(yōu)選地，用隔離層309覆蓋第一柵絕緣層305a和第二柵絕緣層305b的整個側(cè)壁。換言之，優(yōu)選地，隔離層309的上表面具有與第一柵絕緣層305a與第二柵絕緣層305b的上表面中最高上表面相同的高度或高于該最高上表面。在隔離層309與襯底301之間夾置薄熱氧化層311。為了修補對隔離區(qū)307例如溝槽的腐蝕損傷，形成該熱氧化層311。
第一柵極圖形GP1設置在第一柵絕緣層305a的預定區(qū)域上并且與第一有源區(qū)1a交叉。第一柵極圖形GP1包括順序?qū)盈B的第一柵電極313a、第一層間柵介質(zhì)層315a和第一虛設柵電極317a。此外，第二柵極圖形GP2設置在第二柵絕緣層305b的預定區(qū)域上并且與第二有源區(qū)1b交叉。第二柵極圖形GP2包括順序?qū)盈B的浮動柵FG、第二層間柵介質(zhì)層315b和控制柵電極CG。其中，浮動柵FG僅在控制柵電極CG與第二有源區(qū)1b之間的重疊區(qū)域處，而控制柵電極CG橫過第二有源區(qū)1b。
如果單元陣列區(qū)域b相應于周邊電路區(qū)域中的低電壓晶體管區(qū)域，那么第二柵極圖形GP2包括順序?qū)盈B的第二柵電極、第二層間柵介質(zhì)層和第二虛設柵電極。其中，第二柵電極與第二虛設柵電極完全重疊，與浮動柵FG不同。
下面描述本發(fā)明實施例的制造半導體器件的方法。圖13-22、23A和23B是展示本發(fā)明一實施例的制造半導體器件方法的剖面圖。
參照圖13，在半導體襯底101例如硅襯底的主表面上順序形成基層氧化層103、基層氮化層105和掩模氧化層107。通過熱氧化襯底101形成基層氧化層103，由化學汽相淀積(CVD)氮化硅層形成基層氮化層105。此外，優(yōu)選地，由相對于基層氮化層105例如CVD氧化層具有腐蝕選擇性的材料層形成掩模氧化層107?；鶎友趸瘜?03的厚度形成為200埃或以下，優(yōu)選地厚度為100?；蛞韵?，基層氮化層105的厚度形成為50埃至200埃。并且，掩模氧化層107的厚度形成為100埃至500埃。在掩模氧化層107上形成露出高電壓晶體管區(qū)域a即第一區(qū)域的第一光致抗蝕劑圖形109。
參照圖14，用第一光致抗蝕劑圖形109作為腐蝕掩模，腐蝕掩模氧化層107，從而形成覆蓋單元陣列區(qū)域b即第二區(qū)域的構圖的掩模氧化層107a。優(yōu)選地利用諸如氫氟酸(HF)或緩沖氧化劑(BOE)之類的濕式腐蝕劑腐蝕掩模氧化層107。這是因為在用干式腐蝕工藝方法腐蝕掩模氧化層107的情況下，可能會腐蝕損傷襯底101的主表面。然后去除第一光致抗蝕劑圖形109。
參照圖15，用構圖的掩模氧化層107a作為腐蝕掩模，選擇腐蝕高電壓晶體管區(qū)域a中的基層氮化層105，從而形成覆蓋單元陣列區(qū)域b的構圖的基層氮化層105a。優(yōu)選地，為了防止對襯底101的腐蝕損傷，還可用諸如磷酸(H3PO4)之類的濕式腐蝕劑腐蝕基層氮化層105。然后，用構圖的基層氮化層105a作為腐蝕掩模，濕式腐蝕基層氧化層103，從而形成覆蓋單元陣列區(qū)域b的構圖的基層氧化層103a。結果，去除構圖的掩模氧化層107a和選擇露出高電壓晶體管區(qū)域a中的襯底101。
同時，可省略圖3中所示的形成掩模氧化層107的工序。此時，為了防止在使用磷酸(H3PO4)的濕式腐蝕工藝期間光致抗蝕劑圖形109被消除，因此第一光致抗蝕劑圖形109與基層氮化層105之間的粘接應該是強的。
參照圖16，對在高電壓晶體管區(qū)域a中露出襯底101的所得結構進行熱氧化處理，從而選擇形成第一柵絕緣層111，例如在露出的襯底101表面的第一柵絕緣層。此時，如圖16所示，因熱氧化工藝的特點，因而第一柵絕緣層111具有低于襯底101主表面的下表面。可是，第一柵絕緣層111的上表面高于襯底101的主表面。因此，可附加進行使第一柵絕緣層111的上表面降低的凹進工藝，以便第一柵絕緣層111具有接近襯底101主表面的上表面F。結果，考慮凹進工藝，優(yōu)選地使第一柵絕緣層111形成為其厚度厚于在后序工藝中保留的第一柵絕緣層111的最終厚度。例如，在高電壓晶體管要求厚度為350埃的柵絕緣層的情況下，優(yōu)選地使第一柵絕緣層111形成為其初始厚度至少為700埃。此時，優(yōu)選地使第一柵絕緣層111凹進150-200埃的厚度。
此外，用構圖的基層氮化層105a作腐蝕掩模，在形成第一柵絕緣層111之前，可將高電壓晶體管區(qū)域a中露出的襯底101腐蝕到預定深度。在這種情況下，可形成其上表面接近襯底101主表面高度的第一柵絕緣層111而不用進行第一柵絕緣層111的凹進工序。
參照圖17，用諸如磷酸之類的濕式腐蝕劑去除構圖的基層氮化層105a。然后濕式腐蝕構圖的基層氧化層103a，在單元陣列區(qū)域b中露出襯底101。此時，按構圖的基層氧化層103a的厚度或多于該厚度，使第一柵絕緣層111凹進。這樣，高電壓晶體管區(qū)域a中保留的第一柵絕緣層11a的厚度約為350埃到400埃。結果，與常規(guī)技術相比，可顯著降低第一柵絕緣層111a的上表面與露出的襯底101之間的臺階差S。
供選擇的另一種方式是，可省略參照圖6所述的第一柵絕緣層111的凹進工藝。在這種情況下，可以通過過腐蝕構圖的基層氧化層103a形成第一柵絕緣層111a。
參照圖18，對去除構圖的基層氧化層103a的所得結構進行熱氧化處理，由此在單元陣列區(qū)域b中露出的襯底101的表面形成例如薄溝道氧化層等的80?；蛞韵碌谋『穸鹊牡诙沤^緣層113。因此，與常規(guī)技術相比，可降低第一柵絕緣層111a與第二柵絕緣層113的上表面之間的臺階差。最好，第一柵絕緣層111a的上表面具有與第二柵絕緣層113的上表面相同的高度。在具有第一柵絕緣層111a和第二柵絕緣層113的所得結構上順序形成第一導電層115和CMP中止層117。第一導電層115優(yōu)選地由厚度為500埃到1000埃的摻雜多晶硅層形成，CMP中止層117優(yōu)選地由厚度為500埃到2000埃的氮化硅層形成。
參照圖19，對CMP中止層117和第一導電層115連續(xù)地構圖，分別在高電壓晶體管區(qū)域a中形成至少一個第一基層圖形和在單元陣列區(qū)域b中形成至少一個第二基層圖形。第一基層圖形包括在高電壓晶體管區(qū)域a的預定區(qū)域上順序?qū)盈B的第一導電層圖形115a和CMP中止層圖形117a。同樣地，第二基層圖形包括在單元陣列區(qū)域b的預定區(qū)域上順序?qū)盈B的第二導電層圖形115b和CMP中止層圖形117b。
用CMP中止層圖形117a和117b作為腐蝕掩模，同時干式腐蝕第一柵絕緣層111a和第二柵絕緣層113，從而露出襯底101的一部分。接著，用CMP中止層圖形117a和117b作為腐蝕掩模，干式腐蝕露出的襯底101，由此形成隔離區(qū)119，例如在第一基層圖形之下限定第一有源區(qū)1a和在第二基層圖形之下限定第二有源區(qū)1b的溝槽區(qū)。
對具有隔離區(qū)119的所得結構進行熱氧化處理，由此在隔離區(qū)119的側(cè)壁和底部形成熱氧化層121a。此時，在第一導電層圖形115a和115b的側(cè)壁還形成熱氧化層121b，例如多晶硅圖形。為了修護在形成溝槽區(qū)的腐蝕工藝期間對襯底101的腐蝕損傷，進行該熱氧化工藝處理。
參照圖20，在具有熱氧化層121a和121b的所得結構的整個表面上形成填充隔離區(qū)119的絕緣層。優(yōu)選地，絕緣層由高密度等離子體(HDP)氧化層形成。通過交替地進行淀積工藝處理和濺射腐蝕工藝處理形成HDP氧化層。特別是，突出的角部區(qū)域比平面區(qū)域腐蝕得更多。這樣，可用HDP氧化層完全填充具有高縱橫比的間隙區(qū)域。此外，在絕緣層由HDP氧化層形成的情況下，CMP中止層圖形117a和117b的側(cè)壁呈現(xiàn)傾斜的圖形。這是由于在HDP處理期間反復地進行濺射腐蝕工藝處理。
使絕緣層平面化直到露出CMP中止層圖形117a和117b。優(yōu)選地，利用CMP工藝進行平面化工藝處理。結果，在隔離區(qū)119中形成絕緣層圖形123。此時，與常規(guī)技術相比，明顯降低從CMP中止層圖形117a的上表面到第一柵絕緣層111a上表面的第一深度T1′與從CMP中止層圖形117b的上表面到第二柵絕緣層111b上表面的第二深度T2′之差。這是由于第一柵絕緣層111a與第二柵絕緣層113的上表面之間的臺階差小于常規(guī)技術的該臺階差。最好，第一深度T1′等于第二深度T2′。
參照圖21，在去除CMP中止層圖形117a和117b之后，使絕緣層圖形123凹進，形成隔離層123a。其中，如果第一深度T1′淺于第二深度T2′，優(yōu)選地，按第一深度T1′腐蝕絕緣層圖形123。相反，如果第一深度T1′深于第二深度T2′，優(yōu)選地，按第二深度T2′腐蝕絕緣層圖形123。結果，隔離層123a覆蓋第一柵絕緣層111a和第二柵絕緣層113的整個側(cè)壁。
由于可減小第一深度T1′與第二深度T2′之差，因而使絕緣層圖形123凹進的工藝裕量變得較大。例如，在第一深度T1′等于第二深度T2′的情況下，絕緣層圖形123的最大允許凹進限度相應于第一深度T1′或第二深度T2′?？墒牵鐖D5所示，按照常規(guī)技術，絕緣層圖形27的最大允許凹進限度相應于第一深度T1。其中，圖5的第一深度T1淺于本發(fā)明的第一深度T1′。這是由于圖5的CMP中止層圖形21a′的厚度因CMP工藝期間第一絕緣層13和第二絕緣層17的上表面之間的臺階差而變得較小。
在包括隔離層123a的襯底整個表面上形成諸如摻雜多晶硅層之類的第二導電層125。利用光掩模，在第二導電層125上形成第二光致抗蝕劑圖形127，用于露出與第二有源區(qū)1b相鄰的隔離層123a。這樣，如圖21所示，用第二光致抗蝕劑圖形127覆蓋高電壓晶體管區(qū)域a和第二有源區(qū)1b的整個表面。
參照圖22，用第二光致抗蝕劑圖形127作為腐蝕掩模，腐蝕第二導電層125，從而形成覆蓋高電壓晶體管區(qū)域a的第二導電層圖形125a和覆蓋第二有源區(qū)1b的第二導電層圖形125b。然后，去除第二光致抗蝕劑圖形127。在去除第二光致抗蝕劑圖形127的所得結構整個表面上順序形成層間柵介質(zhì)層129和第三導電層131。層間柵介質(zhì)層129由氧化硅層或包括氮化硅層的多層介質(zhì)層形成。氮化/氧化(N/O)層或氧化/氮化/氧化(O/N/O)層廣泛地用作多層介質(zhì)層。此外，第三導電層131可由摻雜多晶硅層或難熔金屬多晶硅硅化物(polycide)層形成。鎢多晶硅硅化物層、鈦多晶硅硅化物層、鉭多晶硅硅化物層等可廣泛用作難熔金屬多晶硅硅化物層。
同時，在單元陣列區(qū)域b相應于周邊電路區(qū)域的低電壓晶體管區(qū)的情況下，不必形成第二光致抗蝕劑圖形127。換言之，在如圖1和32所示形成非易失性存儲器的浮動柵FG的情況下需要第二光致抗蝕劑圖形127。
參照圖23A和23B，連續(xù)構圖第三導電層131、層間柵介質(zhì)層129、第二導電層圖形125a和125b以及第一導電層圖形115a和115b，由此形成分別與第一有源區(qū)1a和第二有源區(qū)1b交叉的第一柵極圖形GP1和第二柵極圖形GP2。第一柵極圖形GP1包括順序?qū)盈B的第一柵電極126a、第一層間柵介質(zhì)層129a和第一虛設柵電極131a。其中，第一柵電極126a包括在第一柵絕緣層111a上保留的第一導電層圖形115a′和與第一導電層圖形115a交叉的第二導電層圖形125a′。
此外，第二柵極圖形GP2包括順序?qū)盈B的浮動柵FG、第二層間柵介質(zhì)層129b和控制柵電極CG。其中，浮動柵FG包括在第二柵絕緣層113上保留的第一導電層圖形115b′和覆蓋第一導電層圖形115b′的第二導電層圖形125b′。
同時，盡管圖中未示出，如果單元陣列區(qū)域b相應于低電壓晶體管區(qū)域，第二柵極圖形GP2具有與第一柵極圖形GP1相同的結構。也就是說，在低電壓晶體管區(qū)域形成的第二柵極圖形GP2可包括順序?qū)盈B的第二柵電極、第二層間柵介質(zhì)層和第二虛設柵電極。
如上所述，由于可減小第一柵絕緣層111a與第二柵絕緣層113的上表面之間的臺階差，因而使絕緣層圖形123凹進的最大允許凹進限度變大。這樣，如圖23B所示，可以增加防止第一柵絕緣層111a與第二柵絕緣層113失效的工藝裕量。此外，即使第一導電層圖形(圖19的115a和115b)的側(cè)壁呈現(xiàn)傾斜的圖形，如圖23A所示，在第一有源區(qū)1a或第二有源區(qū)1b的邊緣并不形成由第一導電層圖形115a或115b的殘留物構成的縱梁。結果，本發(fā)明提供最佳處理條件，它可防止在相鄰浮動柵之間形成縱梁和提高彼此具有不同厚度的多柵絕緣層的介質(zhì)擊穿特性。
圖24-30、31A和31B是展示本發(fā)明另一個實施例的半導體器件制造方法的剖面圖。參照圖24，在半導體襯底201例如硅襯底上順序形成基層氧化層、基層氮化層。優(yōu)選地，基層氧化層的厚度形成為100埃到200埃，基層氮化層的厚度形成為500埃至1000埃。順序構圖基層氮化層和基層氧化層，分別在高電壓晶體管區(qū)域a和單元陣列區(qū)域b中形成至少一個基層圖形206?；鶎訄D形206包括順序?qū)盈B的基層氧化層圖形203和基層氮化層圖形205。用基層圖形206作為腐蝕掩模腐蝕襯底201，由此形成隔離區(qū)207，例如在高電壓晶體管區(qū)域a中限定第一有源區(qū)1a和在單元陣列區(qū)域b中限定第二有源區(qū)1b的溝槽區(qū)。在包括溝槽區(qū)的襯底上進行熱氧化工藝處理，在溝槽區(qū)的側(cè)壁和底部形成熱氧化層209。
參照圖25，在包括溝槽區(qū)的襯底整個表面上形成填充溝槽區(qū)的絕緣層。可以按與結合圖20所述的本發(fā)明第一實施例相同的方法形成絕緣層。然后，使絕緣層平面化直到露出基層氮化層圖形205，在隔離區(qū)207中形成絕緣層圖形211。優(yōu)選地使用CMP工藝方法進行平面處理。在包括絕緣層圖形211的襯底上形成在高電壓晶體管區(qū)域a中選擇露出基層氮化層圖形205的第一光致抗蝕劑圖形213。
參照圖26，用諸如磷酸(H3PO4)之類的濕式腐蝕劑去除由第一光致抗蝕劑圖形213露出的基層氮化層圖形205。然后去除第一光致抗蝕劑圖形213。接著，用諸如氫氟酸(HF)或緩沖氧化物腐蝕劑(BOE)之類的氧化物腐蝕劑去除高電壓晶體管區(qū)域a中的基層氧化層圖形203，從而露出第一有源區(qū)1a。此時，腐蝕絕緣層圖形211的一部分。這樣，降低絕緣層圖形211的上表面和在第一有源區(qū)1a的邊緣形成第一凹進區(qū)域R1?？墒牵捎谌コ』鶎友趸瘜訄D形203的濕式腐蝕工藝方法進行時間不長，因而使第一凹進區(qū)域R1形成為淺深度。
參照圖27，對露出第一有源區(qū)1a的所得結構進行熱氧化工藝處理，在第一有源區(qū)la的表面形成第一柵絕緣層215。考慮到隨后的凹進處理，優(yōu)選地使第一柵絕緣層215的厚度形成為500埃或以上。此時，由于熱氧l化工藝處理本身的特性，第一柵絕緣層215的下表面變得低于第二有源區(qū)1b的表面。例如，在第一柵絕緣層215由厚度為500埃的熱氧化層形成的情況下，在第一有源區(qū)1a與第二有源區(qū)1b的表面之間形成約200埃到250埃的臺階差D。其中，臺階差D最好等于其厚度等于后序工序中最終保留的第一柵絕緣層與在后序工序中形成的第二柵絕緣層之間的厚度之差。這樣，為了減小第一柵絕緣層215與第二有源區(qū)1b之間的臺階差，附加地使第一柵絕緣層215凹進。此時，優(yōu)選地，保留在第一有源區(qū)1a上的第一柵絕緣層215的上表面H仍然高于第二有源區(qū)1b的表面。
參照圖28，去除單元陣列區(qū)域1b中基層氮化層圖形205和基層氧化層圖形203，露出第二有源區(qū)1b。因此，在第一有源區(qū)1a上形成具有預定厚度E的第一柵絕緣層215a和在溝槽區(qū)中形成隔離層211a。優(yōu)選地，第一柵絕緣層215a的上表面還要比第二有源區(qū)1b的表面高。此時，可在第二有源區(qū)1b的邊緣形成第二凹進區(qū)域R2。優(yōu)選地，使第二凹進區(qū)域R2的深度盡可能淺。
參照圖29，對露出第二有源區(qū)1b的所得結構進行熱氧化工藝處理，由此形成第二柵絕緣層217，例如厚度為80?；蛞韵碌谋系姥趸瘜印４藭r，第一有源區(qū)1a與第二柵絕緣層217的上表面之間的臺階差D′優(yōu)選地等于第一柵絕緣層215a的厚度。換言之，第一柵絕緣層215a的上表面具有與第二柵絕緣層217的上表面相同的高度。
然后，在包括第二柵絕緣層217的襯底整個表面上形成第一導電層219。優(yōu)選地，第一導電層219由摻雜多晶硅層形成。在第一導電層219上形成覆蓋高電壓晶體管區(qū)域a和第二有源區(qū)1b的整個表面的第二光致抗蝕劑圖形221。
參照圖30，用第二光致抗蝕劑圖形221作為腐蝕掩模腐蝕第一導電層219，由此形成覆蓋高電壓晶體管區(qū)域a的第一導電動層圖形219a和覆蓋第二有源區(qū)1b的第一導電層圖形219b。然后去除第二光致抗蝕劑圖形221。
同時，在單元陣列區(qū)域b相應于周邊電路區(qū)域中的低電壓晶體管區(qū)域的情況下，不必形成第二光致抗蝕劑圖形221。換言之，在形成如圖1和32所示的非易失性存儲器的浮動柵的情況下需要第二光致抗蝕劑圖形221。
在去除第二光致抗蝕劑圖形221的所得結構的整個表面上順序形成層間柵介質(zhì)層223和第二導電層225。層間柵介質(zhì)層223由與本發(fā)明第一實施例的層間柵介質(zhì)層129相同的材料形成。此外，第二導電層225由與本發(fā)明第一實施例的第三導電層131相同的材料形成。
參照圖31A和31B，連續(xù)構圖第二導電層225、層間柵介質(zhì)層223和第一導電層圖形219a和219b，由此形成分別與第一有源區(qū)1a和第二有源區(qū)1b交叉的第一柵極圖形GP1和第二柵極圖形GP2。第一柵極圖形GP1包括順序?qū)盈B的第一柵電極219a′、第一層間柵介質(zhì)層223a和第一虛設柵電極225a。同樣地，第二柵極圖形GP2包括順序?qū)盈B的浮動柵FG、第二層間柵介質(zhì)層223b和控制柵電極CG。
并且，盡管在附圖中未示出，如果單元陣列區(qū)域b相應于低電壓晶體管區(qū)域，那么第二柵極圖形GP2有與第一柵極圖形GP1相同的結構。也就是說，在低電壓晶體管區(qū)域中形成的第二柵極圖形GP2包括順序?qū)盈B的第二柵電極、第二層間柵介質(zhì)層和第二虛設柵電極。
按照本發(fā)明第二實施例，盡管在第一柵絕緣層215a與第二柵絕緣層207的上表面之間有臺階差，但如圖31A所示，在相鄰浮動柵FG之間并不形成縱梁。這是由于在形成可引起傾斜側(cè)壁的溝槽隔離之后來實施用于形成浮動柵FG的第一構圖工藝。此外，不需精確地控制用于形成隔離層的絕緣層圖形凹進工藝。
如上所述，按照本發(fā)明，可使第一與第二柵絕緣層的上表面之間的臺階差最小。這樣，可以增加在制造非易失性存儲器中采用自對準溝道隔離技術形成隔離層的絕緣層圖形的凹進工藝裕量。此外，可以防止在相鄰柵極圖形之間的有源區(qū)邊緣形成縱梁。
此外，按照本發(fā)明，在形成限定第一和第二有源區(qū)的隔離層之后，在第一和第二有源區(qū)上分別形成用于高電壓晶體管的柵絕緣層和用于單元晶體管的溝道氧化層，而不使用光致抗蝕劑層。因此，可防止柵絕緣層被光致抗蝕劑層沾污。并且，它可解決因于柵絕緣層的變薄引起的工藝失效以及縱梁的產(chǎn)生。
盡管已參照優(yōu)選實施例具體展示和描述了本發(fā)明，但應該理解，本領域的技術人員可進行各種改變而不會脫離由所附權利要求所限定的本發(fā)明的精神和范圍。
權利要求
1．一種半導體器件，包括限定在半導體襯底預定區(qū)域的多個有源區(qū)，該多個有源區(qū)包括至少一個第一有源區(qū)和至少一個第二有源區(qū)，第一有源區(qū)的表面低于半導體襯底的主表面，和第二有源區(qū)的表面高于第一有源區(qū)的表面；形成在第一有源區(qū)上的第一柵絕緣層；形成在第二有源區(qū)上的第二柵絕緣層，第二柵絕緣層薄于第一柵絕緣層；在多個有源區(qū)之間的半導體襯底上形成的隔離區(qū)，該隔離區(qū)的底部低于第一有源區(qū)的表面；和填充隔離區(qū)的隔離層，該隔離層覆蓋第一柵絕緣層和第二柵絕緣層的整個側(cè)壁。
2．如權利要求1的半導體器件，其中在第一柵絕緣層和第二柵絕緣層的上表面之間的臺階差小于第一柵絕緣層和第二柵絕緣層之間厚度差的一半。
3．如權利要求2的半導體器件，其中隔離層的上表面具有與第一和第二柵絕緣層的較高柵絕緣層的上表面相同的高度。
4．如權利要求1的半導體器件，其中隔離區(qū)是溝槽區(qū)域。
5．如權利要求1的半導體器件，還包括與第一有源區(qū)交叉的第一柵極圖形，第一柵極圖形覆蓋第一柵絕緣層的預定區(qū)域；和與第二有源區(qū)交叉的第二柵極圖形，第二柵極圖形覆蓋第二柵絕緣層的預定區(qū)域。
6．如權利要求5的半導體器件，其中第一柵極圖形包括第一柵電極、第一層間柵介質(zhì)層和第一虛設柵電極，所述第一柵電極、所述第一層間柵介質(zhì)層和所述第一虛設柵電極順序?qū)盈B。
7．如權利要求5的半導體器件，其中第二柵極圖形包括第二柵電極、第二層間柵介質(zhì)層和第二虛設柵電極，所述第二柵電極、所述第二層間柵介質(zhì)層和所述第二虛設柵電極順序?qū)盈B。
8．如權利要求5的半導體器件，其中第二柵極圖形包括浮動柵、第二層間柵介質(zhì)層和控制柵電極，所述浮動柵、所述第二層間柵介質(zhì)層和所述控制柵電極順序?qū)盈B。
9．一種制造半導體器件的方法，包括在半導體襯底的預定區(qū)域形成其下表面低于半導體襯底主表面的第一柵絕緣層；在與第一柵絕緣層相鄰的半導體襯底處形成第二柵絕緣層，第二柵絕緣層的下表面高于第一柵絕緣層的下表面且其厚度薄于第一柵絕緣層的厚度；在具有第一和第二柵絕緣層的所得結構的整個表面上順序形成第一導電層和化學機械拋光中止層；連續(xù)構圖化學機械拋光中止層、第一導電層、第一和第二柵絕緣層和半導體襯底，由此形成溝槽區(qū)，該溝槽區(qū)限定在第一柵絕緣層之下的第一有源區(qū)和在第二柵絕緣層之下的第二有源區(qū)，并且同時形成順序?qū)盈B在各有源區(qū)上的第一導電層圖形和化學機械拋光中止層圖形；形成填充溝槽區(qū)的絕緣層圖形；去除化學機械拋光中止層圖形；和使絕緣層圖形凹進，形成隔離層，該隔離層覆蓋第一和第二柵絕緣層的整個側(cè)壁。
10．如權利要求9的方法，其中形成第一和第二柵絕緣層的步驟包括在半導體襯底的整個表面上順序形成基層氧化層和基層氮化層；連續(xù)構圖基層氮化層和基層氧化層，露出半導體襯底的第一區(qū)域；熱氧化具有構圖的基層氮化層的所得結構，在第一區(qū)域的表面形成第一柵絕緣層；去除構圖的基層氮化層和構圖的基層氧化層，露出在構圖的基層氧化層之下的第二區(qū)域；和對去除構圖的基層氧化層的所得結構進行熱氧化，由此形成其厚度薄于第二區(qū)域表面的第一柵絕緣層的厚度的第二柵絕緣層。
11．如權利要求9的方法，其中第一導電層由摻雜的多晶硅層形成。
12．如權利要求9的方法，其中化學機械拋光中止層由氮化硅層形成。
13．如權利要求9的方法，其中形成絕緣層圖形的步驟包括在形成溝槽區(qū)的所得結構的整個表面上形成填充溝槽區(qū)的絕緣層；和使絕緣層平面化，直到露出化學機械拋光中止層圖形。
14．如權利要求13的方法，其中利用化學機械拋光工藝方法實施使絕緣層平面化的步驟。
15．如權利要求9的方法，其中執(zhí)行使絕緣層圖形凹進的步驟直到露出第一導電層圖形的側(cè)壁。
16．如權利要求9的方法，還包括在第一有源區(qū)上形成第一柵極圖形，第一柵極圖形與第一有源區(qū)交叉并包括第一導電層圖形的一部分；和在第二有源區(qū)上形成第二柵極圖形，第二柵極圖形與第二有源區(qū)交叉并包括第一導電層圖形的一部分。
17．如權利要求16的方法，其中形成第一和第二柵極圖形的步驟包括在形成隔離層的所得結構的整個表面上順序形成第二導電層、層間柵介質(zhì)層和第三導電層；和連續(xù)構圖第三導電層、層間柵介質(zhì)層、第二導電層和第一導電層圖形，從而形成在第一柵絕緣層的預定區(qū)域上順序?qū)盈B的第一柵電極、第一層間柵介質(zhì)層和第一虛設柵電極，同時形成在第二柵絕緣層的預定區(qū)域上順序?qū)盈B的第二柵電極、第二層間柵介質(zhì)層和第二虛設柵電極。
18．如權利要求16的方法，其中形成第一和第二柵極圖形的步驟包括在形成隔離層的所得結構的整個表面上形成第二導電層；構圖第二導電層，形成露出與第二有源區(qū)相鄰的隔離層的第二導電層圖形；在形成第二導電層圖形的所得結構的整個表面上順序形成層間柵介質(zhì)層和第三導電層；和連續(xù)構圖第三導電層、層間柵介質(zhì)層、第二導電層和第一導電層圖形，從而形成在第一柵絕緣層的預定區(qū)域上順序?qū)盈B的第一柵電極、第一層間柵介質(zhì)層和第一虛設柵電極，同時形成在第二柵絕緣層的預定區(qū)域上順序?qū)盈B的浮動柵、第二層間柵介質(zhì)層和控制柵電極。
19．一種制造半導體器件的方法，包括在半導體襯底上形成多個基層圖形；用多個基層圖形作為腐蝕掩模腐蝕半導體襯底，形成限定至少一個第一有源區(qū)和至少一個第二有源區(qū)的溝槽區(qū)；形成填充溝槽區(qū)的絕緣層圖形；選擇地去除第一有源區(qū)上的基層圖形，露出第一有源區(qū)；在第一有源區(qū)表面形成其下表面低于第二有源區(qū)上表面的第一柵絕緣層；去除第二有源區(qū)上的基層圖形，選擇地露出第二有源區(qū)；和形成其厚度薄于第一柵絕緣層的厚度并且其上表面高于第一柵絕緣層下表面的第二柵絕緣層。
20．如權利要求19的方法，其中通過對露出的第一有源區(qū)的表面進行熱氧化，形成第一柵絕緣層。
21．如權利要求19的方法，其中形成第一柵絕緣層的步驟包括對露出的第一有源區(qū)的表面進行熱氧化，形成具有第一厚度的熱氧化層；和濕式腐蝕具有第一厚度的熱氧化層，形成具有低于第一厚度的第二厚度的熱氧化層。
22．如權利要求19的方法，其中通過對露出的第二有源區(qū)的表面進行熱氧化，形成第二柵絕緣層。
23．如權利要求19的方法，還包括在第一柵絕緣層的預定區(qū)域上形成與第一有源區(qū)交叉的第一柵極圖形；和在第二柵絕緣層的預定區(qū)域上形成與第二有源區(qū)交叉的第二柵極圖形。
24．如權利要求23的方法，其中形成第一和第二柵極圖形的步驟包括在形成第一和第二柵絕緣層的所得結構的整個表面上順序形成第一導電層、層間柵介質(zhì)層和第二導電層；和連續(xù)構圖第二導電層、層間柵介質(zhì)層和第一導電層，從而形成在第一柵絕緣層的預定區(qū)域上順序?qū)盈B的第一柵電極、第一層間柵介質(zhì)層和第一虛設柵電極，同時形成在第二柵絕緣層的預定區(qū)域上順序?qū)盈B的第二柵電極、第二層間柵介質(zhì)層和第二虛設柵電極。
25．如權利要求23的方法，其中形成第一和第二柵極圖形的步驟包括在形成第一和第二柵絕緣層的所得結構的整個表面上形成第一導電層；構圖第一導電層，形成露出與第二有源區(qū)相鄰的絕緣層圖形的第一導電層圖形；在形成第一導電層圖形的所得結構的整個表面上順序形成層間柵介質(zhì)層和第二導電層；和連續(xù)構圖第二導電層、層間柵介質(zhì)層和第一導電層圖形，從而形成在第一柵絕緣層的預定區(qū)域上順序?qū)盈B的第一柵電極、第一層間柵介質(zhì)層和第一虛設柵電極，同時形成在第二柵絕緣層的預定區(qū)域上順序?qū)盈B的浮動柵、第二層間柵介質(zhì)層和控制柵電極。
全文摘要
一種具有多柵絕緣層的半導體器件及其制造方法。該半導體器件包括設置于半導體襯底預定區(qū)域的隔離區(qū)。隔離區(qū)限定至少一個第一有源區(qū)和至少一個第二有源區(qū)。用第一柵絕緣層覆蓋第一有源區(qū),用薄于第一柵絕緣層的第二柵絕緣層覆蓋第二有源區(qū)。用最好覆蓋第一和第二柵絕緣層的整個側(cè)壁的隔離層填充隔離區(qū)。
文檔編號H01L27/105GK1302088SQ00135548
公開日2001年7月4日 申請日期2000年12月18日 優(yōu)先權日1999年12月24日
發(fā)明者金坰顯, 洪昌基, 鄭佑仁, 金凡洙, 申有哲, 樸奎燦 申請人:三星電子株式會社