專利名稱：用于經(jīng)引腳給集成電路供電的電路裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種如權(quán)利要求1的前序部分所述的用于經(jīng)引腳給集成電路供電的電路裝置和一種如權(quán)利要求9的前序部分所述的用于經(jīng)引腳供電和配置集成電路的方法。
在研制集成電路的過程中，一個最重要的目的就是節(jié)省寶貴的芯片面積。集成電路越小，在制造時每個板片的有效產(chǎn)量就越高。在其中裝入集成電路的芯片外殼構(gòu)成了另一成本因素。在此，所述的外殼類型主要是由集成電路的引腳或接線端子的數(shù)量決定的。因此，為了能使用廉價的芯片外殼，力圖在研制集成電路時節(jié)省引腳。
在諸如微處理器或昂貴的微控制器等復(fù)雜集成電路中，現(xiàn)有的許多引腳是專門裝設(shè)用來供電的。但是，如果為了廉價的芯片外殼而取消一些被設(shè)置用于供電的引腳，那么就可能因?yàn)榻?jīng)其余的供電引腳所提供的供電電流太小而導(dǎo)致提高性能干擾的危險(xiǎn)性，并且還會因EMV(電磁相容性)而使芯片相對于外部干擾更為敏感。此外，芯片自身的輻射變得更為強(qiáng)烈，從而可能在電子系統(tǒng)中干擾其它芯片或元件。同樣，也很難取消功能引腳或?yàn)闇y試而設(shè)的引腳。
因此本發(fā)明的任務(wù)在于提供一種電路和方法，其中可以在集成電路中節(jié)省用于供電的引腳，而不會以上文所述的缺點(diǎn)為代價。
該任務(wù)由一種具有權(quán)利要求1的特征的用于經(jīng)引腳給集成電路供電的電路裝置和一種具有權(quán)利要求9的特征的用于經(jīng)引腳供電和配置集成電路的方法來解決。本發(fā)明的優(yōu)選改進(jìn)方案由從屬權(quán)利要求給出。
本發(fā)明涉及一種用于經(jīng)引腳給集成電路供電的電路裝置，其中所述的引腳與所述集成電路上的施密特觸發(fā)器相連，并被裝設(shè)用來配置所述的集成電路，其中，所述的集成電路具有用于供電的許多供電電壓。根據(jù)本發(fā)明，所述的引腳分別經(jīng)一個開關(guān)被連接到各自的供電電壓上，并且通過由至少一個芯片內(nèi)部控制信號進(jìn)行控制的控制電路來接通或關(guān)斷所述的開關(guān)。
在許多集成電路中，尤其是在極復(fù)雜的集成電路中，需要裝設(shè)一些引腳來配置該集成電路。譬如可以通過該引腳調(diào)節(jié)成某個工作模式，或者為測試某個模塊而把該集成電路切換成測試模式。在一種電子系統(tǒng)中，該引腳在集成電路的工作期間一直是與集成電路的供電電壓相連的。據(jù)此，本來被裝設(shè)用來配置集成電路的該引腳便也可以被用來供電。因此并不會損害引腳的本來功能，而是將其保留了下來。但是，只能通過所述的引腳把施加用于配置的電壓提供給該集成電路。為此，本發(fā)明在該集成電路上裝設(shè)了開關(guān)，它把所述的引腳分別連接到集成電路的供電電壓上。由此有利地節(jié)省了用于供電的引腳。
優(yōu)選地，由所述的控制電分別經(jīng)驅(qū)動電路來接通或關(guān)斷所述的開關(guān)，其中所述驅(qū)動電路的輸入端直接與所述的引腳相連。為此，由該控制電路來截止或接通所述利用引腳上的電壓切換所述開關(guān)的驅(qū)動電路。
所述驅(qū)動電路的輸出端優(yōu)選地經(jīng)電阻與集成電路上的供電電壓之一相連。這將導(dǎo)致一種拉拔功能，使得即便在驅(qū)動電路被關(guān)斷的情況下，所述驅(qū)動輸出也能處于預(yù)定的電位，且所述的開關(guān)被預(yù)定地接通或關(guān)斷。
所述的開關(guān)尤其被實(shí)施為功率晶體管。為了經(jīng)引腳給集成電路提供足夠的電流，功率晶體管尤其適用于流經(jīng)引腳的大電流。相反，簡單的晶體管卻限定了可能流經(jīng)引腳的供電電流。
在本發(fā)明的一種實(shí)施方案中，所述的集成電路優(yōu)選地具有第一供電電壓和第二供電電壓以及第一開關(guān)和第二開關(guān)。其中，第一開關(guān)把所述的引腳與所述的第一供電電壓相連，而第二開關(guān)把所述的引腳與所述的第二供電電壓相連。許多集成電路在如今是利用兩種供電電壓、譬如5V和0V進(jìn)行供電。在該情形下，恰好只需要兩個開關(guān)來執(zhí)行本發(fā)明，由它們把所述的引腳與譬如5V和0V相連。
優(yōu)選地，所述的引腳通過第三晶體管的負(fù)載段和第四晶體管的負(fù)載段被連接到所述的第一供電電壓或第二供電電壓上，其中所述第三晶體管的控制端與所述的第二供電電壓相連，所述第四晶體管的控制端與所述的第一供電電壓相連。在本發(fā)明的該實(shí)施方案中避免了所述引腳的“漂移”，只要沒有外部電壓，該引腳就處于預(yù)定的電位。
所述的第一和第二晶體管尤其被實(shí)施為MOS晶體管。當(dāng)用純粹的MOS工藝制造集成電路時，該實(shí)施方案是比較有利的?？蛇x地，所述的第一和第二晶體管可以實(shí)施為雙極晶體管。如果用雙CMOS工藝制造該集成電路，則可以提供該實(shí)施方案，因?yàn)殡p極晶體管尤其適合作為電流源，并能勝任較大的電流。
本發(fā)明還涉及一種用于經(jīng)引腳供電和配置集成電路的方法，其中在所述的引腳上存在一個電壓。根據(jù)本發(fā)明，在該方法中裝設(shè)一種如權(quán)利要求1所述的電路裝置，以便經(jīng)集成電路上的引腳給該集成電路供電，而且該電壓既被用來配置所述的集成電路，又被用來給該集成電路供電。
從下面聯(lián)系附圖對實(shí)施例的闡述中可以得出本發(fā)明的其它優(yōu)點(diǎn)和應(yīng)用可能性。在附圖中

圖1示出了用于經(jīng)引腳給集成電路供電的電路裝置的原理實(shí)施方案，以及圖2示出了用于經(jīng)引腳給集成電路供電的電路裝置在MOS工藝中的實(shí)際實(shí)現(xiàn)。
在圖1中示出了集成電路的一部分。示出的有第一引腳1、第二引腳2和第三引腳3，其中，所述的第一引腳用于經(jīng)第一供電線10給該集成電路輸入譬如為5V的供電電壓，所述的第二引腳用于配置該集成電路，而所述的第三引腳用于將該集成電路連接到譬如為0V電位的參考電位線11上。
所述的第二引腳與施密特觸發(fā)器9相連，該觸發(fā)器的輸出信號13被用來配置該集成電路。在此，施密特觸發(fā)器9從第二引腳2上的電壓中產(chǎn)生一個適用于集成電路上的再處理的邏輯電平。此外，該施密特觸發(fā)器9還濾除掉引腳2上的干擾電壓。
所述的第二引腳2經(jīng)第一開關(guān)4與所述的第一供電線10相連。另外還由第二開關(guān)5把該第二引腳2連接到參考電位線11上。
第一開關(guān)4由第一三態(tài)變換器6控制。第二開關(guān)5由第二三態(tài)變換器7控制。第一三態(tài)變換器6和第二三態(tài)變換器7由控制電路8接通或關(guān)斷?？刂齐娐?由芯片內(nèi)部信號12、譬如復(fù)位信號進(jìn)行控制。第一三態(tài)變換器6和第二三態(tài)變換器7的輸入端與所述的第二引腳2相連。第一三態(tài)變換器6和第二三態(tài)變換器7的輸出端分別經(jīng)電阻R被連接到供電線10和參考電位線11上。
在電路裝置的工作狀態(tài)下，所述第二引腳2上存在一個譬如為5V的用于配置的外部電壓。在該情形下，該外部電壓除了用于配置之外，還被用于給集成電路提供5V的供電電壓。由控制電路8把兩個三態(tài)變換器6和7接通。在兩個三態(tài)變換器6和7的輸入端上施加該外部電壓。由兩個三態(tài)變換器6和7變換所述的電壓，并將變換后的電壓輸入到第一開關(guān)4或第二開關(guān)5。第一開關(guān)4的輸入端相對于第二開關(guān)5的輸入端被如此地倒置，使得只有第一開關(guān)4接通，而第二開關(guān)5保持?jǐn)嚅_。從而第二引腳2與供電線10相連，而且由外部電壓經(jīng)第二引腳2和第一開關(guān)4給集成電路提供5V的外部電壓。如果集成電路不需要經(jīng)第二引腳2供電，那么就由控制電路8將兩個三態(tài)變換器6和7關(guān)斷。在該情形下，電阻R導(dǎo)致第一開關(guān)4和第二開關(guān)5的輸入端上分別出現(xiàn)第一供電電壓和參考電位。于是，兩個開關(guān)斷開，位于第二引腳2和供電線及參考電位線之間的連接被分開。
在圖2中同樣也示出了集成電路的一部分。第一引腳61用于經(jīng)第一供電線63給集成電路提供電壓，譬如輸入5V。所述的集成電路經(jīng)第三引腳62與參考電位相連。為此，該第三引腳在集成電路上與參考電位線64相連。第二引腳50用于配置所述的集成電路。
第二引腳與施密特觸發(fā)器60相連，而該觸發(fā)器的輸出信號65被輸至集成電路的內(nèi)部模塊，并在那兒調(diào)節(jié)集成電路的某種工作狀態(tài)。在此，由施密特觸發(fā)器60從第二引腳50上的電壓中產(chǎn)生一個邏輯電平，該電平與在集成電路上所使用的邏輯電平相對應(yīng)。此外，由施密特觸發(fā)器60濾除第二引腳50上的干擾電壓。德國專利文獻(xiàn)DE 44 27 015 C1所公開的電路尤其適合作為該施密特觸發(fā)器。
第二引腳50經(jīng)第一p溝道MOS晶體管53的負(fù)載段與第一供電線63相連。此外，由第一n溝道MOS晶體管54的負(fù)載段把第二引腳50與參考電位線64連接起來。所述第一p溝道MOS晶體管53和第一n溝道MOS晶體管54是作為功率晶體管來設(shè)計(jì)的，以便經(jīng)所述第二引腳50給集成電路提供電流。
所述的第一p溝道MOS晶體管53由“與非”門57進(jìn)行控制。第一n溝道MOS晶體管54由“或非”門58控制。所述“與非”門57的第一輸入端由集成電路的“允許”信號66控制。該“允許”信號66另外還經(jīng)變換器59控制所述“或非”門58的第一輸入端。所述“與非”門57和“或非”門58的第二輸入端被連接到第二引腳50上。如果“允許”信號66為邏輯零，則關(guān)斷經(jīng)第二引腳50的供電。
同樣，第二p溝道MOS晶體管51或第二n溝道MOS晶體管52的負(fù)載段把所述第二引腳50連接到相應(yīng)的供電線上。如果在該電路中布置所述的第二p溝道MOS晶體管51，則把該第二p溝道MOS晶體管51的門極接到參考電位線64上，以便總是接通該第二p溝道MOS晶體管51和把第二引腳50置為預(yù)定的電位。如果在該電路中裝設(shè)所述的第二n溝道MOS晶體管52，則把該第二n溝道MOS晶體管52的門極接到參考電位線63上，以便總是接通該第二p溝道MOS晶體管52和把第二引腳50置為預(yù)定的電位。換句話說，p溝道MOS晶體管51和n溝道MOS晶體管52不是同時集成在電路中，而是只應(yīng)調(diào)節(jié)所述的基態(tài)。因此，如果施密特觸發(fā)器60需要正的默認(rèn)值，則使用p溝道MOS晶體管51，否則為施密特觸發(fā)器60的負(fù)默認(rèn)值使用所述的溝道MOS晶體管52。盡管兩個晶體管51、52并不是同時存在于相應(yīng)的電路中，但為了覆蓋所述的兩個方案，在圖2中插入了該兩個晶體管。
第三n溝道MOS晶體管55的門極和第三p溝道MOS晶體管56的門極分別被連接到“與非”門57和“或非”門58的輸出端上，并分別構(gòu)成了一個電容，該電容一方面延遲了所述第一p溝道MOS晶體管53和第一n溝道MOS晶體管56的接通，另一方面還作為米勒電容把供電線63或64的內(nèi)部干擾/電壓尖峰正反饋到功率晶體管53或54的門極上，其中，米勒電容形式的作用是想要得到的主要效應(yīng)。功率晶體管由此得到了更強(qiáng)烈的控制，這也進(jìn)一步降低了其RDSon，從而附加地衰減了干擾/電壓尖峰。所述第三p溝道MOS晶體管56和第三n溝道MOS晶體管55的負(fù)載段被并聯(lián)在參考電位線64或供電線63上，并作用為米勒電容。
如果集成電路經(jīng)第一引腳61和第三引腳62被接通到供電電壓或參考電位上，則“允許”信號66首先變?yōu)檫壿嬃?，以及第一p溝道MOS晶體管53和第一n溝道MOS晶體管54被關(guān)斷。所述第二引腳50由此只用于集成電路的配置。一旦集成電路開始工作，“允許”信號66便可以變?yōu)檫壿?。根據(jù)相應(yīng)于外部電壓在第二引腳50上出現(xiàn)何種邏輯電平來把“與非”門57的輸出置為0邏輯(第二引腳50上的邏輯電平＝1!)，以及把“或非”門58的輸出置為邏輯0或把“與非”門57的輸出置為邏輯1(第二引腳50上的邏輯電平＝0！)。第一p溝道MOS晶體管53被接通以及第一n溝道MOS晶體管54被關(guān)斷，或者第一p溝道MOS晶體管53被關(guān)斷以及第一n溝道MOS晶體管54被接通。同時，第二引腳50上的外部電壓經(jīng)施密特觸發(fā)器60被傳送給該集成電路以用于分析。
所公開的電路裝置不僅可以用于供電，而且還適用于構(gòu)成譬如50歐姆同軸線的終端的引腳。在此，可以利用因供電而由該終端所消耗的能量。所以必須如此地?cái)U(kuò)展所述的電路裝置，使得要被終止的導(dǎo)線總是可以看到實(shí)數(shù)和恒定的終端電阻。于是可以將該電阻上的電壓降用于芯片內(nèi)部的供電。
權(quán)利要求
1.用于經(jīng)引腳給集成電路供電的電路裝置，其中所述的引腳(2；50)與所述集成電路上的施密特觸發(fā)器(9；60)相連，并被裝設(shè)用來配置所述的集成電路，其中，所述的集成電路具有用于供電的許多供電電壓(10，11；63，64)，其特征在于所述的引腳(2；50)分別經(jīng)一個開關(guān)(4；53)被連接到各自的供電電壓(10；63)上，并且通過由至少一個芯片內(nèi)部控制信號(12；66)進(jìn)行控制的控制電路(6-8；57-59)來接通或關(guān)斷所述的開關(guān)(4，5；53，54)。
2.如權(quán)利要求1所述的電路裝置，其特征在于由所述的控制電路(8；57-59)分別經(jīng)驅(qū)動電路(6，7；57，58)來接通或關(guān)斷所述的開關(guān)(4，5；53，54)，其中所述驅(qū)動電路(6，7；57，58)的輸入端與所述的引腳(2)相連。
3.如權(quán)利要求2所述的電路裝置，其特征在于所述驅(qū)動電路(6，7；57，58)的輸出端經(jīng)電阻(R)與供電電壓(10，11；63，64)之一相連。
4.如權(quán)利要求2或3之一所述的電路裝置，其特征在于所述的開關(guān)(4，5；53，54)被實(shí)施為功率晶體管。
5.如權(quán)利要求1～4之一所述的電路裝置，其特征在于所述的集成電路具有第一供電電壓(10；63)和第二供電電壓(11；64)以及第一開關(guān)(4；53)和第二開關(guān)(5；54)，其中第一開關(guān)(4；53)把所述的引腳(2；50)與所述的第一供電電壓(10；63)相連，而第二開關(guān)(5；54)把所述的引腳(2；50)與所述的第二供電電壓相連。
6.如權(quán)利要求5所述的電路裝置，其特征在于所述的引腳(50)通過第三晶體管(51)的負(fù)載段和第四晶體管(52)的負(fù)載段被連接到所述的第一供電電壓(63)或第二供電電壓(64)上，其中所述第三晶體管(51)的控制端與所述的第一供電電壓(63)相連，所述第四晶體管(52)的控制端與所述的第二供電電壓(64)相連。
7.如權(quán)利要求6或7之一所述的電路裝置，其特征在于所述的第一和第二晶體管(53-54)被實(shí)施為MOS晶體管。
8.如權(quán)利要求6或7之一所述的電路裝置，其特征在于所述的第一和第二晶體管(53-54)被實(shí)施為雙極晶體管。
9.用于經(jīng)引腳(2；50)供電和配置集成電路的方法，其中在所述的引腳(2；50)上存在一個電壓，其特征在于裝設(shè)一種如權(quán)利要求1所述的電路裝置，以便經(jīng)集成電路上的引腳給該集成電路供電，而且該電壓既被用來配置所述的集成電路，又被用來給該集成電路供電。
全文摘要
本發(fā)明涉及一種用于經(jīng)引腳給集成電路供電的電路裝置,其中所述的引腳與所述集成電路上的施密特觸發(fā)器相連,并被裝設(shè)用來配置所述的集成電路,其中,所述的集成電路具有用于供電的許多供電電壓。根據(jù)本發(fā)明,所述的引腳分別經(jīng)一個開關(guān)被連接到各自的供電電壓上,并且通過由至少一個芯片內(nèi)部控制信號進(jìn)行控制的控制電路來接通或關(guān)斷所述的開關(guān)。
文檔編號H01L27/04GK1369137SQ00811285
公開日2002年9月11日 申請日期2000年8月4日 優(yōu)先權(quán)日1999年8月4日
發(fā)明者H·柯克霍夫 申請人:因芬尼昂技術(shù)股份公司