專利名稱：用于集成電路的電感器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于集成電路技術(shù)的電感器的增強(qiáng)，特別涉及制作電感器的結(jié)構(gòu)和方法，它不會(huì)對(duì)常規(guī)半導(dǎo)體制造技術(shù)產(chǎn)生大的影響。
背景技術(shù)：
制造與現(xiàn)代集成電路結(jié)合的在芯片上的電感器，對(duì)于很多應(yīng)用都是非常需要的。
對(duì)于集成電感器，特別是對(duì)于在低電阻率襯底上的集成電感器的一個(gè)主要缺點(diǎn)是在電感元件和導(dǎo)電襯底之間產(chǎn)生明顯的電場(chǎng)和磁場(chǎng)耦合。首先，由于襯底中的任何感應(yīng)電流將導(dǎo)致與電感器的磁場(chǎng)相反取向的磁場(chǎng)(楞次定律)，因此這將使所得到的電感減小。這個(gè)與電感器磁場(chǎng)相反的磁場(chǎng)使整個(gè)磁場(chǎng)隨著頻率的增加而減弱，產(chǎn)生變化的有效電感。其次，襯底中產(chǎn)生的電流(來(lái)自磁場(chǎng)或電場(chǎng))導(dǎo)致功率損失(降低質(zhì)量因數(shù))和噪聲耦合。
現(xiàn)有技術(shù)中，即由Ewen，Ponnapalli和Soyuer申請(qǐng)的US專利5,446,311中介紹了一種在硅技術(shù)中用于獲得高Q(質(zhì)量因數(shù))電感器而不需要昂貴的金屬化的系統(tǒng)。該電感器形成為常規(guī)集成電路技術(shù)中的帶有多個(gè)金屬層的螺旋導(dǎo)體結(jié)構(gòu)，其中電感器匝利用了多層金屬層以減少電感器電阻。該現(xiàn)有技術(shù)的缺點(diǎn)是在電感器和襯底之間有很強(qiáng)的電耦合。這種高電阻率的襯底(約10歐姆-厘米或更高)最適于該現(xiàn)有技術(shù)產(chǎn)生5以上的合理的質(zhì)量因數(shù)(Q)值。而且，在無(wú)線電和微波頻率，該系統(tǒng)產(chǎn)生只高于5的質(zhì)量因數(shù)。使用具有低電阻率的襯底(例如0.01歐姆-厘米)，由于在襯底中產(chǎn)生渦流而使質(zhì)量因數(shù)顯著減小。
US專利5,083,226采用了絕緣襯底層，而不是半導(dǎo)體集成芯片，并且電子部件安裝在電感器體內(nèi)。
US專利5,861,647使用連接兩個(gè)金屬層的栓塞(plug)形成電感器。該現(xiàn)有技術(shù)要求層間介電絕緣材料有特殊的厚度，這就限制了器件尺寸的減小和擴(kuò)展該技術(shù)的操作范圍。
US專利5,917,244需要無(wú)電鍍敷法的特殊處理和在襯底層上的含鎳導(dǎo)體層。US專利5,478,773還要求幾微米厚的鍍銅的特殊處理。US專利5,793,272也需要使用鐵磁芯和鐵磁襯墊的特殊處理。
US專利5,788,854也對(duì)相關(guān)工藝有限制，其中首先在襯底上制造電感器，然后與后來(lái)在襯底上形成的其它器件集成。用于制作這種其它器件的工藝步驟采用了足夠低的溫度以防止損傷或破壞電感器的特性。
在US專利5,712,184中，采用了其中產(chǎn)生大量單晶硅島的特殊處理，其中硅島借助絕緣層與襯底晶片絕緣，并且硅島借助垂直絕緣材料互相絕緣。而且在該現(xiàn)有技術(shù)中，使用了高電阻率的襯底，這是該發(fā)明的另一個(gè)缺點(diǎn)。
US專利5,656,849展示了一種螺旋電感器，但是該現(xiàn)有技術(shù)中的電感器不與襯底絕緣。
在US專利5,541,135中，電感器需要使用電鍍的特殊工藝以產(chǎn)生倒裝片式凸起(Flip Chip Bumps)。US專利5,898,991提供要求產(chǎn)生如下結(jié)構(gòu)的非常特殊的工藝，該結(jié)構(gòu)為一個(gè)或多個(gè)同心導(dǎo)電元件由一個(gè)或多個(gè)實(shí)心導(dǎo)電引線或接線柱代替以提供磁性襯底的每個(gè)面上的電路之間的電連接。
在US專利5,801,100中，仍需要使用無(wú)電銅鍍敷的特殊工藝以在襯底層上形成含鎳的導(dǎo)電層。
以上幾篇參考文獻(xiàn)教導(dǎo)了以螺旋電感器技術(shù)為基礎(chǔ)的各種形式，主要是減少了串聯(lián)電阻并提高了電感器質(zhì)量因數(shù)。在文章“使用溝道阻止注入的帶有擴(kuò)散屏蔽的芯片上螺旋電感器(On-Chip Spiral Inductorwith Diffused Shields Using Channel-Stop Implant，)”T.Yoshitomi，et al.；Tech.Dig.Int.Electron Devices Meeting(IEDM)，1998，pp.540-543中，介紹了在場(chǎng)氧化物下面的n-阱中采用了極淺的擴(kuò)散層的想法。該擴(kuò)散層是用穿過(guò)場(chǎng)氧化物的高能注入形成的。但是，該現(xiàn)有技術(shù)需要另外的處理掩模層，這增加了成本和集成工藝的復(fù)雜性。該參考文獻(xiàn)還存在一個(gè)問(wèn)題是電感值是頻率的函數(shù)。

發(fā)明內(nèi)容
總之，現(xiàn)有技術(shù)存在幾個(gè)問(wèn)題制作電感需要特別復(fù)雜和昂貴的工藝，需要高電阻率的襯底以減小對(duì)電感器的耦合，并且在相當(dāng)寬的頻率范圍內(nèi)電感不是常數(shù)。
正如人們所期望的，需要制造芯片上的集成電感而不給制造技術(shù)增加處理掩模層的工藝。而且期望該電感器用于各種類型的高或低電阻率襯底，并對(duì)于給定的電感器在很寬的頻率范圍內(nèi)有幾乎恒定的值。本發(fā)明解決了現(xiàn)有技術(shù)中存在的問(wèn)題。
因此，本發(fā)明的目的是能夠以任何VLSI或ULSI(超大規(guī)模集成電路)電路技術(shù)構(gòu)成集成的電感器/傳輸線。
本發(fā)明的另一個(gè)目的是提供能夠用在低或高電阻率襯底上的電感器，而不會(huì)使質(zhì)量因數(shù)明顯下降。
本發(fā)明提供一種半導(dǎo)體器件，包括半導(dǎo)體襯底；在所述襯底的預(yù)定區(qū)域上延伸的接地平面；微帶傳輸線，具有與所述接地平面絕緣隔開且與所述接地平面平行的第一和第二端；所述微帶傳輸線用低電阻分路器在一端被端接；和連接到所述接地平面和所述微帶傳輸線的另一端的電路；因此對(duì)于1千兆赫以上的頻率所述微帶傳輸線和所述接地平面的電特性對(duì)所述電路起電感器的作用。
本發(fā)明的電感器系統(tǒng)采用了微帶傳輸線，它包括中心電感器和在中心電感器下面的相當(dāng)寬的金屬平面。該金屬平面電接地。
按照本發(fā)明，對(duì)于給定的傳輸線設(shè)計(jì)，和在特定頻率范圍內(nèi)，在工作設(shè)計(jì)范圍內(nèi)電感與頻率無(wú)關(guān)。微帶傳輸線提供能用在具有低或高電阻率的任何類型襯底上的電感。該微帶傳輸線可利用兩層或全部金屬布線層技術(shù)，容許電感的寬范圍和質(zhì)量因數(shù)設(shè)計(jì)折衷方案。該折衷方案的重要特性是利用低的(在電感之下)金屬布線層，以及低的硅和多晶硅區(qū)用于電感設(shè)計(jì)之外的目的，而不影響電感的工作。這是因?yàn)樵撾姼衅飨到y(tǒng)的絕緣特性。采用有低的相對(duì)介電常數(shù)的絕緣層，實(shí)現(xiàn)了進(jìn)一步的系統(tǒng)的增強(qiáng)。在從約8GHz延伸到約35GHz的頻率范圍內(nèi)，該系統(tǒng)的電感在10％以內(nèi)恒定。這個(gè)電感器系統(tǒng)容許通過(guò)幾個(gè)參數(shù)進(jìn)行最佳設(shè)計(jì)，以實(shí)現(xiàn)所需性能。
下面通過(guò)結(jié)合附圖和對(duì)本發(fā)明優(yōu)選實(shí)施例的說(shuō)明來(lái)詳細(xì)介紹本發(fā)明的這些和其它目的。


圖1是簡(jiǎn)化的直線微帶電感器的示意圖。
圖2是使用螺旋傳輸線的微帶電感器的示意圖。
圖3是曲線結(jié)構(gòu)的微帶電感器的示意圖。
圖4是端接線性微帶電感器的短路電路圖。
圖5表示使用圖4的鋁-銅金屬化形成的短路微帶傳輸線的輸入阻抗的實(shí)部Real[Zin]歐姆與頻率千兆赫(GHz)的模擬結(jié)果，其中的尺寸為AlCu厚度＝4.0微米，寬度＝5.0微米，絕緣厚度為7.14微米。
圖6表示圖4中使用的短路微帶傳輸線的質(zhì)量因數(shù)與頻率的模擬結(jié)果。
圖7表示圖4的短路微帶傳輸線的有效輸入電感(毫微亨)與頻率的模擬結(jié)果。
圖8表示圖4中的微帶傳輸線的輸入阻抗的實(shí)部Real[Zin]與頻率的模擬和實(shí)驗(yàn)結(jié)果。
圖9表示圖4的微帶傳輸線的質(zhì)量因數(shù)[Q]與頻率的模擬和實(shí)驗(yàn)結(jié)果。
圖10表示圖4的短路微帶傳輸線的有效輸入電感與頻率的模擬和實(shí)驗(yàn)結(jié)果。
圖11表示用于銅基冶金的輸入阻抗的實(shí)部與頻率的模擬結(jié)果，其中銅基冶金材料的尺寸為銅厚度＝0.83微米，寬度＝5.0微米，絕緣材料厚度為2.6微米。
圖12表示圖11中模擬的微帶傳輸線的質(zhì)量因數(shù)與頻率的模擬結(jié)果。
圖13表示圖11中的微帶傳輸線的有效輸入阻抗與頻率的模擬結(jié)果。
圖14a是使用本發(fā)明的微帶傳輸線[TLINE]和使用電感器[L2]的理想電路[IDEAL]的帶通濾波器的電路圖。
圖14b是圖14a的帶通濾波器的信號(hào)幅度與頻率特性的模擬。
圖15a和15b表示用于高通濾波器的本發(fā)明的電路圖和模擬對(duì)比結(jié)果。
圖16a和16b表示用于帶隙濾波器的本發(fā)明的電路圖和模擬對(duì)比結(jié)果。
具體實(shí)施例方式
本發(fā)明的微帶傳輸線在以下幾種結(jié)構(gòu)中被采用-直線微帶-曲線結(jié)構(gòu)-螺旋結(jié)構(gòu)直線微帶結(jié)構(gòu)示于圖1中，其中作為信號(hào)傳輸導(dǎo)體的中心導(dǎo)體16是由鋁或銅制成。兩種類型的金屬化技術(shù)對(duì)于系統(tǒng)的最優(yōu)化具有不同優(yōu)點(diǎn)。銅的電阻率比鋁低，但是鋁線不用特殊處理就能做得較厚。希望增加中心導(dǎo)體的厚度以實(shí)現(xiàn)較低的總電阻。中心導(dǎo)體的寬度為W，厚度為d，并且中心導(dǎo)體與它下面的金屬平面10分開距離為h，它是集成芯片襯底10中的層間絕緣材料。集成芯片襯底最好包含有本發(fā)明的微帶電感可以與之電連接的多功能集成電路。層間絕緣層14具有相對(duì)介電常數(shù)εγ。微帶傳輸線電感器的中心導(dǎo)體16可以在集成芯片的上金屬層上形成，而寬金屬平面12位于下金屬層，寬金屬平面12作為用于電感器與所有下金屬層和襯底的屏蔽件。下屏蔽接地平面的寬度為W1。下接地平面也可以由銅或鋁構(gòu)成。圖1的直線微帶線提供了本發(fā)明的最簡(jiǎn)單應(yīng)用。
圖2中簡(jiǎn)要示出的螺旋形狀微帶電感器提供了比直線微帶結(jié)構(gòu)更緊湊的布置的另一種構(gòu)形。相同的參考標(biāo)號(hào)表示圖1的相同部件。
本發(fā)明的其它應(yīng)用是示于圖3中的曲線結(jié)構(gòu)。
為用做電感器，傳輸線的中心導(dǎo)體16被短路，即電連接到下地金屬平面。正如在下面部分所示的，這個(gè)特征是產(chǎn)生在特定設(shè)計(jì)頻率范圍內(nèi)與頻率無(wú)關(guān)的電感值的關(guān)鍵。
本發(fā)明的簡(jiǎn)化形式示于圖4中，其中微帶或螺旋微帶傳輸線用兩條直線表示，并且它們?cè)谝欢?遠(yuǎn)端)短路。微帶線16可以通過(guò)任何垂直互連被短路到接地平面，如螺栓(stud)或一系列螺栓/線互連。單個(gè)螺栓狀連接器給短路連接器提供最低電阻。
一般傳輸線在另一端的輸入阻抗(Zin)由下列公式給出Zin＝ZO×ZN/ZD (1)其中ZO是傳輸線的特性阻抗，而ZN和ZD由下列公式給出ZN＝[ZL COSH(γL)]+[ZO SINH(γL)] (2)和ZD＝[ZO COSH(γL)]+[ZL SINH(γL)] (3)ZL是在遠(yuǎn)端的負(fù)載阻抗，L是傳輸線的長(zhǎng)度，γ是一般復(fù)合傳播常數(shù)，它由下列公式給出γ＝α+jβ (4)其中α是衰減常數(shù)，β是相位常數(shù)并給出如下β＝2π/λ其中λ是波長(zhǎng)并給出如下λ＝C/{f×(εeff*0.5)} (5)這樣，β＝2π×f×(εeff*0.5)/X (6)這里，C是光速(3×108米/秒)，f是輸入信號(hào)的頻率，εeff是微帶傳輸線的有效相對(duì)介電常數(shù)，εγ是兩個(gè)導(dǎo)體之間的絕緣介質(zhì)的相對(duì)介電常數(shù)，對(duì)于SiO2，εγ等于3.8。正如后面所看到的，εeff不能等于εγ，這取決于傳輸線的結(jié)構(gòu)。如圖4所示，對(duì)于本發(fā)明，兩個(gè)傳輸線在遠(yuǎn)端被短路，因此ZL＝0代入等式(1)、(2)和(3)中，得到下列ZinZin＝ZO×TANH(γL) (7)TANH(γL)可以寫出如下TANH(γL)＝[SINH(2αL)+jSIN(2βL)]/[COSH(2αL)+COS(2βL)] (8)將等式(8)代入等式(7)中，Zin的虛部可寫為Im[Zin]＝j(luò)ZO×SIN(2βL)/[COSH(2αL)+COS(2βL)] (9)
在適當(dāng)?shù)脑O(shè)計(jì)條件下，等式(9)給出了輸入阻抗的感應(yīng)分量，并且有效輸入電感Leff可寫為L(zhǎng)eff＝(ZO/ω)×SIN(2βL)/[COSH(2αL)+COS(2βL)] (10)對(duì)于(αL)的小值，即無(wú)損耗傳輸線，Zin＝ZO×TANH(jβL)＝j(luò)ZO TAN(βL)(11)特性阻抗ZO一般為ZO＝[(Rd+jωLd)/(Gd+jωCd)]0.5(12)其中Rd、Ld、Gd和Cd分別是傳輸線每單位長(zhǎng)度的傳輸線分布電阻、電感、電導(dǎo)和電容。ZO一般是復(fù)數(shù)，并在高頻時(shí)為純實(shí)數(shù)，其中Rd＜＜ωLd，和Gd＜＜ωCd。
傳播常數(shù)γ一般為復(fù)數(shù)，它的實(shí)部α由于趨膚效應(yīng)而隨著頻率的平方根增加。它的虛部β也隨著頻率增加而增加。
對(duì)于(βL)為小值時(shí)，TAN(βL)大約等于(βL)。在我們的發(fā)明中我們?cè)O(shè)定的準(zhǔn)則是，對(duì)于乘積(βL)的最大值，在相應(yīng)的頻率和傳輸線長(zhǎng)度的范圍內(nèi)，有效輸入阻抗的改變不會(huì)超過(guò)10％。將等式(6)代入等式(11)，對(duì)于無(wú)損耗傳輸線得到Zin＝j(luò)ZO×TAN(2πf×εeff0.5×L/C) (13)等式(13)給出了小傳輸損耗情況和在足夠高的頻率時(shí)的有效輸入電感為L(zhǎng)eff＝ZO TAN[2πf×εeff0.5×L/C]/2πf (14)等式(14)指出了有效輸入電感與傳輸線的長(zhǎng)度和特性阻抗成正比。如前面示出的，本發(fā)明的重要特征和優(yōu)點(diǎn)是如果頻率在某一設(shè)計(jì)工作范圍內(nèi)，傳輸線的有效輸入電感與頻率無(wú)關(guān)。這個(gè)特定的頻率范圍要使有效阻抗在整個(gè)頻率范圍內(nèi)的改變不會(huì)超過(guò)10％。對(duì)此有效的較高的頻率范圍取決于傳輸線的長(zhǎng)度L。對(duì)于任何給定的設(shè)計(jì)條件，有效電感的實(shí)際表達(dá)式由等式(10)給出。
對(duì)于本發(fā)明，在使有效電感的改變不會(huì)超過(guò)10％以上的任何所期望的工作頻率f，對(duì)于傳輸線長(zhǎng)度的最大長(zhǎng)度L1將從等式(7)獲得并給出如下[TAN{βL1}-(βL1)]/(βL1)＝0.1 (15)同樣，對(duì)于傳輸線的給定長(zhǎng)度，可以找到電感不會(huì)改變10％以上的最大頻率范圍。
利用近似法，有效相對(duì)介電常數(shù)由下列公式給出(來(lái)自C.W.Davidson，通信傳輸線(Transmission Lines for Communications)，Section 1.33，pp.15-18)εeff＝K1+K2 (16)其中K1為K1＝(εγ+1)/2 (17)K2為K2＝[(εγ-1)/2]×[1+(10h/W)]-0.5(18)在上面，由于對(duì)于中心導(dǎo)體的微帶傳輸線的非對(duì)稱結(jié)構(gòu)，有效相對(duì)介電常數(shù)不同于相對(duì)介電常數(shù)。對(duì)于典型的CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)技術(shù)，對(duì)于一個(gè)層間絕緣層的厚度來(lái)說(shuō)，h的最小值約為1.0μm。這是最小值，原因是中心導(dǎo)體和接地平面必須分離至少一個(gè)層間絕緣層區(qū)域。重要的是應(yīng)注意到在h等于1μm的結(jié)構(gòu)下，這表示在集成電路上的電感器結(jié)構(gòu)要求的最小體積。增加h將產(chǎn)生更高值的特性阻抗并且電感和質(zhì)量因數(shù)也增高。
(βL)與工作頻率成正比，即在高頻時(shí)變大。應(yīng)該注意等式(15)給出了為實(shí)現(xiàn)本發(fā)明的目的即在10％范圍內(nèi)的恒定電感所要求的傳輸線的最大長(zhǎng)度。對(duì)于該電感器系統(tǒng)，質(zhì)量因數(shù)(Q)為Q＝2π×f×Leff/Re[Zin](19)其中Re[Zin]是輸入阻抗的實(shí)部。從等式(8)中得到Re[Zin]＝ZO×SINH(2αL)/COSH(2αL) (20)為實(shí)現(xiàn)高電感和高質(zhì)量因數(shù)，需要特性阻抗盡可能的高。在傳輸線的幾種選擇方案之間選擇時(shí)，最佳選擇是對(duì)于相同的線寬度和長(zhǎng)度，對(duì)襯底最低耦合時(shí)產(chǎn)生最高特性阻抗的形式。
在對(duì)比不同傳輸線類型時(shí)線寬恒定是很重要的，因?yàn)榇?lián)電阻是在傳輸線內(nèi)引起功率損耗的原因之一(窄傳輸線有更高的電阻且功率損耗更高)。為了說(shuō)明這一點(diǎn)，我們考慮了用于傳輸線的下列不同方式以實(shí)現(xiàn)所期望的電感1)微帶傳輸線(接地平面上的信號(hào)導(dǎo)體)，2)共面波導(dǎo)(CPW)(帶有兩個(gè)對(duì)稱接地的信號(hào)導(dǎo)體，每個(gè)在同一層上的傳輸線的每側(cè))，3)帶狀線(上和下接地平面之間的信號(hào)導(dǎo)體)。
4)共面混合波導(dǎo)連接(如(2)中的共面波導(dǎo))，但是在下面帶有接地平面以屏蔽襯底與傳輸線。
最佳選擇是對(duì)襯底最小耦合時(shí)產(chǎn)生最高特性阻抗的類型。當(dāng)在硅襯底上實(shí)現(xiàn)時(shí)共面波導(dǎo)達(dá)到了最高阻抗，但是對(duì)襯底有顯著的耦合?？梢杂梦鬏斁€實(shí)現(xiàn)下一個(gè)最高阻抗。這方案還允許襯底與信號(hào)線的有效屏蔽。下一個(gè)最高阻抗可以通過(guò)共面混合波導(dǎo)連接(coplanar hybrid)來(lái)實(shí)現(xiàn)，但是這在普通的微帶上沒(méi)有顯著的屏蔽優(yōu)點(diǎn)。最后，盡管不比微帶有明顯的優(yōu)點(diǎn)，但帶狀線可產(chǎn)生最低可實(shí)現(xiàn)的阻抗，同時(shí)提供最佳屏蔽。因此，對(duì)于這種應(yīng)用選擇的最佳傳輸線結(jié)構(gòu)是微帶傳輸線。
由等式(10)、(19)和(20)給出的電感和質(zhì)量因數(shù)根據(jù)等式(12)由以計(jì)算傳輸線的分布元件和特性阻抗為基礎(chǔ)的計(jì)算機(jī)模擬算法確定。然后將模擬結(jié)果與實(shí)驗(yàn)結(jié)果相對(duì)比。下面給出鋁金屬化技術(shù)的設(shè)計(jì)情況-W＝5.0μm-h＝7.14μm-W1＝40μm或更高-d＝2.0μm-線長(zhǎng)度L＝可變，典型情況L＝750μm-相對(duì)介電常數(shù)εr＝3.8-對(duì)于L＝750μm，電感＝0.22nH，在8GHz到35GHz的頻率范圍內(nèi)在10％內(nèi)恒定。
-在35MHz時(shí)，有效線電阻Re[Zin]＝5歐姆-在35GHz時(shí)，質(zhì)量因數(shù)，Q＝10.5對(duì)于上述的設(shè)計(jì)案例，對(duì)于Re[Zin]、質(zhì)量因數(shù)(Q)、和有效輸入電感Leff的模擬結(jié)果分別示于圖5、6和7中。圖8、9和10給出了關(guān)于2200μm長(zhǎng)的微帶線的模擬結(jié)果與分別對(duì)于Re[Zin]、Q、和Leff的實(shí)際測(cè)量值。這些圖表示測(cè)量和模擬之間有合理的一致性。從圖6和7的結(jié)果看出，電感在某一設(shè)計(jì)頻率范圍內(nèi)幾乎是不變的，正如設(shè)計(jì)目標(biāo)所指示的。例如，對(duì)于長(zhǎng)度750μm的傳輸線，電感有約0.22nH的合理恒定值，即在從約8GHz延伸到約35GHz的頻率范圍內(nèi)其變化在10％內(nèi)。在同一頻率范圍內(nèi)，質(zhì)量因數(shù)的最小值約為5，最大值為約10.5。圖11、12和13示出了本發(fā)明的設(shè)計(jì)方案和用于銅金屬化技術(shù)的另一方案的對(duì)比，其中介質(zhì)間隔h值為2.6μm。該結(jié)果表示了通過(guò)兩種不同技術(shù)獲得的Leff和Q的可比值。利用有低相對(duì)介電常數(shù)值的介電絕緣材料，可實(shí)現(xiàn)較高的質(zhì)量因數(shù)值。例如，相對(duì)介電常數(shù)從3.8降低到2.6，結(jié)果使Q增加約10％。圖14a、15a和16a分別表示使用本發(fā)明的短路微帶傳輸線的帶通、高通和帶隙濾波器的電路圖。圖14b、15b和16b分別表示對(duì)于三種濾波器類型的振幅與頻率響應(yīng)的模擬結(jié)果。
從上面的結(jié)果，我們可以概括由本發(fā)明的電感器達(dá)到的優(yōu)點(diǎn)是-微帶傳輸線帶有屏蔽接地平面。
-電感與襯底電阻率無(wú)關(guān)。
-質(zhì)量因數(shù)與襯底電阻率無(wú)關(guān)。
-系統(tǒng)能用于襯底電阻率的低和高值。
-對(duì)于給定長(zhǎng)度的傳輸線和在特定頻率范圍內(nèi)，電感與頻率無(wú)關(guān)。
-不用另外處理掩模層。
-根據(jù)所希望的性能和簡(jiǎn)單性的設(shè)計(jì)水平，可以在各種結(jié)構(gòu)中實(shí)現(xiàn)系統(tǒng)的靈活性。
-在極高頻率范圍內(nèi)的可操作性和對(duì)于VLSI和ULSI CMOS集成技術(shù)的適用性。
前面已經(jīng)按照特定實(shí)施例介紹了本發(fā)明，本領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，在不脫離本發(fā)明的實(shí)質(zhì)情況下，根據(jù)這里的特定說(shuō)明可做出多種修改。例如，可使用具有相同的結(jié)果的其它導(dǎo)體系統(tǒng)，可以作為另外的絕緣和/或半導(dǎo)體材料。
權(quán)利要求
1.一種半導(dǎo)體器件，包括半導(dǎo)體襯底；在所述襯底的預(yù)定區(qū)域上延伸的接地平面；微帶傳輸線，具有與所述接地平面絕緣隔開且與所述接地平面平行的第一和第二端；所述微帶傳輸線用低電阻分路器在一端被端接；和連接到所述接地平面和所述微帶傳輸線的另一端的電路；因此對(duì)于1千兆赫以上的頻率所述微帶傳輸線和所述接地平面的電特性對(duì)所述電路起電感器的作用。
2.如權(quán)利要求1的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體襯底包括耦合到所述電路的集成電路。
3.如權(quán)利要求1的半導(dǎo)體器件，其特征在于，所述微帶傳輸線包括具有長(zhǎng)度為L(zhǎng)和基本不變寬度W的導(dǎo)電互連的連續(xù)部分。
4.如權(quán)利要求1的半導(dǎo)體器件，其特征在于，所述微帶傳輸線包括有直線圖形的導(dǎo)體。
5.如權(quán)利要求1的半導(dǎo)體器件，其特征在于，所述微帶傳輸線包括有螺旋圖形的導(dǎo)體。
6.如權(quán)利要求1的半導(dǎo)體器件，其特征在于，所述微帶傳輸線包括有曲線圖形的導(dǎo)體。
7.如權(quán)利要求1的半導(dǎo)體器件，其特征在于，所述微帶傳輸線包括選自鋁基和銅基導(dǎo)體的冶金材料。
8.如權(quán)利要求1的半導(dǎo)體器件，其特征在于，所述接地平面包含選自包括鋁基和銅基導(dǎo)體的組的冶金材料。
9.如權(quán)利要求3的半導(dǎo)體器件，其特征在于，L是在500-2000微米范圍內(nèi)。
10.如權(quán)利要求3的半導(dǎo)體器件，其特征在于，當(dāng)L為約750微米時(shí)，在約8GHz到35GHz的頻率范圍內(nèi)所述導(dǎo)體的電感為約0.22毫微亨±10％。
全文摘要
一種在極高頻率應(yīng)用的集成到VLSI和ULSI技術(shù)產(chǎn)品中的電感器。它是以微帶傳輸線構(gòu)形,被設(shè)計(jì)成直線、螺旋線或曲線形式。通過(guò)在傳輸線的一端使微帶中心導(dǎo)體短接到下級(jí)接地平面,形成電感器。結(jié)果是,對(duì)于給定的傳輸線設(shè)計(jì),和在特定頻率范圍內(nèi),在工作設(shè)計(jì)范圍內(nèi)電感與頻率無(wú)關(guān)。微帶傳輸線提供能用在具有低或高電阻率的任何類型襯底上的電感。該微帶傳輸線可利用兩層或全部金屬布線層技術(shù),容許電感的寬范圍和質(zhì)量因數(shù)設(shè)計(jì)折衷方案。采用有低的相對(duì)介電常數(shù)的絕緣層,實(shí)現(xiàn)系統(tǒng)進(jìn)一步的增強(qiáng)。在從約8GHz延伸到約35GHz的頻率范圍內(nèi),該系統(tǒng)的電感在10%以內(nèi)恒定。這個(gè)電感器系統(tǒng)容許通過(guò)幾個(gè)參數(shù)進(jìn)行最佳設(shè)計(jì),以實(shí)現(xiàn)所需性能。
文檔編號(hào)H01L23/522GK1353459SQ0113848
公開日2002年6月12日 申請(qǐng)日期2001年11月14日 優(yōu)先權(quán)日2000年11月14日
發(fā)明者瓦格迪·阿巴迪爾, 羅伯特·A·格羅夫斯, 帕特里克·漢森 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司