專利名稱：晶片上減少阻抗的覆晶焊墊配置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及集成電路封裝技術(shù)，特別是一種可減少阻抗及改善覆晶高頻信號(hào)傳輸品質(zhì)的晶片上減少阻抗的覆晶焊墊配置。
概利用導(dǎo)線架連接接觸墊的封裝方法，為防止金線過長(zhǎng)或注入封裝膠質(zhì)材料所產(chǎn)生金線偏移現(xiàn)象，接觸墊只能設(shè)計(jì)于晶片的元件區(qū)的外圍。元件因此需要藉助更長(zhǎng)的電導(dǎo)線(conductive trace)以連接接觸墊與元件之間。此外，隨著單一晶片功能增強(qiáng)與高速性能要求的趨勢(shì)下，I/O引腳數(shù)亦越來越多。傳統(tǒng)焊線連接接觸墊的方式，伴隨高電感，不利晶片的高速運(yùn)作，已不能滿足未來高性能集成電路的需求。
因此，一種稱為覆晶(flip-chip)的IC封技術(shù)即因應(yīng)上述需求而生。這種技術(shù)，請(qǐng)參考

圖1，將多個(gè)導(dǎo)電凸塊24設(shè)計(jì)于晶片20的最上層，每一導(dǎo)電凸塊24，并不限于形成于晶片元件區(qū)以外的四周，而是以陣列方式幾近平均分布于晶片20各處。最后晶片20再翻轉(zhuǎn)過來(flipped)使得晶片上層陣列分布的導(dǎo)電凸塊24朝下連接于對(duì)應(yīng)的基板26。封裝基板26上有對(duì)應(yīng)的導(dǎo)電凸塊墊(或稱覆晶凸塊墊)28以陣列方式與其對(duì)應(yīng)，以承接導(dǎo)電凸塊24。
由于覆晶晶片與導(dǎo)線接觸墊(wire bonding pad)晶片，在晶片核心內(nèi)部(core)差異性并不大。當(dāng)晶片設(shè)計(jì)為導(dǎo)線接觸墊晶片時(shí)，接觸墊配置于晶片內(nèi)四周圍(接觸墊下方一般不允許有元件存在)，晶片的其余周圍則覆蓋以護(hù)層。當(dāng)晶片設(shè)計(jì)為覆晶晶片時(shí)，原導(dǎo)線接觸墊型晶片的護(hù)層上則再形成一金屬層，并經(jīng)微影及蝕刻步驟形成電導(dǎo)線。由晶片內(nèi)四周圍的導(dǎo)線接觸墊位置連接至晶片核心，再形成凸塊及連接錫球于其上。因此，就集成電路設(shè)計(jì)公司而言，多仍利用現(xiàn)有的因應(yīng)導(dǎo)線接觸墊晶片的設(shè)計(jì)工具設(shè)計(jì)覆晶晶片。
一傳統(tǒng)覆晶晶片的橫截面示意圖，請(qǐng)參考圖2所示。其基本架構(gòu)由下而上包含復(fù)晶矽層(元件閘極或?qū)w層)40、第一內(nèi)連線介電層50A、第一內(nèi)連線導(dǎo)體層60A、第二內(nèi)連線介電層50B、第二內(nèi)連線導(dǎo)體層60B、第三內(nèi)連線介電層50C、第三內(nèi)連線導(dǎo)體層60C、及護(hù)層70。內(nèi)連線導(dǎo)體層之間以接觸55A、介層55B、55C分別連接復(fù)晶矽層40與第一內(nèi)連線導(dǎo)體層60A。護(hù)層70上并有一第四金屬層80，經(jīng)微影及蝕刻定義為再分布導(dǎo)線層(redistribution layer；簡(jiǎn)稱RDL)，用以連接接觸墊75至晶片核心的各個(gè)預(yù)定位置，再形成護(hù)層(passivation layer)92，并經(jīng)微影與蝕刻圖案化后，進(jìn)行電鍍，或以網(wǎng)板印刷的方式，形成導(dǎo)電凸塊95。
上述傳統(tǒng)所有導(dǎo)電凸塊呈陣列型態(tài)分布。此外，不管導(dǎo)電凸塊是信號(hào)或是接地或是接電源電壓，多混合存在于各行列的導(dǎo)電凸塊間。因此就信號(hào)連接而言，部分引線(或稱電導(dǎo)線(conductive trace))較長(zhǎng)，部分引線較短。視原設(shè)計(jì)晶片周圍接觸墊與晶片核心的導(dǎo)電凸塊距離而定。其俯視圖則如圖3所示，連接電源P的外圍接觸墊利用RDL層97連接至晶片的晶片核心接觸墊98，其他接地G的接觸墊，連接信號(hào)S的接觸墊亦同。

發(fā)明內(nèi)容
有鑒于傳統(tǒng)覆晶晶片設(shè)計(jì)，信號(hào)導(dǎo)電凸塊、接地導(dǎo)電凸塊、電源導(dǎo)電凸塊混合于陣列式導(dǎo)電凸塊之間，因此，部分的信號(hào)導(dǎo)電凸塊所利用的再分布導(dǎo)線層RDL的電導(dǎo)線阻抗就會(huì)較大。本實(shí)用新型將解決上述問題，而提出一種晶片上減少阻抗的覆晶焊墊配置以減少信號(hào)線焊墊的阻抗。
本實(shí)用新型的目的是提供因高頻操作下電導(dǎo)線的彎角而產(chǎn)生的電感及電感抗的解決方法。
本實(shí)用新型的另一目的是用以減少與信號(hào)輸出入端有關(guān)的阻抗的覆晶焊墊配置法。
本實(shí)用新型揭露一種晶片上減少阻抗的覆晶焊墊配置置，至少包含晶片核心導(dǎo)電凸塊陣列；由內(nèi)而外有四圈導(dǎo)電凸塊圈，其中第一圈的每一導(dǎo)電凸塊連接至電源環(huán)(power ring)。第二圈導(dǎo)電凸塊圈內(nèi)的導(dǎo)電凸塊連接至接地環(huán)(ground ring)；信號(hào)輸出入端，則主要連接至第三圈導(dǎo)電凸塊圈及第四圈導(dǎo)電凸塊圈。此外為減少電感抗且第三圖導(dǎo)電凸塊的每一導(dǎo)電凸塊，與該第四圈導(dǎo)電凸塊圈內(nèi)的導(dǎo)電凸塊呈左右交錯(cuò)排列以減少IC封裝基板電導(dǎo)線的彎折。此外，覆晶晶片的再分布導(dǎo)體層形成于護(hù)層下，最上層導(dǎo)體層上方，并依據(jù)晶片的最上層導(dǎo)體層輸出入緩沖區(qū)及接地、電源匯流排而定義再分布導(dǎo)體層以減少信號(hào)輸出端與外圍兩圈導(dǎo)電凸塊圈的導(dǎo)電凸塊電導(dǎo)線(conductiv trace)長(zhǎng)度。
圖2顯示傳統(tǒng)覆晶晶片各金屬層，接觸墊與導(dǎo)電凸塊相關(guān)位置的橫截面示意圖；圖3顯示傳統(tǒng)覆晶晶片再分布導(dǎo)線層RDL，與VSS、VCC及信號(hào)的連接的示意圖；圖4顯示依據(jù)本實(shí)用新型方法設(shè)計(jì)的覆晶晶片導(dǎo)電凸塊配置示意圖；圖5顯示依據(jù)本實(shí)用新型方法設(shè)計(jì)的覆晶晶片導(dǎo)電凸塊配置晶片核心，四圈導(dǎo)電凸塊配置示意圖，請(qǐng)注意外兩圈連接信號(hào)輸出入端的導(dǎo)電凸塊左右或上下交錯(cuò)排列。
為降低連接信號(hào)凸塊的電導(dǎo)線過長(zhǎng)產(chǎn)生的阻抗，本實(shí)用新型改變?cè)俜植紝?RDL)的位置。例如以三層導(dǎo)線層M1、M2、M3為例，傳統(tǒng)方法M3導(dǎo)線層形成后接著形成護(hù)層、及護(hù)層窗以露出接觸墊，再形成M4并定義為RDL層，用以在晶片核心各個(gè)位置上形成導(dǎo)電凸塊。請(qǐng)同時(shí)參考圖5，本實(shí)用新型的方法改為M1(圖未示)、M2(圖未示)、M3導(dǎo)線層形成后，接著形成導(dǎo)線層M4，導(dǎo)線層M4用以定義成RDL層。而原M3導(dǎo)線層部分原設(shè)計(jì)為接觸墊區(qū)域則去除，并利用該區(qū)域下方的半導(dǎo)體基板配置電容、靜電放電防護(hù)元件及電感元件其中之一及其組合。
導(dǎo)線層M4的定義是依據(jù)M3導(dǎo)線層上輸出入信號(hào)緩沖區(qū)(I/O匯流排)與電壓/電源匯流排(voltage/ground bus)(位于第三層導(dǎo)線層M3)而對(duì)M4定義，請(qǐng)參考圖5。因此，本實(shí)用新型將可減少信號(hào)輸出端和兩圈信號(hào)凸塊的電導(dǎo)線。特別是對(duì)傳統(tǒng)導(dǎo)線接觸墊晶片設(shè)計(jì)而言，導(dǎo)線M3已將信號(hào)連接至接觸墊，而本實(shí)用新型是將代表信號(hào)的導(dǎo)電凸塊配置于導(dǎo)線接觸墊附近，因此更可顯現(xiàn)本實(shí)用新型將代表信號(hào)連接的導(dǎo)電凸塊配置于導(dǎo)線接觸墊附近的優(yōu)點(diǎn)。請(qǐng)注意圖5除了示I/O匯流排電壓/電源匯流排(M3)外，僅示位于晶片核心外圍的四圈導(dǎo)電凸塊及其對(duì)應(yīng)的導(dǎo)線分布層M4。上述四圈導(dǎo)電凸塊，由內(nèi)而外依序分別為連接至電源環(huán)(power ring)VCC電源凸塊110a、連接至接地環(huán)(ground ring)的VSS凸塊及連接至信號(hào)輸出入端的兩圈信號(hào)凸塊S。此外，上述覆晶晶片的信號(hào)輸出入端以配置于第四圈導(dǎo)電凸塊圈110d為第一優(yōu)先，第三圈導(dǎo)電凸塊圈110c為次優(yōu)先，依接近晶片核心導(dǎo)電凸塊陣列而遞減優(yōu)先配置順序。換言之，必要時(shí)也可以將少數(shù)的接地環(huán)或少數(shù)的接電源環(huán)的連接配置于第四圈導(dǎo)電凸塊圈110d及第三圈導(dǎo)電凸塊圈110c。當(dāng)然，信號(hào)輸出入端亦可連接配置于第一圈導(dǎo)電凸塊圈11a及第二圈導(dǎo)電凸塊圈110b。但優(yōu)先順序則遠(yuǎn)低于第四圈導(dǎo)電凸塊圈110d或第三圈導(dǎo)電凸塊圈110c。
此外，只要核心電壓凸塊下方交會(huì)于連接核心電壓的電導(dǎo)線就直接以介層連接。核心接地凸塊下方交會(huì)于連接核心接地的電導(dǎo)線也直接以介層連接。如此可以進(jìn)一步減少連接至核心電壓的電導(dǎo)線長(zhǎng)度。
當(dāng)然，當(dāng)覆晶凸塊已如上改變，配合覆晶凸塊的基板上的凸塊墊，也將對(duì)應(yīng)而變更配置一如前述。
以上所述實(shí)施例僅系為說明本實(shí)用新型的技術(shù)思想及特點(diǎn)，其目的在使熟習(xí)此項(xiàng)技藝的人士能夠了解本實(shí)用新型的內(nèi)容并據(jù)以實(shí)施，當(dāng)不能以其限定本實(shí)用新型的專利范圍，即大凡依本實(shí)用新型所揭示的精神所作的均等變化或修飾，仍應(yīng)涵蓋在本實(shí)用新型的權(quán)利要求范圍內(nèi)。
權(quán)利要求1.一種晶片上減少阻抗的覆晶焊墊配置，其特征是至少包含晶片核心導(dǎo)電凸塊陣列；第一圈導(dǎo)電凸塊圈，包圍該晶片核心導(dǎo)電凸塊陣列，該第一圈導(dǎo)電凸塊圈內(nèi)多數(shù)的導(dǎo)電凸塊，分別用以連接至電源環(huán)(power ring)或接地環(huán)(ground ring)；第二圈導(dǎo)電凸塊圈，包圍該第一圈導(dǎo)電凸塊圈，該第二圈導(dǎo)電凸塊圈內(nèi)多數(shù)的導(dǎo)電凸塊連接至信號(hào)輸出入端。
2.如權(quán)利要求1所述的晶片上減少阻抗的覆晶焊墊配置，其特征是更包含一圈或一圈以上的導(dǎo)電凸塊圈，包圍該第一圈導(dǎo)電凸塊圈，連接至信號(hào)輸出入端，且該第二圈導(dǎo)電凸塊圈及其外圍的導(dǎo)電凸塊圈的每一導(dǎo)電凸塊彼此呈左右交錯(cuò)排列。
3.如權(quán)利要求2所述的晶片上減少阻抗的覆晶焊墊配置，其特征是上述的導(dǎo)電凸塊呈左右交錯(cuò)排列用以降低高頻信號(hào)的電感抗。
4.如權(quán)利要求1所述的晶片上減少阻抗的覆晶焊墊配置，其特征是更包含一圈或一圈以上的導(dǎo)電凸塊圈形成于上述第一圈導(dǎo)電凸塊圈與上述第二圈導(dǎo)電凸塊圈之間，用以連接至電源環(huán)或接地環(huán)。
5.如權(quán)利要求1所述的晶片上減少阻抗的覆晶焊墊配置，其特征是上述的晶片核心導(dǎo)電凸塊陣列用以連接各種核心電壓。
6.如權(quán)利要求1所述的晶片上減少阻抗的覆晶焊墊配置，其特征是上述的第一圈導(dǎo)電凸塊圈、第二圈導(dǎo)電凸塊圈藉由護(hù)層下方的一再分布導(dǎo)體層將上述的導(dǎo)電凸塊分別連接至電源環(huán)或接地環(huán)或信號(hào)端。
7.如權(quán)利要求1所述的晶片上減少阻抗的覆晶焊墊配置，其特征是上述的第一圈導(dǎo)電凸塊圈、第二圈導(dǎo)電凸塊圈下方的半導(dǎo)體用以配置電容、靜電放電防護(hù)元件、電感元件及其組合所組成的群組其中的一種。
8.如權(quán)利要求1所述的晶片上減少阻抗的覆晶焊墊配置，其特征是上述的覆晶晶片的信號(hào)輸出入端以配置于該第二圈導(dǎo)電凸塊圈為第一優(yōu)先，該第一圈導(dǎo)電凸塊圈為次優(yōu)先。
9.如權(quán)利要求1所述的晶片上減少阻抗的覆晶焊墊配置，其特征是上述的覆晶晶片的再分布導(dǎo)體層形成于護(hù)層下方，最上層導(dǎo)體層上方，并依據(jù)該晶片的最上層導(dǎo)體層輸出入緩沖區(qū)及接地、電源匯流排而定義該再分布導(dǎo)體層以減少信號(hào)輸出端與該第二圈導(dǎo)電凸塊圈的導(dǎo)電凸塊電導(dǎo)線(conductive trace)長(zhǎng)度。
專利摘要一種晶片上減少阻抗的覆晶焊墊配置，至少包含晶片核心導(dǎo)電凸塊陣列；由內(nèi)而外有四圈導(dǎo)電凸塊圈，其中第一圈的每一導(dǎo)電凸塊連接至電源環(huán)(power ring)；第二圈導(dǎo)電凸塊圈內(nèi)的導(dǎo)電凸塊連接至接地環(huán)(ground ring)；信號(hào)輸出入端，則主要連接至第三圈導(dǎo)電凸塊圈及第四圈導(dǎo)電凸塊圈；此外為減少電感抗，第三圈導(dǎo)電凸塊的每一導(dǎo)電凸塊，與該第四圈導(dǎo)電凸塊圈內(nèi)的導(dǎo)電凸塊呈左右交錯(cuò)排列以減少電導(dǎo)線的彎折；此外，覆晶晶片的再分布導(dǎo)體層形成于護(hù)層下、最上層導(dǎo)體層上方，并依據(jù)晶片的最上層導(dǎo)體層輸出入緩沖區(qū)及接地、電源匯流排而定義再分布導(dǎo)體層以減少信號(hào)輸出端與外圍兩圈導(dǎo)電凸塊圈的導(dǎo)電凸塊電導(dǎo)線(conductive trace)長(zhǎng)度。
文檔編號(hào)H01L21/70GK2521757SQ0127876
公開日2002年11月20日 申請(qǐng)日期2001年12月18日 優(yōu)先權(quán)日2001年12月18日
發(fā)明者呂學(xué)忠, 張文遠(yuǎn), 黃明坤 申請(qǐng)人:威盛電子股份有限公司